JPH09306867A

JPH09306867A - 半導体装置の製造方法

Info

Publication number: JPH09306867A
Application number: JP11923896A
Authority: JP
Inventors: Kengo Ishiyama; 謙吾石山; Takeshi Owaki; 健史大脇; Yasunori Taga; 康訓多賀
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 1996-05-14
Filing date: 1996-05-14
Publication date: 1997-11-28

Abstract

(57)【要約】【課題】低抵抗Ｃ５４構造のチタンシリサイドの製造
プロセスが複雑で、かつ相変化によるチタンシリサイド
の体積変化により半導体素子が劣化する。【解決手段】拡散層２等のシリコン表面に原子状水素
を照射して表面付近におけるシリコンのダングリングボ
ンドを水素で埋め表面を安定化させる。原子状水素照射
後に、シリコン表面上にチタン膜を形成し、アニール処
理を施してシリコンとチタン膜との界面にチタンシリサ
イド層を形成する。シリコン表面上にチタン膜を形成す
る前に、原子状水素を照射すると水素がバリヤとなりチ
タンとシリコンの反応が抑制される。そして、アニール
処理を施し雰囲気温度を例えば７００℃とするとシリコ
ン基板内の水素が脱離して、シリコンとチタンとの界面
で急激にシリサイド化反応が進み、チタンシリサイドの
Ｃ５４構造が形成される。このため、チタンシリサイド
を相変化させる必要がなく、相変化による体積変化を抑
制することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に金属膜とシリコンとのコンタクトを形成する
ための半導体装置製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の微細化、高機能化に
伴い、金属電極と半導体基板とのコンタクト部におい
て、浅い接合層と金属電極との間のコンタクト抵抗を低
減することが非常に重要な課題となっている。さらに、
ゲート電極および拡散層自体を低抵抗化することも微細
化を進める上で重要な課題となっている。

【０００３】上記コンタクト抵抗を低減する方法とし
て、従来より、電極材料としてチタンシリサイドを採用
することが提案されている。これは、チタンシリサイド
が、従来コンタクト層として用いられてきたアルミニウ
ム合金に比べ、シリコンとの接触抵抗が小さくかつ熱的
安定性に優れるためである。

【０００４】また、ゲート電極および拡散層自体の低抵
抗化を図るために、従来ゲート電極として使用されてき
たポリシリコン（多結晶シリコン）をチタンシリサイド
に代え、また、高濃度拡散層をチタンシリサイドに置き
換える試みもなされつつある。

【０００５】上述のように半導体装置に用いることが提
案されているチタンシリサイドは、Ｔｉ₅Ｓｉ₃、Ｔｉ
Ｓｉ、ＴｉＳｉ₂（Ｃ４９）、ＴｉＳｉ₂（Ｃ５４）と
いろいろな相構造を有することが知られている。これら
の相構造のうちＴｉＳｉ₂（Ｃ５４）は、最も低抵抗で
あり、コンタクト抵抗の低減に最適である。チタンシリ
サイドは、例えば、シリコン基板上にチタン膜を形成し
た状態でアニール処理を施すと、まず常温付近で界面に
アモルファスＴｉＳｉが形成され、３００℃程度でその
粒径が変化する。雰囲気温度が４００〜５００℃付近に
なるとＴｉＳｉは、ＴｉＳｉ₂（Ｃ４９）に相変化し、
さらに６００〜８００℃で、ＴｉＳｉ₂（Ｃ４９）は、
最適なＴｉＳｉ₂（Ｃ５４）へと変化する。ところが、
チタンシリサイドをこのように相変化させると、相変化
にあたって体積が変化するため、クラックの発生等によ
って素子が劣化してしまうという問題が指摘されてい
る。

【０００６】そこで、チタンシリサイドの相変化に際し
て体積変化を少なくするために、従来、イオン注入法に
よってシリコン表面をプリアモルファス化してからその
上層にチタン膜を形成する方法が提案されている（信学
技報ＳＤＭ９５−１７３）。

【０００７】また、他の方法として、モリブデン等の重
金属をシリコン基板上に形成したチタン膜上から打ち込
んで、Ｃ５４核形成を促進させたり（Ａｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．６７，３７２９（１９９５）．）、コン
タクト孔内にポリシリコンを成膜しその上にチタン膜を
形成し、シリサイド化する（特開平６−８５０８３号公
報）等の方法が提案されている。

【０００８】

【発明が解決しようとする課題】しかしながら、これら
のプロセスは複雑であり、そのプロセスウインドウは狭
く、また、イオン注入によって素子の他の部分にダメー
ジを与えたりして、素子の歩留りの低下を招く可能性が
あった。さらに、チタンシリサイドを相転移させてＣ５
４を形成していることから体積変化を完全に抑制するこ
とが難しく、素子の他の部分の破壊や劣化を引き起こす
可能性が依然として存在している。

【０００９】本発明は、上記課題に鑑みなされたもの
で、低抵抗Ｃ５４構造のチタンシリサイドを簡単なプロ
セスによって形成し、かつ同素子の劣化を引き起こさな
い製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、次の様な特徴を有する。

【００１１】すなわち、本発明は、まず、シリコン基板
やシリコン膜の表面に原子状水素を照射し、原子状水素
照射後において、シリコン基板またはシリコン膜上にチ
タン膜を形成する。その後、アニール処理を施して前記
シリコン基板と前記チタン膜との界面にチタンシリサイ
ド層を形成することを特徴とする。

【００１２】このように、シリコン表面にチタン膜を形
成する前に、シリコン表面に対して原子状水素を照射
し、シリコン表面に存在している不安定なダングリング
ボンド等と水素と結合させ、シリコン表面を安定化させ
る。ここで、照射する水素として、水素分子を用いた場
合には、水素分子がシリコン基板表面付近のタングリン
グボンドと反応しないので、安定なシリコン表面は得ら
れない。従って、照射する水素は、上述のように原子状
であることが好ましい。

【００１３】このように照射された原子状水素によって
シリコン基板の表面が安定化されるので、この状態にお
けるシリコン表面上にチタン膜を形成しただけでは、界
面にチタンシリサイドは形成されない。これは、水素が
バリヤとなってチタンとシリコンの反応が抑制されるた
めである。

【００１４】次に、アニール処理を施すと、雰囲気温度
が一定温度（例えば４００〜６００℃程度）に達するこ
とによりシリコン基板内の水素が脱離し、これによりシ
リコンとチタン膜との界面において急激にシリサイド化
反応が進み、アニール処理温度７００℃付近でチタンシ
リサイドのＣ５４構造が形成される。従って、従来のよ
うにチタンシリサイドを相変化させてこのＣ５４構造と
する必要がなく、相変化による体積の変化が防止され
る。

【００１５】また、本発明においては、シリコン基板ま
たはシリコン膜上に形成された絶縁膜にコンタクトホー
ルを形成し、コンタクトホール底部のシリコン半導体表
面を湿式清浄によって清浄化する。次に、例えば真空雰
囲気にて、原子状水素を少なくともコンタクトホール底
部のシリコン表面に照射し、コンタクトホール内にチタ
ン膜を形成する。そして、チタン膜形成後、アニール処
理を施し、上述のようにシリコン基板とチタン膜との界
面にチタンシリサイド層を形成する。このような製造法
を採用することにより、微細な半導体装置においても簡
単なプロセスで、シリコンとチタン膜との良好なコンタ
クトを得ることが可能となる。

【００１６】また、シリコン基板内の安定化に不可欠な
原子状水素は、真空装置に水素ガスを導入し、加熱した
タングステンフィラメントに曝すことによって水素分子
を水素原子に解離して生成する。

【００１７】さらに、上記構成に加え、チタン膜を形成
後、チタンナイトライド層を形成し、このチタンナイト
ライド層上にアルミニウム層を形成する工程を設け、こ
のアルミニウム層形成後に、アニール処理を施してシリ
コン基板表面とチタン膜との界面にチタンシリサイド層
を形成するという構成も採用可能である。

【００１８】以上のように本発明では、シリコン基板表
面を原子状水素の照射によって安定化させ、その上にチ
タン薄膜を形成してから、アニール処理によって界面に
チタンシリサイド層を形成する。従って、各種半導体素
子の製造にあたり、簡単なプロセスによって低抵抗のチ
タンシリサイドをシリコンとチタンとの界面に形成で
き、また低抵抗なＣ５４構造のチタンシリサイドがシリ
サイド形成当初から得られるので、チタンシリサイドの
相変化に基づく体積変化により、半導体素子が劣化する
ことを好適に防止することができる。

【００１９】

【発明の実施の形態】以下、本発明の好適な実施の形態
（以下、実施形態という）について、図面を参照して説
明する。なお、本発明は下記の実施形態には限定される
ものではない。

【００２０】実施形態１．本実施形態は、シリコン基板
に形成された不純物拡散層２とこの上層に形成された金
属配線層とのコンタクトをとる場合の好適な製造方法を
示すものである。図１及び図２は、本実施形態の製造方
法を示している。

【００２１】まず、図１（１−１）のように、シリコン
基板１の所定の位置に不純物をイオン注入して拡散層２
を得る。この後、ＳｉＯ₂等の絶縁膜３をＣＶＤ法等に
より形成する。さらに、レジストパターニングを行い、
ドライエッチングによって絶縁膜３にコンタクトホール
４を開口する。なお、コンタクトホールの径は作製され
るデバイスに応じて決定されるものである。

【００２２】次に、コンタクトホール底部、すなわち露
出した拡散層２表面を清浄にするために湿式洗浄を行
う。この湿式洗浄は、例えば、ＲＣＡ洗浄、すなわち、
アンモニア、過酸化水素を含む溶液による洗浄と、希フ
ッ酸溶液による洗浄にて行う。そして、このような湿式
洗浄により、シリコン表面から付着粒子を除去し、また
シリコン酸化皮膜を除去する。

【００２３】洗浄後、基板をチタン膜作製用の真空装置
内の所定の基板位置にセットし、その後装置内を１×１
０^-8ｔｏｒｒまで真空排気する。真空排気されたところ
で、装置内に所定量の水素ガス、具体的には５×１０^-7
ｔｏｒｒ水素ガスを導入し、図１（１−２）に示すよう
に、この導入された水素ガスを通電して加熱したタング
ステンフィラメント５に曝す。水素ガス、すなわち水素
分子は、このタングステンフィラメント５に曝されるこ
とにより、水素原子に解離し、得られた水素原子がシリ
コン表面に照射される。水素原子はシリコン基板１の表
面付近にドープされ、シリコン結晶内のダングリングホ
ンドを埋める。このため、シリコン基板１の表面は、安
定化したシリコン表面６となる。その後、水素ガスの導
入を止め、またタングステンフィラメント５への通電を
切る。

【００２４】次に、図２（１−３）に示すように、上述
のようにしてシリコン表面を安定化させた状態で、その
上にチタン膜７をマグネトロンスパッタ法によって形成
する。

【００２５】具体的には、装置内にアルゴンガスを５×
１０^-3ｔｏｒｒ導入し、チタンターゲットにＤＣ電圧を
印加し、プラズマを発生させる。アルゴンイオンによっ
てスパッタされたチタン原子は、上記基板上に５０ｎｍ
の厚さ堆積する。なお、チタン膜７の作製はスパッタ法
に限らず、蒸着法、ＣＶＤ法でもよい。

【００２６】シリコン表面上にチタン膜７が形成されて
も、シリコンとチタンとの界面ではシリコンが水素によ
って安定化されているので、シリコンとチタンの反応は
抑制されている。尚、チタン膜厚は２０ｎｍから１００
ｎｍの範囲であればよい。

【００２７】次に、７００℃で３０ｓｅｃのアニール処
理を行う。低温においては、上述のように水素がチタン
とシリコンの反応を抑制している。アニール処理によっ
て基板の温度が上昇し、４００−６００℃以上になると
シリコン結晶内から水素が解離し始める。水素が解離す
るとこれにより急速にチタンとシリコンの反応が進行
し、７００℃以上で、Ｃ５４構造のチタンシリサイドが
形成される。従って、７００℃で３０ｓｅｃのアニール
処理を行うことにより、図２（１−４）に示すように、
拡散層２のシリコンとチタン膜７の界面に低抵抗のＣ５
４構造のチタンシリサイド層８が形成される。

【００２８】ここで、下の表を用いて、上記実施形態１
の方法により製造した半導体装置と、他の方法により製
造した半導体装置との素子クラック発生率について比較
する。下の表１において、［実施形態］は、本実施形態
の方法により製造した半導体装置、［比較例１］は原子
状水素を照射せず湿式洗浄後直ちにシリコン表面上にチ
タン膜を形成した半導体装置、［比較例２］は湿式洗浄
後、イオン注入し、シリコン表面をアモルファス化し、
さらにチタン膜を形成した半導体装置の場合である。

【００２９】

【表１】上記表から明らかなように、本実施形態による半導体装
置では素子クラックの発生率が「０」であるのに対し、
比較例１および比較例２ではクラック発生率がそれぞれ
「１５％」、「２％」となっている。本実施形態におい
ては、７００℃のアニール処理を行うまでは、チタンと
シリコンとの反応が抑制されており、アニール処理によ
って、界面に直接Ｃ５４の相構造を有するチタンシリサ
イドが形成される。

【００３０】従って、本実施形態の製造方法によって半
導体装置を製造することにより、簡単なプロセスで拡散
層と金属層との良好なコンタクトが得られると共に、従
来のようにシリコンとチタンとの界面に形成されたチタ
ンシリサイドが相変化することなく、体積変化がほとん
どないため、体積変化による素子のクラックの発生が確
実に防止される。

【００３１】実施形態２本実施形態２の特徴は、本発明の製造方法をメモリ等の
高集積化素子の製造に適用したことである。以下、本実
施形態２の製造方法について図３及び図４を用いて説明
する。

【００３２】まず、図３（２−１）に示すように、ｎ型
シリコン基板（１００）上にＭＯＳ構造の素子を形成
し、その上にＣＶＤ層間絶縁膜３を形成する。なお、図
示したＭＯＳ構造の素子では、ゲート酸化膜１１上に形
成されたゲート電極膜１２とサイドウォール１３をマス
クとして不純物ドープを行うことによりソース、ドレイ
ン領域となる拡散層２が形成されている。また図中シリ
コン酸化層１０は、ＬＯＣＯＳ酸化によって形成され、
シリコン基板１に形成される複数の素子を分離してい
る。

【００３３】層間絶縁膜３形成後、図３（２−２）に示
すように、レジストパターニングを行い、ドライエッチ
ングによってソース、ドレインの電極をとるためのコン
タクトホール４を絶縁膜３に開口する。さらに、コンタ
クトホール底部を湿式洗浄、例えば希フッ酸洗浄を含む
ＲＣＡ洗浄によって清浄にし、基板を電極作製用真空装
置へ搬送する。基板を装置内にセットした後、５×１０
^-8ｔｏｒｒまで真空排気する。その後、真空チェンバー
内に水素ガスを５×１０^-7ｔｏｒｒまで導入し、実施形
態１同様に、装置内に設置されたタングステンフィラメ
ント５を通電加熱することによって水素分子を水素原子
に解離させる。

【００３４】解離した水素原子は、図３（２−３）に示
すように、コンタクトホール４の底に露出している清浄
なシリコン表面に選択的に吸着し、安定化したシリコン
表面６が形成される。その後、水素ガスの導入を止め、
タングステンフィラメント５への通電を切る。

【００３５】次に、図４（２−４）に示すように、チタ
ン膜７をスパッタ法によって約５０ｎｍ成膜する。な
お、チタン膜７厚は２０ｎｍから１００ｎｍの範囲であ
ればよい。その後、実施形態１と同様に、７００℃で３
０ｓｅｃのアニール処理を行うことによって、拡散層２
とチタン膜７との界面においてチタンとシリコンとを反
応させ、低抵抗のＣ５４構造のチタンシリサイド層８を
形成する。

【００３６】更に、同真空装置を用いてチタン膜７上
に、バリヤメタルであるチタンナイトライド膜１４、ア
ルミ合金膜１５を順次成膜し、図４（２−５）に示すよ
うな積層構造配線を得る。そして、これらの配線層をパ
ターニングすれば、所望の電極及び配線が得られる。

【００３７】上述したような本実施形態２の製造方法に
よれば、Ｃ５４のチタンシリサイドを拡散層２とチタン
膜７との界面に相変化を経ることなく直接形成できるの
で、図４（２−５）に示すごとき微細構造の装置におい
ても、素子クラック等が発生することなく良好に素子の
半導体層と金属層とのコンタクをとることができる。

【００３８】なお、以上説明した実施形態１及び２にお
いては、シリコン基板の表面とチタン膜とのコンタクト
をとる場合を例にとって説明したが、基板としてシリコ
ン基板には限られない。例えば、ガラス、セラミックま
たはサファイア等からなる絶縁基板やその他様々な基板
上に薄膜素子等を形成する場合において、基板上に形成
されたシリコン膜と金属層とのコンタクトをとる場合に
も上記同様に本発明の製造方法を適用することができ
る。

【図面の簡単な説明】

【図１】本発明の実施形態１に係る半導体装置の製造
方法を工程順に模式的に示す断面図である。

【図２】図１の製造工程に続く工程を模式的に示す断
面図である。

【図３】本発明の実施形態２に係る半導体装置の製造
方法を工程順に模式的に示す断面図である。

【図４】図３の製造工程に続く工程を模式的に示す断
面図である。

【符号の説明】

１シリコン基板、２拡散層、３絶縁膜、４コン
タクトホール、５タングステンフィラメント、６水
素によって安定化したシリコン表面、７チタン膜、８
チタンシリサイド層、１０シリコン酸化膜、１１
ゲート酸化膜、１２ゲート電極膜、１３サイドウォ
ール、１４チタンナイトライド膜、１５アルミ合金
膜。

Claims

【特許請求の範囲】

【請求項１】シリコン基板またはシリコン膜表面に原
子状水素を照射する工程と、前記原子状水素照射後、前記シリコン基板またはシリコ
ン膜上にチタン膜を形成する工程と、前記チタン膜形成後、アニール処理を施して前記シリコ
ン基板またはシリコン膜と、前記チタン膜との界面にチ
タンシリサイド層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】シリコン基板またはシリコン膜上に形成
された絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホール底部のシリコン表面を湿式清浄に
よって清浄化する工程と、原子状水素を少なくとも前記コンタクトホール底部のシ
リコン表面に照射する工程と、前記原子状水素照射後、少なくとも前記コンタクトホー
ル内にチタン膜を形成する工程と、前記チタン膜形成後、アニール処理によって前記シリコ
ン基板またはシリコン膜と、前記チタン膜との界面にチ
タンシリサイド層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項３】請求項１又は請求項２のいずれかに記載
の半導体装置の製造方法において、前記原子状水素は、真空装置に水素ガスを導入し、加熱
したタングステンフィラメントに曝すことによって水素
分子を水素原子に解離して生成することを特徴とする半
導体装置の製造方法。
【請求項４】請求項１〜３のいずれか一つに記載の半
導体装置の製造方法において、さらに、前記チタン膜を形成後、チタンナイトライド層
を形成する工程と、前記チタンナイトライド層上にアルミニウム層を形成す
る工程と、を有し、前記アルミニウム層形成後に、前記アニール処理を施し
て前記シリコン基板表面と前記チタン膜との界面にチタ
ンシリサイド層を形成することを特徴とする半導体装置
の製造方法。
【請求項５】請求項１〜４のいずれか一つに記載の半
導体装置の製造方法において、前記シリコン基板またはシリコン膜と、前記チタン膜と
の界面に形成されるチタンシリサイド層は、Ｃ５４の相
構造を有することを特徴とする半導体装置の製造方法。
【請求項６】請求項１〜５のいずれか一つに記載の半
導体装置の製造方法において、前記アニール処理は、７００℃程度で行うことを特徴と
する半導体装置の製造方法。