JP2692554B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2692554B2 JP2692554B2 JP5317007A JP31700793A JP2692554B2 JP 2692554 B2 JP2692554 B2 JP 2692554B2 JP 5317007 A JP5317007 A JP 5317007A JP 31700793 A JP31700793 A JP 31700793A JP 2692554 B2 JP2692554 B2 JP 2692554B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- silicide film
- refractory metal
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000003870 refractory metal Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 75
- 239000012071 phase Substances 0.000 description 17
- 229910021341 titanium silicide Inorganic materials 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 13
- 230000007704 transition Effects 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000003746 solid phase reaction Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/017—Clean surfaces
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/934—Sheet resistance, i.e. dopant parameters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に高融点金属シリサイド膜の形成方法に関す
る。
関し、特に高融点金属シリサイド膜の形成方法に関す
る。
【０００２】
【従来の技術】半導体素子の微細化、集積度の向上に伴
い、例えばＭＯＳトランジスタではゲート電極及び拡散
層（ソース・ドレイン領域）の寸法が縮小され、その結
果、層抵抗が増加して、回路遅延に大きな影響を及ぼ
す。したがってサブミクロンオーダーの微細化技術にお
いては、高融点金属シリサイド膜による低抵抗化技術が
採用されている。特に、チタンを用いたサリサイド（ｓ
ｅｌｆ−ａｌｉｇｎｅｄ−ｓｉｌｉｃｉｄｅ）膜のデバ
イスへの応用が注目されている。
い、例えばＭＯＳトランジスタではゲート電極及び拡散
層（ソース・ドレイン領域）の寸法が縮小され、その結
果、層抵抗が増加して、回路遅延に大きな影響を及ぼ
す。したがってサブミクロンオーダーの微細化技術にお
いては、高融点金属シリサイド膜による低抵抗化技術が
採用されている。特に、チタンを用いたサリサイド（ｓ
ｅｌｆ−ａｌｉｇｎｅｄ−ｓｉｌｉｃｉｄｅ）膜のデバ
イスへの応用が注目されている。
【０００３】また、デバイス寸法の縮小に伴い、拡散層
の深さもシャロー化され、リーク電流を抑制するために
シリサイド膜の厚さも薄膜化しなければならない。
の深さもシャロー化され、リーク電流を抑制するために
シリサイド膜の厚さも薄膜化しなければならない。
【０００４】このシリサイド膜形成技術では、２つの固
相反応を用いる。１つはチタン膜とシリコンの拡散反応
であり、１つは、高層抵抗（比抵抗：２×１０-4Ω・ｃ
ｍ）を有する非平衡相であるＣ４９構造から、低層抵抗
（比抵抗：１．５×１０-5Ω・ｃｍ）を有する平衡相で
あるＣ５４構造への構造相転移である。これら２つの固
相反応の阻害要因の１つとして、自然酸化膜がある。す
なわち、自然酸化膜はスパッタしたチタン膜とシリコン
層との固相反応を抑制し、シリサイド膜の厚さの均一性
を阻害し、シリサイド膜内部に酸素を含有させる。さら
に、シリサイド膜中に含有された酸素も、相転移に伴う
原子拡散を抑制し相転移温度を上昇させるという問題を
起こす。特に、シリサイド膜の薄膜化は含有酸素濃度を
増加させる要因となり、シリサイド膜形成プロセスにお
ける自然酸化膜や酸素含有量を抑制することは、シリサ
イド薄膜形成上重要である。
相反応を用いる。１つはチタン膜とシリコンの拡散反応
であり、１つは、高層抵抗（比抵抗：２×１０-4Ω・ｃ
ｍ）を有する非平衡相であるＣ４９構造から、低層抵抗
（比抵抗：１．５×１０-5Ω・ｃｍ）を有する平衡相で
あるＣ５４構造への構造相転移である。これら２つの固
相反応の阻害要因の１つとして、自然酸化膜がある。す
なわち、自然酸化膜はスパッタしたチタン膜とシリコン
層との固相反応を抑制し、シリサイド膜の厚さの均一性
を阻害し、シリサイド膜内部に酸素を含有させる。さら
に、シリサイド膜中に含有された酸素も、相転移に伴う
原子拡散を抑制し相転移温度を上昇させるという問題を
起こす。特に、シリサイド膜の薄膜化は含有酸素濃度を
増加させる要因となり、シリサイド膜形成プロセスにお
ける自然酸化膜や酸素含有量を抑制することは、シリサ
イド薄膜形成上重要である。
【０００５】そこで、チタン膜のスパッタ前に半導体基
板の表面の酸化物を反応ガスを用いてエッチングする例
が特開平４−２２６０２４号公報に記載されている。
板の表面の酸化物を反応ガスを用いてエッチングする例
が特開平４−２２６０２４号公報に記載されている。
【０００６】図２（ａ）〜（ｅ）はこの従来の半導体装
置の製造方法を説明するための工程順に示した断面図で
ある。
置の製造方法を説明するための工程順に示した断面図で
ある。
【０００７】まず、図２（ａ）に示すように、シリコン
基板１の表面に形成したゲート酸化膜２の上に多結晶シ
リコン膜からなるゲート電極３を形成し、このゲート電
極３に整合して設けた低濃度の拡散層と、ゲート電極３
の側壁に設けた側壁スペーサ４に整合して設けた高濃度
の拡散層からなるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造のソース・ドレイン領域５を形成す
る。次に、チタン膜を被着させる前処理としてＨ2 ＳＯ
4 とＨ2 Ｏ2 の溶液で処理した後１０％のフッ化水素水
によりエッチングして表面を清浄化する。
基板１の表面に形成したゲート酸化膜２の上に多結晶シ
リコン膜からなるゲート電極３を形成し、このゲート電
極３に整合して設けた低濃度の拡散層と、ゲート電極３
の側壁に設けた側壁スペーサ４に整合して設けた高濃度
の拡散層からなるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造のソース・ドレイン領域５を形成す
る。次に、チタン膜を被着させる前処理としてＨ2 ＳＯ
4 とＨ2 Ｏ2 の溶液で処理した後１０％のフッ化水素水
によりエッチングして表面を清浄化する。
【０００８】ここで清浄化されたゲート電極３およびソ
ース・ドレイン領域５の表面には大気に晒された際に薄
い自然酸化膜６が形成される。
ース・ドレイン領域５の表面には大気に晒された際に薄
い自然酸化膜６が形成される。
【０００９】次に、図２（ｂ）に示すように、半導体基
板を真空チャンバ内に装着してＮＦ3 等の反応ガスを用
いた２０〜５０Ｗ程度の高周波プラズマ中で自然酸化膜
６をエッチングして除去する。
板を真空チャンバ内に装着してＮＦ3 等の反応ガスを用
いた２０〜５０Ｗ程度の高周波プラズマ中で自然酸化膜
６をエッチングして除去する。
【００１０】次に、図２（ｃ）に示すように、清浄化さ
れた表面を維持するために真空を破ることなく、、引続
いてスパッタリング法により全面にチタン膜７を堆積す
る。
れた表面を維持するために真空を破ることなく、、引続
いてスパッタリング法により全面にチタン膜７を堆積す
る。
【００１１】次に、図２（ｄ）に示すように、窒素又は
アルゴンの不活性雰囲気あるいは真空中で加熱してチタ
ン膜７と接触しているゲート電極３およびソース・ドレ
イン領域５の表面のシリコンと反応させＣ４９構造のチ
タンシリサイド膜８を形成する。
アルゴンの不活性雰囲気あるいは真空中で加熱してチタ
ン膜７と接触しているゲート電極３およびソース・ドレ
イン領域５の表面のシリコンと反応させＣ４９構造のチ
タンシリサイド膜８を形成する。
【００１２】次に、図２（ｅ）に示すように、未反応の
チタン膜７をエッチングして除去した後、８００〜９０
０℃の温度で熱処理し、Ｃ５４構造の低抵抗のチタンシ
リサイド膜９を形成する。
チタン膜７をエッチングして除去した後、８００〜９０
０℃の温度で熱処理し、Ｃ５４構造の低抵抗のチタンシ
リサイド膜９を形成する。
【００１３】このような高周波プラズマエッチングによ
る自然酸化膜を除去する方法以外に水素ガスによる自然
酸化膜を還元除去する方法が、ＭＢＥ装置を用いるシリ
コンエピタキシャル成長の技術に関連して一般に知られ
ている。真空容器と別室で所定圧力下で水素ガスを１０
００℃以上に加熱して生成した原子状水素をこの別室の
ガス圧力よりも低い圧力下の真空容器内の基板へ放射し
て酸化膜を除去する方法である（特開平３−２６３８３
０号公報参照）。この方法では、Ｈ2 ＋ＳｉＯ2 →Ｈ2
Ｏ＋ＳｉＯの反応により、自然酸化膜をＳｉＯの形で蒸
発させて基板の表面処理を行う。ここで、ＳｉＯを蒸発
させる条件は、ＳｉＯ分圧を処理を行う雰囲気の圧力よ
り高くしなければならない。
る自然酸化膜を除去する方法以外に水素ガスによる自然
酸化膜を還元除去する方法が、ＭＢＥ装置を用いるシリ
コンエピタキシャル成長の技術に関連して一般に知られ
ている。真空容器と別室で所定圧力下で水素ガスを１０
００℃以上に加熱して生成した原子状水素をこの別室の
ガス圧力よりも低い圧力下の真空容器内の基板へ放射し
て酸化膜を除去する方法である（特開平３−２６３８３
０号公報参照）。この方法では、Ｈ2 ＋ＳｉＯ2 →Ｈ2
Ｏ＋ＳｉＯの反応により、自然酸化膜をＳｉＯの形で蒸
発させて基板の表面処理を行う。ここで、ＳｉＯを蒸発
させる条件は、ＳｉＯ分圧を処理を行う雰囲気の圧力よ
り高くしなければならない。
【００１４】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、高周波プラズマエッチング法又は水素
還元法のいずれも自然酸化膜を除去するために１０-2Ｔ
ｏｒｒ以上の分圧が必要であるため、窒素原子又は水素
原子がシリコン基板中にも注入される。このシリコン基
板中に注入されたガスイオン種は、低抵抗化に必要なシ
リサイド相転移を妨げることが知られている（ジャーナ
ル・オブ・アプライド・フィジックス（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）１９９１
年、第７０巻、第５号、第２６６０頁参照）。
の製造方法では、高周波プラズマエッチング法又は水素
還元法のいずれも自然酸化膜を除去するために１０-2Ｔ
ｏｒｒ以上の分圧が必要であるため、窒素原子又は水素
原子がシリコン基板中にも注入される。このシリコン基
板中に注入されたガスイオン種は、低抵抗化に必要なシ
リサイド相転移を妨げることが知られている（ジャーナ
ル・オブ・アプライド・フィジックス（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）１９９１
年、第７０巻、第５号、第２６６０頁参照）。
【００１５】一般にチタンシリサイド膜形成には相転移
が必要である。すなわち、高い層抵抗（比抵抗：２×１
０-4Ω・ｃｍ）を有する非平衡相であるＣ４９構造か
ら、低い層抵抗（比抵抗：１．５×１０-5Ω・ｃｍ）を
有する平衡相であるＣ５４構造への相転移である。この
シリサイド膜内部での構造相転移において、不純物がシ
リサイド膜中に含有すると、相転移における原子拡散が
抑制されて相転移温度が上昇する。この問題は相転移温
度以上の高温熱処理で解決できるが、一方高温熱処理に
も、凝集によるチタンシリサイド膜の断線という問題を
有している。凝集の原因は次の様に考えられる。チタン
シリサイド膜が８００℃以上の高温になると軟化し始
め、流動可能な状態になる。この流動は、チタンシリサ
イド膜の表面あるいは拡散層との界面の方向に生じる。
この流動によって、エネルギーが最小になるようにチタ
ンシリサイド膜の変形が生じる。したがって、膜状であ
ったものが、やがて部分的に島状になる領域と薄膜にな
る領域とが発生する。この現象によって、チタンシリサ
イド膜の膜厚の不均一性が失われるだけでなく、完全に
断線状態になる場合もある。したがって、チタンシリサ
イド膜の導電性が劣化し、抵抗値が増加する（ジャーナ
ル・オブ・アプライド・フィジックス（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）１９９２
年、第７１巻、第２号、第１５頁参照）。
が必要である。すなわち、高い層抵抗（比抵抗：２×１
０-4Ω・ｃｍ）を有する非平衡相であるＣ４９構造か
ら、低い層抵抗（比抵抗：１．５×１０-5Ω・ｃｍ）を
有する平衡相であるＣ５４構造への相転移である。この
シリサイド膜内部での構造相転移において、不純物がシ
リサイド膜中に含有すると、相転移における原子拡散が
抑制されて相転移温度が上昇する。この問題は相転移温
度以上の高温熱処理で解決できるが、一方高温熱処理に
も、凝集によるチタンシリサイド膜の断線という問題を
有している。凝集の原因は次の様に考えられる。チタン
シリサイド膜が８００℃以上の高温になると軟化し始
め、流動可能な状態になる。この流動は、チタンシリサ
イド膜の表面あるいは拡散層との界面の方向に生じる。
この流動によって、エネルギーが最小になるようにチタ
ンシリサイド膜の変形が生じる。したがって、膜状であ
ったものが、やがて部分的に島状になる領域と薄膜にな
る領域とが発生する。この現象によって、チタンシリサ
イド膜の膜厚の不均一性が失われるだけでなく、完全に
断線状態になる場合もある。したがって、チタンシリサ
イド膜の導電性が劣化し、抵抗値が増加する（ジャーナ
ル・オブ・アプライド・フィジックス（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）１９９２
年、第７１巻、第２号、第１５頁参照）。
【００１６】このように、低抵抗のチタンシリサイド膜
構造は、相転移温度および凝集温度で制限された温度範
囲でのみ形成できるものである。この点から不純物を含
有したシリサイド膜の相転移温度の上昇は層抵抗の増大
をもたらし、微細化したデバイスの実現の技術的障壁に
なっていた。
構造は、相転移温度および凝集温度で制限された温度範
囲でのみ形成できるものである。この点から不純物を含
有したシリサイド膜の相転移温度の上昇は層抵抗の増大
をもたらし、微細化したデバイスの実現の技術的障壁に
なっていた。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板に形成した拡散層又は多結晶シ
リコン膜からなる電極配線の表面に形成された自然酸化
膜を圧力１×１０-6〜１×１０-2Ｔｏｒｒの水素雰囲気
中で熱処理により還元して除去する工程と、前記拡散層
又は電極配線の表面を大気に晒すことなく真空容器内に
保持しスパッタ法により前記拡散層又は電極配線を含む
表面に高融点金属膜を堆積する工程と、熱処理により前
記拡散層又は電極配線の表面に接している前記高融点金
属膜を反応させて高融点金属シリサイド膜を形成し未反
応の前記高融点金属膜を除去する工程とを含んで構成さ
れる。
造方法は、シリコン基板に形成した拡散層又は多結晶シ
リコン膜からなる電極配線の表面に形成された自然酸化
膜を圧力１×１０-6〜１×１０-2Ｔｏｒｒの水素雰囲気
中で熱処理により還元して除去する工程と、前記拡散層
又は電極配線の表面を大気に晒すことなく真空容器内に
保持しスパッタ法により前記拡散層又は電極配線を含む
表面に高融点金属膜を堆積する工程と、熱処理により前
記拡散層又は電極配線の表面に接している前記高融点金
属膜を反応させて高融点金属シリサイド膜を形成し未反
応の前記高融点金属膜を除去する工程とを含んで構成さ
れる。
【００１８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１９】図１（ａ）〜（ｅ）は本発明の一実施例を
説明するための工程順に示した断面図である。
説明するための工程順に示した断面図である。
【００２０】まず、図１（ａ）に示すように、ｐ型のシ
リコン基板１の表面に形成したゲート酸化膜２の上に多
結晶シリコン膜からなるゲート電極３を選択的に形成
し、ゲート電極３に整合してイオン注入したｎ型低濃度
の拡散層およびゲート電極３の側壁に形成した側壁スペ
ーサ４に整合してイオン注入したｎ型高濃度の拡散層か
らなるＬＤＤ構造のソース・ドレイン領域５を形成す
る。
リコン基板１の表面に形成したゲート酸化膜２の上に多
結晶シリコン膜からなるゲート電極３を選択的に形成
し、ゲート電極３に整合してイオン注入したｎ型低濃度
の拡散層およびゲート電極３の側壁に形成した側壁スペ
ーサ４に整合してイオン注入したｎ型高濃度の拡散層か
らなるＬＤＤ構造のソース・ドレイン領域５を形成す
る。
【００２１】このとき、ゲート電極３およびソース・ド
レイン領域５の表面には自然酸化膜６が形成される。
レイン領域５の表面には自然酸化膜６が形成される。
【００２２】次に、図１（ｂ）に示すように、圧力１×
１０-6〜１×１０-2Ｔｏｒｒ、温度７００〜８５０℃の
水素雰囲気中で約１分間処理し自然酸化膜６を還元す
る。
１０-6〜１×１０-2Ｔｏｒｒ、温度７００〜８５０℃の
水素雰囲気中で約１分間処理し自然酸化膜６を還元す
る。
【００２３】次に、図１（ｃ）に示すように、大気に晒
すことなくスパッタリング法によりチタン膜７を堆積す
る。
すことなくスパッタリング法によりチタン膜７を堆積す
る。
【００２４】次に、図１（ｄ）に示すように、窒素又は
アルゴン等の不活性雰囲気中あるいは真空中で７００℃
程度の熱処理を約１０秒間行ないシリコン層と接してい
るチタン膜７を反応させ、チタンシリサイド膜８を形成
する。
アルゴン等の不活性雰囲気中あるいは真空中で７００℃
程度の熱処理を約１０秒間行ないシリコン層と接してい
るチタン膜７を反応させ、チタンシリサイド膜８を形成
する。
【００２５】次に、図１（ｅ）に示すように、アンモニ
ア水とＨ2 Ｏ2 の混合液により未反応のチタン膜７を除
去した後、ランプアニールにより８００〜９００℃の熱
処理を行いＣ５４構造のチタンシリサイド膜９を形成す
る。
ア水とＨ2 Ｏ2 の混合液により未反応のチタン膜７を除
去した後、ランプアニールにより８００〜９００℃の熱
処理を行いＣ５４構造のチタンシリサイド膜９を形成す
る。
【００２６】ここで、チタンシリサイド膜の相転移は、
チタン膜と反応させる多結晶シリコン膜の幅が微細化さ
れるにつれ、自然酸化膜の除去方法の影響を受け易くな
り、図３に示すように、幅０．５μｍ以下では第１およ
び第２の従来例に比べて本実施例のシリサイド層抵抗を
２Ω以下まで低減できる。
チタン膜と反応させる多結晶シリコン膜の幅が微細化さ
れるにつれ、自然酸化膜の除去方法の影響を受け易くな
り、図３に示すように、幅０．５μｍ以下では第１およ
び第２の従来例に比べて本実施例のシリサイド層抵抗を
２Ω以下まで低減できる。
【００２７】
【発明の効果】以上説明したように本発明は、拡散層又
は多結晶シリコン膜の電極配線の表面に形成された自然
酸化膜を１０-2Ｔｏｒｒ未満の酸素雰囲気中で還元して
除去した後、真空を破ることなく高融点金属膜を堆積し
て熱処理し、高融点金属シリサイド膜を形成することに
より、層抵抗の低いシリサイド膜を形成でき、信頼性を
向上できるという効果を有する。
は多結晶シリコン膜の電極配線の表面に形成された自然
酸化膜を１０-2Ｔｏｒｒ未満の酸素雰囲気中で還元して
除去した後、真空を破ることなく高融点金属膜を堆積し
て熱処理し、高融点金属シリサイド膜を形成することに
より、層抵抗の低いシリサイド膜を形成でき、信頼性を
向上できるという効果を有する。
【図１】本発明の一実施例を説明するための工程順に示
した断面図。
した断面図。
【図２】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
工程順に示した断面図。
【図３】本発明と従来例の多結晶シリコン膜の幅と形成
されたシリサイド膜の層抵抗との関係を示す図。
されたシリサイド膜の層抵抗との関係を示す図。
１ シリコン基板 ２ ゲート酸化膜 ３ ゲート電極 ４ 側壁スペーサ ５ ソース・ドレイン領域 ６ 自然酸化膜 ７ チタン膜 ８ Ｃ４９構造チタンシリサイド膜 ９ Ｃ５４構造チタンシリサイド膜
Claims (1)
- 【請求項１】 シリコン基板に形成した拡散層又は多結
晶シリコン膜からなる電極配線の表面に形成された自然
酸化膜を圧力１×１０-6〜１×１０-2Ｔｏｒｒの水素雰
囲気中で熱処理により還元して除去する工程と、前記拡
散層又は電極配線の表面を大気に晒すことなく真空容器
内に保持しスパッタ法により前記拡散層又は電極配線を
含む表面に高融点金属膜を堆積する工程と、熱処理によ
り前記拡散層又は電極配線の表面に接している前記高融
点金属膜を反応させて高融点金属シリサイド膜を形成し
未反応の前記高融点金属膜を除去する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5317007A JP2692554B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置の製造方法 |
| US08/357,403 US5563100A (en) | 1993-12-16 | 1994-12-16 | Fabrication method of semiconductor device with refractory metal silicide formation by removing native oxide in hydrogen |
| KR1019940034603A KR0147242B1 (ko) | 1993-12-16 | 1994-12-16 | 내화성 금속 규화물 형성부를 가진 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5317007A JP2692554B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169713A JPH07169713A (ja) | 1995-07-04 |
| JP2692554B2 true JP2692554B2 (ja) | 1997-12-17 |
Family
ID=18083375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5317007A Expired - Fee Related JP2692554B2 (ja) | 1993-12-16 | 1993-12-16 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5563100A (ja) |
| JP (1) | JP2692554B2 (ja) |
| KR (1) | KR0147242B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186085A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| US5716535A (en) * | 1996-03-05 | 1998-02-10 | Micron Technology, Inc. | Methods and etchants for etching oxides of silicon with low selectivity |
| US5728625A (en) * | 1996-04-04 | 1998-03-17 | Lucent Technologies Inc. | Process for device fabrication in which a thin layer of cobalt silicide is formed |
| US5888888A (en) * | 1997-01-29 | 1999-03-30 | Ultratech Stepper, Inc. | Method for forming a silicide region on a silicon body |
| US6610564B2 (en) * | 2000-03-03 | 2003-08-26 | Shinichi Fukada | Method of fabricating semiconductor device |
| US6545326B2 (en) | 1997-09-19 | 2003-04-08 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| KR100568077B1 (ko) * | 1997-09-19 | 2006-04-05 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치의 제조방법 |
| US5937325A (en) * | 1997-11-07 | 1999-08-10 | Advanced Micro Devices, Inc. | Formation of low resistivity titanium silicide gates in semiconductor integrated circuits |
| JPH11186194A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 半導体装置の製造方法 |
| US6017401A (en) * | 1998-10-13 | 2000-01-25 | International Business Machines Corporation | Conductivity improvement in thin films of refractory metal |
| JP3400737B2 (ja) * | 1999-03-18 | 2003-04-28 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6274488B1 (en) | 2000-04-12 | 2001-08-14 | Ultratech Stepper, Inc. | Method of forming a silicide region in a Si substrate and a device having same |
| US6420264B1 (en) | 2000-04-12 | 2002-07-16 | Ultratech Stepper, Inc. | Method of forming a silicide region in a Si substrate and a device having same |
| JP2002043564A (ja) * | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | サリサイドトランジスタの製造方法、半導体記憶装置および半導体装置 |
| US6294434B1 (en) * | 2000-09-27 | 2001-09-25 | Vanguard International Semiconductor Corporation | Method of forming a metal silicide layer on a polysilicon gate structure and on a source/drain region of a MOSFET device |
| DE10324657B4 (de) * | 2003-05-30 | 2009-01-22 | Advanced Micro Devices, Inc. (n.d.Ges.d. Staates Delaware), Sunnyvale | Verfahren zur Herstellung eines Metallsilizids |
| JP3879003B2 (ja) * | 2004-02-26 | 2007-02-07 | 国立大学法人名古屋大学 | シリサイド膜の作製方法 |
| US7605033B2 (en) * | 2004-09-01 | 2009-10-20 | Micron Technology, Inc. | Low resistance peripheral local interconnect contacts with selective wet strip of titanium |
| KR100691099B1 (ko) * | 2005-12-29 | 2007-03-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 실리사이드막 형성 방법 |
| US8158519B2 (en) * | 2008-10-20 | 2012-04-17 | Eon Silicon Solution Inc. | Method of manufacturing non-volatile memory cell using self-aligned metal silicide |
| KR101739105B1 (ko) * | 2010-12-03 | 2017-05-23 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191417A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4940509A (en) * | 1988-03-25 | 1990-07-10 | Texas Instruments, Incorporated | Isotropic etchant for capped silicide processes |
| CA2031254A1 (en) * | 1989-12-01 | 1991-06-02 | Kenji Aoki | Doping method of barrier region in semiconductor device |
| JP2883390B2 (ja) * | 1990-03-14 | 1999-04-19 | 株式会社東芝 | 半導体基板の表面処理方法及び半導体基板表面処理装置 |
| JPH04226024A (ja) * | 1990-04-16 | 1992-08-14 | Applied Materials Inc | 半導体ウェーハ上にケイ化チタンを形成する方法 |
| US5089441A (en) * | 1990-04-16 | 1992-02-18 | Texas Instruments Incorporated | Low-temperature in-situ dry cleaning process for semiconductor wafers |
| US5023201A (en) * | 1990-08-30 | 1991-06-11 | Cornell Research Foundation, Inc. | Selective deposition of tungsten on TiSi2 |
| JPH04137621A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04219928A (ja) * | 1990-12-20 | 1992-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3285934B2 (ja) * | 1991-07-16 | 2002-05-27 | 株式会社東芝 | 半導体装置の製造方法 |
-
1993
- 1993-12-16 JP JP5317007A patent/JP2692554B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-16 US US08/357,403 patent/US5563100A/en not_active Expired - Fee Related
- 1994-12-16 KR KR1019940034603A patent/KR0147242B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5563100A (en) | 1996-10-08 |
| JPH07169713A (ja) | 1995-07-04 |
| KR0147242B1 (ko) | 1998-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2692554B2 (ja) | 半導体装置の製造方法 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US5849634A (en) | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 | |
| JPH06232158A (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP4146859B2 (ja) | 半導体装置の製造方法 | |
| JPH0923003A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
| JPH08301612A (ja) | シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法 | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| KR100215528B1 (ko) | 살리사이드 구조 반도체장치의 제조방법 | |
| WO2008125921A1 (en) | Etch method in the manufacture of a semiconductor device | |
| JPH11251294A (ja) | 半導体装置の製造方法 | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| JP2682410B2 (ja) | 半導体装置の製造方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JP2003051459A (ja) | 半導体素子のシリサイド膜の形成方法 | |
| JP2586816B2 (ja) | 半導体装置の製造方法 | |
| JP2833530B2 (ja) | 半導体装置の製造方法 | |
| JPH08339970A (ja) | 半導体装置及びその製造方法 | |
| JPH07283217A (ja) | 半導体装置及びその製造方法 | |
| KR100433054B1 (ko) | 반도체소자의 제조방법 | |
| JPH04299825A (ja) | 半導体装置の製造方法 | |
| JPH07142447A (ja) | 半導体装置の製造方法 | |
| JP2001203346A (ja) | 半導体装置の製造方法 | |
| JPH05109652A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| LAPS | Cancellation because of no payment of annual fees |