JPH09292632A - アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法 - Google Patents
アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法Info
- Publication number
- JPH09292632A JPH09292632A JP31150896A JP31150896A JPH09292632A JP H09292632 A JPH09292632 A JP H09292632A JP 31150896 A JP31150896 A JP 31150896A JP 31150896 A JP31150896 A JP 31150896A JP H09292632 A JPH09292632 A JP H09292632A
- Authority
- JP
- Japan
- Prior art keywords
- region
- liquid crystal
- crystal display
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 同一チャネル長さの薄膜トランジスタを製造
する場合、ゲ−トラインとドレイン電極との間に発生す
る寄生容量を減らすことができるアクティブマトリック
ス液晶表示装置のマトリックスアレイ及びその製造方法
を提供する。 【解決手段】 マトリックスアレイのバスラインと薄膜
トランジスタの最適構造の設計を通して開口率を向上さ
せ省エネルギ−に寄与し、輝度を増加させ、反射度を低
めてコントラスト比を改善し、かつ、寄生容量を減らし
つつチャネル長さを伸ばせるように、薄膜トランジスタ
をゲ−トライン５０上に形成させ、ソ−ス電極３８とド
レイン電極３９の両面で対面するように形成してチャネ
ル領域４６を非直線的（Ｌ字型）に形成する。
する場合、ゲ−トラインとドレイン電極との間に発生す
る寄生容量を減らすことができるアクティブマトリック
ス液晶表示装置のマトリックスアレイ及びその製造方法
を提供する。 【解決手段】 マトリックスアレイのバスラインと薄膜
トランジスタの最適構造の設計を通して開口率を向上さ
せ省エネルギ−に寄与し、輝度を増加させ、反射度を低
めてコントラスト比を改善し、かつ、寄生容量を減らし
つつチャネル長さを伸ばせるように、薄膜トランジスタ
をゲ−トライン５０上に形成させ、ソ−ス電極３８とド
レイン電極３９の両面で対面するように形成してチャネ
ル領域４６を非直線的（Ｌ字型）に形成する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリッ
クス液晶表示装置（ＡＭＬＣＤ）に係り、マトリックス
アレイのバスラインと薄膜トランジスタの最適構造の設
計を通して開口率を向上させ省エネルギ−に寄与し、輝
度の向上、及び反射度の減少によるコントラスト比を改
善したアクティブマトリックス液晶表示装置のマトリッ
クスアレイ及び液晶表示装置並びにその製造方法に関す
る。
クス液晶表示装置（ＡＭＬＣＤ）に係り、マトリックス
アレイのバスラインと薄膜トランジスタの最適構造の設
計を通して開口率を向上させ省エネルギ−に寄与し、輝
度の向上、及び反射度の減少によるコントラスト比を改
善したアクティブマトリックス液晶表示装置のマトリッ
クスアレイ及び液晶表示装置並びにその製造方法に関す
る。
【０００２】
【従来の技術】アクティブマトリックス液晶表示装置の
マトリックスアレイは薄膜トランジスタのようなスイッ
チング素子と、これに電気的に連結されており光を透過
したり反射する画素電極を基本単位とする画素子が縦横
に配列された構造を有する。この際、画素の特性を向上
させるために補助容量キャパシタを追加して形成する場
合もある。また、この画素を互いに連結する複数本のゲ
−トバスラインと複数本のデ−タバスライン及び各ゲ−
トバスラインと各デ−タバスラインの終端に形成された
複数のパッドなどが含まれた構造である。
マトリックスアレイは薄膜トランジスタのようなスイッ
チング素子と、これに電気的に連結されており光を透過
したり反射する画素電極を基本単位とする画素子が縦横
に配列された構造を有する。この際、画素の特性を向上
させるために補助容量キャパシタを追加して形成する場
合もある。また、この画素を互いに連結する複数本のゲ
−トバスラインと複数本のデ−タバスライン及び各ゲ−
トバスラインと各デ−タバスラインの終端に形成された
複数のパッドなどが含まれた構造である。
【０００３】図１に示したように、従来の一般のアクテ
ィブマトリックス液晶表示装置のマトリックスアレイの
各画素は互いに交差するゲ−トライン１とデ−タライン
２があり、ゲ−トライン１から突設されたゲ−ト電極１
１と、ゲ−ト電極に重畳するアイランド状の非晶質シリ
コン層１４と、デ−タライン２から突設されたソ−ス電
極１６と、ソ−ス電極１６に対向形成されたドレイン電
極１７を含む薄膜トランジスタ３と、ドレイン電極１７
に連結されて形成された画素電極１９を有し、隣り合う
ゲ−トライン１の一部領域である第１補助容量キャパシ
タ電極と、第１電極と絶縁層を挟んで重畳する画素電極
１９を第２補助容量キャパシタ電極とする補助容量キャ
パシタ４を有する。
ィブマトリックス液晶表示装置のマトリックスアレイの
各画素は互いに交差するゲ−トライン１とデ−タライン
２があり、ゲ−トライン１から突設されたゲ−ト電極１
１と、ゲ−ト電極に重畳するアイランド状の非晶質シリ
コン層１４と、デ−タライン２から突設されたソ−ス電
極１６と、ソ−ス電極１６に対向形成されたドレイン電
極１７を含む薄膜トランジスタ３と、ドレイン電極１７
に連結されて形成された画素電極１９を有し、隣り合う
ゲ−トライン１の一部領域である第１補助容量キャパシ
タ電極と、第１電極と絶縁層を挟んで重畳する画素電極
１９を第２補助容量キャパシタ電極とする補助容量キャ
パシタ４を有する。
【０００４】一方、図２に示したように、従来のアクテ
ィブマトリックス液晶表示装置のマトリックスアレイに
形成される薄膜トランジスタは、絶縁基板１０上に形成
されたゲ−トラインの突起部のゲ−ト電極１１と、ゲ−
ト電極１１と絶縁基板１０の露出された表面上に形成さ
れた第１絶縁膜１３と、第１絶縁膜１３上に形成されチ
ャネルが生成される、ド−プされていない非晶質シリコ
ン層１４とド−プされた非晶質シリコン層１５があり、
ド−プされた非晶質シリコン層１５上に下部のゲ−ト電
極１１と一部重畳するように形成されたソ−ス電極１６
と、ソ−ス電極１６に対称にゲ−ト電極１１と一部重畳
するように形成されたドレイン電極１７と、ソ−ス／ド
レイン電極１６、１７の上部に形成され絶縁基板を保護
するパッシベ−ション層１８と、パッシベ−ション層１
８に形成されたコンタクトホ−ルを介してドレイン電極
１７と連結形成された画素電極１９がある。主として、
ゲ−ト電極１１は陽極酸化の可能な導電物質で形成して
ゲ−ト電極の表面に酸化絶縁膜１２が形成されている。
ィブマトリックス液晶表示装置のマトリックスアレイに
形成される薄膜トランジスタは、絶縁基板１０上に形成
されたゲ−トラインの突起部のゲ−ト電極１１と、ゲ−
ト電極１１と絶縁基板１０の露出された表面上に形成さ
れた第１絶縁膜１３と、第１絶縁膜１３上に形成されチ
ャネルが生成される、ド−プされていない非晶質シリコ
ン層１４とド−プされた非晶質シリコン層１５があり、
ド−プされた非晶質シリコン層１５上に下部のゲ−ト電
極１１と一部重畳するように形成されたソ−ス電極１６
と、ソ−ス電極１６に対称にゲ−ト電極１１と一部重畳
するように形成されたドレイン電極１７と、ソ−ス／ド
レイン電極１６、１７の上部に形成され絶縁基板を保護
するパッシベ−ション層１８と、パッシベ−ション層１
８に形成されたコンタクトホ−ルを介してドレイン電極
１７と連結形成された画素電極１９がある。主として、
ゲ−ト電極１１は陽極酸化の可能な導電物質で形成して
ゲ−ト電極の表面に酸化絶縁膜１２が形成されている。
【０００５】アクティブマトリックス液晶表示装置は高
画質を具現するために高開口率が求められる。開口率と
は画素面積のうち実際の光が透過する面積の比である。
画質を具現するために高開口率が求められる。開口率と
は画素面積のうち実際の光が透過する面積の比である。
【０００６】一般に、ゲ−トライン、デ−タライン、そ
して薄膜トランジスタ及び補助容量キャパシタの各電極
部は不透明な導電物質で形成されるが、ゲ−トライン、
デ−タライン及び薄膜トランジスタ領域の幅は電流伝達
能力と関わり、補助容量キャパシタの大きさは画素に印
加された電圧維持とフリッカ(Flicker)減少効果などと
かかわり、前述した不透明な領域の縮小には限界があっ
て開口率向上に制限要素として作用する。
して薄膜トランジスタ及び補助容量キャパシタの各電極
部は不透明な導電物質で形成されるが、ゲ−トライン、
デ−タライン及び薄膜トランジスタ領域の幅は電流伝達
能力と関わり、補助容量キャパシタの大きさは画素に印
加された電圧維持とフリッカ(Flicker)減少効果などと
かかわり、前述した不透明な領域の縮小には限界があっ
て開口率向上に制限要素として作用する。
【０００７】それで、従来にゲ−トライン上に薄膜トラ
ンジスタを形成して開口率を高めようとする技術が提案
されている。図示していないが、この薄膜トランジスタ
の構造は直線形ゲ−トラインの一部領域のゲ−ト電極
と、その上部に形成された第１絶縁膜と、第１絶縁膜上
にアイランド状に形成された半導体層と、半導体層上に
対向して形成されたソ−ス／ドレイン電極よりなり、ソ
−ス電極はデ−タラインに突起部を形成してゲ−ト電極
と一部重畳するように形成した構造であり、ドレイン電
極は画素電極と連結されゲ−ト電極と一部重畳するよう
に形成した構造である。従って、不透明な領域であるゲ
−ト電極を別に形成せず、ゲ−トラインの一部領域を用
いることにより開口率を向上させうる。
ンジスタを形成して開口率を高めようとする技術が提案
されている。図示していないが、この薄膜トランジスタ
の構造は直線形ゲ−トラインの一部領域のゲ−ト電極
と、その上部に形成された第１絶縁膜と、第１絶縁膜上
にアイランド状に形成された半導体層と、半導体層上に
対向して形成されたソ−ス／ドレイン電極よりなり、ソ
−ス電極はデ−タラインに突起部を形成してゲ−ト電極
と一部重畳するように形成した構造であり、ドレイン電
極は画素電極と連結されゲ−ト電極と一部重畳するよう
に形成した構造である。従って、不透明な領域であるゲ
−ト電極を別に形成せず、ゲ−トラインの一部領域を用
いることにより開口率を向上させうる。
【０００８】しかし、ゲ−トライン上に薄膜トランジス
タを形成した従来のアクティブマトリックス液晶表示装
置は薄膜トランジスタの構造において、ゲ−トライン／
絶縁層／ソ−ス電極及びドレイン電極のＭＩＭ(Metal-I
nsulator-Metal)構造により寄生容量が生ずるが、この
うち画素電極と連結されたドレイン電極とゲ−トライン
との間に発生する寄生容量Ｃgdはその容量大きさが Ｃgd ＝ ε（Ａgd／ｄgd） （１） であって、液晶の誘電率異方性により現れる画素電圧の
レベルシフト値である△ＶPの値を決定する要素であ
る。式（１）において、εはゲ−ト電極とドレイン電極
との間に形成された誘電層、すなわち第１絶縁膜及び酸
化絶縁膜の誘電率であり、Ａgdはゲ−ト電極とドレイン
電極が重なる部位の面積であり、ｄgdはゲ−ト電極とド
レイン電極との距離を意味する。
タを形成した従来のアクティブマトリックス液晶表示装
置は薄膜トランジスタの構造において、ゲ−トライン／
絶縁層／ソ−ス電極及びドレイン電極のＭＩＭ(Metal-I
nsulator-Metal)構造により寄生容量が生ずるが、この
うち画素電極と連結されたドレイン電極とゲ−トライン
との間に発生する寄生容量Ｃgdはその容量大きさが Ｃgd ＝ ε（Ａgd／ｄgd） （１） であって、液晶の誘電率異方性により現れる画素電圧の
レベルシフト値である△ＶPの値を決定する要素であ
る。式（１）において、εはゲ−ト電極とドレイン電極
との間に形成された誘電層、すなわち第１絶縁膜及び酸
化絶縁膜の誘電率であり、Ａgdはゲ−ト電極とドレイン
電極が重なる部位の面積であり、ｄgdはゲ−ト電極とド
レイン電極との距離を意味する。
【０００９】一方、寄生容量Ｃgdと△ＶP との関係は、 △ＶP ＝ ＶSC−ＶPC＝Ｖg（Ｃgd／Ｃt） （２） である。式（２）において、電圧ＶSCは信号電圧の中間
値であり、電圧ＶPCはピクセル電極に印加される電圧の
中間値であり、電圧Ｖgはゲ−ト電極に印加される電圧
であり、全体容量ＣtはＣgd＋ＣS（補助容量）＋ＣLC
（液晶容量）である。
値であり、電圧ＶPCはピクセル電極に印加される電圧の
中間値であり、電圧Ｖgはゲ−ト電極に印加される電圧
であり、全体容量ＣtはＣgd＋ＣS（補助容量）＋ＣLC
（液晶容量）である。
【００１０】式（２）において、寄生容量Ｃgdが補助容
量ＣSや液晶容量ＣLCに比べて極めて小さいとすれば、
分母Ｃt ＝ＣS ＋ＣLCとなって定数と仮定しうる。従っ
て、画素レベルシフト値である△ＶPの大きさは寄生容
量Ｃgdの大きさに比例することがわかる。
量ＣSや液晶容量ＣLCに比べて極めて小さいとすれば、
分母Ｃt ＝ＣS ＋ＣLCとなって定数と仮定しうる。従っ
て、画素レベルシフト値である△ＶPの大きさは寄生容
量Ｃgdの大きさに比例することがわかる。
【００１１】△ＶPは液晶表示装置の残像、画素間の不
均一、信頼性の劣化などの不良を誘発させる要因であっ
て、良好な画像を得るためには△ＶPを小さくすべきで
ある。式（２）によれば、△ＶPの値を低めるためには
寄生容量Ｃgdの値を低めなければならなく、式（１）に
より、第１絶縁膜の誘電率（ε）を低めたり、距離ｄgd
の値を大きくしたり、ゲ−ト電極とドレイン電極が重な
る面積Ａgdを縮める方法がありうる。しかし、前述した
二種の方法は素子の異なる電気的な特性を変化させう
る。
均一、信頼性の劣化などの不良を誘発させる要因であっ
て、良好な画像を得るためには△ＶPを小さくすべきで
ある。式（２）によれば、△ＶPの値を低めるためには
寄生容量Ｃgdの値を低めなければならなく、式（１）に
より、第１絶縁膜の誘電率（ε）を低めたり、距離ｄgd
の値を大きくしたり、ゲ−ト電極とドレイン電極が重な
る面積Ａgdを縮める方法がありうる。しかし、前述した
二種の方法は素子の異なる電気的な特性を変化させう
る。
【００１２】
【発明が解決しようとする課題】従って、本発明の目的
は薄膜トランジスタをゲ−トライン上に形成させ高開口
率化を追求しながら、従来のような寄生容量Ｃgdが大き
くなる問題点を解決し得る構造の薄膜トランジスタを有
するアクティブマトリックス液晶表示装置のマトリック
スアレイ及び液晶表示装置並びにアクティブマトリック
ス液晶表示装置のマトリックスアレイの製造方法及び薄
膜トランジスタ液晶表示装置の製造方法を提供すること
である。
は薄膜トランジスタをゲ−トライン上に形成させ高開口
率化を追求しながら、従来のような寄生容量Ｃgdが大き
くなる問題点を解決し得る構造の薄膜トランジスタを有
するアクティブマトリックス液晶表示装置のマトリック
スアレイ及び液晶表示装置並びにアクティブマトリック
ス液晶表示装置のマトリックスアレイの製造方法及び薄
膜トランジスタ液晶表示装置の製造方法を提供すること
である。
【００１３】
【課題を解決するための手段】前述した本発明の目的を
達成するために本発明は、アクティブマトリックス液晶
表示装置のマトリックスアレイにおいて、絶縁基板と、
前記絶縁基板上に第１方向に延設され、ゲ−ト電極に当
たる第１領域と隣接する前記第１領域を連結する第２領
域を有するゲ−トラインと、前記ゲ−トラインと前記絶
縁基板の露出された表面に形成された第１絶縁膜と、前
記第１絶縁膜上で前記ゲ−トラインの第１領域に重畳し
て形成されたアイランド状の半導体層と、前記半導体層
上で前記ゲ−トラインに交差し、前記ゲ−トラインの第
１領域の上部で前記第１方向の突起部を有し、前記突起
部とその一側部をソ−ス電極と限定するデ−タライン
と、前記半導体層上で前記ソ−ス電極に応ずるように形
成されたドレイン電極を含めてなる複数個の薄膜トラン
ジスタと、前記ドレイン電極に連なり、前記ゲ−トライ
ンの第２領域に重畳されるように形成される画素電極
と、前記ゲ−トラインの第２領域の一部を第１補助容量
キャパシタ電極とする補助容量キャパシタを備える。
達成するために本発明は、アクティブマトリックス液晶
表示装置のマトリックスアレイにおいて、絶縁基板と、
前記絶縁基板上に第１方向に延設され、ゲ−ト電極に当
たる第１領域と隣接する前記第１領域を連結する第２領
域を有するゲ−トラインと、前記ゲ−トラインと前記絶
縁基板の露出された表面に形成された第１絶縁膜と、前
記第１絶縁膜上で前記ゲ−トラインの第１領域に重畳し
て形成されたアイランド状の半導体層と、前記半導体層
上で前記ゲ−トラインに交差し、前記ゲ−トラインの第
１領域の上部で前記第１方向の突起部を有し、前記突起
部とその一側部をソ−ス電極と限定するデ−タライン
と、前記半導体層上で前記ソ−ス電極に応ずるように形
成されたドレイン電極を含めてなる複数個の薄膜トラン
ジスタと、前記ドレイン電極に連なり、前記ゲ−トライ
ンの第２領域に重畳されるように形成される画素電極
と、前記ゲ−トラインの第２領域の一部を第１補助容量
キャパシタ電極とする補助容量キャパシタを備える。
【００１４】また、本発明はアクティブマトリックス液
晶表示装置のマトリックスアレイの製造方法において、
絶縁基板上に第１導電層を形成する段階と、前記第１導
電層をパタ−ン食刻して前記第１方向に延長されるゲ−
トラインを形成する段階と、前記ゲ−トラインと前記絶
縁基板の露出された部分に絶縁膜を形成する段階と、前
記絶縁膜上に半導体層を形成する段階と、前記ゲ−トラ
インと前記基板の所定部分に重畳するように前記半導体
層をパタ−ン食刻する段階と、前記基板の全面に第２導
電層を形成する段階と、前記第２導電層をパタ−ン食刻
して前記パタ−ン食刻された半導体層上に形成され、前
記第１方向とは異なる方向である第２方向に延長され、
前記パタ−ン食刻された半導体層に連結される突出部を
有し、前記デ−タラインの内側の一部と前記突出部に限
定されるソ−ス電極を有し、前記ゲ−トラインに電圧を
印加する場合、前記デ−タラインの内側一部と前記突出
部から電流が流れるように形成されるデ−タライン及び
前記ソ−ス電極に対応し、前記ソ−ス電極とは所定距離
を隔てて位置するドレイン電極を形成する段階を含む。
晶表示装置のマトリックスアレイの製造方法において、
絶縁基板上に第１導電層を形成する段階と、前記第１導
電層をパタ−ン食刻して前記第１方向に延長されるゲ−
トラインを形成する段階と、前記ゲ−トラインと前記絶
縁基板の露出された部分に絶縁膜を形成する段階と、前
記絶縁膜上に半導体層を形成する段階と、前記ゲ−トラ
インと前記基板の所定部分に重畳するように前記半導体
層をパタ−ン食刻する段階と、前記基板の全面に第２導
電層を形成する段階と、前記第２導電層をパタ−ン食刻
して前記パタ−ン食刻された半導体層上に形成され、前
記第１方向とは異なる方向である第２方向に延長され、
前記パタ−ン食刻された半導体層に連結される突出部を
有し、前記デ−タラインの内側の一部と前記突出部に限
定されるソ−ス電極を有し、前記ゲ−トラインに電圧を
印加する場合、前記デ−タラインの内側一部と前記突出
部から電流が流れるように形成されるデ−タライン及び
前記ソ−ス電極に対応し、前記ソ−ス電極とは所定距離
を隔てて位置するドレイン電極を形成する段階を含む。
【００１５】
発明の実施の形態１．以下、添付した図面に基づき本発
明の望ましい実施例を詳述する。
明の望ましい実施例を詳述する。
【００１６】図３は本発明のアクティブマトリックス液
晶表示装置のマトリックスアレイの実施の形態１であっ
て、便宜上、一つの画素を中心として示した。絶縁基板
（図示せず）上に直線状のゲ−トライン５０が通り、ゲ
−トライン５０に交差して通るデ−タライン６０があ
る。デ−タライン６０はゲ−トラインと重畳する領域で
ゲ−トライン５０の長手方向と同方向の突起部６０−１
を有する。また、デ−タラインの突起部６０−１及びそ
の一側のデ−タラインより構成されるソ−ス電極３８に
応じてドレイン電極３９が形成されており、ドレイン電
極３９はコンタクトホ−ル４３を介して上部の画素電極
４５に連結される。この際、ドレイン電極３９はゲ−ト
ライン５０と一部領域が重畳され、デ−タラインの突起
部６０−１とデ−タライン６０から等距離を有するよう
に形成される。デ−タライン６０及びデ−タラインの突
起部６０−１とドレイン電極３９の下部には非晶質シリ
コン層３６がアイランド状に形成されていて、チャネル
領域４６が非直線的、すなわちＬ形である。この際、電
流はデ−タライン６０の突出部６０−１のみならずデ−
タライン６０のうち突出部の側面部でも流れる。その結
果、チャネルが長くなるので同程度の電流が流れるよう
にする従来の薄膜トランジスタに比べてソ−ス電極の物
理的な大きさを減少させる。従って、本発明によれば、
ソ−ス電極は物理的にさらに小さくてゲ−ト電極とソ−
ス電極の重畳部分が小さくなり、発生される寄生容量Ｃ
gdが減少される。
晶表示装置のマトリックスアレイの実施の形態１であっ
て、便宜上、一つの画素を中心として示した。絶縁基板
（図示せず）上に直線状のゲ−トライン５０が通り、ゲ
−トライン５０に交差して通るデ−タライン６０があ
る。デ−タライン６０はゲ−トラインと重畳する領域で
ゲ−トライン５０の長手方向と同方向の突起部６０−１
を有する。また、デ−タラインの突起部６０−１及びそ
の一側のデ−タラインより構成されるソ−ス電極３８に
応じてドレイン電極３９が形成されており、ドレイン電
極３９はコンタクトホ−ル４３を介して上部の画素電極
４５に連結される。この際、ドレイン電極３９はゲ−ト
ライン５０と一部領域が重畳され、デ−タラインの突起
部６０−１とデ−タライン６０から等距離を有するよう
に形成される。デ−タライン６０及びデ−タラインの突
起部６０−１とドレイン電極３９の下部には非晶質シリ
コン層３６がアイランド状に形成されていて、チャネル
領域４６が非直線的、すなわちＬ形である。この際、電
流はデ−タライン６０の突出部６０−１のみならずデ−
タライン６０のうち突出部の側面部でも流れる。その結
果、チャネルが長くなるので同程度の電流が流れるよう
にする従来の薄膜トランジスタに比べてソ−ス電極の物
理的な大きさを減少させる。従って、本発明によれば、
ソ−ス電極は物理的にさらに小さくてゲ−ト電極とソ−
ス電極の重畳部分が小さくなり、発生される寄生容量Ｃ
gdが減少される。
【００１７】一方、補助容量キャパシタ７５は次段のゲ
−トライン５０上に形成されるが、最下部に第１補助容
量キャパシタ電極であるゲ−トライン５０と、第２補助
容量キャパシタ電極４０が第１絶縁膜（図示せず）と非
晶質シリコン層及びド−プされた非晶質シリコン層（図
示せず）を挟んで形成されている。第２補助容量キャパ
シタ電極４０はパッシベ−ション層（図示せず）で覆わ
れ、パッシベ−ション層に形成されたコンタクトホ−ル
４４を介して画素電極４５と連結される。
−トライン５０上に形成されるが、最下部に第１補助容
量キャパシタ電極であるゲ−トライン５０と、第２補助
容量キャパシタ電極４０が第１絶縁膜（図示せず）と非
晶質シリコン層及びド−プされた非晶質シリコン層（図
示せず）を挟んで形成されている。第２補助容量キャパ
シタ電極４０はパッシベ−ション層（図示せず）で覆わ
れ、パッシベ−ション層に形成されたコンタクトホ−ル
４４を介して画素電極４５と連結される。
【００１８】また、図３の実施の形態は実質的に不透明
な層、例えばブラックマトリックス（Ｂ／Ｍ：Black Ma
trix)層４１を下部基板に備える。図３でさらに示され
るように、デ−タライン６０とゲ−トライン５０の一部
領域及び画素電極４５の一部領域は互いに重なってい
る。
な層、例えばブラックマトリックス（Ｂ／Ｍ：Black Ma
trix)層４１を下部基板に備える。図３でさらに示され
るように、デ−タライン６０とゲ−トライン５０の一部
領域及び画素電極４５の一部領域は互いに重なってい
る。
【００１９】図４（ａ）から図１０（ａ）と図４（ｂ）
ないし図１０（ｂ）は本発明のアクティブマトリックス
液晶表示装置のマトリックスアレイ製造方法の一実施の
形態を示したもので、図４（ａ）ないし図１０（ａ）は
図３のII−II線に沿って切断した断面図であり、図４
（ｂ）ないし図１０（ｂ）は図３のIII−III線に沿って
切断した断面図である。
ないし図１０（ｂ）は本発明のアクティブマトリックス
液晶表示装置のマトリックスアレイ製造方法の一実施の
形態を示したもので、図４（ａ）ないし図１０（ａ）は
図３のII−II線に沿って切断した断面図であり、図４
（ｂ）ないし図１０（ｂ）は図３のIII−III線に沿って
切断した断面図である。
【００２０】まず、図４（ａ）及び図４（ｂ）に示した
ように、透明基板３０上にスパッタ装置を用いて第１導
電物質層を形成しパタニングしてゲ−トラインの一部領
域であるゲ−ト電極３１及び第１補助容量キャパシタ電
極３２を形成する。第１金属物質としてはアルミニウ
ム、アルミニウム合金、モリブデン、モリブデン合金ま
たは陽極酸化可能な金属のうちいずれか一つを用いる。
ように、透明基板３０上にスパッタ装置を用いて第１導
電物質層を形成しパタニングしてゲ−トラインの一部領
域であるゲ−ト電極３１及び第１補助容量キャパシタ電
極３２を形成する。第１金属物質としてはアルミニウ
ム、アルミニウム合金、モリブデン、モリブデン合金ま
たは陽極酸化可能な金属のうちいずれか一つを用いる。
【００２１】ついで、図５（ａ）と図５（ｂ）に示した
ように、ゲ−ト電極３１及び第１補助容量キャパシタ電
極３２を陽極酸化してそれぞれの表面に酸化絶縁膜３
３、３４を形成する。次いで、酸化絶縁膜３３、３４及
び絶縁基板３０の露出された表面にシリコン酸化膜また
はシリコン窒化膜を用いて単一または二重絶縁層を形成
して第１絶縁膜３５を形成する。
ように、ゲ−ト電極３１及び第１補助容量キャパシタ電
極３２を陽極酸化してそれぞれの表面に酸化絶縁膜３
３、３４を形成する。次いで、酸化絶縁膜３３、３４及
び絶縁基板３０の露出された表面にシリコン酸化膜また
はシリコン窒化膜を用いて単一または二重絶縁層を形成
して第１絶縁膜３５を形成する。
【００２２】引き続き、図６（ａ）及び図６（ｂ）に示
したように、第１絶縁膜上に非晶質シリコンとド−プさ
れた非晶質シリコンを連続して積層した後、食刻工程で
パタニングして薄膜トランジスタのゲ−ト電極３１の上
部及び補助容量キャパシタ電極３２と重畳されるように
水素化された非晶質シリコン層３６とド−プされた非晶
質シリコン層３７を形成する。
したように、第１絶縁膜上に非晶質シリコンとド−プさ
れた非晶質シリコンを連続して積層した後、食刻工程で
パタニングして薄膜トランジスタのゲ−ト電極３１の上
部及び補助容量キャパシタ電極３２と重畳されるように
水素化された非晶質シリコン層３６とド−プされた非晶
質シリコン層３７を形成する。
【００２３】図７（ａ）及び図７（ｂ）に示したよう
に、非晶質シリコン層３６、ド−プされた非晶質シリコ
ン層３７及び第１絶縁膜３５の上部に第２導電物質を積
層し、パタニングして突起部を有するデ−タライン６０
（図示せず）とドレイン電極３９及び第２補助容量キャ
パシタ電極４０を形成する。この際、デ−タライン６０
の突起部６０−１及び突起部の側部のデ−タライン領域
がソ−ス電極３８となる。ソ−ス／ドレイン電極３８、
３９をマスクとして乾式食刻してド−プされた非晶質シ
リコン層３７を取り除く。この段階を経れば、ソース電
極３８はデータライン６０の突起部６０−１（図３）に
より定まる部分を備える。この部分は、非晶質シリコン
層３６及びドープされた非晶質シリコン層３７の上部で
ドレイン電極３９が対応的に非直線状、望ましくは直角
に曲がるように、望ましくは曲がっていて、望ましくは
Ｌ型である。したがって、曲がったチャネル領域４６が
得られる。
に、非晶質シリコン層３６、ド−プされた非晶質シリコ
ン層３７及び第１絶縁膜３５の上部に第２導電物質を積
層し、パタニングして突起部を有するデ−タライン６０
（図示せず）とドレイン電極３９及び第２補助容量キャ
パシタ電極４０を形成する。この際、デ−タライン６０
の突起部６０−１及び突起部の側部のデ−タライン領域
がソ−ス電極３８となる。ソ−ス／ドレイン電極３８、
３９をマスクとして乾式食刻してド−プされた非晶質シ
リコン層３７を取り除く。この段階を経れば、ソース電
極３８はデータライン６０の突起部６０−１（図３）に
より定まる部分を備える。この部分は、非晶質シリコン
層３６及びドープされた非晶質シリコン層３７の上部で
ドレイン電極３９が対応的に非直線状、望ましくは直角
に曲がるように、望ましくは曲がっていて、望ましくは
Ｌ型である。したがって、曲がったチャネル領域４６が
得られる。
【００２４】図８（ａ）及び図８（ｂ）に示したよう
に、露出された表面の全面に不透明の絶縁物質であるブ
ラック樹脂を積層しパタニングしてソ−ス電極３８とド
レイン電極３９の一部及びゲ−ト電極３１の上部などの
光を遮断すべき領域にブラックマトリックス４１を形成
する。また、補助容量キャパシタの第２補助容量キャパ
シタ電極４０の一部を覆うようにブラックマトシックス
４１を形成する。従って、ブラックマトリックス４１は
全体アレイ上で補助容量キャパシタの一部領域を除いた
ゲ−トラインとデ−タラインを覆うように形成される。
に、露出された表面の全面に不透明の絶縁物質であるブ
ラック樹脂を積層しパタニングしてソ−ス電極３８とド
レイン電極３９の一部及びゲ−ト電極３１の上部などの
光を遮断すべき領域にブラックマトリックス４１を形成
する。また、補助容量キャパシタの第２補助容量キャパ
シタ電極４０の一部を覆うようにブラックマトシックス
４１を形成する。従って、ブラックマトリックス４１は
全体アレイ上で補助容量キャパシタの一部領域を除いた
ゲ−トラインとデ−タラインを覆うように形成される。
【００２５】図９（ａ）及び図９（ｂ）に示したよう
に、ブラックマトリックス４１及び第１絶縁膜３５など
の露出された表面にスパッタまたは化学気相蒸着（ＣＶ
Ｄ）装備を用いてシリコン酸化膜またはシリコン窒化膜
でパッシベ−ション層４２を形成した後、薄膜トランジ
スタのドレイン電極３９及び補助容量キャパシタの第２
補助容量キャパシタ電極４０の一部領域が露出されるよ
うに乾式食刻してコンタクトホ−ル４３、４４を形成す
る。
に、ブラックマトリックス４１及び第１絶縁膜３５など
の露出された表面にスパッタまたは化学気相蒸着（ＣＶ
Ｄ）装備を用いてシリコン酸化膜またはシリコン窒化膜
でパッシベ−ション層４２を形成した後、薄膜トランジ
スタのドレイン電極３９及び補助容量キャパシタの第２
補助容量キャパシタ電極４０の一部領域が露出されるよ
うに乾式食刻してコンタクトホ−ル４３、４４を形成す
る。
【００２６】図１０（ａ）及び図１０（ｂ）に示したよ
うに、全面に透明導電物質、望ましくはＩＴＯ膜を積層
し、続いて薄膜トランジスタのゲ−ト電極３１の上部の
パッシベ−ション層４２を露出させ、補助容量キャパシ
タのブラックマトリックス４１が形成された部位の上部
に形成されたパッシベ−ション層４２を露出させ、各画
素毎に画素電極４５を分離して形成する。この際、水平
的に見れば、デ−タライン６０に沿って画素電極４５が
互いに分離される。一方、画素電極４５は予め形成され
たコンタクトホ−ル４３、４４を介してドレイン電極３
９及び補助容量キャパシタの第２補助容量キャパシタ電
極４０に接触させる。
うに、全面に透明導電物質、望ましくはＩＴＯ膜を積層
し、続いて薄膜トランジスタのゲ−ト電極３１の上部の
パッシベ−ション層４２を露出させ、補助容量キャパシ
タのブラックマトリックス４１が形成された部位の上部
に形成されたパッシベ−ション層４２を露出させ、各画
素毎に画素電極４５を分離して形成する。この際、水平
的に見れば、デ−タライン６０に沿って画素電極４５が
互いに分離される。一方、画素電極４５は予め形成され
たコンタクトホ−ル４３、４４を介してドレイン電極３
９及び補助容量キャパシタの第２補助容量キャパシタ電
極４０に接触させる。
【００２７】発明の実施の形態２．図１１は本発明の実
施の形態２であって、ソ−ス電極３８の一部である突起
部６０−１に近接するデ−タライン６０とドレイン電極
３８に一部重畳するようにゲ−トライン５０に突起部５
０−１を形成したもので、基本的な構造は図３の実施の
形態と同様なので説明を省く。
施の形態２であって、ソ−ス電極３８の一部である突起
部６０−１に近接するデ−タライン６０とドレイン電極
３８に一部重畳するようにゲ−トライン５０に突起部５
０−１を形成したもので、基本的な構造は図３の実施の
形態と同様なので説明を省く。
【００２８】図１１に示したアクティブマトリックス液
晶表示装置のマトリックスアレイはゲ−ト電極３１と第
１補助容量キャパシタ電極３２、すなわちゲ−トライン
５０を形成しながら突起部５０−１を形成する。その
後、図５（ａ）ないし図１０（ａ）と図５（ｂ）ないし
図１０（ｂ）に示した工程を進めて製造しうる。
晶表示装置のマトリックスアレイはゲ−ト電極３１と第
１補助容量キャパシタ電極３２、すなわちゲ−トライン
５０を形成しながら突起部５０−１を形成する。その
後、図５（ａ）ないし図１０（ａ）と図５（ｂ）ないし
図１０（ｂ）に示した工程を進めて製造しうる。
【００２９】以上説明したような本発明のアクティブマ
トリックス液晶表示装置のマトリックスアレイは薄膜ト
ランジスタをゲ−トラインの上部に形成して開口率の増
加を図りながら従来とは異なり、簡単な作図法を通して
わかるように、チャネル領域が非直線的に形成されうる
ので、チャネル長さの増加の効果があって同じチャネル
長さの薄膜トランジスタを製造する場合、ゲ−トライン
とドレイン電極との間に発生する寄生容量を最大限減ら
せる。従って、画素電圧のシフトレベル値である△ＶP
を減らせてフリッカ現象及び画質の向上を期待できる。
トリックス液晶表示装置のマトリックスアレイは薄膜ト
ランジスタをゲ−トラインの上部に形成して開口率の増
加を図りながら従来とは異なり、簡単な作図法を通して
わかるように、チャネル領域が非直線的に形成されうる
ので、チャネル長さの増加の効果があって同じチャネル
長さの薄膜トランジスタを製造する場合、ゲ−トライン
とドレイン電極との間に発生する寄生容量を最大限減ら
せる。従って、画素電圧のシフトレベル値である△ＶP
を減らせてフリッカ現象及び画質の向上を期待できる。
【００３０】発明の実施の形態３．図１２は本発明の実
施の形態３を示した平面図であって、エッチストッパが
さらに追加された。本実施の形態３の基本的な構造は実
施の形態１、２において示した通りであるが、その相違
点は次の通りである。すなわち、適宜な大きさのコンタ
クトホ−ルがゲ−トライン８２に形成され、このゲ−ト
ライン８２をマスクとして用いてエッチストッパが形成
される。
施の形態３を示した平面図であって、エッチストッパが
さらに追加された。本実施の形態３の基本的な構造は実
施の形態１、２において示した通りであるが、その相違
点は次の通りである。すなわち、適宜な大きさのコンタ
クトホ−ルがゲ−トライン８２に形成され、このゲ−ト
ライン８２をマスクとして用いてエッチストッパが形成
される。
【００３１】絶縁基板８０上に直線状であり所定位置に
コンタクトホ−ルＴが形成されたゲ−トライン８２が形
成されている。コンタクトホ−ルの存するゲ−トライン
８２部分はコンタクトホ−ルによりゲ−ト領域と非ゲ−
ト領域とに区分される。そして、ゲ−トライン８２に交
差してデ−タライン８１が形成されている。デ−タライ
ン８１はゲ−トライン８２と重畳される領域でゲ−トラ
イン８２の長手方向に位置し、ゲ−トライン８２に形成
されたコンタクトホ−ルＴの一部を覆う突起部、すなわ
ちソ−ス電極８３に当たる部分を有している。本実施の
形態３において、ソ−ス電極８２はエッチストッパのコ
ンタクトホ−ルを介して非晶質シリコン層８６に接触さ
れる。そして、画素電極８９がソ−ス電極８３と同一導
電物質で形成されたドレイン電極８４に連結され形成さ
れている。本発明の実施の形態３はゲ−トライン８２か
ら延設された突出部が部分的にデ−タライン８１に重畳
されている。ここで、ゲ−トラインは突出部を有さず、
図３に示したように直線状をなすように形成することも
できる。
コンタクトホ−ルＴが形成されたゲ−トライン８２が形
成されている。コンタクトホ−ルの存するゲ−トライン
８２部分はコンタクトホ−ルによりゲ−ト領域と非ゲ−
ト領域とに区分される。そして、ゲ−トライン８２に交
差してデ−タライン８１が形成されている。デ−タライ
ン８１はゲ−トライン８２と重畳される領域でゲ−トラ
イン８２の長手方向に位置し、ゲ−トライン８２に形成
されたコンタクトホ−ルＴの一部を覆う突起部、すなわ
ちソ−ス電極８３に当たる部分を有している。本実施の
形態３において、ソ−ス電極８２はエッチストッパのコ
ンタクトホ−ルを介して非晶質シリコン層８６に接触さ
れる。そして、画素電極８９がソ−ス電極８３と同一導
電物質で形成されたドレイン電極８４に連結され形成さ
れている。本発明の実施の形態３はゲ−トライン８２か
ら延設された突出部が部分的にデ−タライン８１に重畳
されている。ここで、ゲ−トラインは突出部を有さず、
図３に示したように直線状をなすように形成することも
できる。
【００３２】図１３は図１２のIV−IV線に沿って示した
断面図である。
断面図である。
【００３３】ソ−ス電極８３とドレイン電極８４の下部
には半導体活性層８６が形成されており、その下部にゲ
−トライン８２のゲ−ト領域８２−１が位置している。
したがって、ソ−ス電極８３、ドレイン電極８４及び非
晶質シリコン層８６が形成された部位の下部に位置した
ゲ−トライン８２の部分のゲ−ト領域８２−１はスイッ
チング素子の機能を果たす薄膜トランジスタをなす。一
方、すでに示したように、ソ−ス電極８３とドレイン電
極８４の下部に位置した非晶質シリコン層８６には非直
線的なチャネル領域が形成されている。ドレイン電極８
４は保護膜８５−２に形成されたコンタクトホ−ルを通
して上部の画素電極８９に連結される。そして、エッチ
ストッパ８７が走査線のゲ−ト領域８２−１と同形状に
半導体活性層８６上にオミックコンタクト層８０と接し
て形成されている。
には半導体活性層８６が形成されており、その下部にゲ
−トライン８２のゲ−ト領域８２−１が位置している。
したがって、ソ−ス電極８３、ドレイン電極８４及び非
晶質シリコン層８６が形成された部位の下部に位置した
ゲ−トライン８２の部分のゲ−ト領域８２−１はスイッ
チング素子の機能を果たす薄膜トランジスタをなす。一
方、すでに示したように、ソ−ス電極８３とドレイン電
極８４の下部に位置した非晶質シリコン層８６には非直
線的なチャネル領域が形成されている。ドレイン電極８
４は保護膜８５−２に形成されたコンタクトホ−ルを通
して上部の画素電極８９に連結される。そして、エッチ
ストッパ８７が走査線のゲ−ト領域８２−１と同形状に
半導体活性層８６上にオミックコンタクト層８０と接し
て形成されている。
【００３４】未説明の８２−２はコンタクトホ−ルを挟
んで両側に位置したゲ−トラインのうち非ゲ−ト領域
を、８５−１はゲ−ト絶縁膜を、８８は走査線の表面上
に形成される陽極酸化膜を示す。
んで両側に位置したゲ−トラインのうち非ゲ−ト領域
を、８５−１はゲ−ト絶縁膜を、８８は走査線の表面上
に形成される陽極酸化膜を示す。
【００３５】図１４ないし図１８は本発明の実施の形態
３による液晶表示装置の製造工程図を図１２のIV−IV線
に沿って切断した図である。
３による液晶表示装置の製造工程図を図１２のIV−IV線
に沿って切断した図である。
【００３６】まず、図１４に示したように、絶縁基板８
０上にスパッタ装備を用いて第１導電物質層を形成す
る。以後、導電層をパタ−ン食刻して所定部分にコンタ
クトホ−ルＴが形成されたゲ−トライン８２を形成す
る。コンタクトホ−ルのあるゲ−トライン部分は二つの
領域８２−１、８２−２に分かれるが、このうち一つの
領域８２−１はゲ−ト領域となり、もう一つの領域は非
ゲ−ト領域８２−２となる。第１導電物質としてはアル
ミニウム、アルミニウム合金、モリブデン、モリブデン
合金及び陽極酸化可能な金属のうちいずれか一つを用い
る。以後、ゲ−トライン３２の表面上に陽極酸化膜８８
を形成する。
０上にスパッタ装備を用いて第１導電物質層を形成す
る。以後、導電層をパタ−ン食刻して所定部分にコンタ
クトホ−ルＴが形成されたゲ−トライン８２を形成す
る。コンタクトホ−ルのあるゲ−トライン部分は二つの
領域８２−１、８２−２に分かれるが、このうち一つの
領域８２−１はゲ−ト領域となり、もう一つの領域は非
ゲ−ト領域８２−２となる。第１導電物質としてはアル
ミニウム、アルミニウム合金、モリブデン、モリブデン
合金及び陽極酸化可能な金属のうちいずれか一つを用い
る。以後、ゲ−トライン３２の表面上に陽極酸化膜８８
を形成する。
【００３７】次いで、図１５に示したように、陽極酸化
膜上に第１絶縁膜８５−１を形成する。この際、第１絶
縁膜としてシリコン酸化膜あるいはシリコン窒化膜が使
われる。以後、第１絶縁膜８５−１上に非晶質シリコン
層を積層した後、非晶質シリコン層をゲ−トラインのゲ
−ト領域８２−１に当たる部分に重畳するようにパタ−
ン食刻する。
膜上に第１絶縁膜８５−１を形成する。この際、第１絶
縁膜としてシリコン酸化膜あるいはシリコン窒化膜が使
われる。以後、第１絶縁膜８５−１上に非晶質シリコン
層を積層した後、非晶質シリコン層をゲ−トラインのゲ
−ト領域８２−１に当たる部分に重畳するようにパタ−
ン食刻する。
【００３８】その後、図１６に示したように、非晶質シ
リコン層８６と露出された第１絶縁膜８５−１上にエッ
チストッパ用絶縁膜を形成する。以後、背面露光を施し
て非晶質シリコン層８６と露出された第１絶縁膜８５−
１上にエッチストッパを形成する。その結果、ゲ−トラ
イン８２のコンタクトホ−ルと同位置にコンタクトホ−
ルを有するエッチストッパ８７が形成される。
リコン層８６と露出された第１絶縁膜８５−１上にエッ
チストッパ用絶縁膜を形成する。以後、背面露光を施し
て非晶質シリコン層８６と露出された第１絶縁膜８５−
１上にエッチストッパを形成する。その結果、ゲ−トラ
イン８２のコンタクトホ−ルと同位置にコンタクトホ−
ルを有するエッチストッパ８７が形成される。
【００３９】背面露光を用いたエッチストッパの形成は
次のような一般の方法を用いて達成できる。
次のような一般の方法を用いて達成できる。
【００４０】非晶質シリコン層と露出された第１絶縁膜
上にエッチストッパ用絶縁膜とポジティブ感光性を有す
るフォトレジスト層を連続的に蒸着する。以後、基板の
背面で光を照射する背面露光を施す。したがって、光は
走査線を除いた部分を通過してポジティブ型のフォトレ
ジスト層に達することになる。その結果、フォトレジス
ト層の露光部分は弱化され、非露光部分は硬化した状態
に残る。その後、現像過程を施せば、フォトレジストの
非露光部分、すなわち走査線のような形状を有するフォ
トレジストパタ−ンが形成される。このフォトレジスト
パタ−ンをマスクとして下部に存するエッチストッパ用
絶縁膜を食刻する。従って、形成されるエッチストッパ
は走査線と同様な形状を有する。本実施の形態ではエッ
チストッパを形成するための別のマスクを必要としな
い。以後、次の工程のためにフォトレジストパタ−ンを
取り除く。
上にエッチストッパ用絶縁膜とポジティブ感光性を有す
るフォトレジスト層を連続的に蒸着する。以後、基板の
背面で光を照射する背面露光を施す。したがって、光は
走査線を除いた部分を通過してポジティブ型のフォトレ
ジスト層に達することになる。その結果、フォトレジス
ト層の露光部分は弱化され、非露光部分は硬化した状態
に残る。その後、現像過程を施せば、フォトレジストの
非露光部分、すなわち走査線のような形状を有するフォ
トレジストパタ−ンが形成される。このフォトレジスト
パタ−ンをマスクとして下部に存するエッチストッパ用
絶縁膜を食刻する。従って、形成されるエッチストッパ
は走査線と同様な形状を有する。本実施の形態ではエッ
チストッパを形成するための別のマスクを必要としな
い。以後、次の工程のためにフォトレジストパタ−ンを
取り除く。
【００４１】次いで、図１７に示したように、エッチス
トパ８７、露出された非晶質シリコン層及び露出された
第１絶縁膜上にド−プされた非晶質シリコン層と第２導
電層を連続的に形成する。以後、所定の形状通り第２導
電層をパタ−ン食刻して突出部を有するデ−タライン８
２とドレイン電極８４を形成する。以後、デ−タライン
とドレイン電極３４をマスクとして下部に存するド−プ
された非晶質シリコン層を食刻してオミックコンタクト
層８７を形成する。
トパ８７、露出された非晶質シリコン層及び露出された
第１絶縁膜上にド−プされた非晶質シリコン層と第２導
電層を連続的に形成する。以後、所定の形状通り第２導
電層をパタ−ン食刻して突出部を有するデ−タライン８
２とドレイン電極８４を形成する。以後、デ−タライン
とドレイン電極３４をマスクとして下部に存するド−プ
された非晶質シリコン層を食刻してオミックコンタクト
層８７を形成する。
【００４２】この際、デ−タラインの突出部と突出部の
近傍のデ−タラインの内側の一部がソ−ス電極８３に限
定される。従って、平面図（図１２）に示したように非
直線形、すなわちＬ形のチャネルが得られる。
近傍のデ−タラインの内側の一部がソ−ス電極８３に限
定される。従って、平面図（図１２）に示したように非
直線形、すなわちＬ形のチャネルが得られる。
【００４３】図１８に示したように、露出された基板の
表面にスパッタ装置を用いてシリコン酸化膜あるいはシ
リコン窒化膜よりなる保護膜８５−２を形成する。以
後、保護膜８５−２をパタ−ン食刻してドレイン電極８
４の一部を露出させるコンタクトホ−ルを形成する。
表面にスパッタ装置を用いてシリコン酸化膜あるいはシ
リコン窒化膜よりなる保護膜８５−２を形成する。以
後、保護膜８５−２をパタ−ン食刻してドレイン電極８
４の一部を露出させるコンタクトホ−ルを形成する。
【００４４】その後、保護膜８５−２とドレイン電極８
４の露出された表面に透明導電膜を蒸着した後、パタ−
ン食刻してドレイン電極８４に連結される画素電極８９
を形成する。
４の露出された表面に透明導電膜を蒸着した後、パタ−
ン食刻してドレイン電極８４に連結される画素電極８９
を形成する。
【００４５】図１９及び図２０は本発明による第３実施
例の他の製造方法を説明するための図であって、図１２
のIV−IV切断線に沿って示した工程図である。
例の他の製造方法を説明するための図であって、図１２
のIV−IV切断線に沿って示した工程図である。
【００４６】前述した製造方法により完成されるエッチ
ストッパはゲ−トラインのような形状を有している。と
ころが、エッチストッパはオミックコンタクト層を食刻
する過程で生ずる半導体活性層の食刻を防止するために
形成するものなので、半導体活性層上にのみ形成するこ
ともできる。
ストッパはゲ−トラインのような形状を有している。と
ころが、エッチストッパはオミックコンタクト層を食刻
する過程で生ずる半導体活性層の食刻を防止するために
形成するものなので、半導体活性層上にのみ形成するこ
ともできる。
【００４７】まず、図１４で説明したように、絶縁基板
上にコンタクトホ−ル、ゲ−ト領域８２−１及び非ゲ−
ト領域８２−２を有するゲ−トラインと陽極酸化膜８８
を形成する。
上にコンタクトホ−ル、ゲ−ト領域８２−１及び非ゲ−
ト領域８２−２を有するゲ−トラインと陽極酸化膜８８
を形成する。
【００４８】その後、図１９に示したように、第１絶縁
膜８５−１、非晶質シリコン層８６ａ、エッチストッパ
用絶縁膜を蒸着し続ける。図１６に基づき説明したよう
に、一般の背面露光方法を用いてエッチストッパ用絶縁
膜を形成する。従って、ゲ−トラインのような形状を有
するエッチストッパ８７が得られる。
膜８５−１、非晶質シリコン層８６ａ、エッチストッパ
用絶縁膜を蒸着し続ける。図１６に基づき説明したよう
に、一般の背面露光方法を用いてエッチストッパ用絶縁
膜を形成する。従って、ゲ−トラインのような形状を有
するエッチストッパ８７が得られる。
【００４９】その後、図２０に示したように、走査線の
ような形状を有するエッチストッパ８７をパタ−ン食刻
して所定部分のみ残し全部取り除く。すなわち、走査線
のゲ−ト領域８２−１に当たる部分にのみエッチストッ
パ８７を残すが、これは予め作られたマスクパタ−ンを
用いて得られる。以後、全面に蒸着された非晶質シリコ
ン層８６ａをパタ−ン食刻してエッチストッパ８７の外
側に所定部分が露出する非晶質シリコン層８６を形成す
る。
ような形状を有するエッチストッパ８７をパタ−ン食刻
して所定部分のみ残し全部取り除く。すなわち、走査線
のゲ−ト領域８２−１に当たる部分にのみエッチストッ
パ８７を残すが、これは予め作られたマスクパタ−ンを
用いて得られる。以後、全面に蒸着された非晶質シリコ
ン層８６ａをパタ−ン食刻してエッチストッパ８７の外
側に所定部分が露出する非晶質シリコン層８６を形成す
る。
【００５０】次いで、図１７ないし図１８を参照して説
明した通り、後続工程を進行してオミックコンタクト
層、信号線、ソ−ス電極、ドレイン電極、保護膜及び画
素電極を形成する。
明した通り、後続工程を進行してオミックコンタクト
層、信号線、ソ−ス電極、ドレイン電極、保護膜及び画
素電極を形成する。
【００５１】
【発明の効果】以上述べたように、本発明のアクティブ
マトリックス液晶表示装置のマトリックスアレイによれ
ば、薄膜トランジスタをゲ−トラインの上部に形成して
開口率の増加を図りながら、簡単な作図法を通してわか
るように、従来とは異なりチャネル領域が非直線的に形
成されうるのでチャネル長さの増加の効果があり、同一
チャネル長さの薄膜トランジスタを製造する場合、ゲ−
トラインとドレイン電極との間に発生する寄生容量を減
らすことができる。従って、画素電圧のシフトレベル値
である△ＶPを減らせてフリッカ現象及び画質の向上が
図れる。
マトリックス液晶表示装置のマトリックスアレイによれ
ば、薄膜トランジスタをゲ−トラインの上部に形成して
開口率の増加を図りながら、簡単な作図法を通してわか
るように、従来とは異なりチャネル領域が非直線的に形
成されうるのでチャネル長さの増加の効果があり、同一
チャネル長さの薄膜トランジスタを製造する場合、ゲ−
トラインとドレイン電極との間に発生する寄生容量を減
らすことができる。従って、画素電圧のシフトレベル値
である△ＶPを減らせてフリッカ現象及び画質の向上が
図れる。
【００５２】また、ゲ−トライン上にコンタクトホ−ル
を形成する場合は開口率を減少させなく背面露光により
エッチストッパを容易に形成しうる。すなわち、マスク
を別に備えなくても予め形成されたゲ−トラインをマス
クとして用いてエッチストッパを形成できて工程上有利
である。
を形成する場合は開口率を減少させなく背面露光により
エッチストッパを容易に形成しうる。すなわち、マスク
を別に備えなくても予め形成されたゲ−トラインをマス
クとして用いてエッチストッパを形成できて工程上有利
である。
【図１】従来の液晶表示装置の平面図である。
【図２】図１のI−I線に沿って切断した断面図である。
【図３】本発明によるアクティブマトリックスＬＣＤの
マトリックスアレイの実施の形態１を示した平面図であ
る。
マトリックスアレイの実施の形態１を示した平面図であ
る。
【図４】図３のII−II線に沿って切断して示した本発明
の実施の形態１による液晶表示装置の製造工程図
（ａ）、図３のIII−III線に沿って切断して示した本発
明の実施の形態１による液晶表示装置の製造工程図
（ｂ）である。
の実施の形態１による液晶表示装置の製造工程図
（ａ）、図３のIII−III線に沿って切断して示した本発
明の実施の形態１による液晶表示装置の製造工程図
（ｂ）である。
【図５】図４の工程に続く、図３のII−II線に沿って切
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
【図６】図５の工程に続く、図３のII−II線に沿って切
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
【図７】図６の工程に続く、図３のII−II線に沿って切
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
【図８】図７の工程に続く、図３のII−II線に沿って切
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
【図９】図８の工程に続く、図３のII−II線に沿って切
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
断して示した本発明の実施の形態１による液晶表示装置
の製造工程図（ａ）、図３のIII−III線に沿って切断し
て示した本発明の実施の形態１による液晶表示装置の製
造工程図（ｂ）である。
【図１０】図９の工程に続く、図３のII−II線に沿って
切断して示した本発明の実施の形態１による液晶表示装
置の製造工程図（ａ）、図３のIII−III線に沿って切断
して示した本発明の実施の形態１による液晶表示装置の
製造工程図（ｂ）である。
切断して示した本発明の実施の形態１による液晶表示装
置の製造工程図（ａ）、図３のIII−III線に沿って切断
して示した本発明の実施の形態１による液晶表示装置の
製造工程図（ｂ）である。
【図１１】本発明によるアクティブマトリックスＬＣＤ
のマトリックスアレイの実施の形態２を示した平面図で
ある。
のマトリックスアレイの実施の形態２を示した平面図で
ある。
【図１２】本発明によるアクティブマトリックスＬＣＤ
のマトリックスアレイの実施の形態３を示した平面図で
ある。
のマトリックスアレイの実施の形態３を示した平面図で
ある。
【図１３】図１２のIV−IV線に沿って切断して示した断
面図である。
面図である。
【図１４】図１２のIV−IV線に沿って切断して示した本
発明の実施の形態３による液晶表示装置の製造工程図で
ある。
発明の実施の形態３による液晶表示装置の製造工程図で
ある。
【図１５】図１４の工程に続く、図１２のIV−IV線に沿
って切断して示した本発明の実施の形態３による液晶表
示装置の製造工程図である。
って切断して示した本発明の実施の形態３による液晶表
示装置の製造工程図である。
【図１６】図１５の工程に続く、図１２のIV−IV線に沿
って切断して示した本発明の実施の形態３による液晶表
示装置の製造工程図である。
って切断して示した本発明の実施の形態３による液晶表
示装置の製造工程図である。
【図１７】図１６の工程に続く、図１２のIV−IV線に沿
って切断して示した本発明の実施の形態３による液晶表
示装置の製造工程図である。
って切断して示した本発明の実施の形態３による液晶表
示装置の製造工程図である。
【図１８】図１７の工程に続く、図１２のIV−IV線に沿
って切断して示した本発明の実施の形態３による液晶表
示装置の製造工程図である。
って切断して示した本発明の実施の形態３による液晶表
示装置の製造工程図である。
【図１９】図１２のIV−IV線に沿って切断して示した本
発明の実施の形態３による液晶表示装置の他の製造工程
図である。
発明の実施の形態３による液晶表示装置の他の製造工程
図である。
【図２０】図１９の工程に続く、図１２のIV−IV線に沿
って切断して示した本発明の実施の形態３による液晶表
示装置の他の製造工程図である。
って切断して示した本発明の実施の形態３による液晶表
示装置の他の製造工程図である。
５０ ゲ−トライン ６０ デ−タライン ６０−１ 突起部 ３８ ソ−ス電極 ３９ ドレイン電極 ４５ 画素電極 ４０ 第２補助容量キャパシタ電極 ７０ 薄膜トランジスタ ７５ 補助容量キャパシタ
Claims (34)
- 【請求項１】 アクティブマトリックス液晶表示装置の
マトリックスアレイにおいて、 絶縁基板と、 前記絶縁基板上に第１方向に延設され、ゲ−ト電極に相
当する第１領域と隣接する前記第１領域とを連結する第
２領域を有するゲ−トラインと、 前記ゲ−トラインと前記絶縁基板の露出された表面に形
成された第１絶縁膜と、 前記第１絶縁膜上で前記ゲ−トラインの第１領域に重畳
して形成されたアイランド状の半導体層と、 前記半導体層上で前記ゲ−トラインに交差し、前記ゲ−
トラインの第１領域上部で前記第１方向の突起部を有
し、前記突起部をソ−ス電極に含むデ−タラインと、 前記半導体層上で前記ソ−ス電極に対応するように形成
されたドレイン電極を含めてなる複数個の薄膜トランジ
スタと、 前記ドレイン電極に連結され、前記ゲ−トラインの第２
領域に重畳されるように形成される画素電極と、 前記ゲ−トラインの第２領域の一部を第１補助容量キャ
パシタ電極とする補助容量キャパシタを備えるアクティ
ブマトリックス液晶表示装置のマトリックスアレイ。 - 【請求項２】 前記薄膜トランジスタの前記ソ−ス電
極、前記ドレイン電極及び前記半導体層の露出された表
面と、前記ゲ−トラインと前記デ−タラインの上部に形
成され、前記画素電極と一部重畳して形成されたブラッ
クマトリックスをさらに含むことを特徴とする請求項１
に記載のアクティブマトリックス液晶表示装置のマトリ
ックスアレイ。 - 【請求項３】 前記１補助容量キャパシタ電極の一部領
域と重畳するように前記第１補助容量キャパシタの上部
に形成されたブラックマトリックスをさらに含むことを
特徴とする請求項１に記載のアクティブマトリックス液
晶表示装置のマトリックスアレイ。 - 【請求項４】 前記補助容量キャパシタは、 前記ゲ−トラインの第２領域の一部領域である第１補助
容量キャパシタ電極と、 前記第１補助容量キャパシタ電極と前記絶縁基板の露出
された表面上に形成された電極絶縁膜と、 前記電極絶縁膜上に形成された半導体層と、 前記半導体層上に形成された第２補助容量キャパシタ電
極と 前記第２補助容量キャパシタ電極の一部を覆うブラック
マトリックスと、 前記電極絶縁膜と前記第２補助容量キャパシタ電極と前
記ブラックマトリックスの露出された表面に形成され、
前記第２補助容量キャパシタ電極の上部にコンタクト領
域が限定されたパッシベ−ション層と、 前記コンタクト領域を介して前記第２補助容量キャパシ
タ電極と連結された画素電極を含めてなることを特徴と
する請求項３に記載のアクティブマトリックス液晶表示
装置のマトリックスアレイ。 - 【請求項５】 前記ゲ−トラインは直線形であり、同一
な幅を有することを特徴とする請求項１に記載のアクテ
ィブマトリックス液晶表示装置のマトリックスアレイ。 - 【請求項６】 前記ゲ−トラインは前記ソ−ス電極の一
部と前記ドレイン電極に一部重畳される突起部を有する
ことを特徴とする請求項１に記載のアクティブマトリッ
クス液晶表示装置のマトリックスアレイ。 - 【請求項７】 前記ソ−ス電極と前記ドレイン電極は前
記薄膜トランジスタで角をなすチャネル領域を形成する
ことを特徴とする請求項１に記載のアクティブマトリッ
クス液晶表示装置のマトリックスアレイ。 - 【請求項８】 前記ソ−ス電極と前記ドレイン電極が形
成するチャネル領域は前記ゲ−トラインの線幅内で前記
ドレイン電極を囲むことを特徴とする請求項１に記載の
アクティブマトリックス液晶表示装置のマトリックスア
レイ。 - 【請求項９】 液晶表示装置において、 第１方向に延設されるゲ−トラインと、 前記ゲ−トラインに交差するように前記第１方向と異な
る第２方向に延設され、前記第１方向に突出される第１
領域と前記第１領域に隣り合う第２領域を有するデ−タ
ラインと、 前記ゲ−トラインに電圧を印加する場合、前記デ−タラ
インの第１領域及び第２領域から電流が流れるように前
記デ−タラインの第１領域と第２領域とから隔離され形
成されるドレイン電極を備える液晶表示装置。 - 【請求項１０】 前記デ−タラインの第２領域は前記デ
−タラインの第１領域に接触することを特徴とする請求
項９に記載の液晶表示装置。 - 【請求項１１】 前記ゲ−トラインと前記デ−タライン
は前記基板上に形成され、前記デ−タラインの第１領域
及び第２領域は前記基板の所定部分を限定し、前記ソ−
ス電極が前記基板の所定部分に重畳されることを特徴と
する請求項１０に記載の液晶表示装置。 - 【請求項１２】 前記第１方向と前記第２方向は互いに
垂直であることを特徴とする請求項９に記載の液晶表示
装置。 - 【請求項１３】 前記デ−タラインの第１領域及び第２
領域に重畳されるブラックマトリックスを形成すること
を特徴とする請求項９に記載の液晶表示装置。 - 【請求項１４】 前記デ−タラインの前記第１領域、前
記第２領域の上部領域及び前記ゲ−トラインの第１領域
に重畳され、前記ゲ−トラインの第２領域を露出させる
ブラックマトリックスと、 前記ゲ−トラインの第２領域を電極として使う補助容量
キャパシタをさらに含むことを特徴とする請求項９に記
載の液晶表示装置。 - 【請求項１５】 前記ドレイン電極に連結され、その一
部が前記ブラックマトリックス上に形成される画素電極
をさらに含むことを特徴とする請求項１３に記載の液晶
表示装置。 - 【請求項１６】 前記ゲ−トラインの第２領域に一部が
重畳され、前記ストレ−ジキャパシタの一電極として使
われる画素電極をさらに含むことを特徴とする請求項１
４に記載の液晶表示装置。 - 【請求項１７】 液晶表示装置において、 第１方向に延長される第１領域と第２方向に延長される
第２領域を有するゲ−トラインと、 前記第２方向に延長され、前記第１方向に突出されて前
記ゲ−トラインの第１領域に重畳される突出部である第
１領域と、前記第１領域に隣接し、前記ゲ−トラインの
第２領域に重畳される第２領域を有するデ−タライン
と、 前記デ−タラインの第１領域及び第２領域から所定距離
を隔てて形成され、前記ゲ−トラインに電圧を印加する
場合、前記デ−タラインの第１及び第２領域から電流が
流れるように前記デ−タラインの第１領域と第２領域と
分離されて形成されるソ−ス電極を含む液晶表示装置。 - 【請求項１８】 前記第１方向と前記第２方向は互いに
垂直であることを特徴とする請求項１７に記載の液晶表
示装置。 - 【請求項１９】 前記デ−タラインの前記第２領域は前
記デ−タラインの前記第１領域に隣接することを特徴と
する請求項１７に記載の液晶表示装置。 - 【請求項２０】 前記ゲ−トラインと前記デ−タライン
は前記基板上に形成され、前記デ−タラインの第１領域
及び第２領域は前記基板の所定部分を限定し、前記ソ−
ス電極が前記基板の所定部分に重畳することを特徴とす
る請求項１７に記載の液晶表示装置。 - 【請求項２１】 アクティブマトリックス液晶表示装置
のマトリックスアレイにおいて、 絶縁基板と、 前記絶縁基板上に第１方向に延設され、ゲ−ト領域に当
たる第１領域と、非ゲ−ト領域に当たる第２領域と、前
記第１領域と前記第２領域に近接するコンタクトホ−ル
を有するゲ−トラインと、 前記ゲ−トラインと前記露出された絶縁基板上に形成さ
れる第１絶縁膜と前記ゲ−トラインのコンタクトホ−ル
の一部と第１領域に重畳されるアイランド状の半導体活
性層と、 前記半導体活性層の一部を露出させるように形成される
エッチストッパと、 前記ゲ−トラインに交差し、前記第１方向に形成され、
前記露出された半導体活性層に連結される突出部である
第１領域と前記第１領域に隣接する第２領域を有し、前
記デ−タラインの第１、第２領域が前記ゲ−トラインに
重畳され、前記デ−タラインの突出部と前記デ−タライ
ンの内側の一部をソ−ス電極とするデ−タラインと、 前記ソ−ス電極に応ずるように形成されるドレイン電極
を含むアクティブマトリックス液晶表示装置のマトリッ
クスアレイ。 - 【請求項２２】 前記エッチストッパは第１領域と第２
領域を有するゲ−トラインの形状と同一であることを特
徴とする請求項２１に記載のアクティブマトリックス液
晶表示装置のマトリックスアレイ。 - 【請求項２３】 前記エッチストッパは前記ゲ−トライ
ンの第１領域と同形状で形成されることを特徴とする請
求項２１に記載のアクティブマトリックス液晶表示装置
のマトリックスアレイ。 - 【請求項２４】 前記ゲ−トラインは直線形で形成さ
れ、均一な幅を有することを特徴とする請求項２１に記
載のアクティブマトリックス液晶表示装置のマトリック
スアレイ。 - 【請求項２５】 前記ゲ−トラインは前記ドレイン電極
と前記ソ−ス電極の一部に重畳される突出部を有するこ
とを特徴とする請求項２１に記載のアクティブマトリッ
クス液晶表示装置のマトリックスアレイ。 - 【請求項２６】 前記ソ−ス電極と前記ドレイン電極は
前記薄膜トランジスタで角をなすチャネル領域を形成す
ることを特徴とする請求項２１に記載のアクティブマト
リックス液晶表示装置のマトリックスアレイ。 - 【請求項２７】 アクティブマトリックス液晶表示装置
のマトリックスアレイの製造方法において、 絶縁基板上に第１導電層を形成する段階と、 前記第１導電層をパタ−ン食刻して前記第１方向に延長
されるゲ−トラインを形成する段階と、 前記ゲ−トラインと前記絶縁基板の露出された部分に絶
縁膜を形成する段階と、 前記絶縁膜上に半導体層を形成する段階と、 前記ゲ−トラインと前記基板の所定部分に重畳するよう
に前記半導体層をパタ−ン食刻する段階と、 前記基板の全面に第２導電層を形成する段階と、 前記第２導電層をパタ−ン食刻して、前記パタ−ン食刻
された半導体層上に形成され、前記第１方向とは異なる
方向である第２方向に延長され、前記パタ−ン食刻され
た半導体層に連結される突出部を有し、前記デ−タライ
ンの内側の一部と前記突出部に限定されるソ−ス電極を
有し、前記ゲ−トラインに電圧を印加する場合、前記デ
−タラインの内側一部と前記突出部から電流が流れるよ
うに形成されるデ−タライン、及び、前記ソ−ス電極に
対応し、前記ソ−ス電極とは所定距離を隔てて位置する
ドレイン電極を形成する段階を含むアクティブマトリッ
クス液晶表示装置のマトリックスアレイの製造方法。 - 【請求項２８】 前記基板の露出部分に透明導電層を形
成する段階と、 前記透明導電層をパタ−ン食刻して前記ドレイン電極に
連結される画素電極を形成する段階をさらに含むことを
特徴とする請求項２７に記載のアクティブマトリックス
液晶表示装置のマトリックスアレイの製造方法。 - 【請求項２９】 前記パタ−ン食刻された半導体層に重
畳するブラックマトリックスを形成することを特徴とす
る請求項２７に記載のアクティブマトリックス液晶表示
装置のマトリックスアレイの製造方法。 - 【請求項３０】 前記第１方向は前記第２方向に垂直で
あることを特徴とする請求項２７に記載のアクティブマ
トリックス液晶表示装置のマトリックスアレイの製造方
法。 - 【請求項３１】 薄膜トランジスタ液晶表示装置の製造
方法において、 絶縁基板上に第１導電層を積層する段階と、 前記第１導電層をパタ−ン食刻してゲ−ト領域と非ゲ−
ト領域が限定されコンタクトホ−ルの存する走査線を形
成する段階と、 前記走査線と前記絶縁基板の露出された表面に第１絶縁
膜を積層する段階と、 前記第１絶縁膜上に非晶質シリコン層を積層する段階
と、 前記非晶質シリコン層をパタ−ン食刻して前記走査線の
ゲ−ト領域と前記コンタクトホ−ルの一部に重畳される
半導体活性層を形成する段階と、 前記半導体活性層上と前記第１絶縁膜の露出された表面
にエッチストッパ用の絶縁膜を積層する段階と、 前記エッチストッパ用の絶縁膜を背面露光工程を用いて
パタ−ン食刻して前記走査線の形状の通り形成して前記
活性層の一部を露出させるエッチストッパを形成する段
階と、 前記エッチストッパ上と前記半導体活性層の露出された
表面にド−プされた非晶質シリコン層と第２導電層を順
次に積層する段階と、 前記第２導電層と前記ド−プされた非晶質層をパタ−ン
食刻して前記半導体活性層に一部が接するソ−ス電極
と、前記ソ−ス電極に連結される信号線と、前記ソ−ス
電極に応ずるドレイン電極を形成する段階を含むことを
特徴とする薄膜トランジスタ液晶表示装置の製造方法。 - 【請求項３２】 前記背面露光工程を用いる前記エッチ
ストッパの形成段階は、 前記エッチストッパ用の絶縁膜上に所定の感光性を有す
るフォトレジスト層を連続蒸着する段階と、 前記基板の背面で前記走査線をマスクとして前記フォト
レジスト層を選択露光する段階と、 前記選択露光されたフォトレジスト層を現像してフォト
レジストパタ−ンを形成する段階と、 前記フォトレジストパタ−ンをマスクとして前記エッチ
ストッパ用の絶縁膜を食刻してエッチストッパを形成す
る段階を含むことを特徴とする請求項３１に記載の薄膜
トランジスタ液晶表示装置の製造方法。 - 【請求項３３】 前記基板の全面に第２絶縁膜を積層す
る段階と、 前記第２絶縁膜をパタ−ン食刻して前記ドレイン電極の
一部を露出させるコンタクトホ−ルを形成する段階と、 前記コンタクトホ−ルを介して前記ドレイン電極に連結
される画素電極を形成する段階をさらに含むことを特徴
とする請求項３１に記載の薄膜トランジスタ液晶表示装
置の製造方法。 - 【請求項３４】 薄膜トランジスタ液晶表示装置の製造
方法において、 絶縁基板上に第１導電層を積層する段階と、 前記第１導電層をパタ−ン食刻してゲ−ト領域と、前記
ゲ−ト領域の一側に置かれるコンタクトホ−ルと、前記
ゲ−ト領域と前記コンタクトホ−ルに連結される非ゲ−
ト領域を有する走査線を形成する段階と、 前記走査線と前記絶縁基板の露出された表面に第１絶縁
膜、非晶質シリコン層、エッチストッパ用の絶縁膜を連
続積層する段階と、 前記エッチストッパ用の絶縁膜を背面露光工程を用いて
パタ−ン食刻して前記走査線の形状通り形成され前記活
性層の一部を露出させてエッチストッパを形成する段階
と、 前記エッチストッパをパタ−ン食刻して前記走査線のゲ
−ト領域に当たる部分のみ残留させる段階と、前記非晶
質シリコン層をパタ−ン食刻して前記エッチストッパの
外側に露出される半導体活性層を形成する段階と、 全面にド−プされた非晶質シリコン層と第２導電層を順
次に積層する段階と、 前記第２導電層と前記ド−プされた非晶質層をパタ−ン
食刻して前記半導体活性層に一部が接するソ−ス電極
と、前記ソ−ス電極に連結される信号線と、前記ソ−ス
電極に応ずるドレイン電極を形成する段階を含むことを
特徴とする薄膜トランジスタ液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043742A KR0158260B1 (ko) | 1995-11-25 | 1995-11-25 | 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법 |
| KR95-43742 | 1995-11-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09292632A true JPH09292632A (ja) | 1997-11-11 |
| JP3654474B2 JP3654474B2 (ja) | 2005-06-02 |
Family
ID=19435726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31150896A Expired - Lifetime JP3654474B2 (ja) | 1995-11-25 | 1996-11-22 | アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5694185A (ja) |
| JP (1) | JP3654474B2 (ja) |
| KR (1) | KR0158260B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459211B1 (ko) * | 2001-05-25 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 |
| WO2014069260A1 (ja) * | 2012-10-29 | 2014-05-08 | シャープ株式会社 | アクティブマトリクス基板および液晶表示装置 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926603A (ja) * | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| KR100195269B1 (ko) * | 1995-12-22 | 1999-06-15 | 윤종용 | 액정표시장치의 제조방법 |
| JPH09265113A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方 法 |
| KR100192447B1 (ko) * | 1996-05-15 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| JP2776376B2 (ja) * | 1996-06-21 | 1998-07-16 | 日本電気株式会社 | アクティブマトリクス液晶表示パネル |
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3634089B2 (ja) * | 1996-09-04 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| KR100251512B1 (ko) | 1997-07-12 | 2000-04-15 | 구본준 | 횡전계방식 액정표시장치 |
| KR100458834B1 (ko) * | 1997-09-09 | 2005-05-27 | 삼성전자주식회사 | 액정표시장치 |
| KR100293436B1 (ko) * | 1998-01-23 | 2001-08-07 | 구본준, 론 위라하디락사 | 횡전계방식액정표시장치 |
| KR100542303B1 (ko) * | 1998-08-24 | 2006-04-06 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치 |
| US6809787B1 (en) * | 1998-12-11 | 2004-10-26 | Lg.Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device |
| KR100430232B1 (ko) * | 1998-12-21 | 2004-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및액정표시장치의축적캐패시터 |
| KR100357216B1 (ko) * | 1999-03-09 | 2002-10-18 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| KR100620845B1 (ko) * | 1999-04-02 | 2006-09-06 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 제조방법 |
| KR100627107B1 (ko) | 1999-07-31 | 2006-09-25 | 엘지.필립스 엘시디 주식회사 | 멀티 도메인 액정표시소자 및 그 제조방법 |
| KR100348995B1 (ko) * | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| KR100370800B1 (ko) * | 2000-06-09 | 2003-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제작방법 |
| US7072017B1 (en) * | 2000-06-29 | 2006-07-04 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device having a common-auxiliary electrode and dielectric structures |
| TWI284240B (en) * | 2000-09-27 | 2007-07-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| KR20020042898A (ko) | 2000-12-01 | 2002-06-08 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100776509B1 (ko) * | 2000-12-30 | 2007-11-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| WO2002084756A1 (en) | 2001-04-10 | 2002-10-24 | Sarnoff Corporation | Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors |
| KR100731037B1 (ko) * | 2001-05-07 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100391157B1 (ko) * | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100737702B1 (ko) * | 2002-10-16 | 2007-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100902244B1 (ko) * | 2002-12-31 | 2009-06-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터형 액정 표시 장치 |
| KR101027866B1 (ko) * | 2003-12-18 | 2011-04-07 | 엘지디스플레이 주식회사 | 액정표시장치 |
| NL1025134C2 (nl) * | 2003-12-24 | 2005-08-26 | Lg Philips Lcd Co | Organische licht emitterende diode-inrichting van de soort met actieve matrix en daarvoor bestemde dunne-filmtransistor. |
| CN100476554C (zh) * | 2004-08-31 | 2009-04-08 | 卡西欧计算机株式会社 | 垂直取向型有源矩阵液晶显示元件 |
| US20060066791A1 (en) * | 2004-09-30 | 2006-03-30 | Casio Computer Co., Ltd. | Vertical alignment active matrix liquid crystal display device |
| CN100492141C (zh) * | 2004-09-30 | 2009-05-27 | 卡西欧计算机株式会社 | 垂直取向型有源矩阵液晶显示元件 |
| KR100752875B1 (ko) * | 2004-11-29 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액티브 매트릭스 액정표시소자 |
| KR100752876B1 (ko) * | 2004-11-30 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액정표시소자 |
| JP4639797B2 (ja) * | 2004-12-24 | 2011-02-23 | カシオ計算機株式会社 | 液晶表示素子 |
| US8068200B2 (en) | 2004-12-24 | 2011-11-29 | Casio Computer Co., Ltd. | Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions |
| KR101127833B1 (ko) * | 2005-06-28 | 2012-03-20 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| TW200706955A (en) * | 2005-08-08 | 2007-02-16 | Innolux Display Corp | In-plane switching liquid crystal display device |
| KR101252087B1 (ko) | 2005-12-30 | 2013-04-12 | 엘지디스플레이 주식회사 | 평판표시장치 및 그 제조방법 |
| CN109377965B (zh) * | 2018-12-21 | 2021-06-25 | 信利半导体有限公司 | 异形像素驱动单元、像素驱动阵列及显示设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5327001A (en) * | 1987-09-09 | 1994-07-05 | Casio Computer Co., Ltd. | Thin film transistor array having single light shield layer over transistors and gate and drain lines |
| JP2543286B2 (ja) * | 1992-04-22 | 1996-10-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| EP0592063A3 (en) * | 1992-09-14 | 1994-07-13 | Toshiba Kk | Active matrix liquid crystal display device |
-
1995
- 1995-11-25 KR KR1019950043742A patent/KR0158260B1/ko not_active IP Right Cessation
-
1996
- 1996-04-29 US US08/639,617 patent/US5694185A/en not_active Expired - Lifetime
- 1996-11-22 JP JP31150896A patent/JP3654474B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459211B1 (ko) * | 2001-05-25 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 |
| WO2014069260A1 (ja) * | 2012-10-29 | 2014-05-08 | シャープ株式会社 | アクティブマトリクス基板および液晶表示装置 |
| US9570469B2 (en) | 2012-10-29 | 2017-02-14 | Sharp Kabushiki Kaisha | Active-matrix substrate and liquid-crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970028666A (ko) | 1997-06-24 |
| US5694185A (en) | 1997-12-02 |
| KR0158260B1 (ko) | 1998-12-15 |
| JP3654474B2 (ja) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09292632A (ja) | アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法 | |
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7955908B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US5474941A (en) | Method for producing an active matrix substrate | |
| US5622814A (en) | Method for fabricating active substrate | |
| KR100699987B1 (ko) | 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| US5742363A (en) | Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths | |
| EP0493113A2 (en) | A method for producing a thin film transistor and an active matrix substrate for liquid crystal display devices | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| EP0304657A2 (en) | Active matrix cell and method of manufacturing the same | |
| JP2001013518A (ja) | 液晶表示装置およびその製造方法 | |
| JP2905032B2 (ja) | 金属配線の製造方法 | |
| JPH10163498A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置 | |
| JPS62171160A (ja) | 薄膜トランジスタ | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JPH08236779A (ja) | 基板の表面にアレイ回路を形成する方法 | |
| US6376288B1 (en) | Method of forming thin film transistors for use in a liquid crystal display | |
| JPH0682826A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6589826B2 (en) | Thin film transistor and a method of forming the same | |
| US6411347B1 (en) | Storage capacitor in a liquid crystal display and a method of manufacturing thereof | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| JP2004325627A (ja) | アクティブマトリクス基板および表示装置 | |
| JP2001066633A (ja) | 液晶表示装置および投射型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040512 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040812 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |