JPH09283716A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09283716A
JPH09283716A JP8092240A JP9224096A JPH09283716A JP H09283716 A JPH09283716 A JP H09283716A JP 8092240 A JP8092240 A JP 8092240A JP 9224096 A JP9224096 A JP 9224096A JP H09283716 A JPH09283716 A JP H09283716A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
regions
semiconductor device
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8092240A
Other languages
English (en)
Other versions
JP3917211B2 (ja
Inventor
Tomohide Terajima
知秀 寺島
Kazuhiro Shimizu
和宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP09224096A priority Critical patent/JP3917211B2/ja
Priority to US08/739,713 priority patent/US5894156A/en
Priority to KR1019960052598A priority patent/KR100210213B1/ko
Priority to EP96120054A priority patent/EP0802568B1/en
Priority to DE69620149T priority patent/DE69620149T2/de
Publication of JPH09283716A publication Critical patent/JPH09283716A/ja
Application granted granted Critical
Publication of JP3917211B2 publication Critical patent/JP3917211B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】小さな面積の高耐圧分離領域を備え、かつプロ
セスコストの上昇を生じない高耐圧半導体装置を得る。 【解決手段】ｎ拡散領域の外周をｎ−拡散領域で囲んだ
リサーフ構造であって、そのｎ拡散領域とｎ−拡散領域
の連続した領域の一区域を分割してｐ−基板の細い領域
を介在させさせるとともに、そこにリサーフMOSFETを形
成する。分割されたｎ拡散領域の間にアルミ配線を設
け、信号のレベルシフトを行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は高耐圧分離領域を
有する高耐圧半導体装置に関するものである。
【０００２】
【従来の技術】高耐圧分離領域を有する高耐圧半導体装
置については、従来リサーフ（RESURF）構造を用いたも
のが知られている（例えば、USP4292642参照）。図１２
に、従来の高耐圧リサーフ構造を使用したレベルシフト
機能を有する半導体装置の構造の断面図を示す。この図
に示すように、この半導体装置は、図示左側のn ch-リ
サーフMOSFETと図示右側のリサーフ分離島領域からなっ
ており、ｐ−基板１、ｎ−エピタキシャル層２、ｐ−基
板１に達するように形成されたｐ拡散領域３、ｎ＋埋め
込み拡散領域４、ｎ拡散領域５、p拡散領域６、酸化膜
７、アルミ配線８、ポリシリコンゲート９、アルミ電極
１０、およびポリシリコン１１を備えている。アルミ電
極１０は、n拡散領域５とp拡散領域６に接して形成さ
れ、リサーフ分離島の電位と同電位となっている。ポリ
シリコン１１は、ｐ拡散領域３と同電位でありフィール
ドプレートとして機能する。また、n拡散領域５とn＋埋
め込み拡散領域４はp拡散領域３にそれぞれ取り囲まれ
る形でリサーフ構造を構成している。
【０００３】このように構成された半導体装置におい
て、ゲート電極９を＋バイアスすることによってn ch M
OSFETがオン状態となり、p拡散領域６に流れる電流によ
って電極１０とアルミ配線８に電位差が生じる。この電
位差を出力とすることで、ゲート９に印加されたロジッ
ク信号を高電位側にレベルシフトすることができる。
【０００４】このような従来の高耐圧半導体装置の構造
における問題点は、高電位のアルミ配線８が基板電位で
あるp拡散領域３の上を横切るため、ｎ−エピタキシャ
ル層２とp拡散領域３との間の空乏層の伸びが阻害さ
れ、耐圧が低下する事である。この問題に対しては、図
１２に示すように、前述のpn接合上にポリシリコン等で
フィールドプレート１１を形成し、空乏層の伸びを確保
すること、さらにはフィールドプレートをフローティン
グで多重に形成し容量結合で表面電界を安定化させるこ
と（例えば、USP5455439参照）等の方法で対策されてい
たが、高耐圧化されるにつれてフィールドプレート１１
とアルミ配線８間の酸化膜自体の絶縁強度を確保するた
めに酸化膜厚をかなり厚くする必要が生じプロセスコス
トが上昇するという問題があった。
【０００５】
【発明が解決しようとする課題】この発明は、このよう
な従来の問題点を解決するためになされたもので、プロ
セスコストの上昇を生ぜず、しかも必要な面積が小さく
て高耐圧分離を実現する高耐圧半導体装置を提供しよう
とするものである。
【０００６】
【課題を解決するための手段】この発明の半導体装置
は、第一導電型（好適には、ｐ−型）の半導体基板と、
この半導体基板の主面に形成され相対的に不純物濃度の
薄い第二導電型（好適には、ｎ−型）の第一領域と、前
記半導体基板１の主面に前記第一領域に接して形成され
相対的に不純物濃度の濃い第二導電型（好適には、ｎ
型）の第二領域と、前記半導体基板の主面に前記第二領
域との間に所定の間隔をおいて形成され相対的に不純物
濃度の濃い第二導電型（好適には、ｎ型）の第三領域
と、前記半導体基板の主面に前記第三領域と接し前記第
一領域との間に所定の間隔をおいて形成され相対的に不
純物濃度の薄い第二導電型（好適には、ｎ−型）の第四
領域と、前記半導体基板基板の主面との間に絶縁層を介
して形成され前記第二領域と前記第三領域とをむすぶ導
電路８とを備えたことを特徴とするものである。
【０００７】また、この発明の他の発明の半導体装置
は、第一導電型（好適には、ｐ−型）の半導体基板と、
この半導体基板の主面に形成され相対的に不純物濃度の
薄い第二導電型（好適には、ｎ−型）の複数の第一領域
と、前記半導体基板の主面に前記複数の第一領域にそれ
ぞれ接して形成され相対的に不純物濃度の濃い第二導電
型（好適には、ｎ型）の複数の第二領域と、前記半導体
基板の主面に前記複数の第二領域との間にそれぞれ所定
の間隔をおいて形成され相対的に不純物濃度の濃い第二
導電型（好適には、ｎ型）の第三領域と、前記半導体基
板の主面に前記第三領域と接しかつ前記複数の第一領域
との間に所定の間隔をおいて形成され相対的に不純物濃
度の薄い第二導電型（好適には、ｎ−型）の第四領域
と、前記半導体基板の主面との間に絶縁層を介して形成
され前記複数の第二領域と前記第三領域との間をそれぞ
れむすぶ複数の導電路８とを備えたことを特徴とするも
のである。
【０００８】また、この発明の他の発明の半導体装置
は、第一導電型（好適には、ｐ−型）の半導体基板と、
この半導体基板の主面に形成され相対的に不純物濃度の
薄い第二導電型（好適には、ｎ−型）の複数の第一領域
と、前記半導体基板１の主面に前記複数の第一領域にそ
れぞれ接して形成され相対的に不純物濃度の濃い第二導
電型（好適には、ｎ型）の複数の第二領域と、前記半導
体基板の主面に前記複数の第二領域の間に挟まれた部分
を有しかつ前記複数の第二領域との間に所定の間隔をお
いて形成され相対的に不純物濃度の濃い第二導電型（好
適には、ｎ型）の第三領域と、前記半導体基板の主面に
前記第三領域と接し前記複数の第一領域との間に挟まれ
た部分を有しかつ前記複数の第一領域との間に所定の間
隔をおいて形成され相対的に不純物濃度の薄い第二導電
型（好適には、ｎ−型）の第四領域と、前記半導体基板
の主面との間に絶縁層を介して形成され前記複数の第二
領域と前記第三領域との間をぞれぞれむすぶ複数の導電
路とを備えたことを特徴とするものである。
【０００９】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記第二領域と前記第三領
域とを含む領域の外周を前記第一領域と前記第四領域と
を含む領域によって包囲するように形成したことを特徴
とするものである。
【００１０】また、この発明の他の発明の半導体装置
は、第一導電型（好適には、ｐ−型）の半導体基板と、
この半導体基板の主面に形成され相対的に不純物濃度の
薄い第二導電型（好適には、ｎ−型）の環状の第一領域
と、前記半導体基板の主面に前記第一領域の内側に接し
て形成され相対的に不純物濃度の濃い第二導電型（好適
には、ｎ型）の環状の第二領域と、前記半導体基板の主
面に前記第二領域の内側との間に所定の間隔をおいて形
成され相対的に不純物濃度の濃い第二導電型（好適に
は、ｎ型）の環状の第三領域と、前記半導体基板の主面
との間に絶縁層を挟み前記第二領域と前記第三領域との
間に形成された導電路とを備えたことを特徴とするもの
である。
【００１１】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記第二領域および前記第
三領域と前記半導体基板との間にそれぞれ形成されるｐ
ｎ接合が臨界電界に達する以前に前記ｐｎ接合の空乏層
が伸びて互いに接するように形成したことを特徴とする
ものである。
【００１２】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記第二領域および前記第
三領域と前記半導体基板との間にそれぞれ形成されるｐ
ｎ接合の周辺コーナー部の電気力線の密度がこのｐｎ接
合の平面部の電気力線の密度以下となるように形成した
ことを特徴とするものである。
【００１３】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記第二領域と前記第三領
域との間の前記半導体基板の主面の幅が第二領域の拡散
深さの１．１４倍以下となるように形成したことを特徴
とするものである。
【００１４】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記第二領域と前記第三領
域との間のパンチスルー電圧が前記第三領域に形成され
る制御回路の電源電圧より大きくなるように形成したこ
とを特徴とするものである。
【００１５】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記半導体基板の主面と前
記導電路との間の前記絶縁層に前記第二領域および前記
第三領域の上にまで延びるフィールドプレートを配設し
たことを特徴とするものである。
【００１６】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記フィールドプレートと
前記第三領域との間の絶縁膜と前記第三領域とによる耐
圧が前記第三領域に形成される制御回路の電源電圧より
大きくなるように前記絶縁膜の厚さと前記第三領域の不
純物濃度とを調整したことを特徴とするものである。
【００１７】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記フィールドプレートと
前記第三領域との間の絶縁膜の界面電界が臨界電界に達
しないように前記第三領域の不純物濃度を調整したこと
を特徴とするものである。
【００１８】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記絶縁膜層と前記第三領
域とによる耐圧が前記第三領域に形成される制御回路の
電源電圧より大きくなるように前記絶縁層と前記第三領
域の不純物濃度とを調整したことを特徴とするものであ
る。
【００１９】また、この発明の他の発明の半導体装置
は、上述の各発明において、前記絶縁層の界面電界が臨
界電界に達しないように前記第三領域の不純物濃度を調
整したことを特徴とするものである。
【００２０】
【発明の実施の形態】
実施の形態１．図１は、この発明の実施の形態１のレベ
ルシフト構造を有する半導体装置の半導体領域を示す平
面図である。また、図２は図１の平面図における断面Ａ
−Ａでの構造を示す断面図である。
【００２１】先ず図１の平面図に示すように、この発明
の半導体装置は、n拡散領域１２ａ,１２ｂがn−拡散領
域２ａ,２ｂに取り囲まれる形でリサーフ（RESURF）構
造を構成しているが、一部にスリットが入って分割され
た形となっている。さらに、図２の断面図に示すよう
に、この半導体装置は、図示左半分のｎchリサーフMOSF
ET領域と図示右半分のリサーフ分離島領域とからなって
おり、ｐ−シリコン基板１（半導体基板）、ｎ−拡散領
域２ａ（第一領域）、ｎ拡散領域５、p拡散領域６、酸
化膜７（絶縁層）、アルミ配線（導電路）８、ポリシリ
コンゲート９、アルミ電極１０、n拡散領域１２ａ（第
二領域）、n拡散領域１２ｂ（第三領域）を備えてい
る。なお、図１のｎ−拡散領域２ｂ（第四領域）は図２
には現れていないが、ｎ−拡散領域２ａと同じ形でn拡
散領域１２ｂの周辺に形成されている。また、アルミ電
極１０は、n拡散領域５とp拡散領域６に接して形成され
リサーフ分離島の電位と同電位となっている。
【００２２】このように構成した半導体装置において、
ゲート電極９を＋バイアスすることによってｎch MOSF
ETがオン状態となり、p拡散領域６に流れる電流によっ
て電極１０とアルミ配線８に電位差が生じる。この電位
差を出力とすることでゲート９に印加された信号を高電
位側にレベルシフトすることができる。
【００２３】この発明の構造が従来の構造と異なる点
は、ｎchリサーフ MOSFETのドレイン（図２のｎ−拡散
領域２ａ）とリサーフ分離島領域１２ｂとの間にリサー
フ構造が無く、幅の狭いp−基板領域１がスリット状の
領域１ａとして、表面に露出する形となっていることで
ある。
【００２４】この構造においてn拡散領域１２ｂが高電
位の場合の等電位線を図３に示す。図３に示すようにn
拡散領域１２ａ,１２ｂに挟まれたp−基板１ａは空乏化
してしまうため、p−基板１ａ の表面電位はn拡散領域
１２ａ,１２ｂと大きな差が生じない。したがってアル
ミ配線８とその下の基板シリコン１の表面の間の電位差
は小さく従来例で問題になった電界集中も生じない。
【００２５】またレベルシフト時の信号は、電極１０と
アルミ配線８の間の電位差として出力されるが、これは
n拡散領域１２aと１２ｂ間（ｎch MOSFETのドレインと
してのn拡散領域１２aとリサーフ分離島領域１２ｂとの
間）の電位差と同じである。したがってn拡散領域１２a
と１２ｂの間のパンチスルー電圧は出力電圧より大きく
する必要がある。一般的に言うと出力電圧はリサーフ分
離島領域に内臓された低耐圧の制御回路等で検出される
ため、出力電圧は制御回路の電源電圧以下となるように
設計される。
【００２６】以上のことからp−基板１の表面露出領域
１ａはリサーフ耐圧を低下させない程度の空乏化が起こ
り、かつn拡散領域１２ａ,１２ｂ間のパンチスルー電圧
を制御回路電源電圧以上となるような濃度と距離にする
必要がある。
【００２７】これを解析的に検討してみる。図４は、こ
の解析をするためにn拡散領域１２aと１２ｂのコーナー
部を単純化して模式的に示した図である。図４に示すよ
うに、ｎ拡散領域１２ａのパターンコーナー半径をＲ、
n拡散領域１２ａ,１２ｂの拡散深さと横拡散長をｒとす
る。
【００２８】まずリサーフ耐圧に影響を及ぼさないため
の必要条件は、両側のn拡散領域１２ａ,１２ｂから伸び
る空乏層が中央で接する時にpn接合電界が臨界電界に達
しないことである。 コーナー部分のpn接合の電界につ
いてこの条件は式１の形で表現される。ただし、実際の
n拡散領域１２ａ,１２ｂからの空乏層の伸び方はコーナ
ーインサイド１２ａ側とアウトサイド１２ｂ側で異なる
がほぼ同一と仮定した。 Ecr＞E1＝L・q・Np／（ε・ε′）× （(L・L／３＋r・L＋R・L／２）／（(R＋r）・r）＋１） ・・・・・・・・・・・・ 式１ ここで、 Ecr：臨界電界（約2.5E5［V／cm］） E1：空乏層が中央で接する時のpn接合電界 q：電子の電荷量 Np：p−基板１の表面近傍での不純物濃度 ε：真空の誘電率 ε′：シリコンの比誘電率 である。
【００２９】R＞＞rの場合は以下の式で近似される。 Ecr＞E1＝L・q・Np／（ε・ε′）・（L／（２・r）＋１）・・・ 式２ 従って、これらの式１または２を満たすように、パター
ンコーナー半径（R）、n拡散領域１２ａ,１２ｂの拡散
深さ（r）およびp−基板１の表面近傍での不純物濃度
（Np）を調整する。
【００３０】次に、図４の構造をとった場合、p−基板
１とn拡散領域１２ａ,１２ｂ間の一次元耐圧に対して一
般に耐圧低下が発生する。これはn拡散領域１２ａ,１２
ｂの周縁部のpn接合コーナー部の単位面積あたりの電気
力線が、pn接合の平面部の電気力線より大きくなりpn接
合部分での電界が上昇するためである。n拡散領域１２
ａのパターンコーナー半径Ｒが、n拡散領域１２の拡散
深さおよび横拡散長ｒより十分大きいとすると、pn接合
コーナー部の電界はほぼ （pn接合を表面から見た面積）／（pn接合の実際の面
積） に比例すると考えられる。ここで、pn接合の実際の面積
とは、n拡散領域１２ａ,１２ｂのpn接合コーナー部の接
合面積の和であり、pn接合を表面から見た面積とは、n
拡散領域１２ａ,１２ｂのコーナー部のpn接合を平面に
投射した面積とその間のp−基板1ａの表面上での面積
（幅２L）との和を指すものとする。
【００３１】したがってこの値を１以下、すなわち、pn
接合コーナー部の電界をpn接合の平面部分の電界の値以
下になるように設計すればよいことになる。この条件は
次の式３で表現される。 １≧（(r＋L)・(r＋L)＋２R・(r＋L))／(２・r・(π・R／２＋r)） ・・・・・・・・ 式３ ここでR＞＞rの場合は １≧２・(r＋L)／(π・r）・・・・・・・・ 式４ よって ２L≦(π−２)・r ・・・・・・・・ 式５ となり、p−基板1の表面上での幅(スリット状のp−基板
1ａの幅（２Ｌ)はn拡散領域１２ａ,１２ｂの拡散深さ
（ｒ）の（π−２）程度以下にするべきであることが判
る。
【００３２】この効果をR＞＞rとして２次元シミュレー
ションで確認した結果を図５に示す。この図から判るよ
うに、p−基板1の表面上での幅２Lがn拡散領域１２の拡
散深さ（ｒ）の（π−２）程度より大きくなると、pn接
合コーナー部の耐圧は一次元耐圧の８０％に満たなくな
る。また、Lが十分大きい場合（２Ｌ＝∞）一次元耐圧
の４３％まで耐圧が低下することがわかる。
【００３３】次に、空乏層が２L伸びたときのn拡散領域
１２ａ,１２ｂ間のパンチスルー電圧Ｖは、前述の議論
よりリサーフ分離島領域における制御回路の電源電圧Vc
より大きくなる必要がある。これを一次元階段接合で近
似すると以下の式で表わされる。 Vc＜V＝２L・L・q・Np／（ε・ε′)(１＋Np／Nn） ・・・・ 式６ ここで、 q： 電子の電荷量 Nn：n拡散領域１２ａ,１２ｂのpn接合近傍での不純物濃
度 Np：p−基板１の表面近傍での不純物濃度 ε：真空の誘電率 ε′：シリコンの比誘電率 である。
【００３４】従って、この式６を満たすように、 p−基
板１ａ部の幅（２Ｌ）、 p−基板１ａの表面近傍での不
純物濃度（Np）およびn拡散領域１２ａ,１２ｂのpn接合
近傍での不純物濃度（ Nn）を調整する。
【００３５】図５にパンチスルー電圧のシミュレーショ
ン結果を並記している。p−基板1の表面上での幅（２L
がn拡散領域１２ａ,１２ｂの拡散深さ（ｒ）の（π−
２）倍において、パンチスルー電圧は５０Vまで上昇し
ており、一般的な制御回路電源電圧より十分大きな値が
得られている。従って、この値からも 間隙部のp−基板
１ａの幅２Lはn拡散深さ（ｒ）の（π-2）倍以下、即ち
n拡散深さの１．１４倍以下で設計すべきであることが
わかる。
【００３６】以上述べたようなこの実施の形態の半導体
装置の構造によると、レベルシフト素子としてのn−拡
散領域２ａをリサーフ分離島領域１２ｂの片方のみに形
成することでレベルシフトが実現できる。従って、デバ
イス面積を大幅に削減する事が出来る。また、プロセス
を変更する必要も無いためプロセスコストの上昇も無
い。
【００３７】実施の形態２．図６は、この発明の実施の
形態２の半導体装置について、その半導体領域の配設状
態を示す平面図である。図６における断面Ａ−Ａの構造
は、図２と同様であるので、図示説明を省略する。この
実施の形態２の半導体装置は、図６の平面図に示すよう
に、ｐ−シリコン基板１（半導体基板）にｎ−拡散領域
２ａ（第一領域）が分離して２つ、所定間隔をおいて形
成され、これらに接してそれぞれ n拡散領域（第二領
域）１２ａが２つ形成され互いに所定間隔を隔てて対向
している。また、この２つのn拡散領域（第二領域）１
２ａと所定間隔をおいて、 n拡散領域（第三領域）１２
ｂが形成されている。そして、 n拡散領域１２ｂの周縁
にｎ−拡散領域（第四領域）２ｂが形成され、ｎ−拡散
領域２ａ（第一領域）とは所定間隔を隔てて対向してい
る構図となっている。図中、図１および２と同一の符号
は同一または相当部分を示す。
【００３８】この実施の形態２の構造は、ｎリサーフ分
離島から同じ位置で隣り合う複数の小区域を分割して相
互に間隔を隔てたものである。そして、これら２つのn
拡散領域（第二領域）１２ａとn拡散領域（第三領域）
１２ｂとを含めた領域は、その外周をｎ−拡散領域２ａ
（第一領域）とｎ−拡散領域（第四領域）２ｂとを含む
領域によって包囲されている。
【００３９】このように、この実施の形態２では、ｎch
リサーフ MOSFETを２つ、一般には複数組み込んだも
のである。このようにすれば一つのリサーフ分離島領域
に複数のレベルシフト素子を接続することができる。こ
の点を別にすれば、この半導体装置の高電圧分離の作
用、機能は図１および２の実施の形態１のものと同じで
あるので、詳細な説明は省略する。また、このよな構成
においても、リサーフMOSFETは、リサーフ分離島領域の
一側にのみ設けることで足りるため、素子面積の増加を
抑える事ができる。
【００４０】実施の形態３．図７は、この発明の実施の
形態３の半導体装置について、その半導体領域の配置を
示す平面図である。図７に示す断面Ａ−Ａの構造は、図
２と同様であるので、図示説明を省略する。この実施の
形態３の半導体装置は、図７の平面図に示すように、ｐ
−シリコン基板１（半導体基板）にｎ−拡散領域２ａ
（第一領域）が分離して２つ形成され、これに接してそ
れぞれ n拡散領域（第二領域）１２ａが２つ形成されて
いる。この２つのn拡散領域（第二領域）１２ａと所定
間隔をおいて、 n拡散領域（第三領域）１２ｂが形成さ
れ、かつ２つのn拡散領域（第二領域）１２ａの間に伸
びている。そして、 n拡散領域１２ｂの周縁にｎ−拡散
領域（第四領域）２ｂが形成され、 ｎ−拡散領域２ａ
（第一領域）とは所定間隔を隔てて対向している。さら
に、ｎ−拡散領域（第四領域）２ｂは、２つのn拡散領
域（第二領域）１２ａの間のn拡散領域（第三領域）１
２ｂに接続し、かつ２つのｎ−拡散領域２ａ（第一領
域）の間にこれら２つのｎ−拡散領域２ａ（第一領域）
と所定間隔をおいて配置されている。
【００４１】この実施の形態３の半導体装置は、図１及
び２の実施の形態１に示した装置におけるｎchリサーフ
MOSFETが、１つのリサーフ分離島の別の位置で、複数
個形成されたとみることができる。
【００４２】このように、本実施の形態３は、n ch リ
サーフ MOSFETを複数組み込んだものである。実施の形
態３との違いは、２つのn ch リサーフMOSFET 間にリサ
ーフ分離島のn拡散領域１２ａに接して形成されたn−拡
散領域２ａが形成されていることである。このようにす
れば、一つのリサーフ分離島領域に複数のレベルシフト
素子を接続するできる。また、リサーフMOSFETは、リサ
ーフ分離島領域の一側にのみ設けることで足りるため、
素子面積の増加を抑える事ができる。さらに、２つのｎ
chリサーフ MOSFET間の寄生素子L-npn（ラテラルトラ
ンジスタ構造）等に起因する寄生動作を防止することが
できる。
【００４３】なお、図７の例では、ｎchリサーフ MOSF
ETによるレベルシフト機能を２組備えているが、これは
必要に応じ適宜複数組備えることができる。
【００４４】実施の形態４．図８は、この発明の実施の
形態４によるレベルシフト構造を有する半導体装置につ
いて、その半導体領域の配置を示す平面図である。この
実施の形態４の半導体装置の図９における断面Ａ−Ａの
構造は、図１と同様であるので図示説明を省略する。
【００４５】この実施の形態４の半導体装置は、図９の
平面図に示すように、ｐ−シリコン基板１（半導体基
板）に、ｎ−拡散領域２ａ（第一領域）が環状に形成さ
れ、この内側に接して、n拡散領域（第二領域）１２ａ
が環状に形成されている。さらに、この内側に、所定幅
のｐ−基板１ａを挟んで島状のn拡散領域１２ｂを備え
ている。
【００４６】このようにこの実施の形態４の装置は、実
施の形態１と違い、n拡散領域１２ａ,１２ｂの間の分離
が環状に形成され、n拡散領域２ａの部分は分割されな
い構造となっていることである。この点を別にすれば、
この実施の形態４の装置の作用、機能は、図１に示した
ものと同じであるので詳細な説明は省略する。図１およ
び図２に示す実施の形態１の構造では、n−拡散領域２
が分離されることによる耐圧の低下の可能性があるが、
本構造ではn−拡散領域２を分割することによる耐圧低
下のおそれはない。
【００４７】実施の形態５．図９は、この発明の実施の
形態５によるレベルシフト構造を有する半導体装置の断
面構造を示す図である。この実施の形態５の半導体装置
の半導体領域の平面構造は、図１と同様であるので図示
を省略する。図９は、図１における断面Ａ−Ａと同じ位
置における断面図を示すものである。この実施の形態５
の半導体装置は、図９の断面構造に示すように、ｐ−シ
リコン基板１（半導体基板）、ｎ−拡散領域２ａ（第一
領域）、ｎ拡散領域５、p拡散領域６、酸化膜７（絶縁
層）、アルミ配線８（導電路）、ポリシリコンゲート
９、n拡散領域５とp拡散領域６に接して形成され島電位
と同電位となっているアルミ電極１０、n拡散領域１２
ａ（第二領域）、n拡散領域１２ａ（第三領域）を備え
ている。また、図１のｎ−拡散領域２ｂ（第四領域）は
図９には現れていないが、ｎ−拡散領域２ａと同じ形で
n拡散領域１２ｂの周辺に形成されている。なお、これ
らは、図１のものと同じであるので説明を省略する。
【００４８】さらに、この実施の形態５では、実施の形
態１の構造に加えてｎchリサーフMOSFET側のn拡散領域
１２aと同電位のポリシリコン１３が、酸化膜７の中に
配置され、その下の酸化膜の部分（これを酸化膜７ａ
（絶縁膜）とする）を挟んで、p−基板１の表面に露出
した部分１ａを覆うように形成されているものである。
そして、このポリシリコン１３は、n拡散領域１２a,１
２ｂとｐ−基板１との間に形成されるｐｎ接合を覆い、
かつn拡散領域１２a,１２ｂの部分の上に延在してい
る。このように形成した場合、レベルシフト動作時に、
n拡散領域１２ａ,１２ｂ間、すなわちｎch MOSドレイ
ンのn拡散領域１２aとリサーフ分離島のn拡散領域１２
ｂとの間でのパンチスルーを、ポリシリコン層１３によ
るフィールドプレート効果で防ぐことができる。ただ
し、リサーフ分離島領域側のn拡散領域１２ｂにおい
て、ポリシリコン１３下の酸化膜７ａの厚さが薄すぎる
とポリシリコン１３の下のSi表面で電界集中を起こし逆
に耐圧低下する可能性がある。
【００４９】したがって以下の条件を満たす必要があ
る。先ず、図１０に、ポリシリコン１３とリサーフ分離
島領域側のn拡散領域１２ｂが、酸化膜７ａを挟んで対
向している構造を拡大して示す。同時に、電界分布も示
している。ポリシリコン１３の下の酸化膜７ａの厚さを
ｔ、n拡散領域１２ｂの中に伸びた空乏層の厚さをｄと
する。シリコン酸化膜７ａとn拡散領域１２ｂとによる
耐圧は、制御回路の電源電圧Vcより大きくなければなら
ない。このことから次式７が得られる。 Vc＜q・Nn・d／（ε・ε′）・（ε′・t／εox＋d／２） ・・・式７
【００５０】また、シリコン酸化膜７ａの界面での電界
が、臨界電圧Ecr′以下でなければならないことから、
次式８が得られる。 Ecr′＞q・Nn・d／（ε・ε′） ・・・・・・・・・・・・ 式８ これらに式において、 Ecr′：シリコンと酸化膜界面の臨界電界（約5E5［V／c
m］） q：電子の電荷量 Nn：n拡散領域１２ｂの不純物濃度 ε：真空の誘電率 ε′：シリコンの比誘電率 εox：酸化膜の比誘電率 d：ポリシリコン１３端部直下の空乏層幅 t：ポリシリコン１３端部直下の酸化膜厚 である。
【００５１】実際にはn領域１２の不純物濃度（Nn）の
大きな所までフィールドプレート１３が延在して形成さ
れている場合が大部分のため、空乏層dはかなり小さく
なると見てよい。したがって一般的には式７の右辺第一
項の値が制御電圧Vcより大きくなる事が望ましい。すな
わち、 Vc＜q・Nn・d／(ε・ε′)・(ε′・ t／εox） したがって、 Vc＜q・Nn・d・t／ε・εox ・・・・・・・・・・・・ 式９ これらの式７〜９を満たすように、ポリシリコン１３端
部直下の酸化膜厚（t）、 n拡散領域１２ｂの不純物濃
度（Nn）を調整する。
【００５２】さらに、 図１１は、図９のようにポリシ
リコン１３がp−基板１ａを覆うように形成した場合の
電気力線の状態（図１１（ａ））を、ポリシリコン１３
がない場合（図１１（ｂ））と比較して示した図であ
る。図１１に示すように、p−基板１ａの表面領域上に
ポリシリコン１３がある事によって一部の電気力線がポ
リシリコン１３に終端することになり、pn接合コーナー
部分の電界が緩和される。このことにより、p−基板１
とn拡散領域１２の間の耐圧は、さらに低下しにくくな
る。
【００５３】図５にフィールドプレート１３がある時の
耐圧のシミュレーション結果を並記しているが、一次元
に対し８５％となりフィールドプレート無しに対し６％
の耐圧改善が得られている。この構造によると、実施の
形態１の効果に加えて、さらに耐圧とパンチスルー電圧
を上げることが出来る。
【００５４】なお、図９の装置は、実施の形態１の図１
および２の装置にフィールドプレート１３をもうけた例
であるが、実施の形態２ないし４の図６ないし８の装置
にも同様フィールドプレートを適用することができる。
【００５５】また以上は、酸化膜７の中に配設されたポ
リシリコン１３とその下の酸化膜７ａおよびｎ拡散領域
１２ｂについて耐圧を考察した。この同じ考察は、実施
の形態１ないし４における図１ないし図８の装置におい
て、アルミ配線８とその下の酸化膜７およびｎ拡散領域
１２ｂの耐圧についても適用できる。すなわち、これら
の場合も、式７ないし９の条件が満たされるように、ア
ルミ配線８端部直下の酸化膜厚（t）、 n拡散領域１２
ｂの不純物濃度（Nn）が調整される。
【発明の効果】以上説明したように、この発明によれ
ば、低耐圧領域と高耐圧領域の間に高耐圧分離領域を有
し、高耐圧領域へのレベルシフト機能を有する半導体装
置であって、面積が小さくかつプロセスコストを上昇さ
せないものが得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の半導体装置の半導
体領域の平面図。
【図２】 この発明の実施の形態１の半導体装置の部分
の断面構造図。
【図３】 この発明の実施の形態１の半導体装置の動作
を説明するための部分断面構造図。
【図４】 この発明の実施の形態１の半導体装置の動作
を説明するための部分断面した斜視図。
【図５】 この発明の実施の形態１の半導体装置の動作
を説明するためのシミュレーション結果を示す図。
【図６】 この発明の実施の形態２の半導体装置の半導
体領域の平面図。
【図７】 この発明の実施の形態３の半導体装置の半導
体領域の平面図。
【図８】 この発明の実施の形態４の半導体装置の半導
体領域の平面図。
【図９】 この発明の実施の形態５の半導体装置の部分
の断面構造図。
【図１０】 この発明の実施の形態５の半導体装置の動
作を説明するための部分断面拡大図。
【図１１】 この発明の実施の形態５の半導体装置の動
作を説明するための電気力線図。
【図１２】 従来の半導体装置の構造例を示す断面図。
【符号の説明】
１ 半導体基板（ｐ−基板）、２ａ 第一領域（ｎ−拡
散領域）、２ｂ 第四領域（ｎ−拡散領域）、７ 絶縁
層（酸化膜）、７ａ 絶縁膜（酸化膜）、８導電路（ア
ルミ配線）、１２ａ 第二領域（ｎ拡散領域）、１２ｂ
第三領域（ｎ拡散領域）、１３ フィールドプレート
（ポリシリコン）

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 第一導電型の半導体基板、この半導体基
    板の主面に形成され相対的に不純物濃度の薄い第二導電
    型の第一領域、前記半導体基板の主面に前記第一領域に
    接して形成され相対的に不純物濃度の濃い第二導電型の
    第二領域、前記半導体基板の主面に前記第二領域との間
    に所定の間隔をおいて形成され相対的に不純物濃度の濃
    い第二導電型の第三領域、前記半導体基板の主面に前記
    第三領域と接し前記第一領域との間に所定の間隔をおい
    て形成され相対的に不純物濃度の薄い第二導電型の第四
    領域、および前記半導体基板基板の主面との間に絶縁層
    を介して形成され前記第二領域と前記第三領域とをむす
    ぶ導電路を備えたことを特徴とする半導体装置。
  2. 【請求項２】 第一導電型の半導体基板、この半導体基
    板の主面に形成され相対的に不純物濃度の薄い第二導電
    型の複数の第一領域、前記半導体基板の主面に前記複数
    の第一領域にそれぞれ接して形成され相対的に不純物濃
    度の濃い第二導電型の複数の第二領域、前記半導体基板
    の主面に前記複数の第二領域との間にそれぞれ所定の間
    隔をおいて形成され相対的に不純物濃度の濃い第二導電
    型の第三領域、前記半導体基板の主面に前記第三領域と
    接しかつ前記複数の第一領域との間に所定の間隔をおい
    て形成され相対的に不純物濃度の薄い第二導電型の第四
    領域、および前記半導体基板の主面との間に絶縁層を介
    して形成され前記複数の第二領域と前記第三領域との間
    をそれぞれむすぶ複数の導電路を備えたことを特徴とす
    る半導体装置。
  3. 【請求項３】 第一導電型の半導体基板、この半導体基
    板の主面に形成され相対的に不純物濃度の薄い第二導電
    型の複数の第一領域、前記半導体基板の主面に前記複数
    の第一領域にそれぞれ接して形成され相対的に不純物濃
    度の濃い第二導電型の複数の第二領域、前記半導体基板
    の主面に前記複数の第二領域の間に挟まれた部分を有し
    かつ前記複数の第二領域との間に所定の間隔をおいて形
    成され相対的に不純物濃度の濃い第二導電型の第三領
    域、前記半導体基板の主面に前記第三領域と接し前記複
    数の第一領域との間に挟まれた部分を有しかつ前記複数
    の第一領域との間に所定の間隔をおいて形成され相対的
    に不純物濃度の薄い第二導電型の第四領域、および前記
    半導体基板の主面との間に絶縁層を介して形成され前記
    複数の第二領域と前記第三領域との間をぞれぞれむすぶ
    複数の導電路を備えたことを特徴とする半導体装置。
  4. 【請求項４】 前記第二領域と前記第三領域とを含む領
    域の外周を前記第一領域と前記第四領域とを含む領域に
    よって包囲するように形成したことを特徴とする請求項
    １〜３のいずれか１項に記載の半導体装置。
  5. 【請求項５】 第一導電型の半導体基板１、この半導体
    基板の主面に形成され相対的に不純物濃度の薄い第二導
    電型の環状の第一領域、前記半導体基板の主面に前記第
    一領域の内側に接して形成され相対的に不純物濃度の濃
    い第二導電型環状の第二領域、前記半導体基板の主面に
    前記第二領域の内側との間に所定の間隔をおいて形成さ
    れ相対的に不純物濃度の濃い第二導電型の環状の第三領
    域、および前記半導体基板の主面との間に絶縁層を挟み
    前記第二領域と前記第三領域との間に形成された導電路
    を備えたことを特徴とする半導体装置。
  6. 【請求項６】 前記第二領域および前記第三領域と前記
    半導体基板との間にそれぞれ形成されるｐｎ接合が臨界
    電界に達する以前に前記ｐｎ接合の空乏層が伸びて互い
    に接するように形成したことを特徴とする請求項１ない
    し５のいずれか１項に記載の半導体装置。
  7. 【請求項７】 前記第二領域および前記第三領域と前記
    半導体基板との間にそれぞれ形成されるｐｎ接合の周辺
    コーナー部の電気力線の密度がこのｐｎ接合の平面部の
    電気力線の密度以下となるように形成したことを特徴と
    する請求項１ないし６のいずれか１項に記載の半導体装
    置。
  8. 【請求項８】 前記第二領域と前記第三領域との間の前
    記半導体基板の主面の幅が第二領域の拡散深さの１．１
    ４倍以下となるように形成したことを特徴とする請求項
    １ないし７のいずれか１項に記載の半導体装置。
  9. 【請求項９】 前記第二領域と前記第三領域との間のパ
    ンチスルー電圧が前記第三領域に形成される制御回路の
    電源電圧より大きくなるように形成したことを特徴とす
    る請求項１ないし８のいずれか１項に記載の半導体装
    置。
  10. 【請求項１０】 前記半導体基板の主面と前記導電路と
    の間の前記絶縁層に前記第二領域および前記第三領域の
    上にまで延びるフィールドプレートを配設したことを特
    徴とする請求項１ないし９のいずれか１項に記載の半導
    体装置。
  11. 【請求項１１】 前記フィールドプレートと前記第三領
    域との間の絶縁膜と前記第三領域とによる耐圧が前記第
    三領域に形成される制御回路の電源電圧より大きくなる
    ように前記絶縁膜の厚さと前記第三領域の不純物濃度と
    を調整したことを特徴とする請求項１０に記載の半導体
    装置。
  12. 【請求項１２】 前記フィールドプレートと前記第三領
    域との間の絶縁膜の界面電界が臨界電界に達しないよう
    に前記第三領域の不純物濃度を調整したことを特徴とす
    る請求項１０に記載の半導体装置。
  13. 【請求項１３】 前記絶縁膜層と前記第三領域とによる
    耐圧が前記第三領域に形成される制御回路の電源電圧よ
    り大きくなるように前記絶縁層と前記第三領域の不純物
    濃度とを調整したことを特徴とする請求項１ないし９の
    いずれか１項に記載の半導体装置。
  14. 【請求項１４】 前記絶縁層の界面電界が臨界電界に達
    しないように前記第三領域の不純物濃度を調整したこと
    を特徴とする請求項１ないし９のいずれか１項に記載の
    半導体装置。
JP09224096A 1996-04-15 1996-04-15 半導体装置 Expired - Lifetime JP3917211B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP09224096A JP3917211B2 (ja) 1996-04-15 1996-04-15 半導体装置
US08/739,713 US5894156A (en) 1996-04-15 1996-10-29 Semiconductor device having a high breakdown voltage isolation region
KR1019960052598A KR100210213B1 (ko) 1996-04-15 1996-11-07 반도체 장치
EP96120054A EP0802568B1 (en) 1996-04-15 1996-12-13 Semiconductor device
DE69620149T DE69620149T2 (de) 1996-04-15 1996-12-13 Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09224096A JP3917211B2 (ja) 1996-04-15 1996-04-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006231044A Division JP4574601B2 (ja) 2006-08-28 2006-08-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH09283716A true JPH09283716A (ja) 1997-10-31
JP3917211B2 JP3917211B2 (ja) 2007-05-23

Family

ID=14048919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09224096A Expired - Lifetime JP3917211B2 (ja) 1996-04-15 1996-04-15 半導体装置

Country Status (5)

Country Link
US (1) US5894156A (ja)
EP (1) EP0802568B1 (ja)
JP (1) JP3917211B2 (ja)
KR (1) KR100210213B1 (ja)
DE (1) DE69620149T2 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123512A (ja) * 2003-10-20 2005-05-12 Toyota Motor Corp 半導体装置
JP2005235892A (ja) * 2004-02-18 2005-09-02 Mitsubishi Electric Corp 半導体装置
KR100534601B1 (ko) * 1999-08-14 2005-12-07 한국전자통신연구원 제조 공정과 특성 제어가 용이한 전력 집적회로 구조
CN1306586C (zh) * 2003-05-20 2007-03-21 三菱电机株式会社 半导体器件及其制造方法和半导体器件制造工艺评价方法
US7327007B2 (en) 2004-03-03 2008-02-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high breakdown voltage
KR100802461B1 (ko) * 2005-09-22 2008-02-14 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2008263073A (ja) * 2007-04-12 2008-10-30 Mitsubishi Electric Corp 半導体装置
JP2010147181A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 半導体装置
US7812402B2 (en) 2004-12-02 2010-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2011023734A (ja) * 2010-09-08 2011-02-03 Mitsubishi Electric Corp 半導体装置
WO2011152253A1 (ja) * 2010-06-04 2011-12-08 富士電機株式会社 半導体装置および駆動回路
JP2012049240A (ja) * 2010-08-25 2012-03-08 Shindengen Electric Mfg Co Ltd 半導体装置及び半導体装置の製造方法
US8674729B2 (en) 2009-09-29 2014-03-18 Fuji Electric Co., Ltd. High voltage semiconductor device and driving circuit
JP2014120534A (ja) * 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置
JP2014120535A (ja) * 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置
JP2015018832A (ja) * 2013-07-08 2015-01-29 ルネサスエレクトロニクス株式会社 半導体装置
US9117797B2 (en) 2011-11-14 2015-08-25 Fuji Electric Co., Ltd. High-voltage semiconductor device
JP2017216482A (ja) * 2017-09-12 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置
US10038059B2 (en) 2015-08-28 2018-07-31 Renesas Electronics Corporation Semiconductor device
US10217861B2 (en) 2016-03-18 2019-02-26 Fuji Electric Co., Ltd. High voltage integrated circuit with high voltage junction termination region
US10367056B2 (en) 2015-11-19 2019-07-30 Fuji Electric Co., Ltd. Semiconductor device
US11562995B2 (en) 2019-04-11 2023-01-24 Fuji Electric Co., Ltd. Semiconductor integrated circuit
US11916116B2 (en) 2022-01-25 2024-02-27 Sanken Electric Co., Ltd. Semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7370114B1 (en) * 1998-09-11 2008-05-06 Lv Partners, L.P. Software downloading using a television broadcast channel
KR100357198B1 (ko) * 2000-12-29 2002-10-19 주식회사 하이닉스반도체 반도체 고전압 소자의 격리영역 및 그 형성방법
US6448625B1 (en) * 2001-03-16 2002-09-10 Semiconductor Components Industries Llc High voltage metal oxide device with enhanced well region
US20060220168A1 (en) * 2005-03-08 2006-10-05 Monolithic Power Systems, Inc. Shielding high voltage integrated circuits
JP4863665B2 (ja) * 2005-07-15 2012-01-25 三菱電機株式会社 半導体装置およびその製造方法
US8618627B2 (en) * 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
WO2013039135A1 (ja) 2011-09-16 2013-03-21 富士電機株式会社 高耐圧半導体装置
JP5987991B2 (ja) 2013-09-02 2016-09-07 富士電機株式会社 半導体装置
CN105122452B (zh) 2013-10-07 2017-10-20 富士电机株式会社 半导体装置
CN105874597B (zh) 2014-07-02 2019-03-08 富士电机株式会社 半导体集成电路装置
US11063116B2 (en) 2016-09-13 2021-07-13 Mitsubishi Electric Corporation Semiconductor device
KR102227666B1 (ko) 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
JP6996247B2 (ja) 2017-11-17 2022-01-17 富士電機株式会社 半導体集積回路装置
JP7407590B2 (ja) 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路
JP7210490B2 (ja) 2020-01-17 2023-01-23 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
DE3029553A1 (de) * 1980-08-04 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung
US4868921A (en) * 1986-09-05 1989-09-19 General Electric Company High voltage integrated circuit devices electrically isolated from an integrated circuit substrate
JPS63164362A (ja) * 1986-12-26 1988-07-07 Toshiba Corp 半導体装置
FR2649828B1 (fr) * 1989-07-17 1991-10-31 Sgs Thomson Microelectronics Circuit integre vdmos/logique comprenant un transistor vertical deplete et une diode zener
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
US5446300A (en) * 1992-11-04 1995-08-29 North American Philips Corporation Semiconductor device configuration with multiple HV-LDMOS transistors and a floating well circuit
US5548147A (en) * 1994-04-08 1996-08-20 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534601B1 (ko) * 1999-08-14 2005-12-07 한국전자통신연구원 제조 공정과 특성 제어가 용이한 전력 집적회로 구조
US7439122B2 (en) 2003-05-20 2008-10-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having improved RESURF Trench isolation and method of evaluating manufacturing method
CN1306586C (zh) * 2003-05-20 2007-03-21 三菱电机株式会社 半导体器件及其制造方法和半导体器件制造工艺评价方法
US7294901B2 (en) 2003-05-20 2007-11-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved resurf features including trench isolation structure
DE102004022376B4 (de) * 2003-05-20 2008-01-24 Mitsubishi Denki K.K. Halbleitervorrichtung mit einer RESURF-Struktur, Verfahren zum Herstellen einer solchen Halbleitervorrichtung sowie Verfahren zum Auswerten eines Herstellungsprozesses einer solchen Halbleitervorrichtung
JP4654574B2 (ja) * 2003-10-20 2011-03-23 トヨタ自動車株式会社 半導体装置
US7538407B2 (en) 2003-10-20 2009-05-26 Toyota Jidosha Kabushiki Kaisha Semiconductor apparatus
JP2005123512A (ja) * 2003-10-20 2005-05-12 Toyota Motor Corp 半導体装置
JP2005235892A (ja) * 2004-02-18 2005-09-02 Mitsubishi Electric Corp 半導体装置
DE102004063523B4 (de) * 2004-03-03 2008-05-29 Mitsubishi Denki K.K. Halbleitervorrichtung
US7327007B2 (en) 2004-03-03 2008-02-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high breakdown voltage
US7812402B2 (en) 2004-12-02 2010-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE102005036543B4 (de) * 2004-12-02 2011-04-21 Mitsubishi Denki K.K. Halbleitervorrichtung
KR100802461B1 (ko) * 2005-09-22 2008-02-14 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2008263073A (ja) * 2007-04-12 2008-10-30 Mitsubishi Electric Corp 半導体装置
US8093923B2 (en) 2008-12-17 2012-01-10 Mitsubishi Electric Corporation Semiconductor device
JP2010147181A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 半導体装置
DE102009037487A1 (de) 2008-12-17 2010-07-01 Mitsubishi Electric Corp. Halbleitervorrichtung
US8674729B2 (en) 2009-09-29 2014-03-18 Fuji Electric Co., Ltd. High voltage semiconductor device and driving circuit
WO2011152253A1 (ja) * 2010-06-04 2011-12-08 富士電機株式会社 半導体装置および駆動回路
US8546889B2 (en) 2010-06-04 2013-10-01 Fuji Electric Co., Ltd. Semiconductor device and driving circuit
JP5505499B2 (ja) * 2010-06-04 2014-05-28 富士電機株式会社 半導体装置および駆動回路
JP2012049240A (ja) * 2010-08-25 2012-03-08 Shindengen Electric Mfg Co Ltd 半導体装置及び半導体装置の製造方法
JP2011023734A (ja) * 2010-09-08 2011-02-03 Mitsubishi Electric Corp 半導体装置
US9117797B2 (en) 2011-11-14 2015-08-25 Fuji Electric Co., Ltd. High-voltage semiconductor device
JP2014120535A (ja) * 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置
JP2014120534A (ja) * 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置
JP2015018832A (ja) * 2013-07-08 2015-01-29 ルネサスエレクトロニクス株式会社 半導体装置
US10038059B2 (en) 2015-08-28 2018-07-31 Renesas Electronics Corporation Semiconductor device
US10367056B2 (en) 2015-11-19 2019-07-30 Fuji Electric Co., Ltd. Semiconductor device
US10217861B2 (en) 2016-03-18 2019-02-26 Fuji Electric Co., Ltd. High voltage integrated circuit with high voltage junction termination region
JP2017216482A (ja) * 2017-09-12 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置
US11562995B2 (en) 2019-04-11 2023-01-24 Fuji Electric Co., Ltd. Semiconductor integrated circuit
US11916116B2 (en) 2022-01-25 2024-02-27 Sanken Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US5894156A (en) 1999-04-13
DE69620149D1 (de) 2002-05-02
EP0802568A1 (en) 1997-10-22
KR100210213B1 (ko) 1999-07-15
EP0802568B1 (en) 2002-03-27
JP3917211B2 (ja) 2007-05-23
DE69620149T2 (de) 2002-10-02
KR970072395A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
JPH09283716A (ja) 半導体装置
CN102246307B (zh) 具有增大的击穿电压特性的基于沟槽的功率半导体器件
KR101654250B1 (ko) 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자
US5430316A (en) VDMOS transistor with improved breakdown characteristics
KR101128716B1 (ko) 반도체 장치
US7115958B2 (en) Lateral power MOSFET for high switching speeds
US7999333B2 (en) Semiconductor device
JP2513874B2 (ja) 半導体装置およびその製造方法
JP2002124681A (ja) 半導体装置
US5327006A (en) Thin, dielectrically isolated island resident transistor structure having low collector resistance
JP4574601B2 (ja) 半導体装置
JP3509552B2 (ja) 半導体装置
JPH10321878A (ja) 高耐圧半導体装置
JP2954854B2 (ja) 集積回路チップ
JP2877408B2 (ja) 導電変調型ｍｏｓｆｅｔ
US10950601B2 (en) Current source using emitter region as base region isolation structure
US6831338B1 (en) Power component bearing interconnections
JP2825038B2 (ja) 半導体装置
JPH10242454A (ja) 半導体装置
CN110612598B (zh) 半导体装置
JPH0697439A (ja) 高耐圧半導体素子
JPH02285679A (ja) 電力用半導体素子
JP2002026321A (ja) Ｍｏｓ電界効果トランジスタ
JPH10223886A (ja) 半導体装置
JPH06112417A (ja) Ｍｏｓ型集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term