JPH09283573A - テープキャリアパッケージ - Google Patents
テープキャリアパッケージInfo
- Publication number
- JPH09283573A JPH09283573A JP8096821A JP9682196A JPH09283573A JP H09283573 A JPH09283573 A JP H09283573A JP 8096821 A JP8096821 A JP 8096821A JP 9682196 A JP9682196 A JP 9682196A JP H09283573 A JPH09283573 A JP H09283573A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- inner lead
- carrier package
- alignment mark
- inner leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
のままねバンプピッチが40〜50μmのテープキャリ
アパッケージに利用するとアライメント精度が大きく低
下する。 【解決手段】 デバイスホール8の4隅に、2本のイン
ナリードと該2本のインナリードを連ねたバー部6b
と、インナリードのバー部6bが形成されている側に対
して反対の側に凸部6aとを有してなるアライメントマ
ーク6が形成されている。
Description
ッケージに関するものであり、特に、テープキャリアパ
ッケージに形成されるアライメントマークの形状に関す
るものである。
ジの製造工程を説明する。
することによって金バンプを形成する。この金バンプの
高さやサイズはバンプピッチによって変わるが、バンプ
サイズは40〜100μm、バンプ高さは10〜20μ
mである。
シートに張り付けて、ダイシング装置で、チップサイズ
にダイシングする。液晶ドライバ用のチップの場合、縦
と横のサイズのアスペクト比は10〜20程度で細長い
形状をもつ。
は、チップ上のバンプとポリイミド等の絶縁フィルムの
上に接着剤層を介して導体パターンを積層した構造若し
くは絶縁フィルムの上に接着剤層を介して導体パターン
を積層した構造のテープキャリアのインナリードとをイ
ンナリードボンド装置を使って接合する。接合はバンプ
の金とインナリードの錫が共晶合金を形成することによ
って完了する。インナリードは銅箔からエッチングで形
成されるが、共晶合金を形成させるため、インナリード
表面には、0.1〜0.3μmの錫めっき層を形成させ
る。
巻かれたテープキャリアとダイシングテープに張り付け
られてダイシングされたチップをセッティングする。以
下に、インナリードボンド装置の動作について説明す
る。
シリコンチップがアライメントできるように、予めテー
プキャリアの一部を2カ所とシリコンチップの一部の2
カ所を画像認識しておく。次に、ダイシングテープに張
り付けたチップをピックアップし、ボンディングステー
ジに移動させて載せ、真空で吸着してボンディングステ
ージに固定する。固定したチップのパターンを先に認識
した画像パターンと比較してチップの位置を認識する。
ーン認識する。このチップの認識は、チップ上のアルミ
配線がフォトリソグラフィ工程で正確に形成されている
ので、比較的正確に認識可能である。また、認識はCC
Dカメラから取り込まれる画像で行う。
と、先に認識させた画像と搬送されてきたテープキャリ
アの画像を比較してテープ位置を把握する。テープキャ
リアのアライメントは図7(a)、図7(b)に示すよ
うに、シリコンチップ1とソルダレジスト3との間でイ
ンナリード4を利用して、アライメント検出エリアにお
いて、X方向とY方向のそれぞれの直線部分間の幅から
重心を求め、それをアライメントマークとして認識した
り、図7(a)〜図7(c)に示すようにデバイスホー
ル付近に形成されたアライメントマーク10a〜10c
等を利用して実施する。
の位置を認識した後に、ボンディングステージ11がテ
ープキャリアの下に移動して、シリコンチップ1とテー
プキャリアの位置合わせが完了する。この時点では、図
8に示すように、テープキャリアの下に位置合わせした
シリコンチップ1があり、テープキャリアの上にボンデ
ィングツール11が位置している。
の従来のテープキャリアパッケージにおけるインナリー
ドボンド後のインナリードボンド装置のパターン認識エ
リア内の平面図、図8はインナリードボンド時の説明に
供する図である。図7及び図8において、1はシリコン
チップ、2はポリイミドテープ、3はソルダレジスト、
4はインナリード、8はデバイスホール、9はバンプ、
10はアライメントマーク、11はボンディングツー
ル、12はボンディングステージ、13はボンディング
ステージのシリコンチップ吸着口を示す。
り、ボンディングツール11が下降してシリコンチップ
1上の金バンプに、錫めっきされたインナリード4がボ
ンディングツール11で熱圧着される。この熱圧着は、
480℃以上で実施し、圧着荷重は1つのバンプ当たり
20g以上である。加圧時間は0.8秒以上とする。圧
着後、ボンディングツール11が上昇し、ボンディング
ステージ12が下降してボンディングが完了する。シリ
コンチップ1はテープキャリアに接合され、インナリー
ド4を介して保持される。
しやすい銅箔のエッチング部分を利用するので、シリコ
ンチップ1の認識とは異なり不安定である。また、イン
ナリードボンドの精度はピッチ間隔が狭いほどより精度
を向上させる必要があり、70μmピッチでも±7μm
以下にする必要がある。このとき、アライメントが良好
になされていないと、インナリードボンド装置が停止し
たり、位置合わせが精度良く行われていないので、良好
なインナリードボンドが行われない。
(a)〜(c)に示すような形状がある。バンプピッチ
が100μm程度のときは図7(a)に示すように、イ
ンナリードの片側に突起を設けたアライメントマーク1
0aがある。しかし、バンプピッチが70〜80μmま
でのファインピッチになると、インナリード幅も狭くな
り、図7(a)に示すようなアライメントマークでは、
インナリード自身が非対称であるので、ボンディング精
度が悪い場合には、インナリードが捻れてボンディング
されるので、バンプ下に大きな応力が発生して、インナ
リードが剥がれたり、バンプ下地が抉れてしまうことも
あり、品質・信頼性上問題があった。
形のアライメントマーク10bを使用して、問題なくア
センブリが可能となった。尚、図7(c)のアライメン
トマーク10cも存在するが、テープ側にアライメント
するスペースが必要となるので、特に多出力のデバイス
にはスペースを取ることができず、アライメントマーク
を設けることができないので、あまり使用されていな
い。このように、従来のアライメントマークの形状は、
ファインピッチ化や多出力化に対して必ずしも適切な形
状ではなくなってきている。
ップ1はインナリード4で保持されているので、液状樹
脂14を描画して所定のエリアにポッティングし、キュ
アして、図9に示すように、シリコンチップ1及びイン
ナリード4をコーティングする。図9はテープキャリア
パッケージの樹脂封止後の断面図であり、図9におい
て、5a、5bはアウターリードを示す。尚、ポッティ
ングキュアは、100℃以上で数時間行われる。キュア
後、マークしてファイナルテスト、その後は、テープキ
ャリアパッケージをリール状のまま出荷する。
キャリアパッケージ15を液晶パネル16に実装した後
の平面図に示すように、液晶パネル等の電子部品類への
テープキャリアパッケージ15の実装は、リール状態に
あるテープキャリアパッケージを打ち抜いて個片にカッ
トしてから、ハンダや異方性導電性接着剤(ACF)を
用いて行われる。
ンナリードのアライメントマーク形状をそのまま70μ
mよりファインピッチ、例えばバンプピッチが40〜5
0μmのテープキャリアパッケージに利用するとアライ
メント精度が大きく低下するという問題が生じる。
80μmのバンプピッチでは問題はないが、更にファイ
ンピッチ化されると、アライメントが困難になるという
問題が生じてきた。即ち、バンプピッチがファインピッ
チ化するとインナリードとインナリードとの間のスペー
スが狭まり、アライメントマーク10bにおいて、イン
ナリード間を連ねたバーが図11のようになり、インナ
リードとバーとの交差部分で角が丸くなり、X方向の直
線部分がほとんど無くなってきてしまう。尚、図11は
従来技術の問題点の説明に供する図である。
パターン認識エリアにおいて、位置認識時に図7や図1
1におけるX方向の直線部分が認識困難になり、Y方向
へアライメントズレが発生したり、更には全く認識する
ことができなくなり、インナリードボンド装置が停止す
ることがあった。そして、インナリードボンド装置は停
止するとオペレータがインナリードボンド装置のところ
まで移動して、オペレータがマニュアルで、インナリー
ドボンド装置を操作しなければならないので多くの労力
を要し、うまくテープキャリアパッケージを製造するこ
とが困難であった。
ンプの中心にインナリードの接合ができないので、イン
ナリードがバンプからはみ出して落ちてしまい、中には
インナリードがチップ表面と接触してインナリードとチ
ップとの間でリークやショート不良を起こしていた。イ
ンナリードがチップに接触していなくても、インナリー
ドがバンプからはみ出すので、バンプとインナリードと
の接触面積が減少し、バンプからインナリードが剥がれ
て品質・信頼性上大きな問題となっていた。
テープキャリアパッケージは、デバイスホールを有する
絶縁フィルム上で、上記デバイスホールに突出するよう
にインナリードが形成され、該インナリードと半導体チ
ップとが接続されたテープキャリアパッケージにおい
て、上記デバイスホールの少なくとも1組の対向するコ
ーナー部にそれぞれ少なくとも一のアライメントマーク
が設けられ、且つ、該アライメントマークが複数のイン
ナリードと、該インナリードを連ねる一又は複数のバー
部と、上記インナリードの上記バー部が形成されていな
い側に形成された一又は複数の凸部とを有してなること
を特徴とするものである。
リアパッケージは、上記アライメントマークとなる複数
のインナリードの先端に上記バー部が形成されているこ
とを特徴とする、請求項1記載のテープキャリアパッケ
ージである。
リアパッケージは、上記アライメントマークとなる複数
のインナリードの、バー部が形成されていない側にそれ
ぞれ少なくとも一の上記凸部が形成されていることを特
徴とする、請求項1又は請求項2記載のテープキャリア
パッケージである。
いて詳細に説明する。
キャリアパッケージのインナリードボンド後の平面図で
あり、図2(a)〜図2(e)は本発明のインナリード
ボンド装置のパターン認識エリアにおける、第1〜第5
のアライメントマークの形状を示す図、図3、図4、図
5及び図6は本発明の第2〜第5の実施の形態のテープ
キャリアパッケージのインナリードボンド後の平面図で
ある。図1〜図6において、1はシリコンチップ、2は
ポリイミドテープ、3はソルダレジスト、4はインナリ
ード、5aは入力側アウタリード、5bは出力側アウタ
リード、6はインナリードを利用したアライメントマー
ク、7はインナリードボンド装置のパターン認識エリ
ア、8はデバイスホールを示す。尚、本実施の形態にお
いて、X方向とは、図2に示すX方向として説明する。
に2本のインナリードをバーで連ね更にデバイスホール
8のインナリード外側に凸部を設けた、インナリードを
利用したアライメントマーク6を形成したことを特徴と
する。この凸部6aは例えば30〜150μmの長さを
有し、図2(a)に示すように、50〜100μm幅の
バー部6bと一直線上に形成されてもよいし、図2
(b)に示すように、一直線上に形成されていなくて
も、凸部6aの先端部及びバー部6bがインナリードボ
ンド装置のパターン認識エリア7内にあれば同様の効果
が得られる。図2(a)、(b)に示すアライメントマ
ーク6は非対称の形状ではあるが、バー部5bを設けて
いるので、従来のような問題点はない。
ンナリードのそれぞれバー部6bが形成されていない側
に、例えば30〜150μmの長さの凸部6aを設けて
も良い。尚、凸部6aの長さは、上記パターン認識エリ
ア7内に先端部があるように適宜設定する。また、凸部
6aはパターン認識エリア7内において、インナリード
の片側に複数存在するように形成してもよい。
ように、アライメントマーク6は、2本のインナリード
を連ねた、幅が50〜100μmのバー部6bがインナ
リードの先端部に形成されていてもよい。この際、イン
ナリードのバー部6bが形成されている側と反対側に凸
部6aを設けても良い。この場合、よりX方向の直線部
分を多く取ることができる。
ように、アライメントマーク6は、100〜150μm
の幅のバー部6bに貫通孔を設けた形状、又は、幅が5
0〜100μmのバー部6bを2本以上設けた形状にし
てもよい。
ク6は、上述の凸部6a及びバー部6bの形状を組み合
わせてもよい。また、バー部が連ねるインナリードの本
数は2本に限定されるものではない。
6を図2(a)〜図2(e)の形状にすることにより、
X方向の直線部分を多く取ることができる。
インナリード4と同じ材料で、インナリード4形成時に
形成することが可能である。具体的には、接着剤を付け
たポリイミドテープ2に金型でデバイスホール8等を形
成した後、銅箔を貼付け、その後レジストを塗布し、所
定の形状にパターニングする。次に、該パターニングさ
れたレジストをマスクに銅箔をエッチングし、レジスト
を除去した後、ソルダレジスト塗布/キュアを行い、S
nメッキ及びSnメッキキュアを行う。
リードは、インナリードボンドを実施し、シリコンチッ
プ1の信号線として利用してもよいが、信号線として使
用しないダミーリードとして使用し、シリコンチップ1
にダミーパッドを設け、該ダミーパッドにインナーリー
ドボンドする方がよい。なぜならば、外部からの衝撃や
外力に対して最も応力が発生し易いのは、デバイスホー
ル8のコーナー部であり、シリコンチップ1の端部のイ
ンナリードだからである。
すように、デバイスホール8の4隅に2個づつ、又は、
図3〜図6に示すようにデバイスホール8の4隅に1個
づつ、或は、図6に示すようにデバイスホール8の2隅
に1個づつ形成する。このように、1隅にアライメント
マーク6を1又は2つ配置することもできるので、本発
明において、1つのシリコンチップ1に対してアライメ
ントマーク6は2〜8個形成することができるが、4隅
に2個づつ形成する方が設計マージンを大きくできるの
で好ましい。
7.4nmの細長いチップであり、バンプピッチは出力
側に50μmピッチ、入力側に80〜100μmピッチ
を採用し、出力数は384個、入力数を合わせると約5
00ピンを有する液晶ドライバを、ポリイミドテープと
接着剤と銅箔とからなる3層構造をとるテープキャリア
に実装した場合について説明する。
ッチングし、インナリードの錫めっきは0.25μm厚
とし、アライメントマークは、図1の形状とし、デバイ
スホール8の4隅に計8個配置し、チップの信号線とは
接続せず、ダミーのリードとして設け、ダミーバンプに
インナリードボンドを実施した。また、テープキャリア
のインナリード累積ピッチ精度を安定化させるために、
テープキャリアは48時間、25℃、相対湿度を50%
RHの環境下で調湿した。更に、インナリードボンド精
度を高めるため、インナリードボンド装置には、多値化
認識が可能な装置を使用し、CCDカメラは40万画素
のものを使用した。
ド装置を全自動で実施したところ、インナリードボンド
装置が停止することなく、しかも、インナリードボンド
の精度は、X方向、Y方向共、3σ(σは標準偏差を示
す。)を加味しても±5μmであった。そして、テープ
キャリアパッケージのアセンブリ後のファイナルテスト
不良もインナリードボンドに起因するものはなく、安定
したしかも高品質なテープキャリアパッケージを製造す
ることができた。
用いることにより、40〜50μmのファインピッチに
対応するテープキャリアパッケージを安定良く、しかも
品質信頼性を大幅に向上させることができる。具体的に
は、アライメントズレは突発的に10μm発生したもの
が、ほとんど無くなり、アライメントできずに、インナ
リードボンド装置が停止する回数は、従来技術のアライ
メントマーク形状で50μmピッチに利用すると1%の
割合でインナリードボンド装置が停止していたのが、ほ
とんど、具体的には0.01%の割合でしか停止しなく
なって安定した生産が可能となった。
りのピン数を増加させることができ、液晶パネルで使用
する液晶ドライバの数を減らすことが可能となり、液晶
パネルのコストを大幅に下げることができる。
ッケージのインナリードボンド後の平面図である。
装置のパターン認識エリア内の第1のアライメントマー
クの形状を示す図であり、(b)は同第2のアライメン
トマークの形状を示す図であり、(c)は同第3のアラ
イメントマークの形状を示す図であり、(d)は同第4
のアライメントマークの形状を示す図であり、(e)は
同第5のアライメントマークの形状を示す図である。
ッケージのインナリードボンド後の平面図である。
ッケージのインナリードボンド後の平面図である。
ッケージのインナリードボンド後の平面図である。
ッケージのインナリードボンド後の平面図である。
ジにおけるインナリードボンド後のインナリードボンド
装置のパターン認識エリア内の平面図であり、(b)は
第2の従来のテープキャリアパッケージにおけるインナ
リードボンド後のインナリードボンド装置のパターン認
識エリア内の平面図であり、(c)は第3の従来のテー
プキャリアパッケージにおけるインナリードボンド後の
インナリードボンド装置のパターン認識エリア内の平面
図である。
図である。
面図である。
Claims (3)
- 【請求項1】 デバイスホールを有する絶縁フィルム上
で、上記デバイスホールに突出するようにインナリード
が形成され、該インナリードと半導体チップとが接続さ
れたテープキャリアパッケージにおいて、 上記デバイスホールの少なくとも1組の対向するコーナ
ー部にそれぞれ少なくとも一のアライメントマークが設
けられ、且つ、該アライメントマークが複数のインナリ
ードと、該インナリードを連ねる一又は複数のバー部
と、上記インナリードの上記バー部が形成されていない
側に形成された一又は複数の凸部とを有してなることを
特徴とするテープキャリアパッケージ。 - 【請求項2】 上記アライメントマークとなる複数のイ
ンナリードの先端に上記バー部が形成されていることを
特徴とする、請求項1記載のテープキャリアパッケー
ジ。 - 【請求項3】 上記アライメントマークとなる複数のイ
ンナリードの、バー部が形成されていない側にそれぞれ
少なくとも一の上記凸部が形成されていることを特徴と
する、請求項1又は請求項2記載のテープキャリアパッ
ケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09682196A JP3410898B2 (ja) | 1996-04-18 | 1996-04-18 | テープキャリアパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09682196A JP3410898B2 (ja) | 1996-04-18 | 1996-04-18 | テープキャリアパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09283573A true JPH09283573A (ja) | 1997-10-31 |
JP3410898B2 JP3410898B2 (ja) | 2003-05-26 |
Family
ID=14175247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09682196A Expired - Fee Related JP3410898B2 (ja) | 1996-04-18 | 1996-04-18 | テープキャリアパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3410898B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280477A (ja) * | 2001-03-16 | 2002-09-27 | Sony Corp | 回路基板 |
KR100476528B1 (ko) * | 1998-02-11 | 2005-07-07 | 삼성전자주식회사 | 엘씨디 모듈의 티씨피와 티에프티 본딩구조 |
KR101989946B1 (ko) * | 2017-12-06 | 2019-06-14 | 주식회사 엘비루셈 | 정렬마크를 구비한 cof 패키지용 필름 |
-
1996
- 1996-04-18 JP JP09682196A patent/JP3410898B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100476528B1 (ko) * | 1998-02-11 | 2005-07-07 | 삼성전자주식회사 | 엘씨디 모듈의 티씨피와 티에프티 본딩구조 |
JP2002280477A (ja) * | 2001-03-16 | 2002-09-27 | Sony Corp | 回路基板 |
KR101989946B1 (ko) * | 2017-12-06 | 2019-06-14 | 주식회사 엘비루셈 | 정렬마크를 구비한 cof 패키지용 필름 |
Also Published As
Publication number | Publication date |
---|---|
JP3410898B2 (ja) | 2003-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
US5949142A (en) | Chip size package and method of manufacturing the same | |
US20090051029A1 (en) | Flip-chip type semiconductor device | |
KR0185570B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
KR20050111515A (ko) | 반도체 장치 및 그 제조 방법 | |
EP1301945A1 (en) | Multi-metal layer circuit | |
JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
JP3360669B2 (ja) | 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法 | |
KR100618542B1 (ko) | 적층 패키지의 제조 방법 | |
JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
JP3410898B2 (ja) | テープキャリアパッケージ | |
JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
JPH11186439A (ja) | 半導体パッケージ用基板及びその製造方法 | |
JP3827978B2 (ja) | 半導体装置の製造方法 | |
JPH03129745A (ja) | 半導体装置の実装方法 | |
JPH06252334A (ja) | 半導体装置 | |
JP3670466B2 (ja) | 半導体装置のパッケージ製造方法 | |
KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
JP2000299399A (ja) | 半導体装置 | |
KR940004278Y1 (ko) | Cot 패키지 | |
JP3367512B2 (ja) | メモリ素子 | |
KR20040023188A (ko) | 센터 패드 칩의 스택 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030310 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |