JPH09275423A - 周波数掃引回路 - Google Patents
周波数掃引回路Info
- Publication number
- JPH09275423A JPH09275423A JP9005293A JP529397A JPH09275423A JP H09275423 A JPH09275423 A JP H09275423A JP 9005293 A JP9005293 A JP 9005293A JP 529397 A JP529397 A JP 529397A JP H09275423 A JPH09275423 A JP H09275423A
- Authority
- JP
- Japan
- Prior art keywords
- output
- flip
- flop
- adder
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 従来の搬送波再生回路では、周波数掃引回路
としてアナログ発振器を使用しているため、ＩＣ化が困
難であり、また発振条件が変化しやすく、さらに発振周
波数や振幅が限定される等の問題があった。 【解決手段】 本発明の周波数掃引回路は位相誤差信号
中に引き込み確認波の逆相成分が存在するかどうかを相
関検出器１１が検出することにより、同期ループが同期
状態であるかどうかを判定し、掃引波発生器９を制御し
て非同期ならば、掃引波を発生させ、同期状態ならば現
在のレベルを保持することにより、非同期状態のみ発振
周波数が掃引される。
としてアナログ発振器を使用しているため、ＩＣ化が困
難であり、また発振条件が変化しやすく、さらに発振周
波数や振幅が限定される等の問題があった。 【解決手段】 本発明の周波数掃引回路は位相誤差信号
中に引き込み確認波の逆相成分が存在するかどうかを相
関検出器１１が検出することにより、同期ループが同期
状態であるかどうかを判定し、掃引波発生器９を制御し
て非同期ならば、掃引波を発生させ、同期状態ならば現
在のレベルを保持することにより、非同期状態のみ発振
周波数が掃引される。
Description
【０００１】
【発明の属する技術分野】本発明は、周波数掃引回路に
関し、特にデジタル信号伝送用多値変復調器に使用され
る周波数掃引回路に関する。
関し、特にデジタル信号伝送用多値変復調器に使用され
る周波数掃引回路に関する。
【０００２】
【従来の技術】デジタル無線に使用される従来の搬送波
再生方式の一例を図２に示す。
再生方式の一例を図２に示す。
【０００３】図２において、信号入力端子ＩＮより入力
された変調波は、電圧制御発振器６より出力される再生
搬送波と掛算器１により掛け合わされる。そして、掛算
器１の出力信号は、低域ろ波器２によって不要な高調波
が除去されて、復調ベースバンド信号になる。この後ア
ナログ／デジタル変換器３によって標本、量子化された
後デジタル信号に変換される。このデジタル信号から位
相誤差検出器４が搬送波と再生搬送波の位相誤差を検出
し、誤差に応じた制御信号を出力する。制御信号は、低
域ろ波器であるループフィルタ５により平滑化されて電
圧制御発振器６の搬送波位相制御信号となる。一方、制
御信号と交流的に接続されたアナログ掃引器７は正帰還
路の一部を入出力端とするアナログ発振器であり制御信
号の状態により、同期がはずれたとき掃引信号を発振し
て同期確立範囲を広げ、同期状態では発振を停止する。
された変調波は、電圧制御発振器６より出力される再生
搬送波と掛算器１により掛け合わされる。そして、掛算
器１の出力信号は、低域ろ波器２によって不要な高調波
が除去されて、復調ベースバンド信号になる。この後ア
ナログ／デジタル変換器３によって標本、量子化された
後デジタル信号に変換される。このデジタル信号から位
相誤差検出器４が搬送波と再生搬送波の位相誤差を検出
し、誤差に応じた制御信号を出力する。制御信号は、低
域ろ波器であるループフィルタ５により平滑化されて電
圧制御発振器６の搬送波位相制御信号となる。一方、制
御信号と交流的に接続されたアナログ掃引器７は正帰還
路の一部を入出力端とするアナログ発振器であり制御信
号の状態により、同期がはずれたとき掃引信号を発振し
て同期確立範囲を広げ、同期状態では発振を停止する。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の搬送波再生回路では、周波数掃引回路としてア
ナログ発振器を使用しているため、ＩＣ化が困難であ
り、また発振条件が変化しやすく、さらに発振周波数や
振幅が限定される等の問題があった。
た従来の搬送波再生回路では、周波数掃引回路としてア
ナログ発振器を使用しているため、ＩＣ化が困難であ
り、また発振条件が変化しやすく、さらに発振周波数や
振幅が限定される等の問題があった。
【０００５】本発明は上記の点にかんがみてなされたも
のであって、その目的とするところは、周波数掃引回路
の主要部をデジタル回路で構成することにより、ＩＣ化
を容易に実現し得るとともに、発振条件が変化すること
なく安定し、発振周波数や振幅等の設定に大きな自由度
がある周波数掃引回路を提供することにある。
のであって、その目的とするところは、周波数掃引回路
の主要部をデジタル回路で構成することにより、ＩＣ化
を容易に実現し得るとともに、発振条件が変化すること
なく安定し、発振周波数や振幅等の設定に大きな自由度
がある周波数掃引回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の基本態様によれば、デジタル信号伝送用多
値変復調器に使用される周波数掃引回路において、引き
込み確認のための確認信号を発生する引き込み確認波発
生器と、周波数掃引信号を発生する掃引波発生器と、前
記引き込み確認波発生器の出力と前記掃引波発生器の出
力とを加算する第１の加算器と、受信搬送波と再生搬送
波との位相誤差である位相誤差信号と前記第１の加算器
の出力とを入力とし、これらの相関の有無を判定し、前
記掃引波発生器を制御する制御信号を出力する相関判定
器と、前記第１の加算器の出力と前記位相誤差信号とを
加算する第２の加算器と、この第２の加算器の出力を入
力とするデジタル／アナログ変換器と、このデジタル／
アナログ変換器の出力を入力とするループフィルタと、
このループフィルタの出力を入力とし前記再生搬送波を
発生する電圧制御発振器とを有することを特徴とする周
波数掃引回路が提供される。
に、本発明の基本態様によれば、デジタル信号伝送用多
値変復調器に使用される周波数掃引回路において、引き
込み確認のための確認信号を発生する引き込み確認波発
生器と、周波数掃引信号を発生する掃引波発生器と、前
記引き込み確認波発生器の出力と前記掃引波発生器の出
力とを加算する第１の加算器と、受信搬送波と再生搬送
波との位相誤差である位相誤差信号と前記第１の加算器
の出力とを入力とし、これらの相関の有無を判定し、前
記掃引波発生器を制御する制御信号を出力する相関判定
器と、前記第１の加算器の出力と前記位相誤差信号とを
加算する第２の加算器と、この第２の加算器の出力を入
力とするデジタル／アナログ変換器と、このデジタル／
アナログ変換器の出力を入力とするループフィルタと、
このループフィルタの出力を入力とし前記再生搬送波を
発生する電圧制御発振器とを有することを特徴とする周
波数掃引回路が提供される。
【０００７】上記基本態様に記載された相関判定器が相
関検出器と引き込み判定器とから成り、前記相関検出器
が、前記位相誤差信号を入力してこれを平滑化する第１
のシフトレジスタおよび第３の加算器と、該第３の加算
器の出力を前記引き込み確認発生器より入力されるＮ／
２分周クロックで動作する第１のフリップフロップと、
該第１のフリップフロップの出力を入力する第２のフリ
ップフロップと、前記第１のフリップフロップの出力お
よび前記第２のフリップフロップの出力の両方を入力す
る第１の減算器と、前記第１の加算器からの出力を前記
引き込み確認発生器より入力されるＮ／２分周クロック
で動作する第３のフリップフロップと、該第３のフリッ
プフロップの出力を入力する第４のフリップフロップ
と、前記第３のフリップフロップの出力および前記第４
のフリップフロップの出力の両方を入力する第２の減算
器と、該第２の減算器の出力および前記第１の減算器の
出力の両方を入力する排他的論理和（ＥＸ−ＯＲ）回路
と、該ＥＸ−ＯＲ回路の出力を入力するとともに、この
値の一定期間の平均を取ることによって相関値を得る第
２のシフトレジスタおよび第４の加算器とを含み、また
前記引き込み判定器が、前記第４の加算器から出力され
る相関値および予め定められた閾値の両方を入力してこ
れらを比較する第２の減算器を含み、そこにおいて前記
相関値が前記閾値を越えた場合には搬送波再生ループは
同期状態と判定し、一方、前記相関値が前記閾値を下回
った場合には搬送波再生ループは非同期状態と判定する
ように構成されている。
関検出器と引き込み判定器とから成り、前記相関検出器
が、前記位相誤差信号を入力してこれを平滑化する第１
のシフトレジスタおよび第３の加算器と、該第３の加算
器の出力を前記引き込み確認発生器より入力されるＮ／
２分周クロックで動作する第１のフリップフロップと、
該第１のフリップフロップの出力を入力する第２のフリ
ップフロップと、前記第１のフリップフロップの出力お
よび前記第２のフリップフロップの出力の両方を入力す
る第１の減算器と、前記第１の加算器からの出力を前記
引き込み確認発生器より入力されるＮ／２分周クロック
で動作する第３のフリップフロップと、該第３のフリッ
プフロップの出力を入力する第４のフリップフロップ
と、前記第３のフリップフロップの出力および前記第４
のフリップフロップの出力の両方を入力する第２の減算
器と、該第２の減算器の出力および前記第１の減算器の
出力の両方を入力する排他的論理和（ＥＸ−ＯＲ）回路
と、該ＥＸ−ＯＲ回路の出力を入力するとともに、この
値の一定期間の平均を取ることによって相関値を得る第
２のシフトレジスタおよび第４の加算器とを含み、また
前記引き込み判定器が、前記第４の加算器から出力され
る相関値および予め定められた閾値の両方を入力してこ
れらを比較する第２の減算器を含み、そこにおいて前記
相関値が前記閾値を越えた場合には搬送波再生ループは
同期状態と判定し、一方、前記相関値が前記閾値を下回
った場合には搬送波再生ループは非同期状態と判定する
ように構成されている。
【０００８】更に、上記基本態様に記載された確認波発
生器による発生波が三角波であることも本発明の特徴的
態様である。
生器による発生波が三角波であることも本発明の特徴的
態様である。
【０００９】
【作用】上記態様から理解されるように、本発明の周波
数掃引回路は位相誤差信号中に引き込み確認波の逆相成
分が存在するかどうかを相関検出器が検出することによ
り、同期ループが同期状態であるかどうかを判定し、掃
引波発生器を制御して非同期ならば、掃引波を発生さ
せ、同期状態ならば現在のレベルを保持することによ
り、非同期状態のみ発振周波数が掃引される。
数掃引回路は位相誤差信号中に引き込み確認波の逆相成
分が存在するかどうかを相関検出器が検出することによ
り、同期ループが同期状態であるかどうかを判定し、掃
引波発生器を制御して非同期ならば、掃引波を発生さ
せ、同期状態ならば現在のレベルを保持することによ
り、非同期状態のみ発振周波数が掃引される。
【００１０】
【発明の実施の形態】本発明の周波数掃引回路の実施例
について図面を参照して説明する。
について図面を参照して説明する。
【００１１】図１は本発明にかかる周波数掃引回路の実
施例を示すブロック図である。
施例を示すブロック図である。
【００１２】図１において符号１から６の構成要素は従
来例で示したものと同様であり、すなわち、掛算器１、
低域ろ波器２、アナログ／デジタル変換器３、位相誤差
検出器４、ループフィルタ５、電圧制御発振器６を備え
ている。
来例で示したものと同様であり、すなわち、掛算器１、
低域ろ波器２、アナログ／デジタル変換器３、位相誤差
検出器４、ループフィルタ５、電圧制御発振器６を備え
ている。
【００１３】さらに、本実施例では上記構成要素に加
え、引き込み確認波発生器８、掃引波発生器９、加算器
１０、相関検出器１１、引き込み判定器１２、加算器１
３、デジタル／アナログ変換器１４を備えている。
え、引き込み確認波発生器８、掃引波発生器９、加算器
１０、相関検出器１１、引き込み判定器１２、加算器１
３、デジタル／アナログ変換器１４を備えている。
【００１４】引き込み確認波発生器８の出力は、加算器
１０により掃引波発生器９の出力と足し合わされた後、
デジタル／アナログ変換器１４によりアナログ信号に変
換される。デジタル／アナログ変換器１４の出力は、ル
ープフィルタ５を通って電圧制御発振器６の制御電圧と
なる。
１０により掃引波発生器９の出力と足し合わされた後、
デジタル／アナログ変換器１４によりアナログ信号に変
換される。デジタル／アナログ変換器１４の出力は、ル
ープフィルタ５を通って電圧制御発振器６の制御電圧と
なる。
【００１５】一方、位相誤差検出器４の出力は、相関検
出器１１に入力される。相関検出器１１は、位相誤差検
出器４の出力と、加算器１０の出力を入力として、２つ
の入力の間の相関を検出して引き込み判定器１２に出力
する。引き込み判定器１２は、相関検出器１１の出力か
ら同期か非同期かを判定し、その結果に基づいて制御信
号を掃引波発生器９に出力する。
出器１１に入力される。相関検出器１１は、位相誤差検
出器４の出力と、加算器１０の出力を入力として、２つ
の入力の間の相関を検出して引き込み判定器１２に出力
する。引き込み判定器１２は、相関検出器１１の出力か
ら同期か非同期かを判定し、その結果に基づいて制御信
号を掃引波発生器９に出力する。
【００１６】次に図１に示す周波数掃引回路の作用につ
いて説明する。まず、引き込み確認波発生器８から出力
されるデジタルの引き込み確認波は、加算器１０、加算
器１３を通って位相誤差検出器４の出力である位相誤差
信号に挿入される。このとき、確認波の周波数は、ルー
プフィルタ５の帯域より低く、位相誤差検出器４のサン
プリング速度に対して、十分低いとする。また振幅も位
相誤差検出器４の出力信号に対して十分小さいとする。
いて説明する。まず、引き込み確認波発生器８から出力
されるデジタルの引き込み確認波は、加算器１０、加算
器１３を通って位相誤差検出器４の出力である位相誤差
信号に挿入される。このとき、確認波の周波数は、ルー
プフィルタ５の帯域より低く、位相誤差検出器４のサン
プリング速度に対して、十分低いとする。また振幅も位
相誤差検出器４の出力信号に対して十分小さいとする。
【００１７】この条件下での確認波の波形は任意である
が、説明のためここでは三角波とする。またこのとき掃
引波は位相誤差検出器４の出力に対し、十分大きな振幅
であり、かつ引き込み確認波より低い周波数とする。
が、説明のためここでは三角波とする。またこのとき掃
引波は位相誤差検出器４の出力に対し、十分大きな振幅
であり、かつ引き込み確認波より低い周波数とする。
【００１８】このときの各点における波形を図３に示
す。図３において、（ａ）は掃引波発生器９の出力、
（ｂ）は引き込み確認波発生器８の出力、（ｃ）は加算
器１０の出力、（ｄ）は平滑化した位相誤差検出器４の
出力、（ｅ）は相関検出器１１の出力、（ｆ）は引き込
み判定器１２の出力である。
す。図３において、（ａ）は掃引波発生器９の出力、
（ｂ）は引き込み確認波発生器８の出力、（ｃ）は加算
器１０の出力、（ｄ）は平滑化した位相誤差検出器４の
出力、（ｅ）は相関検出器１１の出力、（ｆ）は引き込
み判定器１２の出力である。
【００１９】もし搬送波再生ループが同期状態であるな
らば、位相同期ループの負帰還作用により位相誤差信号
には加算器１０の出力の逆相成分が現われる。これに対
して搬送波再生ループが非同期状態にある場合には、負
帰還作用は発生せず、位相誤差信号には加算器１０の出
力の逆相成分は現れない（図３（ｃ）、図３（ｄ）参
照）。
らば、位相同期ループの負帰還作用により位相誤差信号
には加算器１０の出力の逆相成分が現われる。これに対
して搬送波再生ループが非同期状態にある場合には、負
帰還作用は発生せず、位相誤差信号には加算器１０の出
力の逆相成分は現れない（図３（ｃ）、図３（ｄ）参
照）。
【００２０】相関検出器１１は、位相誤差信号と、加算
器１０の出力の間の負の相関を検出することにより、位
相誤差信号中に含まれる加算器１０の逆相成分を検出す
る（図３（ｃ）参照）。引き込み判定器１２は相関検出
器１１より出力される相関量が一定値を越えた場合に同
期状態と判断する（図３（ｄ）参照）。
器１０の出力の間の負の相関を検出することにより、位
相誤差信号中に含まれる加算器１０の逆相成分を検出す
る（図３（ｃ）参照）。引き込み判定器１２は相関検出
器１１より出力される相関量が一定値を越えた場合に同
期状態と判断する（図３（ｄ）参照）。
【００２１】つぎに判定後の動作について説明する。非
同期状態と判定された場合、引き込み判定器１２より掃
引波発生器９は掃引波を発生させる。この掃引信号は加
算器１０、加算器１３、デジタル／アナログ変換器１
４、ループフィルタ５を通って電圧制御発振器６に加え
られ、再生搬送波の発振周波数を掃引させた搬送波再生
ループの引き込み範囲を拡大させる。これに対し同期状
態と判定された場合は、引き込み判定器１２より掃引波
発生器９に掃引停止信号が出力される。掃引停止信号に
より掃引波発生器９は掃引を停止し、出力レベルを固定
する。
同期状態と判定された場合、引き込み判定器１２より掃
引波発生器９は掃引波を発生させる。この掃引信号は加
算器１０、加算器１３、デジタル／アナログ変換器１
４、ループフィルタ５を通って電圧制御発振器６に加え
られ、再生搬送波の発振周波数を掃引させた搬送波再生
ループの引き込み範囲を拡大させる。これに対し同期状
態と判定された場合は、引き込み判定器１２より掃引波
発生器９に掃引停止信号が出力される。掃引停止信号に
より掃引波発生器９は掃引を停止し、出力レベルを固定
する。
【００２２】図４に引き込み確認波発生器８の一例を示
す。図４に示す引き込み確認波発生器によればクロック
のＮ倍の周期を持つ三角波が出力される。
す。図４に示す引き込み確認波発生器によればクロック
のＮ倍の周期を持つ三角波が出力される。
【００２３】図５に相関検出器、引き込み判定器の一例
を示す。図５によればＩＮ１により入力された位相誤差
信号はシフトレジスタ１８および加算器１９により平滑
化され、フリップフロップ２０に入力される。フリップ
フロップ２０は引き込み確認波発生器より入力されるＮ
／２分周クロックをクロックとして動作する。これによ
りフリップフロップ２０は加算器１９の出力を引き込み
確認波の山と谷で交互にサンプリングする。フリップフ
ロップ２０の出力は減算器２２およびフリップフロップ
２１に入力され、フリップフロップ２１の出力は減算器
２２に出力される。フリップフロップ２１の出力はフリ
ップフロップ２０の出力に対してＮ／２クロック分遅延
するため、減算器２２の出力には引き込み確認波の山に
おける信号と谷における信号の差が出力される。ＩＮ２
より入力された加算器１０の出力についても同様に、フ
リップフロップ２３およびフリップフロップ２４を通し
て減算器２５により減算を行なうことにより、引き込み
確認波の山における値と谷における値の差が出力され
る。同期が確立して負帰還作用がある場合、減算器２２
と減算器２５の２つの減算器の出力の間には負の相関が
あるため、２つの減算器の正負信号の排他的論理和（Ｅ
Ｘ−ＯＲ）をとることにより、両者の相関を検出するこ
とができる。すなわち相関のある場合には、ＥＸ−ＯＲ
回路２６の出力は正の値をとる確率が高くなり、逆に相
関のない場合には、ＥＸ−ＯＲ回路２６の出力は正と負
が等確率に出力される。すなわちこのＥＸ−ＯＲ回路２
６の出力をシフトレジスタ２７および加算器２８により
一定期間の平均をとることにより相関値が得られる。こ
の相関値を減算器２９により、あらかじめ定めた閾値と
比較し、閾値を越えた場合に同期状態と判定し閾値を下
回った場合に非同期状態と判定することができる。
を示す。図５によればＩＮ１により入力された位相誤差
信号はシフトレジスタ１８および加算器１９により平滑
化され、フリップフロップ２０に入力される。フリップ
フロップ２０は引き込み確認波発生器より入力されるＮ
／２分周クロックをクロックとして動作する。これによ
りフリップフロップ２０は加算器１９の出力を引き込み
確認波の山と谷で交互にサンプリングする。フリップフ
ロップ２０の出力は減算器２２およびフリップフロップ
２１に入力され、フリップフロップ２１の出力は減算器
２２に出力される。フリップフロップ２１の出力はフリ
ップフロップ２０の出力に対してＮ／２クロック分遅延
するため、減算器２２の出力には引き込み確認波の山に
おける信号と谷における信号の差が出力される。ＩＮ２
より入力された加算器１０の出力についても同様に、フ
リップフロップ２３およびフリップフロップ２４を通し
て減算器２５により減算を行なうことにより、引き込み
確認波の山における値と谷における値の差が出力され
る。同期が確立して負帰還作用がある場合、減算器２２
と減算器２５の２つの減算器の出力の間には負の相関が
あるため、２つの減算器の正負信号の排他的論理和（Ｅ
Ｘ−ＯＲ）をとることにより、両者の相関を検出するこ
とができる。すなわち相関のある場合には、ＥＸ−ＯＲ
回路２６の出力は正の値をとる確率が高くなり、逆に相
関のない場合には、ＥＸ−ＯＲ回路２６の出力は正と負
が等確率に出力される。すなわちこのＥＸ−ＯＲ回路２
６の出力をシフトレジスタ２７および加算器２８により
一定期間の平均をとることにより相関値が得られる。こ
の相関値を減算器２９により、あらかじめ定めた閾値と
比較し、閾値を越えた場合に同期状態と判定し閾値を下
回った場合に非同期状態と判定することができる。
【００２４】
【発明の効果】本発明の周波数掃引回路によれば、回路
の主要部がデジタル回路で構成されるため、ＩＣ化が容
易であり、しかも発振条件が安定し、かつ設定の自由度
が大きいという効果を有する。
の主要部がデジタル回路で構成されるため、ＩＣ化が容
易であり、しかも発振条件が安定し、かつ設定の自由度
が大きいという効果を有する。
【図１】本発明にかかる周波数掃引回路の一実施例のブ
ロック図である。
ロック図である。
【図２】従来の復調器のブロック図である。
【図３】図１の回路の各点における波形の図である。
【図４】引き込み確認波発生器を示す図である。
【図５】相関検出器、引き込み判定器を示す図である。
１ 掛算器 ２ 低域ろ波器 ３ アナログ／デジタル変換器 ４ 位相誤差検出器 ５ ループフィルタ ６ 電圧制御発振器 ７ アナログ掃引器 ８ 引き込み確認波発生器 ９ 掃引波発生器 １０ 、１３ 加算器 １１ 相関検出器 １２ 引き込み判定器 １４ デジタル／アナログ変換器 １５ Ｎ／２分周器 １６ ２分周器 １７ アップダウンカウンタ １８、２７ シフトレジスタ １９、２８ 加算器 ２０、２１、２３、２４ フリップフロップ ２２、２５、２９ 減算器 ２６ ＥＸ−ＯＲ回路
Claims (3)
- 【請求項１】 デジタル信号伝送用多値変復調器に使用
される周波数掃引回路において、 引き込み確認のための確認信号を発生する引き込み確認
波発生器と、 周波数掃引信号を発生する掃引波発生器と、 前記引き込み確認波発生器の出力と前記掃引波発生器の
出力とを加算する第１の加算器と、 受信搬送波と再生搬送波との位相誤差である位相誤差信
号と前記第１の加算器の出力とを入力とし、両者間の相
関の有無を判定し、前記掃引波発生器を制御する制御信
号を出力する相関判定器と、 前記第１の加算器の出力と前記位相誤差信号とを加算す
る第２の加算器と、 該第２の加算器の出力を入力とするデジタル／アナログ
変換器と、 該デジタル／アナログ変換器の出力を入力とするループ
フィルタと、 該ループフィルタの出力を入力とし前記再生搬送波を発
生する電圧制御発振器とを有することを特徴とする周波
数掃引回路。 - 【請求項２】 前記相関判定器が相関検出器と引き込み
判定器とから成り、 前記相関検出器が、前記位相誤差信号を入力してこれを
平滑化する第１のシフトレジスタおよび第３の加算器
と、該第３の加算器の出力を前記引き込み確認波発生器
より入力されるＮ／２分周クロックで動作する第１のフ
リップフロップと、該第１のフリップフロップの出力を
入力する第２のフリップフロップと、前記第１のフリッ
プフロップの出力および前記第２のフリップフロップの
出力の両方を入力する第１の減算器と、前記第１の加算
器からの出力を前記引き込み確認波発生器より入力され
るＮ／２分周クロックで動作する第３のフリップフロッ
プと、該第３のフリップフロップの出力を入力する第４
のフリップフロップと、前記第３のフリップフロップの
出力および前記第４のフリップフロップの出力の両方を
入力する第２の減算器と、該第２の減算器の出力および
前記第１の減算器の出力の両方を入力するＥＸ−ＯＲ回
路と、該ＥＸ−ＯＲ回路の出力を入力するとともに、こ
の値の一定期間の平均を取ることによって相関値を得る
第２のシフトレジスタおよび第４の加算器とを含み、ま
た前記引き込み判定器が、前記第４の加算器から出力さ
れる相関値および予め定められた閾値の両方を入力して
これらを比較する第２の減算器を含み、 そこにおいて前記相関値が前記閾値を越えた場合には搬
送波再生ループは同期状態と判定し、一方、前記相関値
が前記閾値を下回った場合には搬送波再生ループは非同
期状態と判定するように構成したことを特徴とする請求
項１に記載の周波数掃引回路。 - 【請求項３】 前記引き込み確認波発生器による発生波
が三角波であることを特徴とする請求項１に記載の周波
数掃引回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09005293A JP3097582B2 (ja) | 1996-02-06 | 1997-01-16 | 周波数掃引回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-20201 | 1996-02-06 | ||
| JP2020196 | 1996-02-06 | ||
| JP09005293A JP3097582B2 (ja) | 1996-02-06 | 1997-01-16 | 周波数掃引回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275423A true JPH09275423A (ja) | 1997-10-21 |
| JP3097582B2 JP3097582B2 (ja) | 2000-10-10 |
Family
ID=26339215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09005293A Expired - Fee Related JP3097582B2 (ja) | 1996-02-06 | 1997-01-16 | 周波数掃引回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3097582B2 (ja) |
-
1997
- 1997-01-16 JP JP09005293A patent/JP3097582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3097582B2 (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100421411B1 (ko) | 클록 신호 재생 장치 | |
| EP0614283A1 (en) | Phase lock loop circuit using a sample and hold switch circuit | |
| US6496555B1 (en) | Phase locked loop | |
| JP3361995B2 (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| JP2002135093A (ja) | 位相周波数比較回路 | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| JP3570902B2 (ja) | 位相周波数検出器およびそれが組み込まれた位相ロックループ回路 | |
| JPH09275423A (ja) | 周波数掃引回路 | |
| US5881111A (en) | Frequency sweep circuit | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP4024069B2 (ja) | Ａｍ復調回路 | |
| JPWO2012143970A1 (ja) | 周波数シンセサイザ | |
| JP2964917B2 (ja) | 周波数掃引回路 | |
| US6356612B1 (en) | Clock signal reproducing apparatus | |
| JP3462786B2 (ja) | デジタル復調装置 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| KR100272576B1 (ko) | 클럭복원을위한위상비교장치 | |
| EP0709992B1 (en) | Costas loop | |
| JP2658877B2 (ja) | 復調装置 | |
| JPH08130468A (ja) | 位相同期回路 | |
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JPS58130630A (ja) | Ｐｌｌ回路 | |
| JPS61257021A (ja) | 位相同期回路 | |
| JPS59110256A (ja) | ２相復調装置の基準搬送波再生回路 | |
| JPH06338917A (ja) | 自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |