JP2964917B2 - 周波数掃引回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は周波数掃引回路に関し、
特にデジタル信号伝送用多値変復調器に使用される周波
数掃引回路に関する。

【０００２】

【従来の技術】デジタル無線方式に用いられる従来の搬
送波再生方式の一例を図６に示す。

【０００３】図６を参照して、信号入力端子ＩＮより入
力された変調波は、電圧制御発振器（Voltage Controll
ed Oscillator；ＶＣＯ）６より出力される再生搬送波
と掛算器１により掛け合わされる。そして、掛算器１の
出力信号は、低域通過ろ波器２によって不要な高調波が
除去されて、復調ベースバンド信号になる。この後アナ
ログ／デジタル変換器３によって標本、量子化されデジ
タル信号に変換される。

【０００４】このデジタル信号を入力とする位相誤差検
出器４が搬送波（例えばＱＡＭ変復調における正規の信
号点の位相）と再生搬送波との位相誤差を検出し、誤差
に応じた制御信号を出力する。制御信号は、低域通過ろ
波器５により平滑化されて電圧制御発振器６の搬送波位
相制御信号となる。

【０００５】一方、位相誤差検出器４から出力される制
御信号と交流的に接続されたアナログ掃引器７は、発振
器の正帰還路の一部を入出力端（制御信号との接続点で
もある）とするアナログ発振器であり、制御信号の状態
により、同期がはずれたときに掃引信号を発振して同期
確立範囲を広げるとともに、同期状態では発振を停止す
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来の搬送波再生回路においては、周波数掃引回路と
してアナログ発振器を用いているためＩＣ化（半導体集
積回路化）が困難であること、発振条件が変化しやすい
という問題を有する他、さらに発振周波数及び振幅が限
定される等の問題があった。すなわち、アナログ掃引器
７を構成するアナログ発振器の発振周波数が例えば位相
誤差検出器４のサンプリング周波数よりも高くなると、
位相誤差検出器４からの制御信号により同期状態検出時
に直ちにアナログ発振器を停止することが困難となるこ
とから発振周波数が制限される他、アナログ発振器の振
幅が正帰還路に入力される制御信号よりも大きいと位相
誤差検出器４からの制御信号によりアナログ発振器の発
振を停止することができない等の問題がある。

【０００７】従って、本発明は、上記問題点を解消し、
デジタル信号伝送用多値変復調装置に用いられる周波数
掃引回路において、ＩＣ化を容易とし、かつ発振条件の
安定化及び発振条件の設定自由度を改善するようにした
回路を提供することを目的とする。

【０００８】また、本発明は、入力信号の位相ジッタの
大きい状態でも同期状態の確認をより正確に行うことが
できる周波数掃引回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、デジタル信号伝送用多値変復調器に用い
られる周波数掃引回路において、再生搬送波を発生する
電圧制御発振器と、前記電圧制御発振器の制御電圧信号
を入力とするアナログ／デジタル変換器と、前記アナロ
グ／デジタル変換器の出力を入力とする引き込み確認波
検出器と、前記引き込み確認波検出器の出力により掃引
波の発生が制御されるデジタル掃引波発生器と、引き込
み確認波発生器と、前記引き込み確認波発生器の出力と
前記デジタル掃引波発生器の出力を加算するデジタル加
算器と、前記デジタル加算器の出力をアナログ信号に変
換するデジタル／アナログ変換器と、前記デジタル／ア
ナログ変換器の出力を入力とする低域ろ波器と、前記低
域ろ波器の出力と位相誤差検出器から出力される位相誤
差信号を加算するアナログ加算器と、前記アナログ加算
器の出力を入力として前記電圧制御発振器の制御電圧信
号を出力するループフィルタと、を有することを特徴と
する周波数掃引回路を提供する。

【００１０】また、本発明は、デジタル信号伝送用多値
変復調器に用いられる周波数掃引回路において、再生搬
送波を発生する電圧制御発振器と、前記電圧制御発振器
の制御電圧信号を入力とするアナログ／デジタル変換器
と、前記アナログ／デジタル変換器の出力を入力とし引
き込み確認制御器により制御される引き込み確認波検出
器と、前記引き込み確認波検出器の出力を入力として引
き込み確認シーケンスを制御する引き込み確認制御器
と、前記引き込み確認制御器により制御され掃引波を出
力するデジタル掃引波発生器と、前記引き込み確認制御
器により制御され引き込み確認波を発生する引き込み確
認波発生器と、前記引き込み確認波発生器の出力と前記
デジタル掃引波発生器の出力を加算するデジタル加算器
と、前記デジタル加算器の出力をアナログ信号に変換す
るデジタル／アナログ変換器と、前記デジタル／アナロ
グ変換器の出力を入力とする低域ろ波器と、前記低域ろ
波器の出力と位相誤差検出器から出力される位相誤差信
号を加算するアナログ加算器と、前記アナログ加算器の
出力を入力として前記電圧制御発振器の制御電圧信号を
出力するループフィルタと、を有することを特徴とする
周波数掃引回路を提供する。

【００１１】そして、本発明は、好ましくは、一の入力
端に入力信号を入力する掛算器と、正規の信号点の位相
と再生信号の位相との誤差を検出する位相誤差検出器
と、を少なくとも備えると共に、前記位相誤差検出器か
ら出力される位相誤差に対応した制御信号をループフィ
ルタ、電圧制御型発振器とを介して前記掛算器の他の入
力端に帰還してなる位相同期ループを備えたデジタル信
号伝送用多値変復調器の周波数掃引回路において、引き
込み確認波を前記位相同期ループ内に供給する引き込み
確認波発生手段と、前記電圧制御型発振器に供給される
制御信号をデジタル信号に変換し、該デジタル信号に基
づき前記制御信号中に前記引き込み確認波を検出し前記
位相同期ループが同期状態にあるか否かを判定する回路
手段と、前記回路手段の判定結果に基づき前記位相同期
ループが非同期状態の場合に掃引波を発生し該掃引波を
前記引き込み確認波と共に前記位相誤差検出器の出力に
挿入して前記位相同期ループ内に供給する手段と、を備
えたことを特徴とする。この場合、前記位相同期ループ
が同期状態にあることを前記回路手段の前記判定結果が
示す際に前記掃引波の発生を停止するように制御するこ
とを特徴とする。

【００１２】さらに、本発明は、好ましくは、一の入力
端に入力信号を入力する掛算器と、正規の信号点の位相
と再生信号の位相との誤差を検出する位相誤差検出器
と、を少なくとも備えると共に、前記位相誤差検出器か
ら出力される位相誤差に対応した制御信号をループフィ
ルタ、電圧制御型発振器とを介して前記掛算器の他の入
力端に帰還してなる位相同期ループを備えたデジタル信
号伝送用多値変復調器の周波数掃引回路において、引き
込み確認波を前記位相同期ループ内に供給する引き込み
確認波発生手段と、前記電圧制御型発振器に供給される
制御信号をデジタル信号に変換し、該デジタル信号に基
づき前記制御信号中に前記引き込み確認波を検出する引
き込み確認波検出手段と、引き込み確認波検出手段の出
力に基づき引き込み確認シーケンスを制御する制御手段
と、を備え、前記制御手段が、前記位相同期ループが同
期状態の場合において引き込み確認波が検出された際
に、前記引き込み確認波発生手段の出力レベルを前記同
期状態が外れない程度の大きさまで上げると共に、前記
引き込み確認波検出手段の感度を下げ、さらに前記引き
込み確認波が検出された場合にのみ掃引波を発生させ、
非同期状態では前記引き込み確認波のレベルを大とし前
記引き込み確認波検出手段の感度を小の状態として前記
引き込み確認波の検出を行い、前記引き込み確認波が検
出されない場合には前記掃引波の発振を停止するように
制御することを特徴とする。本発明の好ましい態様は、
請求項６〜８に記載されたとおりである。

【００１３】

【作用】本発明によれば、電圧制御発振器の制御電圧を
アナログ／デジタル変換し、制御電圧中に引き込み確認
波が存在するか否かを引き込み確認波検出器が検出する
ことにより、同期ループが同期状態にあるか否かを判定
し、該判定結果に基づきデジタル掃引波発生器を制御す
る。すなわち、非同期状態ならば掃引波を発生させ、同
期状態ならば現在のレベルを保持することにより、非同
期状態時にのみ発振周波数が掃引される。本発明によれ
ば、周波数掃引回路における発振条件が安定化し且つ例
えば発振周波数、振幅等の設計自由度を増大させる。

【００１４】また、本発明によれば、電圧制御発振器の
制御電圧をアナログ／デジタル変換し、制御電圧中に引
き込み確認波が存在するか否かを引き込み確認波検出器
が検出する。同期状態から引き込み確認波が検出された
場合には、引き込み確認制御器が引き込み確認波発生器
を制御して引き込み確認波のレベルを上げ、引き込み確
認波検出器の感度を下げる。さらに、引き込み確認波が
検出された場合には非同期と判断して掃引波を発生させ
る。このように制御することにより、本発明によれば、
入力信号の位相ジッタが大きい場合でも同期状態の確認
を正確に行うことができる。

【００１５】

【実施例】本発明の実施例について添付の図面を参照し
て以下に説明する。

【００１６】

【実施例１】図１は本発明の第１の実施例の構成を示す
ブロック図である。図１において、前記従来例の説明の
ために用いた図５と同一の要素には同一の参照番号が付
されている。即ち１は掛算器、２は低域ろ波器、３はア
ナログ／デジタル変換器、４は位相誤差検出器、５はル
ープフィルタ、６は電圧制御発振器である。

【００１７】図１を参照して、本実施例では、周波数掃
引回路として、前記従来例のアナログ掃引回路（図６参
照）の代りに、アナログ／デジタル変換器８、引き込み
確認波検出器（ＤＥＴ）９、デジタル掃引波発生器（Ｓ
ＷＰ）１０、引き込み確認波発生器（ＳＧ）１１、デジ
タル加算器１２、デジタル／アナログ変換器１３、低域
ろ波器１４、アナログ加算器１５を備えている。

【００１８】デジタル掃引波発生器１０の出力は引き込
み確認波発生器１１の出力とデジタル加算器１２により
足し合わされたのち、デジタル／アナログ変換器１３に
よりアナログ信号に変換される。

【００１９】デジタル／アナログ変換器１３の出力は低
域ろ波器１４により高周波成分を除去したのち、アナロ
グ加算器によって位相誤差検出器４の出力と足し合わさ
れる。この出力はループフィルタ５を通って電圧制御発
振器６の制御電圧となるとともに、アナログ／デジタル
変換器８によりサンプリングされてデジタル信号に変換
され、引き込み確認波検出器９に入力される。

【００２０】引き込み確認波検出器９は、入力信号中の
引き込み確認波を検出し、その検出結果に基づき制御信
号をデジタル掃引波発生器１０に出力する。

【００２１】図１に示す本実施例によれば、引き込み確
認波発生器１１より出力されるデジタル信号の引き込み
確認波はデジタル加算器１２、デジタル／アナログ変換
器１３、低域ろ波器１４を通ってアナログ信号の引き込
み確認波となり、アナログ加算器１５によって位相誤差
検出器４の出力である位相誤差信号に挿入される。

【００２２】この後ループフィルタ５を通って帯域制限
され、アナログ／デジタル変換器８によりデジタル信号
に変換されて引き込み確認波検出器９に入力される。

【００２３】引き込み確認波の周波数はループフィルタ
５の帯域より低く、位相誤差検出器４のサンプリング速
度に対して十分低いものとする。また、振幅も位相誤差
検出器４の出力信号に対して十分小さいものとする。こ
の条件の下で引き込み確認波の信号波形は任意である
が、説明のためここでは正弦波であるものとする。

【００２４】図３に、本実施例における引き込み確認波
発生器１１の構成の一例を示す。

【００２５】図３を参照して、引き込み確認波発生器１
１においては、自走発振器１７の１／２の周波数の矩形
信号が分周器１８から出力され、この後デジタル加算器
１２を通ってデジタル／アナログ変換器１３の下位ビッ
ト側に入力され（デジタル掃引波発生器１０の出力信号
が上位ビット側に入力される）、低域ろ波器１４により
高調波成分が除去されて正弦波となる。

【００２６】この場合、もし搬送波再生ループが非同期
状態であるならば、挿入された引き込み確認波は引き込
み確認波検出器９の入力信号（電圧制御発振器６の制御
電圧信号）に含まれており、適当な方法によりこれを抽
出することが可能である。

【００２７】これに対して、搬送波再生ループが同期状
態にある場合には、電圧制御発振器６の出力周波数は信
号入力端子ＩＮより入力される変調波の搬送波周波数に
ロックされており、電圧制御発振器６の制御電圧は搬送
波周波数で決まる電圧に固定されることから位相同期ル
ープの負帰還作用により、位相誤差検出器４より引き込
み確認波とは逆相の信号成分が発生するため、引き込み
確認波の信号成分は打ち消されて抽出不可となる。

【００２８】図４に、本実施例における引き込み確認波
検出器９の構成の一例を示す。

【００２９】図４を参照して、ＩＮより入力された電圧
制御発振器６への制御電圧信号はアナログ／デジタル変
換器８（図１のアナログ／デジタル変換器８に相当す
る）によりサンプリングされる。

【００３０】アナログ／デジタル変換器８のサンプリン
グクロックとしては、図３の自走発振器１７のクロック
出力ＣＬＫを遅延回路２６により適当に遅延させ、サン
プリング点が常に入力信号（引き込み確認波検出器９の
入力信号）中に含まれる引き込み確認波の山と谷とを交
互にサンプリングするよう設定する。

【００３１】アナログ／デジタル変換器８の出力は、デ
ジタル比較器１９の一の入力端に入力され、デジタル比
較器１９ではフリップフロップ（Ｄ型フリップフロッ
プ）２０によって１クロック遅延されたサンプリング信
号と現在のサンプリング信号とが比較され、比較結果に
基づき正／負の信号（２つの入力の大小関係を示す論理
値）が出力される。

【００３２】デジタル比較器１９の比較結果を示す信号
は、フリップフロップ２１により遅延された１クロック
前の比較結果を示す信号とＥＸ−ＯＲ回路２２に入力さ
れ排他的論理和が出力される。すなわち、ＥＸ−ＯＲ回
路２２からは、デジタル比較器１９の比較結果信号がク
ロック毎に交互に切り替わっていれば（ＥＸ−ＯＲ回路
２２の２つの入力信号の論理値が互いに異なるため）正
の信号（Highレベル）、そうでなければ負の信号（Low
レベル）が出力される。

【００３３】そして、ＥＸ−ＯＲ回路２２の出力信号を
アップダウンカウンタ２３のアップ／ダウン切り替え制
御信号として入力し、アップダウンカウンタ２３は、カ
ウンタ２５により設定される所定の期間分だけクロック
ＣＬＫをカウントし、カウント数が予め定めた所定の値
を越えた場合、入力信号中に引き込み確認波が存在する
ものと判定する。すなわち、カウンタ２５は、予め定め
た所定期間分クロック信号ＣＬＫをカウントした時点
で、フリップフロップ２４がアップダウンカウンタ２３
のカウント数をラッチするようにフリップフロップ２４
に対しラッチタイミング信号を供給し、その後アップダ
ウンカウンタ２３はリセットされる。なお、アップダウ
ンカウンタ２３は、ＥＸ−ＯＲ回路２２の出力信号が例
えばHighレベルの時はクロックＣＬＫに基づきカウント
アップ動作を行い、ＥＸ−ＯＲ回路２２の出力信号がLo
wレベルの時はクロックＣＬＫに基づきダウンカウント
する。

【００３４】つぎに、電圧制御発振器６の制御信号中に
引き込み確認波が存在する場合、すなわち搬送波再生ル
ープが非同期状態であるならば、引き込み確認波検出器
９よりデジタル掃引波発生器１０に掃引制御信号（掃引
イネーブル信号）が出力される。

【００３５】これによりデジタル掃引波発生器１０は掃
引波を発生させる。掃引波は位相誤差検出器４の出力に
比べて十分大きな振幅であり、かつ引き込み確認波より
もさらに低い周波数であるものとする。

【００３６】この掃引信号は、デジタル加算器１２、デ
ジタル／アナログ変換器１３、低域ろ波器１４、アナロ
グ加算器１５、ループフィルタ５を通って電圧制御発振
器６に加えられ、再生搬送波の発振周波数を掃引させ、
搬送波再生ループの引き込み範囲を拡大させる。

【００３７】これに対し、電圧制御発振器６の制御信号
中に引き込み確認波が存在しない場合、すなわち搬送波
再生ループが同期状態であるならば、引き込み確認波検
出器９からデジタル掃引波発生器１０に掃引停止信号が
出力される。掃引停止信号によりデジタル掃引波発生器
１０は掃引を停止し、出力レベルを固定する。

【００３８】

【実施例２】図２は本発明に係る周波数掃引回路の第２
の実施例の構成を示すブロック図である。

【００３９】図２を参照して、本実施例では、図１に示
した前記第１の実施例の構成要素に加え、引き込み確認
制御器１６を備えている。すなわち、本実施例において
は、前記第１の実施例のように、引き込み確認波検出器
９の出力によりデジタル掃引波発生器１０を制御するの
ではなく、引き込み確認波検出器９の出力は引き込み確
認制御器１６に入力され、引き込み確認制御器１６が引
き込み確認波検出器９、デジタル掃引波発生器１０、引
き込み確認波発生器１１を制御する構成とされている。

【００４０】図２に示す本実施例の構成によれば、同期
状態から引き込み確認波が検出された場合、引き込み確
認制御器１６は、図５に示す制御に従い非同期を確認す
る。

【００４１】すなわち、図５を参照して、同期状態で
は、上記したように搬送波再生ループに引込み確認波と
逆相の信号成分が生じるため、引き込み確認波は、搬送
波再生ループに影響を与えぬよう、すなわち搬送波再生
ループの雑音耐性等が低下しないように小レベル状態で
あり、引き込み確認波検出器９の感度は大の状態である
が、確認波が検出される（ステップ502）と、まず引き
込み確認波発生器１１のレベルをループが外れない程度
の大きさまで上げ、さらに引き込み確認波検出器９の感
度を下げる（ステップ503）。

【００４２】さらに、引き込み確認波検出器９にて引き
込み確認波が検出された場合にのみ（ステップ504）、
データを掃引波発生器１０から掃引波を発生させる（ス
テップ505）。

【００４３】非同期状態では引き込み確認波のレベルは
大、引き込み確認波検出器１１の感度は小の状態で引き
込み確認波の検出を行い（ステップ506）、引き込み確
認波が検出されない場合掃引波の発振を停止する（ステ
ップ507）。

【００４４】同期状態になると再び引き込み確認波のレ
ベルを下げ、引き込み確認波検出器９の感度を上げる
（ステップ501）。

【００４５】図２に示す本実施例において、引き込み確
認波のレベルを上げるためにはデジタル／アナログ変換
器１３への入力ビットの位置を変更すればよい（ビット
位置を上位側ビットにシフトする）。また、図４に示す
引き込み確認波検出器９において、その検出感度を下げ
るには、アナログ／デジタル変換器８の下位ビットを固
定すればよい。すなわち、アナログ／デジタル変換器８
のＬＳＢ（最下位ビット）側から所定のビット数分を論
理“１”又は“０”に固定する（アナログ／デジタル変
換器８の分解能を低減することに相当）。以上のように
本実施例における引き込み確認波のレベルと検出器の感
度を容易に可変調整することができる。

【００４６】これにより入力信号の位相ジッタ等による
誤検出が発生した場合に誤って同期を外してしまうこと
を防止することが可能とされ、入力信号の位相ジッタが
大きい場合に有効である。

【００４７】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。

【００４８】

【発明の効果】以上説明したように、本発明によれば回
路の主要部がデジタル回路で構成されるため、ＩＣ化を
容易とし、発振条件を安定化し且つ設定の自由度を増大
させるという効果を有する。

【００４９】また、本発明（請求項２）によれば、上記
効果に加え入力信号の位相変動が大きい場合でも正確に
非同期を検出することができる。さらに、請求項３以降
に記載された本発明によっても上記効果と同様に奏する
ことができることは勿論である。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】本発明の第２の実施例の構成を示すブロック図
である。

【図３】本発明における引き込み確認波発生器の一実施
例を示す図である。

【図４】本発明における引き込み確認波発生器の他の実
施例を示す図である。

【図５】本発明の実施例に係る引き込み確認制御器の動
作を示すフローチャートである。

【図６】従来の復調器の構成を説明するためのブロック
図である。

【符号の説明】

１ 掛算器 ２、１４ 低域ろ波器 ３、８ アナログ／デジタル変換器 ４ 位相誤差検出器 ５ ループフィルタ ６ 電圧制御発振器 ７ アナログ掃引器 ９ 引き込み確認波検出器 １０ デジタル掃引波発生器 １１ 引き込み確認波発生器 １２ デジタル加算器 １３ デジタル／アナログ変換器 １５ アナログ加算器 １６ 引き込み確認制御器 １７ 自走発振器 １８ 分周器 １９ デジタル比較器 ２０、２１、２４ フリップフロップ ２２ ＥＸ−ＯＲ回路 ２３ アップダウンカウンタ ２５ カウンタ ２６ 遅延回路

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】デジタル信号伝送用多値変復調器に用いら
   れる周波数掃引回路において、 再生搬送波を発生する電圧制御発振器と、 前記電圧制御発振器の制御電圧信号を入力とするアナロ
   グ／デジタル変換器と、 前記アナログ／デジタル変換器の出力を入力とする引き
   込み確認波検出器と、 前記引き込み確認波検出器の出力により掃引波の発生が
   制御されるデジタル掃引波発生器と、 引き込み確認波発生器と、 前記引き込み確認波発生器の出力と前記デジタル掃引波
   発生器の出力を加算するデジタル加算器と、 前記デジタル加算器の出力をアナログ信号に変換するデ
   ジタル／アナログ変換器と、 前記デジタル／アナログ変換器の出力を入力とする低域
   ろ波器と、 前記低域ろ波器の出力と位相誤差検出器から出力される
   位相誤差信号を加算するアナログ加算器と、 前記アナログ加算器の出力を入力として前記電圧制御発
   振器の制御電圧信号を出力するループフィルタと、 を有することを特徴とする周波数掃引回路。
2. 【請求項２】デジタル信号伝送用多値変復調器に用いら
   れる周波数掃引回路において、 再生搬送波を発生する電圧制御発振器と、 前記電圧制御発振器の制御電圧信号を入力とするアナロ
   グ／デジタル変換器と、 前記アナログ／デジタル変換器の出力を入力とし引き込
   み確認制御器により制御される引き込み確認波検出器
   と、 前記引き込み確認波検出器の出力を入力として引き込み
   確認シーケンスを制御する引き込み確認制御器と、 前記引き込み確認制御器により制御され掃引波を出力す
   るデジタル掃引波発生器と、 前記引き込み確認制御器により制御され引き込み確認波
   を発生する引き込み確認波発生器と、 前記引き込み確認波発生器の出力と前記デジタル掃引波
   発生器の出力を加算するデジタル加算器と、 前記デジタル加算器の出力をアナログ信号に変換するデ
   ジタル／アナログ変換器と、 前記デジタル／アナログ変換器の出力を入力とする低域
   ろ波器と、 前記低域ろ波器の出力と位相誤差検出器から出力される
   位相誤差信号を加算するアナログ加算器と、 前記アナログ加算器の出力を入力として前記電圧制御発
   振器の制御電圧信号を出力するループフィルタと、 を有することを特徴とする周波数掃引回路。
3. 【請求項３】一の入力端に入力信号を入力する掛算器
   と、正規の信号点の位相と再生信号の位相との誤差を検
   出する位相誤差検出器と、を少なくとも備えると共に、
   前記位相誤差検出器から出力される位相誤差に対応した
   制御信号をループフィルタ、電圧制御型発振器とを介し
   て前記掛算器の他の入力端に帰還してなる位相同期ルー
   プを備えたデジタル信号伝送用多値変復調器の周波数掃
   引回路において、 引き込み確認波を前記位相同期ループ内に供給する引き
   込み確認波発生手段と、 前記電圧制御型発振器に供給される制御信号をデジタル
   信号に変換し、該デジタル信号に基づき前記制御信号中
   に前記引き込み確認波を検出し前記位相同期ループが同
   期状態にあるか否かを判定する回路手段と、 前記回路手段の判定結果に基づき前記位相同期ループが
   非同期状態の場合に掃引波を発生し該掃引波を前記引き
   込み確認波と共に前記位相誤差検出器の出力に挿入して
   前記位相同期ループ内に供給する手段と、 を備えたことを特徴とする周波数掃引回路。
4. 【請求項４】前記位相同期ループが同期状態にあること
   を前記回路手段の前記判定結果が示す際に前記掃引波の
   発生を停止するように制御することを特徴とする請求項
   ３記載の周波数掃引回路。
5. 【請求項５】一の入力端に入力信号を入力する掛算器
   と、正規の信号点の位相と再生信号の位相との誤差を検
   出する位相誤差検出器と、を少なくとも備えると共に、
   前記位相誤差検出器から出力される位相誤差に対応した
   制御信号をループフィルタ、電圧制御型発振器とを介し
   て前記掛算器の他の入力端に帰還してなる位相同期ルー
   プを備えたデジタル信号伝送用多値変復調器の周波数掃
   引回路において、 引き込み確認波を前記位相同期ループ内に供給する引き
   込み確認波発生手段と、 前記電圧制御型発振器に供給される制御信号をデジタル
   信号に変換し、該デジタル信号に基づき前記制御信号中
   に前記引き込み確認波を検出する引き込み確認波検出手
   段と、 前記引き込み確認波検出手段の出力に基づき引き込み確
   認シーケンスを制御する制御手段と、 を備え、 前記制御手段が、前記位相同期ループが同期状態の場合
   において前記引き込み確認波検出手段により引き込み確
   認波が検出された際に、前記引き込み確認波のレベルを
   前記同期状態が外れない程度の大きさまで上げると共
   に、前記引き込み確認波検出手段の感度を下げ、さらに
   前記引き込み確認波が検出された場合にのみ掃引波を発
   生させ、 非同期状態では前記引き込み確認波のレベルを大とし前
   記引き込み確認波検出手段の感度を小の状態として前記
   引き込み確認波の検出を行い、前記引き込み確認波が検
   出されない場合には前記掃引波の発振を停止するように
   制御することを特徴とする周波数掃引回路。
6. 【請求項６】前記位相同期ループが非同期状態から前記
   同期状態になると再び前記引き込み確認波のレベルを下
   げ、前記引き込み確認波検出手段の感度を上げるように
   制御することを特徴とする請求項５記載の周波数掃引回
   路。
7. 【請求項７】前記引き込み確認波が、前記ループフィル
   タの帯域よりも低く且つ前記位相誤差検出器のサンプリ
   ング周波数よりも低い周波数を有し、前記位相誤差検出
   器から出力される前記制御信号の振幅よりも十分小の振
   幅を有することを特徴とする請求項１〜５のいずれか一
   に記載の周波数掃引回路。
8. 【請求項８】前記掃引波が、前記位相誤差検出器から出
   力される制御信号よりも大の振幅を有し、且つ前記引き
   込み確認波よりも低い周波数を有することを特徴とする
   請求項１〜５のいずれか一に記載の周波数掃引回路。