JPH09270490A - 接続部構造および接続方法並びに半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 容易に配線長を短縮でき、かつ、チップの多
層化にも容易に対応できる基板−チップまたはチップ−
チップ間の接続方法および基板−チップ間またはチップ
−チップ間の接続部構造を提供する。 【解決手段】 表面に接続パット１７が形成された第１
のチップ１１の最上層の第１のパッシベーション層１４
に接続パット１７の表面の少なくとも一部を露出する開
口部１８を形成する。第２のチップ１２に貫通孔１９を
形成する。第１のチップ１１上の第１のパッシベーショ
ン層１４上に第２のチップ１２を第１のチップ１１の接
続パット１７および第２のチップ１２の貫通孔１９が一
致するように位置合わせして載置した後、貫通孔１９内
に導電性材料２２を充填して第１のチップ１１の接続パ
ット１７および第２のチップ１２の接続パット２１を電
気的に接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、接続部構造、接続
方法並びに半導体装置およびその製造方法に関する。

【０００２】

【従来の技術およびその課題】従来、例えば、マルチチ
ップモジュール（ＭＣＭ）のような半導体装置における
ＬＳＩチップと基板との接続方法には、ワイヤ・ボンデ
ィング、ＴＡＢ、フリップ・チップがある。

【０００３】ＭＣＭにおけるＬＳＩチップと基板との間
の接続には、半導体装置の高速化を目的として、配線長
をできる限り短縮することが求められると共に、実装密
度が高いことが好ましい。ワイヤ・ボンディングやＴＡ
Ｂではチップの周囲にボンディングのための接続スペー
スが必要である。一方、高集積化を目的として複数のチ
ップを縦方向に積み上げて多層化することが考えられ
る。しかし、上述のワイヤ・ボンディング、ＴＡＢで
は、チップの上にボンディングのための接続スペースを
用意する必要があるため、積層されたチップ−チップ間
の接続は困難である。また、フリップ・チップではＬＳ
Ｉチップの能動素子面を下に向けて接続することが必要
であるため、ＬＳＩチップの上に他のＬＳＩチップを積
層して両者をフリップ・チップ接続することは実質的に
不可能である。

【０００４】本発明は、かかる点に鑑みてなされたもの
であり、容易に配線長を短縮でき、かつ、チップの多層
化にも容易に対応できる接続部構造および接続方法を提
供することを目的とする。本発明は、また、配線長が短
くかつ高速な半導体装置およびその製造方法を提供する
ことを目的とする。

【０００５】

【課題を解決するための手段】本発明は、第１に、第１
基板と、少なくとも一部が前記第１基板の外部に露出す
るように前記第１基板に設けられた第１接続部と、前記
第１基板の前記第１接続部の露出部分を含む表面の上側
に配置されかつ貫通孔を有する第２基板と、前記第２基
板に設けられた第２接続部と、少なくとも前記貫通孔内
に設けられ、前記第１接続部および前記第２接続部を電
気的に接続する導電性部材とを具備することを特徴とす
る接続部構造を提供する。

【０００６】本発明は、第２に、その表面に少なくとも
一部が露出するように第１接続部が設けられた第１基板
と、前記第１基板の上側に設けられかつ第１貫通孔を有
する第２基板と、前記第２基板の上側に設けられかつ第
２貫通孔を有する第３基板と、前記第３基板に設けられ
た第２接続部と、少なくとも前記第１貫通孔および前記
第２貫通孔の内部に設けれられ前記第１接続部および前
記第２接続部を電気的に接続する導電性材料とを具備す
ることを特徴とする接続部構造を提供する。

【０００７】本発明は、第３に、順次積層された第１基
板および第２基板で構成される積層構造において前記第
１基板に設けられた第１接続部と前記第２基板に設けら
れた第２接続部の間を電気的に接続する接続方法であっ
て、前記第２基板に貫通孔を形成する工程と、前記第１
基板の前記第１接続部の少なくとも一部が露出した表面
の上側に、前記貫通孔が前記第１接続部の露出部分の上
側に位置するように前記第２基板を配置する工程と、少
なくとも前記貫通孔の内部に導電性部材を設けて前記第
１接続部および前記第２接続部を電気的に接続する工程
とを具備することを特徴とする接続方法を提供する。

【０００８】本発明は、第４に、順次積層された第１基
板および第２基板で構成される積層構造において前記第
１基板に設けられた第１接続部と前記第２基板に設けら
れた第２接続部の間を電気的に接続する接続方法であっ
て、前記第２基板に貫通孔を形成する工程と、前記第１
基板の前記第１接続部の少なくとも一部が露出した表面
の上側に、前記貫通孔が前記第１接続部の露出部分の上
側に位置するように前記第２基板を配置する工程と、少
なくとも前記貫通孔の内部に導電性部材を設けて前記第
１接続部および前記第２接続部を電気的に接続する工程
とを具備することを特徴とする接続方法を提供する。

【０００９】本発明は、第５に、表面に第１接続部が形
成された第１基板上に絶縁層を形成する工程と、前記絶
縁層に前記第１接続部の表面の少なくとも一部を露出す
る開口部を形成する工程と、第２基板に貫通孔を形成す
る工程と、前記貫通孔の前記第２基板の主面側の開口部
の周囲に第２接続部を形成する工程と、前記第１接続部
および前記貫通孔が一致するように前記第２基板を位置
合わせして前記第１基板上に形成された前記絶縁層上に
載置した後、前記貫通孔内に導電性材料を充填して前記
第１接続部および前記第２接続部を電気的に接続する工
程とを具備することを特徴とする接続方法を提供する。

【００１０】本発明は、第６に、表面に第１接続部が形
成された第１基板上に第１の絶縁層を形成する工程と、
前記第１の絶縁層に前記第１接続部の表面の少なくとも
一部を露出する開口部を形成する工程と、第２基板上に
第２の絶縁層を形成する工程と、前記第２基板および前
記第２の絶縁層に第１の貫通孔を形成する工程と、前記
第１接続部および前記第１の貫通孔が一致するように前
記第２基板を位置合わせして前記第１の絶縁層上に載置
した後、前記第１の貫通孔内に導電性材料を充填する工
程と、第３基板に第２の貫通孔を形成する工程と、前記
第２の貫通孔の前記第３基板の主面側の開口部の周囲に
第２接続部を形成する工程と、前記第１の貫通孔および
前記第２の貫通孔が一致するように前記第３基板を位置
合わせして前記第２の絶縁層の上に載置した後、前記第
２の貫通孔内に導電性材料を充填して前記第１接続部お
よび前記第２接続部を電気的に接続する工程とを具備す
ることを特徴とする接続方法を提供する。

【００１１】本発明は、第８に、貫通孔を有するチップ
と、前記貫通孔の前記チップの主面側の開口部の周囲に
形成された第２接続部と、前記チップが搭載された基板
と、前記基板の表面に、前記貫通孔の前記チップの裏面
側の開口部に対応した位置に形成された第２接続部と、
前記貫通孔内に充填されて前記第１接続部および前記第
２接続部を電気的に接続する導電性材料と、前記第２接
続部に前記基板表面に形成された導電層を介して接続さ
れた外部端子とを具備することを特徴とする半導体装置
を提供する。

【００１２】本発明は、第９に、チップに貫通孔を形成
する工程と、前記貫通孔の前記チップの主面側の開口部
の周囲に第１接続部を形成する工程と、基板上に形成さ
れ外部端子に導電層を介して接続された第２接続部と前
記貫通孔とが互いに一致するように前記チップを前記基
板上に載置した後前記貫通孔内に導電性材料を充填して
前記第１接続部および前記第２接続部を電気的に接続す
る工程とを具備することを特徴とする半導体装置の製造
方法を提供する。

【００１３】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。まず、本発明の第１実施形態
として、半導体装置におけるチップ−チップ間の接続部
構造について説明する。図１は、本発明の第１実施形態
に係る半導体装置におけるチップ−チップ間の接続部構
造を有する多層チップを示す平面図であり、図２は、図
１に示す多層チップにおけるチップ−チップ間の接続構
造を示す断面図である。

【００１４】図中１１，１２，１３は、積層された第１
〜第３のチップである。ここで「チップ」とは、ウエハ
から切り出された小片であり、例えばシリコン基板上に
ＬＳＩが形成されたものである。この明細書では、「基
板」とは、チップの他に、ＬＳＩが形成されていないシ
リコン基板、セラミック基板等の基体を包含する。さら
に、チップが搭載される基盤も包含する。「基盤」に
は、例えば、基体、プリント基板および多層配線基板が
包含される。

【００１５】第１〜第３のチップ１１，１２，１３の最
上層には夫々第１〜第３のパッシベーション層１４，１
５，１６が形成されている。第１のチップ１１には、必
要な数の接続パット１７が形成されている。接続パット
１７は、例えば、アルミニウムからなり、１辺１００〜
１５０μｍの略正方形状である。第１のチップ１１の最
上層である第１のパッシベーション層１３には接続パッ
ト１７の表面を少なくとも一部を露出する開口部１８
（例えば１辺が８０〜１３０μｍ）がそれぞれ形成され
ている。

【００１６】第２のチップ１２の、第１のチップ１１に
形成された接続パット１７の上側には１辺が例えば５０
〜１００μｍの略正方形状の貫通孔１９が形成されてい
る。第２のパッシベーション層１５には、貫通孔１９に
対応する開口部２０が夫々形成されている。

【００１７】貫通孔１８のうち、第１のチップ１１と第
２のチップ１２の間の電気的接続を得るためのもの（図
１中Ａで示す）には、第２のチップ１２の主面側の開口
部の周囲に接続パット２１が形成されている。

【００１８】一方、第２のチップ１５に形成された貫通
孔１９のうち、第１のチップ１１と第３のチップ１３の
間の電気的接続を得るためのもの（図１中Ｂで示す）に
は、第２のチップ１２の主面側の開口部の周囲に接続パ
ットは形成されていない。

【００１９】第２のチップ１２に形成された貫通孔１９
および第１のパッシベーション層１４および第２のパッ
シベーション層１５に形成された開口部１８，２０には
導電性材料２２が充填されている。第１のチップ１１と
第２のチップ１２の間の電気的接続を得るための接続部
構造（図１中Ａで示す）では、この導電性部材２２によ
り、第１のチップ１２に形成された接続パット１７と、
第２のチップ１２に形成された接続パット２１とが電気
的に接続される。

【００２０】一方、第１のチップ１１と第３のチップ１
３の間の電気的接続を得るための接続部構造（図１中Ｂ
で示す）では、第２のチップ１２に形成された貫通孔１
８に対応して、第３のチップ１３にも貫通孔２３が同様
に形成されている。この貫通孔２３の第３のチップ１３
の主面側の開口部の周囲には接続パット２４が形成され
ている。さらに、第３のパッシベーション膜１６には貫
通孔２３に対応した開口部２５が形成されている。

【００２１】第３のチップ１３に形成された貫通孔２３
および第３のパッシベーション層１３に形成された開口
部２５には、導電性材料２６が充填されている。ここで
は、導電性部材２２，２６により、第１のチップ１２に
形成された接続パット１７と、第３のチップ１３に形成
された接続パット２４とが電気的に接続される。

【００２２】貫通孔１９，２３の内部に露出する第２の
チップ１２および第３のチップ１３のシリコン基板の表
面には絶縁層２７，２８が夫々形成されている。これら
の絶縁層２７，２８により、第２のチップ１２および第
３のチップ１３とシリコン基板の導電性材料２２，２６
との間が絶縁される。第２のチップ１２および第３のチ
ップ１３が、導電性層を具備しかつ貫通孔１９、２３内
に露出する場合には、この導電性層の表面に絶縁層を形
成することにより、この導電性層と導電性材料２２、２
６との間を絶縁することができる。

【００２３】次に、多層チップにおけるチップ−チップ
間の接続方法について説明する。

【００２４】まず、ダイシング前のウエハ状態の第１の
チップ１１の最上層に形成された第１のパッシベーショ
ン層１４を常法に従って選択的にエッチングし、開口部
１８を形成する。その後、ウエハをダイシングして第１
のチップ１１を切り出す。また、ダイシング前のウエハ
状態の第２のチップ１２の最上層に形成された第２のパ
ッシベーション層１５を常法に従って選択的にエッチン
グし、開口部２０を形成する。

【００２５】次に、図３（Ａ）に示すように、ウエハ状
態の第２のチップ１２のパッシベーション層１４上にレ
ジストを塗布し、露光および現像して、貫通孔１９を形
成するための開口部３１およびダイシングのための開口
部３２を有するレジストマスク３３を形成する。

【００２６】次いで、図３（Ｂ）に示すように、エッチ
ング処理を施して、レジストマスク３３の開口部３１内
のアルミニウムからなる接続パット２１を除去する。

【００２７】図３（Ｃ）に示すように、第２のチップ１
２をダイシングして切り出した後、第２のチップ１２を
ＫＯＨ液に浸漬して第２のチップ１２のシリコン基板３
４（厚さ約３５０μｍ）を溶かす。この結果、図３
（Ｄ）に示すように、第２のチップ１２に貫通孔１９が
形成される。この際、シリコン基板３４は上下からＫＯ
Ｈ液に溶解して薄くなる。この後、第２のチップ１２を
酸素雰囲気中で熱処理して貫通孔１９内に露出するシリ
コン基板３４の表面にシリコン酸化物からなる絶縁層２
７を形成する。第２のチップ１２が、導電性層として例
えばポリシリコン層を備えかつこのポリシリコン層が貫
通孔１９内に露出する場合、この酸化処理によりポリシ
リコン層の表面にシリコン酸化膜が形成される。

【００２８】次いで、第１のチップ１１の接続パット１
７および第２のチップの貫通孔１９が一致するように第
２チップ１２を位置合わせして第１のチップ１１上に載
置する。この後、図４に示すように、貫通孔１９および
第１，第２のパッシベーション層１４，１５の開口部１
８，２０内に、導電性材料として例えば銀ペーストのよ
うなペースト状導電性物質４１を流し込む。または、図
５に示すように、例えば、タングステン等の高融点金属
を含む導電性材料５１をＣＶＤにより堆積する。次に、
エッチバックまたは化学機械的研磨により、図６に示す
ように、第２のパッシベーション層１５の表面を平坦化
する。

【００２９】引き続き、同様の手順に従って、第３のチ
ップ１３に貫通孔２３を形成する。次いで、第３のチッ
プ１３を第２のチップ１２上に配置した後、導電性材料
２６を貫通孔２３に充填する。これにより、第１のチッ
プ１１に形成された接続パット１７と第３のチップに形
成された接続パット２４とを電気的に接続する。

【００３０】以上説明したように本実施形態の多層チッ
プにおけるチップ−チップ間の接続部構造は、フリップ
・チップでは達成不可能であるチップを縦方向に積み上
げて多層化することが可能になる。また、ワイヤ・ボン
ディングやＴＡＢのようにボンディングのための接続ス
ペースが不要であるため、チップの多層化が容易であ
る。

【００３１】また、本実施形態の多層チップにおけるチ
ップ−チップ間の接続部構造（図１，２中Ａで示す）
は、第２のチップ１２を貫通する貫通孔１９に充填され
た導電性材料２２を介して、第１のチップ１１の接続パ
ッド１７と第２のチップ１２の接続パット２１が電気的
に接続されている。このようにチップの接続パットどう
しは最短距離で接続されているため、配線長が短くて済
む。

【００３２】また、第１のチップ１１の接続パット１７
と第３のチップ１３の接続パット２４の間の接続部構造
（図１，２中Ｂで示す）では、第２のチップ１２の貫通
孔１９の開口部には接続パットが形成されていない。故
に、第２，第３チップ１２，１３の貫通孔１９，２３に
充填された導電性材料２２，２６により、第１のチップ
１１の接続パット１７は、第３のチップ１３の接続パッ
ト２４と電気的に接続されるが、第２のチップ１２の接
続パット２１とは接続されない。この場合にも積層され
たチップの接続パットどうしは最短距離で接続されてい
るため、配線長が短くて済む。

【００３３】上述の第１実施形態では、多層チップにお
けるチップ−チップ間の接続部構造について説明した
が、本発明の接続方法は、基体と基体上に形成された多
層配線を含む基盤および基盤上に搭載されたチップの間
の接続にも応用可能である。この場合、第１のチップ１
１に代えて基盤が用いられる。基盤−チップ間の接続部
構造を有する半導体装置は、基盤の上に一つのチップを
搭載したモノチップモジュールおよび基板の上に複数の
チップを平面的に配置したマルチチップモジュールの両
方を包含する。

【００３４】また、本発明の接続方法は、基盤上に複数
のチップを縦方向に積み上げた多層チップにおける基盤
と第１のチップの間の接続および第１のチップを間に介
在した基盤と第２のチップの間の接続にも応用可能であ
る。

【００３５】さらに上述の実施形態では、３つのチップ
を積層した多層チップについて説明したがこれに限定さ
れるものではなく、本発明は、それ以上のチップを積層
した多層チップも包含する。また、上述の第１実施形態
では、第１のチップ１１の接続パット１７と第３のチッ
プ１３の接続パット２４の間の接続部構造（図１，２中
Ｂで示す）について説明したが、間に２つ以上のチップ
が介在した下層のチップと上層のチップの接続を同様の
接続部構造で達成することも可能である。

【００３６】次に、本発明の第２実施形態に係る半導体
装置について図面を参照して説明する。図７は、本発明
の第２実施形態に係る半導体装置の要部を示す断面図で
あり、図８は、図７に示す半導体装置のチップと基板と
の相対的な関係を示す説明図である。

【００３７】図中７１はチップである。チップ７１の最
上層にはパッシベーション層７２が形成されている。

【００３８】チップ７１には、１辺が例えば５０〜１０
０μｍの略正方形状の貫通孔７３が複数個形成されてい
る。貫通孔７３は、例えば、チップ７１の主面に対して
略垂直に形成される貫通孔７３のチップ７１の主面側の
開口部の周囲には、接続パッド７４が形成されている。
パッシベーション層７２には、貫通孔７３に対応する開
口部７５（例えば１辺が８０〜１３０μｍ）が形成され
ている。

【００３９】上述のようなチップ７１は、基盤８０の上
に載置されている。基盤８０は、図８に示すように、表
面に接続パッド８１が、チップ７１の貫通孔７３に対応
した数で形成されている。これらの接続パッド８１に
は、夫々、外部端子としてピン８２が、導電層８３を介
して電気的に接続されている。ここで、基盤８０には、
例えば、ＴＡＢ（Tape Automated Bonding)法に用いら
れるキャリアフィルム（より具体的にはポリイミド製フ
ィルムの上にＣｕ配線が形成されたもの）を使用でき
る。

【００４０】チップ７１は、貫通孔７３とそれに対応す
る基盤８０の表面に形成された接続パッド７５が一致す
るようにして基盤８０の上に載置されている。この状態
で、貫通孔７３およびパッシベーション層７２に形成さ
れた開口部７５に導電性材料８５が充填されている。こ
の導電性部材８５により、チップ７１に形成された接続
パッド７４と、基盤８０に形成された接続パッド８１と
が電気的に接続される。

【００４１】貫通孔７３の内部に露出するチップ７１の
シリコン基板の表面には絶縁層８６が夫々形成されてい
る。これらの絶縁層８６により、チップ７１のシリコン
基板と導電性材料８５との間が絶縁されている。

【００４２】次に、上述の半導体装置７０の製造方法に
ついて説明する。図９（Ａ）に示すように、ウエハ状態
のチップ７１の表面上にレジストを塗布し、露光および
現像して、貫通孔７３を形成するための開口部９１およ
びダイシングのための開口部９２を有するレジストマス
ク９３を形成する。

【００４３】次いで、図９（Ｂ）に示すように、エッチ
ング処理を施して、レジストマスク９３の開口部９１内
のアルミニウムからなる接続パッド７４を除去する。

【００４４】図９（Ｃ）に示すように、チップ７１をダ
イシングして切り出した後、チップ７１をＫＯＨ液に浸
漬してチップ７１のシリコン基板９４（厚さ約３５０μ
ｍ）を溶かす。この結果、図９（Ｄ）に示すように、チ
ップ７１に貫通孔７３が形成される。この際、シリコン
基板９４は上下からＫＯＨ液に溶解して薄くなる。この
後、チップ７１を酸素雰囲気中で熱処理して貫通孔７３
内に露出するシリコン基板９４の表面にシリコン酸化物
からなる絶縁層８６を形成する。

【００４５】次いで、図１０に示すように、貫通孔７３
と基盤８０の上に設けられた接続パッド８１が一致する
ように位置合わせをして、チップ７１を基盤８０の上に
載置する。

【００４６】この後、図１１に示すようにして、貫通孔
７３内に、導電性材料として例えば銀ペーストのような
ペースト状導電性物質１０１を流し込む。

【００４７】以上説明したように第２実施形態の半導体
装置は、チップ７１の接続パッド７４と基盤８０の表面
に形成された接続パッド８１とを、チップ７１に形成さ
れた貫通孔７３に充填された導電性材料８５により電気
的に接続している。このため、図１２に示すように、チ
ップ７１と複数のピン８２が形成されている領域の間に
チップ７１と基盤８０の間の接続のための領域を設ける
必要がない。このため、図１３に示すワイヤ・ボンディ
ングによる半導体装置１１０のように、チップ１１１と
複数のピン１１３が形成されている領域の間に、チップ
１１１および基板１１２の間を接続するワイヤボンディ
ングのための領域１１４（リードフレーム１１５を含
む）を設ける必要がない。この結果、この第２実施形態
によれば、ワイヤボンディングに比べて、同じピン数で
も、リードフレーム１１５の分だけ半導体装置のパッケ
ージの面積を小さくすることが可能である。

【００４８】また、第２実施形態の半導体装置は、ワイ
ヤボンディング法によるものと比べてワイヤ線の引き回
しのための空間領域が不要であるため、半導体装置が薄
型化される。半導体装置が薄型化することにより放熱も
容易になる。

【００４９】また、チップ７１の接続パッド７４とチッ
プ７１の接続パッド８１の間の配線長はチップ７１の厚
さとほぼ等しいかまたは若干長い程度であり、ワイヤボ
ンディングに比べて配線長が比較的短い。この結果、接
続パッド７４，８１どうしは最短距離で接続されている
ため、配線長が短くて済むので、半導体装置を高速化で
きる。

【００５０】また、第２実施形態に係る半導体装置の製
造方法は、チップ７１に貫通孔７３を形成し、貫通孔７
３と基盤８０上に形成された接続パッド８１とが互いに
一致するようにチップ７１を基盤８０上に載置した後、
貫通孔７３内に導電性材料８５を充填してチップ７１の
接続パッド７４と基盤８０の接続パッド８１を電気的に
接続する。これにより、対応する貫通孔７３と基盤８０
上の接続パッド８１とを位置合わせすることにより、チ
ップ７１を基盤２０の上に容易かつ正確に搭載すること
が可能である。

【００５１】本実施形態の半導体装置の製造方法は、フ
リップチップ法に比べてボンディング方法の合わせ精度
が良好となる。以上説明した本発明の半導体装置は、Ｍ
ＰＵ、多ピン構成のメモリ等の多数ピン装置に応用が可
能である。

【００５２】

【発明の効果】以上説明したように、本発明に係る接続
部構造は、 容易に配線長を短縮でき、かつ、チップの
多層化にも容易に対応できる。また、本発明に係る接続
方法によれば、短い配線長で容易に基板間の電気的接続
を得ることができる。

【００５３】さらに、本発明に係る半導体装置は、配線
長を短縮できるのでより一層の高速化が達成できる。本
発明に係る半導体装置の製造方法では、微細で高速な半
導体装置を容易に製造することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置におけるチップ−チップ間
の接続部構造を有する多層チップを示す平面図。

【図２】図１に示す多層チップにおけるチップ−チップ
間の接続構造を示す断面図。

【図３】（Ａ）〜（Ｃ）はチップに貫通孔を形成する方
法の各工程を示す断面図。

【図４】本発明のチップ−チップ間の接続方法の一工程
を示す断面図。

【図５】本発明のチップ−チップ間の接続方法の一工程
を示す断面図。

【図６】本発明のチップ−チップ間の接続方法の一工程
を示す断面図。

【図７】本発明の第２実施形態に係る半導体装置の要部
を示す断面図。

【図８】図７に示す半導体装置のチップと基盤との相対
的な関係を示す説明図

【図９】（Ａ）〜（Ｅ）は第２実施形態に係る半導体装
置の製造方法の各工程を示す断面図。

【図１０】本発明の第２実施形態に係る半導体装置の製
造方法の一工程を示す断面図。

【図１１】本発明の第２実施形態に係る半導体装置の製
造方法の一工程を示す断面図。

【図１２】本発明の第２実施形態に係る半導体装置を示
す平面図。

【図１３】従来の半導体装置の一実施形態を示す平面
図。

【符号の説明】

１１，１２，１３…チップ、１４，１５，１６…バッシ
ベーション層、１７，２１，２４…接続パット、２２，
２６…導電性部材、２７，２８…絶縁層、７１…チッ
プ、７２…バッシベーション層、７３…貫通孔、７４，
８１…接続パッド、８０…基盤、８２…ピン、８３…導
電層、８５…導電性部材、８６…絶縁層。

Claims (26)

【特許請求の範囲】
1. 【請求項１】 第１基板と、 少なくとも一部が前記第１基板の外部に露出するように
   前記第１基板に設けられた第１接続部と、 前記第１基板の前記第１接続部の露出部分を含む表面の
   上側に配置されかつ貫通孔を有する第２基板と、 前記第２基板に設けられた第２接続部と、 少なくとも前記貫通孔内に設けられ、前記第１接続部お
   よび前記第２接続部を電気的に接続する導電性部材とを
   具備することを特徴とする接続部構造。
2. 【請求項２】 第１基板および第２基板がチップである
   請求項１記載の接続部構造。
3. 【請求項３】 第２基板がチップであり、第１基板が前
   記チップが搭載される基盤である請求項１記載の接続部
   構造。
4. 【請求項４】 基盤がフィルムキャリアである請求項３
   記載の接続部構造。
5. 【請求項５】 貫通孔が、第２基板が第１基板の上側の
   所定位置に配置された場合に前記第１基板の第１接続部
   の露出部分の上側に位置するように形成されている請求
   項１ないし４のいずれか一つに記載の接続部構造。
6. 【請求項６】 貫通孔内に露出する第２基板の表面に絶
   縁層が形成されている請求項１ないし５のいずれか一つ
   に記載の接続部構造。
7. 【請求項７】 第２接続部が第２基板の主面側の貫通孔
   の開口部の周囲に形成されている請求項１ないし６のい
   ずれか一つに記載の接続部構造。
8. 【請求項８】 導電性部材が、ペースト状導電性物質で
   ある請求項１ないし７のいずれか一つに記載の接続部構
   造。
9. 【請求項９】 第１基板および第２基板の間に絶縁層が
   設けられている請求項１ないし９のいずれか一つに記載
   の接続部構造。
10. 【請求項１０】 その表面に少なくとも一部が露出する
    ように第１接続部が設けられた第１基板と、 前記第１基板の上側に設けられかつ第１貫通孔を有する
    第２基板と、 前記第２基板の上側に設けられかつ第２貫通孔を有する
    第３基板と、 前記第３基板に設けられた第２接続部と、 少なくとも前記第１貫通孔および前記第２貫通孔の内部
    に設けれられ前記第１接続部および前記第２接続部を電
    気的に接続する導電性材料とを具備することを特徴とす
    る接続部構造。
11. 【請求項１１】 第１基板が第１チップであり、第２基
    板が第２チップであり、第３基板が第３チップである請
    求項１０記載の接続部構造。
12. 【請求項１２】 第２基板が第１チップであり、第３基
    板が第２チップであり、第１基板が前記第１基板が搭載
    された基盤である請求項１０記載の接続部構造。
13. 【請求項１３】 基盤がフィルムキャリアである請求項
    １２記載の接続部構造。
14. 【請求項１４】 第１貫通孔および第２貫通孔が、第２
    基板および第３基板が第１基板の上側の所定位置に配置
    された場合に前記第１基板の第１接続部の露出部分の上
    側に位置するように形成されている請求項１０ないし１
    ３のいずれか一つに記載の接続部構造。
15. 【請求項１５】 貫通孔内に露出する第１基板および第
    ２基板の表面に絶縁層が形成されている請求項１０ない
    し１４のいずれか一つに記載の接続部構造。
16. 【請求項１６】 第２接続部が第２基板の主面側の第２
    貫通孔の開口部の周囲に形成されている請求項１０ない
    し１５のいずれか一つに記載の接続部構造。
17. 【請求項１７】 導電性部材が、ペースト状導電性物質
    である請求項１０ないし１６のいずれか一つに記載の接
    続部構造。
18. 【請求項１８】 第１基板および第２基板並びに前記第
    ２基板および第３基板の間にそれぞれ絶縁層が設けられ
    ている請求項１０ないし１７のいずれか一つに記載の接
    続部構造。
19. 【請求項１９】 順次積層された第１基板および第２基
    板で構成される積層構造において前記第１基板に設けら
    れた第１接続部と前記第２基板に設けられた第２接続部
    の間を電気的に接続する接続方法であって、 前記第２基板に貫通孔を形成する工程と、 前記第１基板の前記第１接続部の少なくとも一部が露出
    した表面の上側に、前記貫通孔が前記第１接続部の露出
    部分の上側に位置するように前記第２基板を配置する工
    程と、 少なくとも前記貫通孔の内部に導電性部材を設けて前記
    第１接続部および前記第２接続部を電気的に接続する工
    程とを具備することを特徴とする接続方法。
20. 【請求項２０】 貫通孔の内部に露出する第２基板の表
    面に絶縁層を形成する工程をさらに具備する請求項１９
    記載の接続方法。
21. 【請求項２１】 順次積層された第１基板および第２基
    板で構成される積層構造において前記第１基板に設けら
    れた第１接続部と前記第２基板に設けられた第２接続部
    の間を電気的に接続する接続方法であって、 前記第２基板に貫通孔を形成する工程と、 前記第１基板の前記第１接続部の少なくとも一部が露出
    した表面の上側に、前記貫通孔が前記第１接続部の露出
    部分の上側に位置するように前記第２基板を配置する工
    程と、 少なくとも前記貫通孔の内部に導電性部材を設けて前記
    第１接続部および前記第２接続部を電気的に接続する工
    程とを具備することを特徴とする接続方法。
22. 【請求項２２】 貫通孔の内部に露出する第２基板およ
    び第３基板の表面に絶縁層をそれぞれ形成する工程をさ
    らに具備する請求項２１記載の接続方法。
23. 【請求項２３】 表面に第１接続部が形成された第１基
    板上に絶縁層を形成する工程と、 前記絶縁層に前記第１接続部の表面の少なくとも一部を
    露出する開口部を形成する工程と、 第２基板に貫通孔を形成する工程と、 前記貫通孔の前記第２基板の主面側の開口部の周囲に第
    ２接続部を形成する工程と、 前記第１接続部および前記貫通孔が一致するように前記
    第２基板を位置合わせして前記第１基板上に形成された
    前記絶縁層上に載置した後、前記貫通孔内に導電性材料
    を充填して前記第１接続部および前記第２接続部を電気
    的に接続する工程とを具備することを特徴とする接続方
    法。
24. 【請求項２４】 表面に第１接続部が形成された第１基
    板上に第１の絶縁層を形成する工程と、 前記第１の絶縁層に前記第１接続部の表面の少なくとも
    一部を露出する開口部を形成する工程と、 第２基板上に第２の絶縁層を形成する工程と、 前記第２基板および前記第２の絶縁層に第１の貫通孔を
    形成する工程と、 前記第１接続部および前記第１の貫通孔が一致するよう
    に前記第２基板を位置合わせして前記第１の絶縁層上に
    載置した後、前記第１の貫通孔内に導電性材料を充填す
    る工程と、 第３基板に第２の貫通孔を形成する工程と、 前記第２の貫通孔の前記第３基板の主面側の開口部の周
    囲に第２接続部を形成する工程と、 前記第１の貫通孔および前記第２の貫通孔が一致するよ
    うに前記第３基板を位置合わせして前記第２の絶縁層の
    上に載置した後、前記第２の貫通孔内に導電性材料を充
    填して前記第１接続部および前記第２接続部を電気的に
    接続する工程とを具備することを特徴とする接続方法。
25. 【請求項２５】 貫通孔を有するチップと、 前記貫通孔の前記チップの主面側の開口部の周囲に形成
    された第２接続部と、 前記チップが搭載された基板と、 前記基板の表面に、前記貫通孔の前記チップの裏面側の
    開口部に対応した位置に形成された第２接続部と、 前記貫通孔内に充填されて前記第１接続部および前記第
    ２接続部を電気的に接続する導電性材料と、 前記第２接続部に前記基板表面に形成された導電層を介
    して接続された外部端子とを具備することを特徴とする
    半導体装置。
26. 【請求項２６】チップに貫通孔を形成する工程と、 前記貫通孔の前記チップの主面側の開口部の周囲に第１
    接続部を形成する工程と、 基板上に形成され外部端子に導電層を介して接続された
    第２接続部と前記貫通孔とが互いに一致するように前記
    チップを前記基板上に載置した後前記貫通孔内に導電性
    材料を充填して前記第１接続部および前記第２接続部を
    電気的に接続する工程とを具備することを特徴とする半
    導体装置の製造方法。