JPH09270445A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same

Info

Publication number
JPH09270445A
JPH09270445A JP8280784A JP28078496A JPH09270445A JP H09270445 A JPH09270445 A JP H09270445A JP 8280784 A JP8280784 A JP 8280784A JP 28078496 A JP28078496 A JP 28078496A JP H09270445 A JPH09270445 A JP H09270445A
Authority
JP
Japan
Prior art keywords
conductor film
film
wiring conductor
semiconductor chip
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8280784A
Other languages
Japanese (ja)
Other versions
JP3319693B2 (en
Inventor
Hiroyuki Sakai
啓之 酒井
Takayuki Yoshida
隆幸 吉田
Toshimichi Ota
順道 太田
Kaoru Inoue
薫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP28078496A priority Critical patent/JP3319693B2/en
Publication of JPH09270445A publication Critical patent/JPH09270445A/en
Application granted granted Critical
Publication of JP3319693B2 publication Critical patent/JP3319693B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

PROBLEM TO BE SOLVED: To make the characteristic impedance of micro strip line uniform as designed by preventing change of a dielectric film after mounting when an MFIC (millimeter wave flip chip IC) is manufactured by mounting a semiconductor chip on a board equipped with micro strip lines with an MBB (micro bump bonding) method. SOLUTION: A dielectric film 102 comprised of a ground conductive film 101 and a benzocyclobutane (BCB) film and wiring conductive films 103a-103c are formed on a substrate 100 made of glass or the like. A semiconductor chip 108 equipped with a transistor for high frequency is flip chip connected. Dummy bumps are formed and the strength of a bump 106, the substrate or electrodes on chip side is reduced to prevent the dielectric film made of the BCB film from deforming because of the load applied to the bump 106. After MBB mounting. the film thickness of the conductive film can be kept almost uniform and the disturbance of impedance can be reduced.

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明はフリップチップ実装
を用いた半導体装置及びその製造方法に関するものであ
り、特に準ミリ波〜ミリ波帯で使用する高周波半導体装
置及びその集積回路に関するものである。 【０００２】 【従来の技術】近年、情報通信分野における技術の進展
は著しく、通信機器が扱う周波数帯もマイクロ波帯から
ミリ波帯へとより高い周波数への展開が図られている。
それに伴ってこれらの通信機器に用いられるトランジス
タの高速化も著しく、最近ではヘテロ接合化合物半導体
トランジスタなどで１００ＧＨｚを越えるカットオフ周
波数をもつデバイスが実現されている。ところが、この
ようなマイクロ波〜ミリ波の高周波を扱う通信機器にお
いては、トランジスタ特性もさることながら、回路を構
成する半導体チップの実装方法が問題になる。例えば実
装工程を経た後に寄生容量や寄生インダクタンスが新た
に生じることが多く、これらの寄生容量等が通信機器に
与える影響は、その通信機器が扱う周波数に比例して大
きくなるため、高周波になればなるほどこれら寄生リア
クタンス成分を小さく抑える必要がある。また、マイク
ロ波〜ミリ波の周波数帯を扱う通信機器においては、回
路を構成する部材間に存在する接続要素等の寸法が信号
の波長と近づくために、設計時には接続要素の物理的寸
法を十分考慮する必要が生じる。また、当然のことなが
ら、受動素子や線路などの回路部品には極めて正確な精
度が要求される。 【０００３】このような問題に対処しながら、低コスト
・高性能で、かつ応用範囲の広い準ミリ波〜ミリ波半導
体集積回路を実現するための従来技術として、文献「電
子情報通信学会1994年秋季大会講演論文集第39項」等に
示されるＭＦＩＣ(Millimeter-wave Flip-chip IC)と呼
ばれる技術が提案されている。この技術は、マイクロバ
ンプボンディング法（以下ＭＢＢ法と書く）とよばれる
フリップチップ実装技術を用いて寄生効果を押さえたＩ
Ｃ（モジュール）技術であり、半導体プロセスの精密性
・量産性を活かしながら設計自由度をも確保し、高性能
なミリ波帯ＩＣを低コストで実現できるのが特徴であ
る。 【０００４】図１８は、このＭＦＩＣの構造の一部を示
す断面図である。同図において、符号と部材との関係は
以下の通りである。１０００はＳｉ等の基板、１００１
は基板１０００の主面上に形成されたＡｕ膜からなる接
地導体膜、１００２はＳｉＯ2 膜からなる誘電体膜、１
００３は上記誘電体膜１００２上に導電性材料を堆積し
た後パターニングして形成された配線導体膜をそれぞれ
示す。上記配線導体膜１００３，接地導体膜１００１及
び誘電体膜１００２によりマイクロストリップ線路が形
成されている。なお、１００４は配線導体膜１００３中
の電極パッドを示す。１００８は化合物半導体等で構成
された高周波トランジスタを内蔵する半導体チップを示
し、半導体チップ１００８の表面上の一部に電極パッド
１００７が設けられている。そして、電極パッド１００
７は、バンプ（マイクロバンプ）１００６を介してマイ
クロストリップ線路の配線導体膜１００３中の電極パッ
ド１００４に電気的に接続されている。１００５は光硬
化性絶縁樹脂を示し、この光硬化性絶縁樹脂１００５に
より半導体チップ１００８が基板１０００上に固定さ
れ、かつ光硬化性絶縁樹脂１００５の収縮力によりバン
プ１００６による接続状態が強固なものとなっている。 【０００５】次に、上記図１８に示すＭＦＩＣを得るた
めの製造工程について、図１９（ａ）〜（ｅ）を参照し
ながら説明する。 【０００６】まず、図１９（ａ）に示すように、マイク
ロストリップ線路が形成された基板１０００上に光硬化
性絶縁樹脂１００５を滴下する。次に、図１９（ｂ）に
示すように、半導体チップ１００８の電極パッド１００
７上に形成されているバンプ１００６と基板１０００上
の配線導体膜１００３中の電極パッド１００４とをカメ
ラ等を用いて位置合わせを行う。次に、図１９（ｃ）に
示すように、半導体チップ１００８を加圧冶具１０１０
で加圧すると、光硬化性絶縁樹脂１００５がバンプ１０
０６と電極パッド１００４の間から排出されるととも
に、バンプ１００６は圧縮されて変形し、電極パッド１
００４中にめり込む。これにより、バンプ１００６は電
極パッド１００４と接続される。次に、図１９（ｄ）に
示すように、紫外線１０１１を照射して光硬化性絶縁樹
脂１００５を硬化させ、基板１０００と半導体チップ１
００８とを固着する。そのとき、光硬化性絶縁樹脂１０
０５が収縮するので、電極パッド１００７と電極パッド
１００４間の接続状態がより強固となる。次に、図１９
（ｅ）に示すように、硬化が終了してから、加圧冶具１
０１０を取り去って半導体チップ１００８の基板１００
０への実装が完了する。 【０００７】以上のようなＭＢＢ法によるフリップチッ
プ実装技術を利用することにより、バンプ１００６の厚
みを数μｍ以下にすることができるので、バンプ１００
６が介在することによる寄生インダクタンスは極めて低
いレベル（数ｐＨ）に抑えることができ、ミリ波帯にお
いても十分使用できる。すなわち、ハンダバンプを用い
たフリップチップ実装により形成される半導体装置にお
いては、バンプの寸法が５０μｍ程度と大きいので、ミ
リ波帯を扱う回路内では分布定数回路つまりインダクタ
として機能する。それに対し、ＭＢＢ法によるフリップ
チップ実装を利用したＭＦＩＣにおいては、バンプ１０
０６の厚みを数μｍと小さくできるので、バンプ１００
６のインダクタとしての機能は無視することができる。
また、ＭＦＩＣ内のマイクロストリップ線路は半導体プ
ロセスを用いて作製できるので、アルミナ基板等の上に
印刷技術を応用して配線を行う通常のハイブリッドＩＣ
に比べてはるかに高精度のパターニングが実現できる。
さらに、同じく半導体プロセスを用いるＭＭＩＣ(Milli
meter-wave Monoloithic IC)に比べても、ＭＦＩＣにお
いては、受動回路を化合物半導体基板上ではなくＳｉ等
の安価な基板上に形成できるので大幅な低コスト化が可
能になる。 【０００８】 【発明が解決しようとする課題】以上のように多くの利
点を有するＭＦＩＣではあるが、反面、以下のような問
題もある。 【０００９】第１の問題として、従来のＭＦＩＣに用い
るマイクロストリップ線路では、マイクロストリップ線
路を通過する際における高周波信号の損失が大きい。す
なわち、図１８に示す誘電体膜１００２としては一般的
に誘電率の小さいＳｉＯ2 膜が用いられるが、その場
合、Ａｕで構成される下地の接地導体膜の上に１０μｍ
を越えるような厚いＳｉＯ2 膜を成長させるのが困難で
ある。ところが、例えば特性インピーダンス５０Ωの線
路を形成する場合、この厚みのＳｉＯ2 膜では線路幅Ｗ
と膜厚ｈとはほぼＷ＝２ｈで表される関係に設定される
ので、ＳｉＯ2 膜が薄いとマイクロストリップ線路の線
路幅Ｗを細く設定せざるを得ない。このため、線路の抵
抗が大きくなり、導体損失つまり導体損が大きくなって
しまう。しかも、ＳｉＯ2 膜は誘電損いわゆるタンデル
タ（ｔａｎδ）が大きく、０．０３程度である。このよ
うに、導体損及び誘電体損が大きいことから、マイクロ
ストリップ線路を高周波信号が通過する際の損失が大き
くなる。 【００１０】そこで、１０μｍを越えるような厚い膜を
形成しうる適当な物質があれば、それを誘電体膜の構成
材料として用いることにより、同じインピーダンスであ
っても線路幅を太くすることができ、導体損を小さくで
きることが考えられる。そのような比較的厚い絶縁膜を
簡便に形成するために、ＬＳＩの多層配線の層間絶縁膜
やパッシベーション膜で用いられているポリイミド等の
有機系膜の成膜技術がある。この技術では、回転塗布工
程と、ベーキング工程という簡単な工程で比較的厚い誘
電体膜を形成でき、さらにこの工程を繰り返し行なうこ
とにより膜を多層に塗ることで、さらなる厚膜化も可能
である。また、有機系の膜はＳｉＯ2 等の無機系の膜に
比べて膜質が柔らかいため、膜厚を増しても基板に与え
るストレスも小さくでき、かつ基板との熱膨張係数の差
による膜のひび割れや剥がれといった問題も解決しやす
い。 【００１１】本発明の第１の目的は、マイクロストリッ
プ線路中の誘電体膜の構成材料として有機系膜の中でも
特に高周波用半導体装置のマイクロストリップ線路を構
成するために適切な材料を見出だすことにより、導体損
の増大を防止しながらインピーダンスを適正に調整しう
る高周波用トランジスタを内蔵した半導体装置の提供を
図ることにある。 【００１２】しかるに、第２の問題として、ＭＦＩＣの
マイクロストリップ線路中の誘電体膜として有機系膜を
用いると、導体損は低減しうるものの設計通りの特性が
得られない虞れがある。すなわち、図１９（ｃ）に示す
バンプ１００６を介して半導体チップ１００８を実装す
る工程で、加圧治具で半導体チップ１００８を基板１０
００に押しつける際、誘電体膜１００２の膜質が柔らか
いため電極パッド１００４の下方で誘電体膜１００２が
変形してしまう。この付近で誘電体膜１００２の膜厚が
変われば、この部分の線路インピーダンスが設計値から
ずれてしまうので、設計通りの性能を実現するのが困難
となる。 【００１３】本発明の第２の目的は、有機系膜のような
柔らかくかつ厚い誘電体膜を用いたマイクロストリップ
線路を有するＭＦＩＣにおいて、ＭＢＢ実装の際におけ
る誘電体膜の変形を抑制しうる手段を講ずることによ
り、設計通りの特性インピーダンスを有するマイクロス
トリップ線路を実現することにある。 【００１４】 【課題を解決するための手段】上記第１の目的を達成す
るために本発明では、以下のような第１，第２の半導体
装置に関する手段を講じている。 【００１５】本発明の第１の半導体装置は、請求項１に
記載されるように、少なくとも一部に下地導体膜を有す
る基板と、上記下地導体膜の上に形成されベンゾシクロ
ブテン（以下、ＢＣＢと略記する）膜からなる誘電体膜
と、上記誘電体膜の上に形成された配線導体膜と、高周
波トランジスタと該高周波トランジスタに接続される電
極とを有し、上記基板上にフェースダウンで搭載された
半導体チップと、上記電極と上記配線導体膜との間に介
設され両者を接続するためのバンプとを備えている。そ
して、上記下地導体膜，誘電体膜及び配線導体膜により
マイクロストリップ線路が構成されている。 【００１６】ここで、ベンゾシクロブテン（ＢＣＢ）と
は図２（ａ）に示す化学式で表される化合物を意味し、
ＢＣＢ膜とは、例えばＢＣＢ−ＤＶＳモノマーを溶剤に
溶かして塗布した後ベーキングして得られるＢＣＢを構
造中に含む膜をいう。このＢＣＢ膜は、誘電率が２．７
程度と低くかつ１度の塗布で３０μｍ程度の厚い膜を容
易に形成できることが分かった。しかも、本発明者の測
定では、ｔａｎδは６０ＧＨｚで０．００６程度とＳｉ
Ｏ2 よりも１桁程度小さい。したがって、高周波用のス
トリップ線路の誘電体膜に使用することにより、導体損
及び誘電損が小さく維持され、通過する高周波信号の損
失も低減されることになる。 【００１７】本発明の第２の半導体装置は、請求項３に
記載されるように、少なくとも一部に下地導体膜を有す
る基板と、上記下地導体膜の上に形成されＢＣＢ膜から
なる第１の誘電体膜と、上記第１の誘電体膜の上に形成
された第１の配線導体膜と、上記第１の配線導体膜の上
に形成された絶縁膜からなる第２の誘電体膜と、上記第
２の誘電体膜の上に形成された第２の配線導体膜と高周
波用トランジスタと該高周波用トランジスタに接続され
る電極とを有し上記基板上にフェースダウンで搭載され
た半導体チップと、上記電極と上記第２の配線導体膜と
の間に介設され両者を接続するためのバンプとを備えて
いる。そして、上記下地導体膜，第１の誘電体膜及び第
１の配線導体膜によりマイクロストリップ線路が構成さ
れており、上記第１の配線導体膜，上記第２の誘電体膜
及び上記第２の配線導体膜によりＭＩＭキャパシタが構
成されている。 【００１８】これにより、請求項１の作用効果に加え、
ストリップ線路とＭＩＭキャパシタとが第２配線導体膜
を共有しながら積層された構造となるので、半導体装置
の占有面積が低減されることになる。 【００１９】請求項２又は４に記載されるように、請求
項１又は３において、上記半導体チップに内蔵される高
周波トランジスタの動作周波数を１０ＧＨｚ以上とする
ことができる。 【００２０】これにより、特に準ミリ波〜ミリ波帯の高
周波用トランジスタを搭載した半導体装置において、導
体損の少ない良好な特性が得られる。 【００２１】上記第２の目的を達成するために、本発明
では、以下のような第３の半導体装置に関する手段を講
じている。 【００２２】本発明の第３の半導体装置は、請求項５に
記載されるように、少なくとも一部に下地導体膜を有す
る基板と、上記下地導体膜の上に形成された誘電体膜
と、上記誘電体膜上に形成され上記下地導体膜及び誘電
体膜と共にマイクロストリップ線路を構成する配線導体
膜と、高周波用トランジスタと該高周波用トランジスタ
に接続される電極とを有し、上記基板上にフェースダウ
ンで搭載された半導体チップと、上記電極と上記配線導
体膜との接続部に介設され両者を接続するためのバンプ
とを備えている。そして、上記半導体チップを上記基板
上に搭載した後において、上記接続部における上記半導
体チップの下面と上記誘電体膜の上面との間の寸法の上
記半導体チップ搭載前の寸法からの変化量が、上記接続
部下方における上記誘電体膜の厚みの上記半導体チップ
搭載前の厚みからの変化量よりも大きい構成となってい
る。 【００２３】これにより、電極と配線導体膜との接続部
において、基板上への半導体チップの実装の際にバンプ
下方及びその近傍における誘電体膜の膜厚の変化が抑制
されるとともに仕上がり状態における誘電体膜の膜厚の
ばらつきも抑制されるので、設計時における特性インピ
ーダンスからのずれが小さいマイクロストリップ線路を
有する半導体装置が得られる。特に、高周波で動作する
高周波モジュールにおいて、正確な特性制御が可能な実
装構造を実現でき、かつインピーダンス不整合による誤
動作の発生を防止することができる。 【００２４】請求項６に記載されるように、請求項５に
おいて、上記誘電体膜をＢＣＢ，ポリイミド及びアクリ
ルのうち少なくともいずれか１つを含む有機材料で構成
することができる。 【００２５】これにより、請求項５の効果に加えて、た
とえば２０〜３０μｍの比較的厚い誘電体膜を容易に形
成することが可能となり、幅の広いマイクロストリップ
線路でたとえば特性インピーダンス５０Ω程度のマイク
ロストリップ線路を有する半導体装置が得られる。 【００２６】請求項７に記載されるように、請求項５に
おいて、上記バンプと電極とをいずれもＡｕを含む金属
により構成することが好ましい。 【００２７】請求項８に記載されるように、請求項５又
は６において、上記バンプ及び電極のうち少なくともい
ずれか一方の変形量が飽和した状態まで圧縮変形したと
きの上記誘電体膜の厚みの変化を１０％以下とすること
が好ましい。ここで、変形量が飽和した状態とは、圧縮
方向に加工硬化しこれ以上塑性変形がほとんど生じない
状態をいう。 【００２８】これにより、請求項５又は６の効果に加
え、半導体チップと配線導体膜との間隔を正確に制御で
き、バンプのインダクタンスをできるだけ小さくするこ
とができるとともに、バンプ近傍の配線導体膜のインピ
ーダンスを一定に保つことができる。 【００２９】請求項９に記載されるように、請求項５に
おいて、上記電極及び上記配線導体膜のうち少なくとも
いずれか一方に、信号及び電力の伝送に寄与しない衝撃
緩衝用のダミーパッドを設けることができる。 【００３０】これにより、半導体チップを基板上に搭載
する際の荷重が分散されるので、電極と配線導体膜との
接続時にバンプ１個当たりに加わる加重が小さくなり、
半導体装置の実装に使用される加圧装置がある程度以上
の高荷重しか印加できないというような制約があるとき
でも、バンプに必要以上の荷重が加わらないように調整
することが可能となる。したがって、バンプ下方の誘電
体膜に加わる衝撃力が緩和され、誘電体膜の変形量が抑
制される。 【００３１】請求項１０に記載されるように、請求項９
において、上記衝撃緩衝用のダミーパッドは上記半導体
チップの周辺部に配設することが好ましい。 【００３２】これにより、衝撃緩衝用のダミーパッドが
半導体チップ上で対称に配置されるので、半導体チップ
搭載時における応力のバランスが良好となり、電極と配
線導体膜との接続状態が良好となり、かつ誘電体膜の変
形量もより小さくなる。 【００３３】請求項１１に記載されるように、請求項
５，９又は１０において、上記半導体チップと上記配線
導体膜との間に介設され、上記半導体チップ搭載荷重以
下の荷重で変形が可能で信号及び電力の伝送には寄与し
ないダミーバンプをさらに備えることができる。 【００３４】これにより、半導体チップを基板上に搭載
する際の荷重が分散されるので、半導体装置の実装に使
用される加圧装置がある程度以上の高荷重しか印加でき
ないというような制約があるときでも、バンプに必要以
上の荷重が加わらないように調整することが可能とな
る。 【００３５】請求項１２に記載されるように、請求項５
において、上記半導体チップ搭載後における上記バンプ
の厚みは５μｍ以下であることが好ましい。 【００３６】これにより、特に寄生インダクタンスが無
視できる程度に小さい半導体装置が得られる。 【００３７】請求項１３に記載されるように、請求項５
において、上記高周波トランジスタの動作周波数を１０
ＧＨｚ以上とすることができる。 【００３８】これにより、準ミリ波〜ミリ波帯の高周波
用トランジスタを搭載しながら、ほぼ設計通りの特性イ
ンピーダンスを有するマイクロストリップ線路を備えた
半導体装置が得られる。 【００３９】請求項１４に記載されるように、請求項５
において、上記半導体チップと上記基板とが、上記電極
と上記配線導体膜との接続部を含む領域に介在する光硬
化収縮性絶縁樹脂により接着されている構成とすること
ができる。 【００４０】これにより、上記電極と配線導体膜との接
続部に圧縮応力が加わるので、両者の接続状態がより強
固なものとなる。 【００４１】請求項１５に記載されるように、請求項５
において、上記電極と配線導体膜との接続部において上
記電極及び配線導体膜のうち少なくともいずれか一方の
下に上記誘電体膜よりヤング率の小さな材料よりなる緩
衝層を配設することができる。 【００４２】これにより、半導体チップ搭載時に加圧力
が接続部に印加されると、先に緩衝層が変形するので、
誘電体膜の変形量が大きくならないうちにバンプがほぼ
飽和した状態に圧縮変形される。したがって、誘電体膜
に瞬間的に加わる力が緩和され、誘電体膜の変形が抑制
される。 【００４３】請求項１６に記載されるように、請求項５
において、上記電極と配線導体膜との接続部において上
記電極及び配線導体膜のうち少なくともいずれか一方の
下に空胴を設けることができる。 【００４４】これにより、請求項１５と同じ効果が得ら
れる。 【００４５】請求項１７に記載されるように、請求項５
において、上記バンプを、内部に少なくとも１つの空隙
部を有する構成とすることができる。 【００４６】これにより、半導体チップの搭載時にバン
プが加圧されると、誘電体膜が加圧力を受けて変形する
よりも前にバンプが圧縮変形される。したがって、誘電
体膜に加わる瞬間的な加圧力が小さくなり、誘電体膜の
変形が抑制される。 【００４７】請求項１８に記載されるように、請求項５
において、上記半導体チップの上記接続部近傍でかつ接
続部を挟む少なくとも２か所に、上記誘電体膜を構成す
る材料よりもヤング率の大きな材料からなり上記電極，
バンプ及び配線導体膜の合計厚みよりも大きな高さ寸法
を有する支持体を設けることができる。 【００４８】これにより、半導体チップの搭載時にバン
プに加圧力が加わるよりも先に支持体が基板上の誘電体
膜に当接して誘電体膜を加圧する。そして、この圧力に
よって、接続部下方の誘電体膜には膜厚を増大させる方
向に応力が生じるので、この応力と半導体チップ搭載時
に加圧治具から配線導体膜を介して誘電体膜に作用する
応力とが釣り合い、誘電体膜の変形が抑制される。 【００４９】つぎに、上記第２の目的を達成するため
に、本発明では以下のような半導体装置の製造方法に関
する手段を講じている。 【００５０】本発明の第１の半導体装置の製造方法は、
請求項１９に記載されるように、基板上に下地導体膜を
堆積する第１の工程と、上記下地導体膜の上に有機樹脂
からなる誘電体膜を形成する第２の工程と、上記誘電体
膜の上に配線導体膜を形成し、上記下地導体膜，上記誘
電体膜及び配線導体膜によりマイクロストリップ線路を
形成する第３の工程と、高周波用トランジスタと該トラ
ンジスタに接続される電極とを有する半導体チップを準
備する第４の工程と、上記電極及び配線導体膜のうち少
なくとも一方の表面上にバンプを形成する第５の工程
と、上記半導体チップの電極と上記基板の配線導体膜と
を対峙させて、両者の接続部において上記電極と配線導
体膜とを位置合わせする第６の工程と、上記電極と上記
配線導体膜とを上記バンプを介して接触させてから、上
記半導体チップを下方に加圧しかつ加熱して上記バンプ
を変形量がほぼ飽和する状態まで圧縮変形させる第７の
工程とを備え、上記第５の工程では、上記第７の工程に
おける上記誘電体膜の厚みの変化が１０％以下の時に上
記バンプの変形量がほぼ飽和するような特性を有する材
料で上記バンプを形成する方法である。 【００５１】この方法により、有機樹脂膜の塗布により
比較的厚い誘電体膜を下地導体膜の上に形成することが
でき、工程を簡素化できる。また、半導体チップを基板
上に搭載する際に、バンプの変形量を一定にできるとと
もにバンプの下方及びその近傍における誘電体膜の厚み
の変化を１０％以下に抑制することができるので、バン
プ近傍の配線導体膜のインピーダンスが正確に設計値に
なるように容易に制御することができる。したがって、
高周波特性のばらつきが少なくインピーダンス不整合に
よる誤動作を生じることがないという優れた特性を有す
る半導体装置を安価に製造することができる。 【００５２】本発明の第２の半導体装置の製造方法は、
請求項２０に記載されるように、基板上に下地導体膜を
堆積する第１の工程と、上記下地導体膜の上に有機樹脂
からなる誘電体膜を形成する第２の工程と、上記誘電体
膜の上に配線導体膜を形成し、上記下地導体膜，上記誘
電体膜及び配線導体膜によりマイクロストリップ線路を
形成する第３の工程と、高周波用トランジスタと該トラ
ンジスタに接続される電極とを有する半導体チップを準
備する第４の工程と、上記電極及び配線導体膜のうち少
なくとも一方の表面上にバンプを形成する第５の工程
と、上記基板を上記配線導体膜が上方に向くように設置
して、上記基板上に硬化収縮機能を有する液状の絶縁樹
脂を塗布する第６の工程と、上記半導体チップの電極と
上記基板の配線導体膜とを対峙させて、上記電極と配線
導体膜との接続部同士を位置合わせする第７の工程と、
上記電極と上記配線導体膜とを上記バンプを介して接触
させてから、上記半導体チップを下方に加圧して上記バ
ンプを変形量がほぼ飽和する状態まで圧縮変形させる第
８の工程と、上記絶縁樹脂を硬化させる第９の工程とを
備え、上記第５の工程では、上記第８の工程における上
記誘電体膜の厚みの変化が１０％以下の時に上記バンプ
の変形量がほぼ飽和するような特性を有する材料で上記
バンプを形成する方法である。 【００５３】この方法により、第１の半導体装置の製造
方法と同じ効果が得られる。 【００５４】本発明の第３の製造方法は、請求項２１に
記載されるように、基板上に下地導体膜を堆積する第１
の工程と、上記下地導体膜の上に有機樹脂からなる誘電
体膜を形成する第２の工程と、上記誘電体膜の上に配線
導体膜を形成し、上記下地導体膜，上記誘電体膜及び配
線導体膜によりマイクロストリップ線路を形成する第３
の工程と、高周波用トランジスタと該トランジスタに接
続される電極とを有する半導体チップを準備する第４の
工程と、上記電極及び配線導体膜のうち少なくとも一方
の表面上にバンプを形成する第５の工程と、上記基板を
上記配線導体膜が上方に向くように設置して、上記基板
上に硬化収縮機能を有する液状の絶縁樹脂を塗布する第
６の工程と、上記半導体チップの電極と上記基板の配線
導体膜とを対峙させて、両者の接続部において上記電極
と配線導体膜とを位置合わせする第７の工程と、上記電
極と上記配線導体膜とを上記バンプを介して接触させて
から、上記半導体チップを下方に加圧して上記バンプを
変形量がほぼ飽和する状態まで圧縮変形させる第８の工
程と、上記絶縁樹脂を硬化させる第９の工程とを備え、
上記第８の工程では、上記半導体チップを下方に加圧す
るとほぼ同時に上記バンプのみを軟化させて上記バンプ
を圧縮変形する方法である。 【００５５】この方法により、バンプが圧縮変形する際
にバンプのみが加熱軟化されるので、下方の誘電体膜を
ほとんど変形させずに半導体チップを基板上に搭載する
ことがきわめて容易になる。したがって、第１の半導体
装置の製造方法と同じ効果がより容易に得られる。 【００５６】請求項２２に記載されるように、請求項２
１において、上記第５の工程では、Ａｕを含む金属を用
いて上記バンプを形成し、上記第８の工程では、加圧と
ほぼ同時に上記半導体チップ−基板間に超音波を印加す
ることができる。 【００５７】請求項２３に記載されるように、請求項２
１において、上記第５の工程では、Ａｕを含む金属を用
いて上記バンプを形成し、上記第８の工程では、加圧と
ほぼ同時に上記バンプに電磁波を照射することができ
る。請求項２２、２３により、半導体チップを基板上に
搭載する際に、半導体チップを加圧しながらバンプのみ
を容易に変形させることができる。 【００５８】本発明の第４の製造方法は、請求項２４に
記載されるように、基板上に下地導体膜を堆積する第１
の工程と、上記下地導体膜の上に有機樹脂からなる誘電
体膜を形成する第２の工程と、上記誘電体膜の上に配線
導体膜を形成し、上記下地導体膜，上記誘電体膜及び配
線導体膜によりマイクロストリップ線路を形成する第３
の工程と、高周波用トランジスタと該トランジスタに接
続される電極とを有する半導体チップを準備する第４の
工程と、上記電極及び配線導体膜のうち少なくとも一方
の表面上にバンプを形成する第５の工程と、上記基板を
上記配線導体膜が上方に向くように設置して、上記基板
上に硬化収縮機能を有する液状の絶縁樹脂を塗布する第
６の工程と、上記半導体チップの電極と上記基板の配線
導体膜とを対峙させて、両者の接続部において上記電極
と配線導体膜とを位置合わせする第７の工程と、上記電
極と上記配線導体膜とを上記バンプを介して接触させて
から、上記半導体チップを下方に加圧して上記バンプを
変形量がほぼ飽和する状態まで圧縮変形させる第８の工
程と、上記絶縁樹脂を硬化させる第９の工程とを備え、
上記第２の工程では上記誘電体膜を上記バンプの下方に
位置する部分では他の部分よりも厚くなるように形成
し、上記第８の工程では上記誘電体膜の厚みをほぼ均一
にする状態まで上記半導体チップを加圧する方法であ
る。 【００５９】この方法によっても、半導体チップ搭載後
の誘電体膜の膜厚がほぼ均一になるので、第１の半導体
装置の製造方法と同様に、ほぼ設計通りのインピーダン
スを有するマイクロストリップ線路を備えた半導体装置
が得られる。 【００６０】 【発明の実施の形態】 （第１の実施形態）第１の実施形態は、誘電体膜の材質
を改良するための構成に関する。 【００６１】図１は、第１の実施形態に係る半導体装置
の断面図である。図１において、符号と部材との関係は
以下の通りである。１００はガラス，Ｓｉ等からなる基
板、１０１は基板１００の上に形成されたチタン，Ａｕ
の積層膜からなる接地導体膜、１０２は後述のベンゾシ
クロブテン（以下、ＢＣＢと略する）からなる誘電体
膜、１０３ａ〜１０３ｃは誘電体膜１０３の上に例えば
チタン，金を積層してなる配線導体膜をそれぞれ示す。
各配線導体膜１０３ａ〜１０３ｃのうち配線導体膜１０
３ａは誘電体膜１０２を接地導体膜１０１で挟んだＭＩ
Ｍ型のキャパシタを構成している。配線導体膜１０３ｂ
は、上記接地導体膜１０１及び誘電体膜１０２と共にマ
イクロストリップ線路を構成している。配線導体膜１０
３ｃは接地が必要な配線であり、図示しないがコンタク
トホールを介して接地導体膜１０１に接続されている。 【００６２】また、１０８は動作周波数が３０ＧＨｚの
高周波トランジスタが搭載された半導体チップ、１０７
は半導体チップ１０８上の電極パッド、１０６は配線導
体膜１０３ａ〜１０３ｃと電極パッド１０７とを接続す
るためのバンプをそれぞれ示す。本実施形態では、フリ
ップチップ実装により、半導体チップ１０８と基板１０
０とが、電極パッド１０７と配線導体膜１０３ａ〜１０
３ｃとの間でバンプ１０６を介して接続されている。な
お、Ｌefは実装用のリードフレームであって、必要に応
じて基板１００の上に取り付けられるものである。 【００６３】ここで、本実施形態の特徴である誘電体膜
１０２を構成するＢＣＢ膜について，図２（ａ）〜
（ｃ）を参照しながら説明する。 【００６４】図２（ａ）はＢＣＢの化学構造式を示す
図、図２（ｂ）はＢＣＢを含むＤＶＳ−ＢＣＢモノマー
の化学構造式を示す図である。図２（ｂ）に示すＤＶＳ
−ＢＣＢモノマーは、例えばダウケミカル社から商品名
「サイクロテン５０２１（又は３０２２）」として市販
されており、２つのＢＣＢの間にＤＶＳが介在する構造
となっている。そして、このＤＶＳ−ＢＣＢモノマーを
溶剤に溶かしてオリゴマー溶液を作成した後、このオリ
ゴマー溶液を基板上に塗布し、Ｎ2 雰囲気中，２５０℃
で６０分間ベーキングすることにより、図２（ｃ）に示
すような架橋構造からなるＢＣＢ膜が得られる。本発明
では、上記図２（ａ）に示すＢＣＢを重合して得られる
樹脂膜を一般的にＢＣＢ膜と記載し、必ずしも図２
（ｃ）に示す化学式で表される樹脂膜に限定されるもの
ではない。 【００６５】本実施形態に係るＭＦＩＣでは、ハイブリ
ッドＩＣのごとく印刷技術を使用しなくても通常の半導
体プロセスを利用してマイクロストリップ線路を形成し
うる構造となっているので、パターン精度が向上する。
また、Ｓｉ，ガラス等の基板１００を用いているので、
化合物半導体基板を使用するものに比べて、従来のＭＭ
ＩＣに比べて製造コストも低減する。さらに、バンプの
大きさが数μｍと極めて小さくできるので、ミリ波帯の
信号を扱う高周波トランジスタを内蔵する半導体チップ
の実装に使用しても、寄生インダクタを無視しうる程度
に小さくすることができる。 【００６６】加えて、本実施形態のごとく、誘電体膜１
０２をＢＣＢ膜で構成することにより、１度の塗布で厚
さが３０μｍ程度の膜を容易に形成することができる。
つまり、配線導体膜の線幅をも大きくすることができ
る。しかも、このＢＣＢ膜は比誘電率が２．７程度と低
く、本発明者の測定では、ＢＣＢ膜の誘電損ｔａｎδは
６０ＧＨｚで０．００６程度であり、ＳｉＯ2 の誘電損
ｔａｎδよりも１桁程度小さいことがわかった。したが
って、ＢＣＢ膜により高周波用のストリップ線路の誘電
体膜を構成することにより、導体損及び誘電損の小さい
マイクロストリップ線路を構成することができ、通過す
る高周波信号の損失を大幅に低減することができる。 【００６７】なお、本実施形態においては、理解を容易
にするために、基板１００上には１つの半導体チップ１
０８が搭載されているとしたが、１つの基板上に複数の
半導体チップを搭載してもよく、また、１つの半導体チ
ップ内に複数のトランジスタを設けてもよい。これは、
後述する各実施形態についても同じである。 【００６８】（第２の実施形態）図３は、第２の実施形
態に係るＭＦＩＣの断面図である。同図に示すように、
本実施形態では、厚みが３００μｍ程度のＳｉからなる
基板１００の上に厚みが１μｍ程度のＡｕからなる接地
導体膜１０１が堆積されており、その上に厚みが２５μ
ｍ程度のＢＣＢ膜からなる第１誘電体膜１０２ａが堆積
され、さらに第１誘電体膜１０２ａの上に厚みが１μｍ
程度のチタン，Ａｕの積層膜からなる第１配線導体膜１
０３ｘが形成されている。上記接地導体膜１０１，第１
誘電体膜１０２ａ及び第１配線導体膜１０３ｘによりマ
イクロストリップ線路が構成されている。 【００６９】ここで、本実施形態の特徴として、第１配
線導体膜１０３ｘ及び第１誘電体膜１０２ａの上に厚み
が５００ｎｍ程度のシリコン窒化膜（又はシリコン酸化
膜）からなる第２誘電体膜１０２ｂが堆積されていて、
その上に第２配線導体膜１０３ｙが形成されている。上
記第１配線導体膜１０３ｘ，第２誘電体膜１０２ｂ及び
第２配線導体膜１０３ｙによりＭＩＭキャパシタが構成
されている。 【００７０】そして、上記第２配線導体膜１０３ｙと半
導体チップ１０８の電極パッド１０７とがバンプ１０６
を介して接続されている。 【００７１】本実施形態では、マイクロストリップ線路
とＭＩＭキャパシタとを立体的に構成し、第１配線導体
膜１０３ｘを両者で共有するようにしたので、ＭＦＩＣ
中における受動素子の占有面積を低減することができ、
ＭＦＩＣの小型化を図ることができる。 【００７２】（第３の実施形態）ここで、第３の実施形
態以下の実施形態において、本発明が講じた基本的な手
段について説明する。上述のような従来のＭＦＩＣにお
けるＭＢＢ実装時の誘電体膜の変形は、加圧冶具による
加圧の加速度が大きく、バンプが圧縮変形するより先に
その力が誘電体膜に伝わってしまうことが原因であると
考えられる。従って、誘電体膜の厚みの変化が少ない
（例えば１０％以内）状態で、バンプまたはパッドの弾
性変形量が飽和した状態に圧縮変形するよう、バンプや
パッドの材料、あるいは加圧時の荷重を制御することが
できれば、誘電体膜の膜厚の変化を可及的に抑制し得る
はずである。誘電体膜に力が伝わるより先にバンプを圧
縮変形させるには、なるべく低速度で加圧するか、なる
べく小さな加重を印加しなければならない。しかし、加
圧装置の加圧速度や加圧値の制御機能には限界があり、
加圧装置の制御のみでは誘電体膜の膜厚の変化を有効に
防止することができないことが判明した。そこで、以下
の各実施形態では、バンプやパッドの構造を改良するこ
とにより誘電体膜の変形を抑制するための対策について
説明する。 【００７３】まず、第３の実施形態について、図面を参
照しながら説明する。図４は第３の実施形態の配線基板
の断面図である。図４に示す配線基板において、各符号
と部材との関係は、以下の通りである。２０１はシリコ
ン基板、２０２はＴｉ・Ａｕ・Ｔｉ膜等からなる接地導
体膜、２０３はＢＣＢ膜等の有機絶縁膜よりなる誘電体
膜、２０４はＡｕ等からなる配線導体膜、２０５は配線
導体膜２０４の電極パッド、２０６はＡｕよりなるバン
プ、２１０は誘電体膜２０３の所望の位置に形成された
スルーホールを示す。以上の各部材によって、回路基板
である配線基板２１１が構成されている。すなわち、配
線基板２１１は、導体となる接地導体膜２０２上に誘電
体膜２０３を有し、この誘電体膜２０３上に配線導体膜
２０４を備えている。 【００７４】図５は、上記配線基板２１１を用いて形成
される高周波モジュールの断面図である。同図に示すよ
うに、配線基板２１１の上に、高周波トランジスタを内
蔵する半導体チップ２０７が搭載されており、半導体チ
ップ２０７の電極パッド２０８と配線基板２１１上の配
線導体膜２０４とがバンプ２０６を介して接続されてい
る。 【００７５】本実施形態では、後述のように、半導体チ
ップ２０７の搭載時の加圧によるバンプ２０６の塑性変
形量が誘電体膜２０３の弾性変形量よりも大きくなるよ
うに、誘電体膜２０３よりも硬度の柔らかいものを適用
している。この点が本実施形態の特徴である。 【００７６】図６（ａ）〜（ｆ）は、本実施形態におけ
る高周波モジュールの製造工程を示す断面図である。 【００７７】まず、図６（ａ）に示すように、シリコン
基板２０１上に蒸着等によりＴｉ・Ａｕ・Ｔｉ等からな
る接地導体膜２０２を形成し、接地導体膜２０２上にス
ピンコート法によりＢＣＢ膜を塗布し、ソフトキュアお
よびハードキュアを経て所望の厚みのＢＣＢ膜よりなる
誘電体膜２０３を形成する。このとき、ＢＣＢ以外の有
機系絶縁物たとえばポリイミドやアクリル等により誘電
体膜２０３を形成してもよい。次に、所望の位置にフォ
トリソグラフィー技術とドライエッチングおよびウエッ
トエッチング技術を用いスルーホール２１０を形成す
る。このとき、感光性のＢＣＢ、ポリイミド等を用いフ
ォトリソグラフィー技術と組み合わせスルーホール２１
０を同時に形成することも可能である。 【００７８】つぎに、図６（ｂ）に示すように、真空蒸
着法等の薄膜形成法によりＴｉ・Ａｕ等のめっき用の種
薄膜を形成し、フォトリソグラフィー等の技術、電解め
っき法等のめっき技術を用い種薄膜上にＡｕ等からなる
配線導体膜２０４および電極パッド２０５を形成し、エ
ッチング技術を用い種薄膜を除去する。また、このと
き、必要に応じて、後述のダミーバンプ２１８を形成す
るためのダミーパッド２１７を形成する。 【００７９】次に、図６（ｃ）に示すように、前工程と
同様のフォトリソグラフィー技術と電解めっき法等を用
い、電極パッド２０５上にＡｕよりなるバンプ２０６を
所望の高さだけ形成し、配線基板２１１を構成する。こ
のとき、バンプ２０６は配線基板２１１上の電極パッド
２０５上に形成したが、半導体チップ２０７の電極パッ
ド２０８上に形成することも可能である。 【００８０】また、バンプ２０６はめっき条件等を適当
な条件としできるだけ硬度の柔らかいものを形成し、ビ
ッカース硬度で５０Ｈｖ以下とするのが望ましい。ま
た、このとき、必要に応じて、ダミーバンプ２１８を同
時に形成する。このダミーバンプ２１８やダミーパッド
２１７は信号の伝送や電力の供給とは無関係である。そ
して、ダミーバンプ２１８及びダミーパッド２１７は、
半導体チップ２０７に加わる加圧装置である加圧治具２
１２の最低荷重以下で変形可能に構成されている。ダミ
ーバンプ２１８は加圧治具２１２が高荷重しか加えられ
ないとき、荷重を分散し、バンプ２０６に必要以上の荷
重が加わらないようにする効果がある。 【００８１】次に、図６（ｄ）に示すように、回路基板
２１１上の所望の位置に光硬化性絶縁樹脂２０９を塗布
し、バンプ２０６と半導体チップ２０７の電極パッド２
０８とが対応する位置に対向して電気接続できるよう
に、半導体チップ２０７と配線導体膜２０４との位置合
わせを行う。 【００８２】次に、図６（ｅ）に示すように、加圧装置
の加圧治具２１２により、半導体チップ２０７に対し
て、配線基板２１１の電極パッド２０５の圧縮変形量が
ほぼ飽和した状態になるまで塑性変形するような荷重を
加える。このとき、バンプ２０６の圧縮変形量もほぼ飽
和した状態まで塑性変形している。この状態で、紫外線
２１３を照射して、光硬化性絶縁樹脂２０９を硬化させ
る。 【００８３】次に、図６（ｆ）に示すように、加圧治具
２１２を除去し、回路基板２１１上への半導体チップ２
０７の搭載を完了する。以下、同様の工程を繰り返しモ
ジュールを完成する。 【００８４】ここで、本実施形態の特徴であるバンプの
変形特性について説明する。バンプ２０６のひずみと荷
重との関係は、次の式式（１）で表される真応力−ひず
み曲線で表される。 【００８５】σt ＝Ｋεt n …（１） ここで、Ｋは強度係数（または、ひずみ硬化係数）、ｎ
は加工硬化係数、σt は真応力、εt は真ひずみをそれ
ぞれ示す。強度係数Ｋは引っ張り強さの最大値で表さ
れ、加工硬化係数ｎは最高荷重点での真ひずみεt に等
しい。図７は貴金属の科学応用編（田中一郎監修、田中
貴金属工業（株）刊）に示されるＡｕの冷間加工時の硬
度とひずみに関する特性を示すグラフであり、このデー
タから、例えばビッカース硬度４０Ｈｖのときの引っ張
り強さの最大値は１８（ｋｇ／ｍｍ2）となる。すなわ
ち、強度係数は１８（ｋｇ／ｍｍ2 ）と表され、このと
きの伸び量は２０％であるのでこのときの真ひずみ量、
すなわち加工硬化係数は、下記式（２）に従い0.182 と
計算される。 【００８６】εt ＝ｌｎ（１＋ε） …（２） よってＡｕのビッカース硬度４０Ｈｖのときの真応力−
真ひずみ曲線は下記式（３）のように表される。 【００８７】σt ＝１８εt 0.182 …（３） また、このときもとの高さをｌ0 とすると加圧後のバン
プ２０６の高さｌは式（４）で表され、加圧後のバンプ
２０６の底面積Ａは、加圧前の底面積をＡ0 とすると、
下記式（５）により表される。また、バンプ２０６に最
初に加えた圧縮応力σは、下記式（６）により表され
る。 【００８８】ｌ＝ｌ0 （１−εt ） …（４） Ａ＝Ａ0 ｛１／（１−εt ）｝ …（５） σ＝σt ／（１−εt ） …（６） 図８はバンプ２０６の高さが１０μｍ、直径が２０μ
ｍ、硬度が４０Ｈｖの場合におけるバンプ１個当たりに
加えられた荷重とバンプの高さの変化を表すグラフであ
る。バンプ２０６を1.8 μｍの高さまで変形させるのに
３２（ｇ／bump）の荷重が必要であり、このときのバン
プ２０６の半径は式（５）より２４．５μｍとなる。こ
の図８に示す特性から判断して、この状態より荷重を大
きく増加させてもバンプ２０６には１μｍ以上の変形は
なく、所望の電気特性上ほぼ飽和した状態と考えて良い
と思われる。 【００８９】一方、誘電体膜２０３を構成するＢＣＢ膜
のヤング率は２．６（ＧＰａ）であり、荷重によるＢＣ
Ｂ膜のひずみεは下記式（７）により表される。 【００９０】ε＝Ｆ／ＥＳ …（７） ここで、εはひずみ、Ｆは荷重、Ｅはヤング率、Ｓは加
圧面積を表す。また、誘電体膜２０３の変形とバンプ２
０６の変形が同時に発生するため、誘電体膜２０３の加
圧面積Ｓは、加圧前の式（５）に従い変化する。 【００９１】図９は、バンプ２０６の高さが１０μｍ、
直径が２０μｍ、硬度が４０Ｈｖの場合のバンプ一個当
たりに加えられた荷重と誘電体膜２０３を構成するＢＣ
Ｂ膜の変形化率を表したグラフを示す。ＢＣＢ膜の厚み
の変化は７％未満でほぼ一定になることがわかる。この
ＢＣＢ膜の厚みの変化が１０％以内であれば、ＢＣＢ膜
の厚みの変化が少なく、特性インピーダンスへの影響が
少ない。 【００９２】このように、導体膜上に形成する誘電体膜
２０３をＢＣＢ等からなる有機系樹脂より構成し、誘電
体膜２０３上に配線導体膜２０４を形成した配線基板２
１１上に複数の半導体チップ７をフェースダウンでバン
プ２０６を介して搭載した構成において、バンプ２０６
または配線基板２１１上の電極パッド２０５が誘電体膜
２０３の弾性変形量より大きく塑性変形するように構成
することにより、具体的には、上述のように、バンプ２
０６または電極パッド２０５の圧縮変形量がほぼ飽和し
た状態まで塑性変形させた状態で、誘電体膜２０３の厚
みの変化が１０％以下とするように構成することによ
り、２０μｍ〜３０μｍといった比較的厚い絶縁膜を容
易に形成することが可能となり、幅の広い線路で例えば
特性インピーダンス５０Ωといった線路の形成が可能と
なる。また、バンプ２０６の高さは飽和状態に圧縮され
たときの最小の値で一定となるが、このときバンプ２０
６下の配線導体膜２０４下の誘電体膜２０３の厚みの変
化を１０％以内とすることが可能となるため、バンプ部
分およびバンプ近傍の配線導体膜のインピーダンスをほ
ぼ設計値どおりに制御することが可能となり、高周波で
動作する高周波モジュールにおいて、安価に正確な特性
制御が可能な実装構造を提供でき、インピーダンス不整
合による誤動作の発生を無くすことが可能となる。特
に、図６（ａ）〜（ｆ）に示す製造方法によって、上述
のような優れた性能を有する高周波モジュールを容易に
実現することができる。 【００９３】また、本実施形態では電極パッド２０５お
よびバンプ２０６の変形量が飽和した状態に圧縮変形し
たが、電極パッド２０５，２０８およびバンプ２０６の
いずれか一のみが飽和した状態に圧縮変形し、そのとき
誘電体膜２０３の厚みの変化が１０％以内であるものと
してもよい。 【００９４】また、光硬化性絶縁樹脂２０９で半導体チ
ップ２０７を固定したが、半導体チップ２０７を加圧す
るとともに加熱して固着してもよい。 【００９５】さらに電極パッド２０５，２０８がバンプ
２０６と同様にＡｕにより形成されてもよい。 【００９６】また、配線基板２１１は、導体基板または
一主面に導体層を形成した絶縁基板上に誘電体膜を形成
したものでもよい。 【００９７】また、配線導体膜２０４を形成する前の薄
膜は、誘電体膜２０３上に接地導体膜２０２の導体材料
と同一または異なった導体材料より形成してもよい。 【００９８】（第４の実施形態）図１０は、第４の実施
形態における半導体チップ中のバイポーラトランジスタ
の配線図である。また、図１１（ａ）は、図１０中のバ
イポーラトランジスタ部分の構造のみを拡大して示す平
面図であり、図１１（ｂ）は図１１（ａ）に示すＩ−Ｉ
線における断面図である。 【００９９】図１０及び図１１（ａ），（ｂ）に示すよ
うに、上記第３の実施形態における半導体チップ２０７
と同じ構成を有する半導体チップ２０７には、その内部
に搭載されたバイポーラトランジスタ５の各端子に接続
されるパッドが設けられている。すなわち、バイポーラ
トランジスタ５のベース端子５ｂに接続されるベースパ
ッド１と、コレクタ端子５ｃに接続されるコレクタパッ
ド２と、エミッタ端子５ｅに接続されるエミッタパッド
３ａ〜３ｆとが設けられている。 【０１００】さらに、本実施形態の特徴として、半導体
チップ２０７の４つのコーナー部には、バイポーラトラ
ンジスタ５の各端子には接続されていない４つのダミー
パッド４ａ〜４ｄが設けられている。本来、バイポーラ
トランジスタはエミッタ・ベース・ドレインの３端子の
構造であるから３つのパッドがあれば、基板との電気的
接続が可能である。ところが、本実施形態では、６つの
エミッタパッド３ａ〜３ｆに加えて４つのダミーパッド
４ａ〜４ｄを設け、合計１２個ものパッドを設けてい
る。このように、ダミーパッド４ａ〜４ｄを追加するな
どパッドの数を増やすことによってバンプ１個あたりの
荷重を減らすことができるので、それぞれのバンプに対
して加圧装置の制御可能な最低荷重よりも小さな荷重で
加圧することが可能になる。したがって、半導体チップ
２０７の搭載時に誘電体膜２０３が変形する前にバンプ
２０８を圧縮変形させることができ、誘電体膜２０３の
変形を抑制することができる。つまり、ダミーパッド４
ａ〜４ｆによりバンプの数を調整することで、誘電体膜
を変形させない適正な荷重を実現することができる。す
なわち、上記第３の実施形態では配線導体膜２０４にダ
ミーパッドを形成したが、本実施形態では半導体チップ
にダミーパッドを形成したものであり、このような構成
によっても、上記第３の実施形態と同様に、誘電体膜の
変形抑制作用が得られる。 【０１０１】なお、本実施形態ではエミッタ接地での使
用を想定して６つのエミッタパッド３ａ〜３ｆを設けて
いるが、このエミッタパッド３ａ〜３ｆによりエミッタ
のインダクタンスを減らすという効果も期待できる。 【０１０２】また、どの端子にも接続されていないダミ
ーパッド４ａ〜４ｂは、信号線に影響を与えないように
なるべく半導体チップ２０７の周辺に持ってくるのが望
ましい。とくに、半導体チップ２０７の４つのコーナー
部に配置するのが荷重を安定に行う上からも効果的であ
る。 【０１０３】また、各バンプへの荷重が偏らないように
パッドはできるだけ対称に配置し、密度も均一であるの
が望ましい。図１０には示していないが、半導体チップ
２０７の電極パッドに対抗する基板側にもパッドを用意
し、また半導体チップ側の各電極パッドにはバンプを形
成してもよい。その場合、半導体チップ２０７のダミー
パッド４ａ〜４ｄに対応する基板側のパッドは、特にど
こにも接続されていないか、あるいは接地されているこ
とが望ましい。 【０１０４】（第５の実施形態）第５の実施形態は、図
１９（ａ）〜（ｅ）に示す従来のＭＢＢプロセスの一部
を改良し、誘電体膜の変形を抑制する方法に関する。 【０１０５】図１２は、第５の実施形態における半導体
装置の実装工程の一部を示し、従来のＭＢＢ工程中の図
１９（ｃ）に相当する工程を示す断面図である。つま
り、ＭＢＢ法で加圧される直前の半導体チップ３０８と
基板３００との間の一つの接続部の付近を拡大したもの
である。図１２において、符号と部材との関係は以下の
通りである。３００はＳｉ等の基板、３０１は基板３０
０の主面上に形成されたＡｕからなる接地導体膜、３０
２はＳｉＯ2 からなる誘電体膜、３０３は上記誘電体膜
３０２上に導電性材料を堆積した後パターニングして形
成された配線導体膜をそれぞれ示し、配線導体膜３０
３，接地導体膜３０１及び誘電体膜３０２によりマイク
ロストリップ線路が形成されている。なお、３０４は配
線導体膜３０３中の電極パッドを示す。３０８は化合物
半導体等で構成された高周波トランジスタを内蔵する半
導体チップを示し、その一部に電極パッド３０７が設け
られている。そして、電極パッド３０７は、バンプ３０
６を介して上記マイクロストリップ線路の配線導体膜３
０３上の電極パッド３０４に電気的に接続されている。
３０５は光硬化性絶縁樹脂を示し、この光硬化性絶縁樹
脂３０５により半導体チップ３０８が基板３００上に固
定され、かつ光硬化性絶縁樹脂３０５の収縮力によりバ
ンプ３０６による接続状態が強固なものとなっている。 【０１０６】本実施形態の特徴として、加圧冶具３１０
で半導体チップ３０８を加圧する際、ほとんどバンプ１
０６のみに電磁波３２０を照射してバンプ３０６の温度
を上げ、バンプ３０６を融解あるいは軟化させるように
している。あるいは、加圧治具３１０と基板３００の保
持具（図示せず）との間に超音波を印加することで、バ
ンプの温度を上昇させるようにしてもよい。 【０１０７】本実施形態では、このようなバンプ３０６
を軟化させる工程を追加することにより、加圧時にバン
プが変形しやすくなり、誘電体膜３０２を大きく変形さ
せることなく半導体チップを実装することが可能とな
る。なお、本実施形態の製造工程において、図１２に示
す工程以外の工程は、上記図１９（ａ）〜（ｅ）に示す
従来の実装工程と同様である。 【０１０８】（第６の実施形態）第６の実施形態は、実
装する半導体チップの電極パッドの構造を改良すること
により、基板側の誘電体膜の変形を抑制する方法に関す
る。 【０１０９】図１３は、第６の実施形態における半導体
装置の実装工程の一部を示し、従来のＭＢＢ工程中の図
１９（ｃ）に相当する工程を示す断面図である。つま
り、ＭＢＢ法で加圧される直前の半導体チップ３０８と
基板３００との間の一つの接続部の付近を拡大したもの
である。図１３において、上述の第５の実施形態におけ
る図１２と同じ符号を付した部材はすでに説明した通り
であり、本実施形態においては説明を省略する。 【０１１０】本実施形態の特徴は、半導体チップ３０８
の電極パッド３０７の下地として基板側の誘電体膜３０
２よりヤング率の小さい（柔らかい）緩衝膜３３０を設
けた点にある。すなわち、半導体チップ３０８を加圧す
る際、この緩衝膜３３０が先に弾性変形するので、基板
３００の誘電体膜３０２の変形を防止することができ
る。緩衝膜３３０には、例えばポリイミド膜等の有機系
の絶縁膜を用いているが、基板３００上の誘電体膜３０
２（本実施形態ではＢＣＢ膜）よりヤング率が小さく、
変形しやすいものであればよい。 【０１１１】（第７の実施形態）第７の実施形態は、実
装前のバンプの構造に工夫を加えることにより、基板側
の誘電体膜の変形を抑制する方法に関する。 【０１１２】図１４は、第７の実施形態における半導体
装置の実装工程の一部を示し、ＭＢＢ法で加圧される直
前の半導体チップ３０８と基板３００との間の一つの接
続部の付近を拡大したものである。図１４において、第
５の実施形態における図１２と同じ符号を付した部材は
すでに説明した通りであり、説明を省略する。 【０１１３】本実施形態の特徴は、バンプ３０６が内部
に空洞３４０を多く含む構造となっている点である。す
なわち、半導体チップ３０８を加圧する際、この空洞３
４０がつぶれてバンプがたやすく変形するために、基板
３００の誘電体膜３０２を変形させることなくＭＢＢ実
装が実現できる。このような空洞３４０を多く含むバン
プを作製するには、例えば有機溶剤に金属紛を混ぜたも
のをバンプに整形し、後に溶剤を気化させるなどして実
現できる。また、必ずしも空胴３４０でなくても、例え
ば多数の溝を形成したり、連続孔を有する多孔性のバン
プであってもよい。 【０１１４】（第８の実施形態）第８の実施形態は、実
装前の基板側の誘電体膜及び配線導体膜の構造を工夫す
ることにより、基板側の誘電体の変形を抑制する方法に
関する。 【０１１５】図１５は第８の実施形態における実装前に
おけるＭＦＩＣの基板３００の一部を示す断面図であ
る。 【０１１６】本実施形態においても、Ｓｉ等の基板３０
０上に、接地導体膜３０１と、ＢＣＢ膜からなる誘電体
膜３０２と、Ａｕ膜等で構成された配線導体膜３０３と
が設けられている点は上記各実施形態における配線基板
の構造と同じである。しかし、本実施形態では、配線導
体膜３０３の電極パッド３０４が他の部分よりも上方に
位置するように、つまりチップ実装時の加圧で変形し膜
厚が減少することを見込んで、誘電体膜３０２のうち電
極パッド３０４下方に位置する部分を他の部分よりもあ
らかじめ厚く形成している。すなわち、実装時の加圧に
よる誘電体膜３０２の変形後、電極パッド３０４下方に
おける誘電体膜３０２の厚さが他の部分における厚さと
ほぼ同一になり、インピーダンスの乱れを減少すること
ができる。誘電体膜３０２をこのような形状にしておく
には、たとえば、あらかじめ厚く誘電体膜３０２を形成
しておき、エッチングにより、誘電体膜３０２のうち電
極パッド３０４下方の部分を除く部分を選択的に除去す
ることで容易に実現できる。 【０１１７】（第９の実施形態）第９の実施形態は、誘
電体膜の電極パッド以外の部分に圧力を加えることによ
り、電極パッドにおける誘電体膜の変形を抑制する方法
に関する。 【０１１８】図１６は、第９の実施形態における半導体
装置の実装工程の一部を示し、ＭＢＢ法で加圧される直
前の半導体チップ３０８と基板３００との間の一つの接
続部の付近を拡大したものである。図１６において、第
５の実施形態における図１２と同じ符号を付した部材は
すでに説明した通りであり、説明を省略する。 【０１１９】本実施形態の特徴は、半導体チップ３０８
の電極パッド３０４の両脇に支持柱３６０を設けた点に
ある。この支持柱３６０は、電極パッド３０７とバンプ
３０６と電極パッド３０４との高さの合計よりも高く、
かつ、基板３００上の誘電体膜３０２よりも十分堅い材
料で構成する。加圧時には、この支持体３６０が先に誘
電体膜３０２を押し下げて変形させるので、誘電体膜３
０２の両支持柱３６０間の部分では電極パッド３０４を
上方に押し上げる力が生じる。そして、電極パッド３０
４を押し上げる力とバンプ３０６から加わる圧力とが釣
り合うことにより、誘電体膜３０２の変形が可及的に抑
制される。なお、支持柱３６０の下方における誘電体膜
３０２の膜厚は薄くなってしまうが、支持柱３６０が当
接する部分に配線導体膜が存在しないようにあらかじめ
設計しておけば問題ない。 【０１２０】（第１０の実施形態）第１０の実施形態
は、電極パッド部の構造を改良することにより、誘電体
膜の変形を抑制する方法に関する。 【０１２１】図１７は、第１０の実施形態における半導
体装置の実装工程の一部を示し、ＭＢＢ法で加圧される
直前の半導体チップ３０８と基板３００との間の一つの
接続部の付近を拡大したものである。図１７において、
第５の実施形態における図１２と同じ符号を付した部材
はすでに説明した通りであり、説明を省略する。 【０１２２】本実施形態では、基板３００上にエアブリ
ッジ技術によって電極パッド部３０４の下部に空洞３７
０を形成する。このような空胴３７０をあらかじめ形成
しておくことで、加圧時にまずこのエアブリッジ部の空
胴３７０が簡単に潰れるため、誘電体膜３０２の変形を
抑制することが可能になる。 【０１２３】なお、半導体チップの電極パッドの構造を
エアブリッジ状にしても同様の効果が得られる。 【０１２４】（第１１の実施形態）第１１の実施形態
は、電極パッド部の構造を改良することにより、誘電体
膜の変形を抑制する方法に関する。 【０１２５】図２０（ａ），（ｂ）は、第１１の実施形
態における半導体装置の実装工程の一部を示し、ＭＢＢ
法で加圧された後の半導体チップ３０８と基板３００と
の間の一つの接続部の付近を拡大した断面図及び配線導
体膜３０３の形状を示す平面図である。図２０（ａ），
（ｂ）において、第５の実施形態における図１２と同じ
符号を付した部材についてはすでに説明した通りであ
り、説明を省略する。 【０１２６】本実施形態では、誘電体膜３０２の変形を
抑制する手段は講じていない。その代わりに、配線導体
膜３０３の幅Ｗを誘電体膜３０２の厚みｈの変化を見込
んで特性インピーダンスを一定に保つことができるよう
な形状としておく。具体的には、例えばＢＣＢ膜で構成
される誘電体膜３０２の厚みが２０μｍ程度のとき、特
性インピーダンス５０Ωのマイクロストリップ線路であ
れば、Ｗ＝２．６ｈの関係が成立する形状としておく。
半導体チップ３０８搭載前には誘電体膜３０２の厚みが
ｈ１で、半導体チップ３０８の搭載後には接続部におけ
る誘電体膜３０２の厚みがｈ２に変化したものとする。
このとき、Ｗ１＝２．６ｈ１，Ｗ２＝２．６ｈ２の関係
がいずれも成立するように、配線導体膜３０３の形状を
定めておくことにより、特性インピーダンスを一定に保
持することができる。言い換えると、配線導体膜３０３
の大部分の領域における幅Ｗ１に対して、電極パッド部
３０４の幅Ｗ２は変形後の厚みの減小を見込んで他の部
分よりも狭くしておく。 【０１２７】本実施形態では、誘電体膜の変形に起因す
る誘電率の変化を許容しながら、その変化に応じて配線
導体膜３０３の平面形状を定めておくことで、特性イン
ピーダンスを一定に保持することができる。なお、配線
導体膜３０３の幅の狭い部分は極めて一部に限られるの
で、マイクロストリップ線路の導体損にはほとんど悪影
響を与えない。 【０１２８】なお、上記第３〜第１０の実施形態の構造
に加えて、本実施形態のような配線導体膜を誘電体膜の
厚みの変化を考慮した形状にしておくこともできる。す
なわち、それらの実施形態においても、誘電体膜の厚み
の変化がわずかに生じうるので、例えば厚みの変化が５
％であれば、電極パッド部における配線導体膜の幅を他
の部分よりも５％狭くしておくことにより、特性インピ
ーダンスをより微細に調整し、極めて良好な高周波特性
を発揮することができる。 【０１２９】 【発明の効果】請求項１〜４によれば、高周波トランジ
スタを搭載した半導体装置において、マイクロストリッ
プ線路中の誘電体膜をＢＣＢ膜により構成したので、Ｂ
ＣＢ膜の厚膜の形成が容易でしかも誘電損が小さいとい
う性質を利用して、導体損や誘電損による高周波信号の
損失の極めて小さいマイクロストリップ線路を備えた半
導体装置の提供を図ることができる。 【０１３０】請求項５〜１８によれば、高周波トランジ
スタを搭載しＭＢＢ法により形成される半導体装置にお
いて、接続部における半導体チップ下面と誘電体膜上面
との間の寸法変化を当該箇所における誘電膜の厚みの変
化りも小さくする構成としたので、ほぼ設計通りのイン
ピーダンス値を有するマイクロストリップ線路を備えた
半導体装置の提供を図ることができる。 【０１３１】請求項１９〜２４によれば、高周波トラン
ジスタを搭載した半導体装置をＭＢＢ実装により形成す
るようにした半導体装置の製造方法において、半導体チ
ップ側の電極と基板側の配線導体膜との接続部の下方に
おける誘電体膜の変形を抑制しながらバンプのみを大き
く塑性変形させるようにしたので、ほぼ設計通りのイン
ピーダンス値を有するマイクロストリップ線路を備えた
半導体装置を安価に製造することができる。Detailed Description of the Invention [0001] TECHNICAL FIELD The present invention relates to flip chip mounting.
The present invention relates to a semiconductor device using
Especially high frequency semiconductor devices used in the quasi-millimeter wave to millimeter wave band.
Device and its integrated circuit. [0002] 2. Description of the Related Art In recent years, technological progress in the field of information and communications
The frequency band handled by communication equipment is
It is being developed to higher frequencies in the millimeter wave band.
Along with that, the transistors used in these communication devices
The speed of the semiconductor is extremely high, and recently, heterojunction compound semiconductors
Cut-off frequency exceeding 100 GHz for transistors etc.
Devices with wave numbers have been realized. However, this
For communication equipment that handles high frequencies from microwave to millimeter wave.
In addition, not only the transistor characteristics but also the circuit configuration
The method of mounting the semiconductor chip to be formed becomes a problem. Eg real
After the mounting process, the parasitic capacitance and
Often occurs in the
The effect on it is large in proportion to the frequency handled by the communication device.
The higher the frequency, the higher the frequency of these parasitic
It is necessary to keep the conductance component small. Also a microphone
For communication equipment that handles the frequency band from
The dimensions of the connecting elements, etc. existing between the members that make up the road are signals
The physical dimensions of the connecting
It will be necessary to fully consider the law. Also, of course
The circuit components such as passive elements and lines are extremely accurate.
Degree is required. Low cost while dealing with such problems
・ High performance and wide range of application from semi-millimeter wave to millimeter wave semiconductor
As a conventional technique for realizing a body integrated circuit, there is a document "Electronics".
The Institute of Information and Communication Engineers, 1994 Autumn Meeting Proceedings, Section 39 ", etc.
Called MFIC (Millimeter-wave Flip-chip IC)
Technology to be exposed is proposed. This technology is
Called bonding method (hereinafter referred to as MBB method)
I which suppressed the parasitic effect using flip chip mounting technology
C (module) technology, precision of semiconductor process
・ High-performance that ensures design flexibility while utilizing mass productivity
The feature is that it can realize a millimeter wave band IC at low cost.
You. FIG. 18 shows a part of the structure of this MFIC.
FIG. In the figure, the relationship between the symbols and the members is
It is as follows. 1000 is a substrate such as Si, 1001
Is a contact made of an Au film formed on the main surface of the substrate 1000.
Ground conductor film, 1002 is a dielectric film made of SiO2 film, 1
003 deposits a conductive material on the dielectric film 1002.
Then, the wiring conductor film formed by patterning
Show. The wiring conductor film 1003, the ground conductor film 1001 and
And the dielectric film 1002 form a microstrip line.
Has been established. Incidentally, 1004 is in the wiring conductor film 1003.
The electrode pad of FIG. 1008 is composed of a compound semiconductor or the like
Shows a semiconductor chip with a built-in high-frequency transistor
Then, an electrode pad is formed on a part of the surface of the semiconductor chip 1008.
1007 is provided. Then, the electrode pad 100
7 is my via bump (micro bump) 1006.
The electrode pad in the wiring conductor film 1003 of the cross trip line
It is electrically connected to the terminal 1004. 1005 is light hard
The photo-curable insulating resin 1005 is shown in FIG.
The semiconductor chip 1008 is fixed on the substrate 1000.
And the shrinkage force of the photocurable insulating resin 1005 causes
The connection state by the plug 1006 is strong. Next, the MFIC shown in FIG. 18 was obtained.
19A to 19E for the manufacturing process for
While explaining. First, as shown in FIG. 19 (a), a microphone
Light curing on the substrate 1000 on which the loss lip line is formed
Insulating resin 1005 is dropped. Next, in FIG.
As shown, the electrode pad 100 of the semiconductor chip 1008
Bumps 1006 formed on the substrate 7 and the substrate 1000
And the electrode pad 1004 in the wiring conductor film 1003 of
Align with La or the like. Next, in FIG.
As shown, the semiconductor chip 1008 is pressed against the pressure jig 1010.
When pressed with, the photocurable insulating resin 1005 causes the bumps 10
When it is discharged between 06 and the electrode pad 1004
In addition, the bump 1006 is compressed and deformed, and the electrode pad 1
Immerse in 004. As a result, the bump 1006 is electrically charged.
It is connected to the pole pad 1004. Next, in FIG.
As shown, irradiate with UV 1011 to photo-curable insulation resin
The substrate 100 and the semiconductor chip 1 are cured by curing the grease 1005.
And 008 are fixed. At that time, the photocurable insulating resin 10
05 contracts, so the electrode pad 1007 and the electrode pad
The connection state between 1004 becomes stronger. Next, FIG.
As shown in (e), after the curing is completed, the pressure jig 1
010 is removed and the substrate 100 of the semiconductor chip 1008 is removed.
Implementation to 0 is completed. The flip chip by the MBB method as described above
The thickness of the bump 1006 by using the mounting technology.
The bump 100 can be made smaller than several μm.
Parasitic inductance due to 6 is extremely low
Can be suppressed to a high level (several pH), and in the millimeter wave band
You can use it enough. That is, using solder bumps
For semiconductor devices formed by flip-chip mounting
However, the size of the bump is as large as about 50 μm, so
In the circuit that handles the re-wave band, a distributed constant circuit or inductor
Function as On the other hand, the flip by the MBB method
In the MFIC using chip mounting, the bump 10
Since the thickness of 06 can be reduced to several μm, the bump 100
The function of 6 as an inductor can be ignored.
In addition, the microstrip line in the MFIC is a semiconductor
Since it can be manufactured using a process,
Ordinary hybrid IC that applies wiring by applying printing technology
It is possible to achieve much higher precision patterning than that of
Furthermore, MMIC (Milli
Compared to meter-wave Monoloithic IC), MFIC
In some cases, the passive circuit is not on the compound semiconductor substrate, but on Si, etc.
Since it can be formed on a low-priced substrate, the cost can be significantly reduced.
It will work. [0008] [Problems to be Solved by the Invention]
Although it is an MFIC with points, on the other hand, the following questions
There is also a title. The first problem is that it is used in a conventional MFIC.
Microstrip line,
There is a large loss of high-frequency signals when passing through the road. You
That is, the dielectric film 1002 shown in FIG.
A SiO2 film with a small dielectric constant is used for the
10 μm on the underlying ground conductor film made of Au
It is difficult to grow a thick SiO2 film that exceeds
is there. However, for example, a line with a characteristic impedance of 50Ω
When forming a path, a line width W is obtained with an SiO2 film of this thickness.
And the film thickness h are set to have a relationship represented by approximately W = 2h.
Therefore, if the SiO2 film is thin, the lines of the microstrip line are
There is no choice but to set a narrow road width W. For this reason,
Resistance increases, conductor loss, that is, conductor loss increases
I will. Moreover, the SiO2 film has a so-called tandem dielectric loss.
(Tan δ) is large and is about 0.03. This
As the conductor loss and the dielectric loss are large,
Large loss when high-frequency signals pass through the strip line
It becomes. Therefore, a thick film having a thickness of more than 10 μm is formed.
If there is a suitable substance that can be formed, use it to form the dielectric film.
By using it as a material, it has the same impedance.
However, the line width can be increased and the conductor loss can be reduced.
It is possible that Such a relatively thick insulating film
Interlayer insulating film for multi-layer wiring of LSI for easy formation
And polyimide used in the passivation film
There is a technique for forming an organic film. With this technology, spin coating
The baking process is a simple process and relatively thick
It is possible to form an electric film and repeat this process.
It is possible to further increase the film thickness by applying multiple layers of
It is. Also, the organic film is an inorganic film such as SiO2.
Since the film quality is softer than that, even if the film thickness is increased
Stress can be reduced and the difference in thermal expansion coefficient from the substrate
Easy to solve problems such as film cracking and peeling due to
Yes. The first object of the present invention is to provide a microstrip.
Among organic films as a constituent material of the dielectric film in the line
Especially, the microstrip line of the semiconductor device for high frequency is constructed.
By finding the right material to
Adjust the impedance properly while preventing the increase of
Providing semiconductor devices with built-in high-frequency transistors
It is to plan. However, as the second problem, the MFIC
An organic film is used as the dielectric film in the microstrip line.
If used, conductor loss can be reduced, but the characteristics as designed
There is a risk that you will not get it. That is, as shown in FIG.
The semiconductor chip 1008 is mounted via the bump 1006.
In the step of forming the semiconductor chip 1008 on the substrate 10 with a pressure jig.
When pressing it to 00, the film quality of the dielectric film 1002 is soft
Therefore, the dielectric film 1002 is formed below the electrode pad 1004.
It will be transformed. In this vicinity, the film thickness of the dielectric film 1002 is
If it changes, the line impedance of this part will change from the design value.
It is difficult to achieve the performance as designed because it will shift
Becomes A second object of the present invention is such as an organic film.
Microstrip with soft and thick dielectric film
For MFICs with tracks, when mounting MBB
By taking measures to suppress the deformation of the dielectric film
Micros having the characteristic impedance as designed
It is about realizing a trip line. [0014] [Means for Solving the Problems] The above first object is achieved.
Therefore, in the present invention, the following first and second semiconductors are provided.
Measures related to the device are taken. The first semiconductor device of the present invention is defined in claim 1.
As described, have underlying conductor film at least in part
Substrate and the benzocyclohexene film formed on the underlying conductor film.
Dielectric film made of butene (hereinafter abbreviated as BCB) film
And a wiring conductor film formed on the dielectric film,
Wave transistor and an electric current connected to the high frequency transistor
It has a pole and was mounted face down on the substrate
The semiconductor chip is interposed between the electrode and the wiring conductor film.
And a bump for connecting the two. So
Then, by the above-mentioned base conductor film, dielectric film and wiring conductor film,
A microstrip line is constructed. Here, benzocyclobutene (BCB) and
Means a compound represented by the chemical formula shown in FIG.
The BCB film is, for example, BCB-DVS monomer as a solvent.
BCB obtained by melting and coating and baking
Membrane included during manufacturing. This BCB film has a dielectric constant of 2.7.
It is as low as about 30 μm and can be applied to a thick film with one application.
It turns out that it can be easily formed. Moreover, the measurement of the inventor
By constant, tan δ is about 0.006 at 60 GHz and Si
It is about an order of magnitude smaller than O2. Therefore, the high frequency
Conductor loss due to use in the dielectric film of the trip line
And the dielectric loss is kept small, and the loss of high-frequency signals passing through
Losses will also be reduced. A second semiconductor device according to the present invention is defined in claim 3.
As described, have underlying conductor film at least in part
Substrate and the BCB film formed on the base conductor film
And a first dielectric film formed on the first dielectric film
On the formed first wiring conductor film and the first wiring conductor film
A second dielectric film made of an insulating film formed on the
Second wiring conductor film formed on the second dielectric film and high frequency
Connected to the wave transistor and the high frequency transistor
And has electrodes that are mounted face down on the substrate.
Semiconductor chip, the electrode, and the second wiring conductor film
And a bump for connecting the two.
I have. The base conductor film, the first dielectric film, and the
The microstrip line is composed of the wiring conductor film of 1.
The first wiring conductor film and the second dielectric film.
And the MIM capacitor is configured by the second wiring conductor film.
Has been established. Thus, in addition to the function and effect of claim 1,
The strip line and the MIM capacitor are the second wiring conductor film.
The semiconductor device has a stacked structure while sharing
Occupying area will be reduced. As described in claim 2 or 4,
In the item 1 or 3, the height built in the semiconductor chip
Set the operating frequency of the frequency transistor to 10 GHz or higher
be able to. As a result, particularly in the quasi-millimeter wave to millimeter wave band,
In semiconductor devices equipped with frequency transistors,
Good characteristics with little body loss can be obtained. In order to achieve the second object, the present invention
Then, the following means concerning the third semiconductor device is provided.
It is the same. A third semiconductor device of the present invention is defined in claim 5.
As described, have underlying conductor film at least in part
Substrate and a dielectric film formed on the underlying conductor film
And the base conductor film and the dielectric formed on the dielectric film.
Wiring conductor that forms a microstrip line with body membrane
Membrane, high frequency transistor and high frequency transistor
And an electrode connected to the
The semiconductor chip mounted with the
Bumps provided at the connection with the body membrane to connect the two
It has and. Then, the semiconductor chip is attached to the substrate
After mounting on top,
On the dimension between the bottom surface of the body chip and the top surface of the dielectric film
The amount of change from the size before mounting the semiconductor chip is the above connection.
Semiconductor chip having the thickness of the dielectric film below the portion
The configuration is larger than the amount of change from the thickness before mounting.
You. Thus, the connecting portion between the electrode and the wiring conductor film is formed.
At the time of mounting the semiconductor chip on the substrate
Suppresses changes in the thickness of the dielectric film below and in the vicinity
Of the thickness of the dielectric film in the finished state
Since variations are also suppressed, the characteristic impedance at the time of design
A microstrip line with a small deviation from the dance
A semiconductor device having the same can be obtained. Especially works at high frequencies
In a high-frequency module, it is possible to control the characteristics accurately.
It is possible to realize the mounting structure, and
It is possible to prevent the occurrence of operation. As described in claim 6, in claim 5,
In addition, the dielectric film is coated with BCB, polyimide and acrylic resin.
Composed of an organic material containing at least one of
can do. Thus, in addition to the effect of claim 5,
For example, a relatively thick dielectric film of 20 to 30 μm can be easily formed.
Wider microstrips
For example, a microphone with a characteristic impedance of about 50Ω on the line
A semiconductor device having a loss lip line can be obtained. As described in claim 7, in claim 5,
In addition, both the bump and the electrode are made of a metal containing Au.
It is preferable that As described in claim 8, claim 5 or
6 is at least one of the above bumps and electrodes
If it is compressed and deformed until one of the displacements is saturated
The change in the thickness of the dielectric film should be 10% or less.
Is preferred. Here, the state in which the amount of deformation is saturated means compression
Work hardening in the direction and almost no further plastic deformation occurs
State. As a result, the effect of claim 5 or 6 is added.
The distance between the semiconductor chip and the wiring conductor film can be accurately controlled.
The bump inductance as much as possible.
And the impedance of the wiring conductor film near the bumps
-The dance can be kept constant. As described in claim 9, in claim 5,
At least one of the electrodes and the wiring conductor film
Shock that does not contribute to signal and power transmission to either one
A dummy pad for buffering can be provided. As a result, the semiconductor chip is mounted on the substrate.
Since the load when distributing is distributed,
The load applied to each bump when connecting is reduced,
The pressure device used for mounting the semiconductor device is above a certain level
When there is a constraint that only high load of
However, it is adjusted so that excessive load is not applied to the bumps.
It is possible to do. Therefore, the dielectric below the bump
The impact force applied to the body film is relaxed and the amount of deformation of the dielectric film is suppressed.
Is controlled. As described in claim 10, claim 9
In the above, the shock absorbing dummy pad is the semiconductor
It is preferably arranged in the peripheral portion of the chip. As a result, the dummy pad for shock absorption is
The semiconductor chips are arranged symmetrically on the semiconductor chip.
The stress balance during mounting is good, and the electrodes and
The connection with the wire conductor film is good, and the dielectric film
The amount of shape is also smaller. Claims as set forth in claim 11
5, 9, or 10, the semiconductor chip and the wiring
Interposed between the conductor film and the semiconductor chip mounting load
It can be deformed under the load and contributes to signal and power transmission.
A dummy bump that is not included may be further provided. As a result, the semiconductor chip is mounted on the substrate.
The load applied when mounting is used to mount semiconductor devices.
The pressure device used can only apply a high load above a certain level.
Even when there are restrictions such as not being necessary
It is possible to adjust so that the upper load is not applied.
You. As described in claim 12, claim 5
The bump after mounting the semiconductor chip
The thickness is preferably 5 μm or less. As a result, there is no parasitic inductance.
A semiconductor device which can be seen is obtained. As described in claim 13, claim 5
At the operating frequency of the high frequency transistor of 10
It can be set to GHz or higher. As a result, high frequencies in the quasi-millimeter wave to millimeter wave band are obtained.
With the built-in transistor
With microstrip line with impedance
A semiconductor device is obtained. As described in claim 14, claim 5
In the above, the semiconductor chip and the substrate are the electrodes
And the photo-hardened material existing in the area including the connection part between the wiring conductor film and
Adopted with a chemical-shrinkable insulating resin
Can be. As a result, the contact between the electrode and the wiring conductor film is made.
Since the connecting part is subject to compressive stress, the connection between the two is stronger.
It will be solid. As described in claim 15, claim 5
At the connection between the electrode and the wiring conductor film
At least one of the electrode and the wiring conductor film
The lower layer is made of a material with a smaller Young's modulus than the dielectric film above.
A barrier layer can be provided. As a result, the pressure applied when mounting the semiconductor chip
Is applied to the connection, the buffer layer is deformed first, so
Before the amount of deformation of the dielectric film increases, the bumps
It is compressed and deformed to a saturated state. Therefore, the dielectric film
The momentary force applied to
Is done. As described in claim 16, claim 5
At the connection between the electrode and the wiring conductor film
At least one of the electrode and the wiring conductor film
A cavity can be provided below. As a result, the same effect as that of claim 15 can be obtained.
It is. As described in claim 17, claim 5
In the above, at least one void is provided inside the bump.
It can be configured to have a part. As a result, when mounting a semiconductor chip,
The dielectric film is deformed under the applied pressure
The bumps are compressed and deformed before. Therefore, the dielectric
The momentary pressure applied to the body film is reduced,
Deformation is suppressed. As described in claim 18, claim 5
In the vicinity of the connection part of the semiconductor chip and
The dielectric film is formed at least at two places sandwiching the connecting portion.
Made of a material whose Young's modulus is larger than that of
Height dimension greater than the total thickness of the bump and wiring conductor film
Can be provided. As a result, when mounting a semiconductor chip,
The support is the dielectric on the substrate before the pressure is applied to the substrate.
Press the dielectric film against the film. And to this pressure
Therefore, it is necessary to increase the thickness of the dielectric film below the connection part.
Since stress is generated in the same direction, this stress and when mounting a semiconductor chip
Acts on the dielectric film from the pressing jig via the wiring conductor film
The stress is balanced and the deformation of the dielectric film is suppressed. Next, in order to achieve the above second object
In addition, the present invention relates to the following method for manufacturing a semiconductor device.
Are taking steps to do so. The first semiconductor device manufacturing method of the present invention is
As described in claim 19, a base conductor film is provided on the substrate.
First step of depositing and organic resin on the underlying conductor film
Second step of forming a dielectric film made of
A wiring conductor film is formed on the film, and
A microstrip line is formed by an electric film and a wiring conductor film.
Third step of forming, high frequency transistor and the transistor
A semiconductor chip having electrodes connected to the
The fourth step of preparing and the lesser of the above-mentioned electrodes and wiring conductor films.
Fifth step of forming bumps on at least one surface
And the electrode of the semiconductor chip and the wiring conductor film of the substrate
Face each other, and connect the electrode and the wiring at the connection part of both.
A sixth step of aligning the body membrane, the electrode and the
After contacting the wiring conductor film through the bump,
When the semiconductor chip is pressed downward and heated, the bump
The compressive deformation of the
In the fifth step, the steps of
When the change in the thickness of the dielectric film is less than 10%,
A material having characteristics such that the amount of bump deformation is almost saturated
It is a method of forming the above bumps with a material. By this method, by applying an organic resin film
It is possible to form a relatively thick dielectric film on the underlying conductor film.
Therefore, the process can be simplified. Also, the semiconductor chip is a substrate
When mounting on top, if the amount of deformation of the bump can be made constant
Thickness of the dielectric film below and near the bump
Can be suppressed to less than 10%,
The impedance of the wiring conductor film near the
Can be easily controlled. Therefore,
Minimal variation in high-frequency characteristics and impedance mismatch
It has excellent characteristics that it does not cause malfunctions.
The semiconductor device can be manufactured at low cost. A second method of manufacturing a semiconductor device according to the present invention is
As described in claim 20, a base conductor film is formed on the substrate.
First step of depositing and organic resin on the underlying conductor film
Second step of forming a dielectric film made of
A wiring conductor film is formed on the film, and
A microstrip line is formed by an electric film and a wiring conductor film.
Third step of forming, high frequency transistor and the transistor
A semiconductor chip having electrodes connected to the
The fourth step of preparing and the lesser of the above-mentioned electrodes and wiring conductor films.
Fifth step of forming bumps on at least one surface
Install the board so that the wiring conductor film faces upward.
Then, a liquid insulating resin having a curing shrinkage function is formed on the substrate.
Sixth step of applying oil and the electrodes of the semiconductor chip
The wiring conductor film of the substrate is made to face each other, and the electrode and the wiring are
A seventh step of aligning the connecting portions with the conductor film,
Contact between the electrode and the wiring conductor film via the bump
After that, the semiconductor chip is pressed downward to press the bar.
To compress and deform the pump until the amount of deformation is almost saturated.
8 and the ninth step of curing the insulating resin
In the fifth step, the upper step in the eighth step is provided.
When the change in the thickness of the dielectric film is 10% or less, the bump
The material with the characteristics that the deformation amount of
This is a method of forming bumps. By this method, the first semiconductor device is manufactured.
The same effect as the method can be obtained. The third manufacturing method of the present invention is defined in claim 21.
First, as described, depositing an underlying conductor film on a substrate
And the dielectric layer made of organic resin on the underlying conductor film.
Second step of forming body film and wiring on the dielectric film
A conductor film is formed, and the base conductor film, the dielectric film, and the
Third forming a microstrip line by a wire conductor film
Process, and the high frequency transistor and the transistor
Fourth, providing a semiconductor chip having electrodes connected thereto
Process and at least one of the electrode and the wiring conductor film
The fifth step of forming bumps on the surface of
Installed so that the wiring conductor film faces upward,
Applying liquid insulating resin with curing shrinkage function on top
Step 6, wiring of the semiconductor chip electrodes and the substrate
When facing the conductor film, the electrode is
And a seventh step of aligning the wiring conductor film with the wiring conductor film.
Contact the pole with the wiring conductor film through the bump.
From above, press the semiconductor chip downward to press the bump.
Eighth process to compress and deform until the amount of deformation is almost saturated
And a ninth step of curing the insulating resin,
In the eighth step, the semiconductor chip is pressed downward.
At about the same time, the bumps are softened by softening only the bumps.
Is a method of compressing and deforming. By this method, when the bump is compressed and deformed,
Since only the bumps are softened by heating, the lower dielectric film
Mounting the semiconductor chip on the substrate with almost no deformation
Becomes extremely easy. Therefore, the first semiconductor
The same effect as the device manufacturing method can be obtained more easily. As described in claim 22, claim 2
1, the metal containing Au is used in the fifth step.
Forming the bumps, and applying pressure in the eighth step.
Apply ultrasonic waves between the semiconductor chip and the substrate almost at the same time.
Can be As described in claim 23, claim 2
1, the metal containing Au is used in the fifth step.
Forming the bumps, and applying pressure in the eighth step.
It is possible to irradiate electromagnetic waves to the bumps almost at the same time.
You. According to claims 22 and 23, the semiconductor chip is mounted on the substrate.
When mounting, only bumps while pressing the semiconductor chip
Can be easily deformed. A fourth manufacturing method of the present invention is defined in claim 24.
First, as described, depositing an underlying conductor film on a substrate
And the dielectric layer made of organic resin on the underlying conductor film.
Second step of forming body film and wiring on the dielectric film
A conductor film is formed, and the base conductor film, the dielectric film, and the
Third forming a microstrip line by a wire conductor film
Process, and the high frequency transistor and the transistor
Fourth, providing a semiconductor chip having electrodes connected thereto
Process and at least one of the electrode and the wiring conductor film
The fifth step of forming bumps on the surface of
Installed so that the wiring conductor film faces upward,
Applying liquid insulating resin with curing shrinkage function on top
Step 6, wiring of the semiconductor chip electrodes and the substrate
When facing the conductor film, the electrode is
And a seventh step of aligning the wiring conductor film with the wiring conductor film.
Contact the pole with the wiring conductor film through the bump.
From above, press the semiconductor chip downward to press the bump.
Eighth process to compress and deform until the amount of deformation is almost saturated
And a ninth step of curing the insulating resin,
In the second step, the dielectric film is formed below the bump.
Formed to be thicker in the part where it is located than in other parts
However, in the eighth step, the thickness of the dielectric film is almost uniform.
It is a method of pressurizing the semiconductor chip to the state of
You. Also by this method, after mounting the semiconductor chip
Since the thickness of the dielectric film is almost uniform,
Similar to the device manufacturing method, the impedance
Device having a microstrip line having a gap
Is obtained. [0060] BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment) The first embodiment is the material of the dielectric film.
To improve the configuration. FIG. 1 shows a semiconductor device according to the first embodiment.
FIG. In FIG. 1, the relationship between reference numerals and members
It is as follows. 100 is a base made of glass, Si, etc.
A plate, 101 is titanium or Au formed on the substrate 100.
Is a ground conductor film composed of a laminated film of
Dielectric made of crobutene (hereinafter abbreviated as BCB)
The films 103a to 103c are formed on the dielectric film 103 by, for example,
Wiring conductor films formed by laminating titanium and gold are shown respectively.
Of the wiring conductor films 103a to 103c, the wiring conductor film 10
3a is an MI in which the dielectric film 102 is sandwiched between the ground conductor films 101.
It constitutes an M-type capacitor. Wiring conductor film 103b
Together with the ground conductor film 101 and the dielectric film 102.
It constitutes a cross trip line. Wiring conductor film 10
3c is a wiring that needs to be grounded.
It is connected to the ground conductor film 101 through the toe hole. Further, 108 has an operating frequency of 30 GHz.
Semiconductor chip with high-frequency transistor mounted, 107
Is an electrode pad on the semiconductor chip 108, and 106 is a wiring conductor.
The body membranes 103a to 103c are connected to the electrode pad 107.
The bumps for each are shown. In this embodiment,
By the up-chip mounting, the semiconductor chip 108 and the substrate 10
0 is the electrode pad 107 and the wiring conductor films 103a to 10a.
3c and the bumps 106 are connected to each other. What
Lef is a lead frame for mounting.
Then, it is attached on the substrate 100. Here, the dielectric film which is the feature of this embodiment
Regarding the BCB film that constitutes 102, FIG.
This will be described with reference to FIG. FIG. 2A shows the chemical structural formula of BCB.
Fig. 2 (b) is a DVS-BCB monomer containing BCB.
It is a figure which shows the chemical structural formula of. The DVS shown in FIG.
-BCB monomer is a trade name of, for example, Dow Chemical Company
Marketed as "Cycloten 5021 (or 3022)"
The structure in which DVS is interposed between two BCBs
It has become. And this DVS-BCB monomer
After dissolving in a solvent to prepare an oligomer solution,
Gommer solution is coated on the substrate and 250 ℃ in N2 atmosphere.
By baking for 60 minutes at the temperature shown in Fig. 2 (c).
A BCB film having such a crosslinked structure is obtained. The present invention
Then, it is obtained by polymerizing the BCB shown in FIG.
The resin film is generally referred to as a BCB film, and is not necessarily shown in FIG.
Limited to the resin film represented by the chemical formula shown in (c)
is not. In the MFIC according to this embodiment, the hybrid
Normal semiconductor without using printing technology
Forming a microstrip line using body processes
Since the structure is variable, the pattern accuracy is improved.
Further, since the substrate 100 made of Si, glass or the like is used,
Compared with the one using a compound semiconductor substrate, the conventional MM
Manufacturing costs are also reduced compared to ICs. In addition, the bump
Since the size can be made extremely small, a few μm,
Semiconductor chip with built-in high-frequency transistor that handles signals
Even if it is used for mounting, the parasitic inductor can be ignored.
Can be made smaller. In addition, as in this embodiment, the dielectric film 1
Since 02 is composed of BCB film, it can be thickened by one application.
A film having a thickness of about 30 μm can be easily formed.
In other words, the line width of the wiring conductor film can also be increased.
You. Moreover, this BCB film has a low dielectric constant of about 2.7.
According to the measurement by the inventor, the dielectric loss tan δ of the BCB film is
The dielectric loss of SiO2 is about 0.006 at 60 GHz.
It was found that it was smaller than tan δ by about one digit. But
Therefore, the BCB film allows the dielectric of the strip line for high frequency.
Smaller conductor loss and dielectric loss due to the body film
Microstrip lines can be configured and passed
It is possible to significantly reduce the loss of high frequency signals. In this embodiment, it is easy to understand.
In order to obtain a single semiconductor chip 1 on the substrate 100,
08 is mounted, but multiple boards are mounted on one board.
A semiconductor chip may be mounted, and one semiconductor chip
A plurality of transistors may be provided in the chip. this is,
The same applies to each embodiment described later. (Second Embodiment) FIG. 3 shows a second embodiment.
It is a sectional view of MFIC concerning a state. As shown in the figure,
In this embodiment, it is made of Si having a thickness of about 300 μm.
Grounding made of Au with a thickness of about 1 μm on the substrate 100
Conductor film 101 is deposited and has a thickness of 25 μ
A first dielectric film 102a made of a BCB film of about m is deposited.
And a thickness of 1 μm on the first dielectric film 102a.
First wiring conductor film 1 made of a laminated film of titanium and Au of about 1 degree
03x is formed. The ground conductor film 101, the first
The dielectric film 102a and the first wiring conductor film 103x form a mask.
A cross trip line is constructed. Here, as a feature of this embodiment, the first distribution
Thickness on the line conductor film 103x and the first dielectric film 102a
Nitride film (or silicon oxide)
A second dielectric film 102b composed of
A second wiring conductor film 103y is formed thereon. Up
The first wiring conductor film 103x, the second dielectric film 102b, and
The second wiring conductor film 103y constitutes an MIM capacitor
Have been. Then, the second wiring conductor film 103y and the half
The electrode pad 107 of the conductor chip 108 and the bump 106
Connected through. In this embodiment, the microstrip line is used.
And the MIM capacitor are three-dimensionally configured, and a first wiring conductor
Since the membrane 103x is shared by both parties, the MFIC
The area occupied by passive elements inside can be reduced,
It is possible to reduce the size of the MFIC. (Third Embodiment) Here, the third embodiment
The basic steps taken by the present invention in the following embodiments
The steps will be described. In the conventional MFIC as described above
Deformation of the dielectric film when mounting the MBB is due to the pressure jig.
The acceleration of pressurization is large, and before the bump is compressed and deformed
It is because that force is transmitted to the dielectric film
Conceivable. Therefore, there is little change in the thickness of the dielectric film.
Bump or pad bullets (within 10%, for example)
The bumps and
It is possible to control the material of the pad or the load under pressure.
If possible, it is possible to suppress changes in the thickness of the dielectric film as much as possible.
Should be. Press the bump before the force is transmitted to the dielectric film.
In order to shrink and deform, press at a low speed as much as possible, or
A small weight should be applied. However,
There is a limit to the pressurization speed and pressurization value control function of the pressure device,
Effective control of dielectric film thickness change only by controlling the pressure device
It turns out that it cannot be prevented. Therefore, the following
In each of the embodiments, the structure of bumps and pads can be improved.
Measures to suppress deformation of dielectric film due to
explain. First, referring to the drawings for the third embodiment.
It will be explained while referring to the figures. FIG. 4 is a wiring board according to the third embodiment.
FIG. In the wiring board shown in FIG.
The relationship between the and members is as follows. 201 is silicon
Substrate 202, a ground conductor 202 made of Ti, Au, Ti film, etc.
Body film, 203 is a dielectric made of organic insulating film such as BCB film
Film, 204 is a wiring conductor film made of Au or the like, and 205 is a wiring
The electrode pad of the conductor film 204 and 206 are vanes made of Au.
And 210 are formed at desired positions on the dielectric film 203.
Shows through holes. Circuit board
Is a wiring board 211. That is,
The line substrate 211 has a dielectric on the ground conductor film 202 that becomes a conductor.
It has a body film 203, and a wiring conductor film is formed on the dielectric film 203.
It is equipped with 204. FIG. 5 is formed using the wiring board 211.
It is sectional drawing of the high frequency module made into. Shown in the same figure
A high-frequency transistor on the wiring board 211.
The semiconductor chip 207 to be stored is mounted, and the semiconductor chip
Of the electrode pads 208 of the chip 207 and the wiring board 211.
The wire conductor film 204 is connected via the bump 206.
You. In this embodiment, as described later, the semiconductor chip is
Plastic deformation of the bump 206 due to the pressure applied when the top 207 is mounted.
The shape amount becomes larger than the elastic deformation amount of the dielectric film 203.
A softer material than the dielectric film 203 is applied.
doing. This is a feature of this embodiment. FIGS. 6A to 6F show the present embodiment.
FIG. 8 is a cross-sectional view showing the manufacturing process of the high-frequency module. First, as shown in FIG. 6A, silicon is used.
It is made of Ti, Au, Ti, etc. on the substrate 201 by vapor deposition or the like.
A ground conductor film 202 is formed on the ground conductor film 202.
Apply BCB film by pin coating method and soft cure
And a hard-cured BCB film of desired thickness
The dielectric film 203 is formed. At this time, the existence of other than BCB
Dielectric with mechanical insulators such as polyimide and acrylic
The body film 203 may be formed. Next, move the photo to the desired position.
Lithographic technology and dry etching and wetting
Through hole 210 is formed by using the etching technique.
You. At this time, use a photosensitive BCB, polyimide, or the like.
Through hole 21 combined with photolithography technology
It is also possible to form 0 at the same time. Next, as shown in FIG. 6 (b), vacuum vaporization is performed.
Seed for plating Ti / Au etc. by thin film forming method such as plating method
Form a thin film and use techniques such as photolithography and electrolysis.
Made of Au etc. on the seed thin film using plating technique such as plating method
The wiring conductor film 204 and the electrode pad 205 are formed, and
The seed thin film is removed using the etching technique. Also, with this
If necessary, a dummy bump 218 described later is formed.
A dummy pad 217 for forming is formed. Next, as shown in FIG.
Uses similar photolithography technology and electrolytic plating method
A bump 206 made of Au on the electrode pad 205.
The wiring board 211 is formed by forming the wiring board 211 to a desired height. This
At this time, the bump 206 is an electrode pad on the wiring substrate 211.
Although formed on the 205, the electrode pad of the semiconductor chip 207 is formed.
It is also possible to form it on the board 208. Further, the bumps 206 are appropriately plated.
Under the above conditions, make the product as soft as possible and
It is desirable that the Kers hardness is 50 Hv or less. Ma
At this time, if necessary, the dummy bumps 218 are also added.
Sometimes formed. This dummy bump 218 and dummy pad
217 has nothing to do with signal transmission and power supply. So
Then, the dummy bump 218 and the dummy pad 217 are
Pressurizing jig 2 which is a pressing device applied to the semiconductor chip 207
It is configured to be deformable under a minimum load of 12. Dami
-For the bump 218, the pressure jig 212 is applied only with a high load.
When there is no load, the load is distributed and the bump 206 receives more load than necessary.
It has the effect of not adding weight. Next, as shown in FIG. 6D, the circuit board
Apply photo-curable insulating resin 209 to desired position on 211
The bump 206 and the electrode pad 2 of the semiconductor chip 207.
08 so that it can be electrically connected facing the corresponding position
The alignment between the semiconductor chip 207 and the wiring conductor film 204.
Make a bunch. Next, as shown in FIG. 6 (e), a pressure device
With the pressing jig 212 of
Then, the amount of compressive deformation of the electrode pad 205 of the wiring board 211 is
A load that plastically deforms until it becomes almost saturated
Add. At this time, the amount of compressive deformation of the bump 206 is almost exhausted.
It is plastically deformed to the state of being harmonized. In this state, ultraviolet rays
213 is irradiated to cure the photocurable insulating resin 209.
You. Next, as shown in FIG. 6 (f), a pressure jig
212 is removed, and the semiconductor chip 2 on the circuit board 211 is removed.
Installation of 07 is completed. Repeat the same steps below.
Complete Jules. Here, the bump of the feature of this embodiment is
The deformation characteristics will be described. Strain and load of bump 206
The relationship with the weight is the true stress expressed by the following equation (1) -strain
It is represented by a curved line. Σt= Kεt n          … (1) Here, K is the strength coefficient (or strain hardening coefficient), n
Is the work hardening coefficient, σtIs the true stress, εtIs it true strain
Shown respectively. The strength coefficient K is the maximum tensile strength.
And the work hardening coefficient n is the true strain ε at the maximum load point.tAnd so on
New Figure 7 is a science application of precious metals (supervised by Ichiro Tanaka, Tanaka
Hardened during cold working of Au shown by Precious Metal Industry Co., Ltd.
It is a graph showing the characteristics of degree and strain.
From the tape, for example, when the Vickers hardness is 40 Hv
The maximum strength is 18 (kg / mmTwo). Sand
The strength coefficient is 18 (kg / mmTwo) And this and
Since the elongation of the mushroom is 20%, the true strain at this time,
That is, the work hardening coefficient is 0.182 according to the following equation (2).
Is calculated. Εt= Ln (1 + ε) (2) Therefore, the true stress when the Vickers hardness of Au is 40 Hv-
The true strain curve is expressed by the following equation (3). Σt= 18εt 0.182         … (3) At this time, the original height is l0Then the van after pressurization
The height l of the bump 206 is expressed by equation (4), and the bump after pressing
The bottom area A of 206 is the bottom area before pressing.0Then
It is represented by the following formula (5). In addition, the bump 206
The compressive stress σ initially applied is expressed by the following equation (6).
You. L = l0(1-εt)… (4) A = A0{1 / (1-εt)}… (5) σ = σt/ (1-εt)… (6) In FIG. 8, the bump 206 has a height of 10 μm and a diameter of 20 μ.
m, hardness 40Hv per bump
It is a graph showing the change of applied load and bump height.
You. For deforming the bump 206 to a height of 1.8 μm
A load of 32 (g / bump) is required.
The radius of the bump 206 is 24.5 μm from the equation (5). This
Judging from the characteristics shown in Fig. 8, the load is larger than in this state.
Even if it is increased, the bump 206 will not be deformed by more than 1 μm.
No, it may be considered to be almost saturated due to desired electrical characteristics.
I think that the. On the other hand, a BCB film forming the dielectric film 203
Has a Young's modulus of 2.6 (GPa) and BC due to load
The strain ε of the B film is represented by the following formula (7). Ε = F / ES (7) Where ε is strain, F is load, E is Young's modulus, and S is
Indicates the pressure area. Also, the deformation of the dielectric film 203 and the bump 2
Since the deformation of 06 occurs at the same time, the addition of the dielectric film 203
The pressure area S changes according to the equation (5) before pressurization. In FIG. 9, the height of the bump 206 is 10 μm,
One bump for a diameter of 20 μm and hardness of 40 Hv
BC applied to the load and the dielectric film 203
The graph which showed the deformation rate of B film | membrane is shown. BCB film thickness
It can be seen that the change of is almost constant at less than 7%. this
If the change in the thickness of the BCB film is within 10%, the BCB film
The change in the thickness of the
Few. In this way, the dielectric film formed on the conductor film
203 is composed of an organic resin such as BCB and has a dielectric
Wiring board 2 having wiring conductor film 204 formed on body film 203
A plurality of semiconductor chips 7 are banged face down on 11
Bump 206 in the configuration mounted via the bump 206
Alternatively, the electrode pad 205 on the wiring board 211 is a dielectric film.
Configured to cause plastic deformation larger than the amount of elastic deformation of 203
By doing so, specifically, as described above, the bump 2
06 or the amount of compressive deformation of the electrode pad 205 is almost saturated.
Thickness of the dielectric film 203 in a state of being plastically deformed to
By configuring the change of only 10% or less
The relatively thick insulating film of 20 μm to 30 μm
It can be easily formed, and with a wide track, for example
It is possible to form a line with a characteristic impedance of 50Ω.
Become. In addition, the height of the bump 206 is compressed to a saturated state.
It becomes constant at the minimum value when
6 the thickness of the dielectric film 203 below the wiring conductor film 204 below
Since it is possible to keep the ratio within 10%,
And the impedance of the wiring conductor film near the bumps.
It becomes possible to control according to the design value, and at high frequency
Accurate characteristics at low cost in operating high frequency modules
Controllable mounting structure can be provided, and impedance irregularity
It is possible to eliminate the occurrence of malfunction due to the combination. Special
By the manufacturing method shown in FIGS. 6 (a) to 6 (f).
Easily create a high-frequency module with excellent performance such as
Can be realized. Further, in this embodiment, the electrode pad 205 and the
And the deformation amount of the bump 206 is compressed and deformed to a saturated state.
Of the electrode pads 205, 208 and bumps 206
When only one of them is compressed and deformed into a saturated state, at that time
The change in the thickness of the dielectric film 203 is within 10%.
May be. Further, the semiconductor chip is made of the photocurable insulating resin 209.
The chip 207 is fixed, but the semiconductor chip 207 is pressed.
It may also be heated and fixed. Further, the electrode pads 205 and 208 are bumps.
It may be formed of Au similarly to 206. The wiring board 211 is a conductor board or
Dielectric film formed on insulating substrate with conductor layer formed on one main surface
May be done. In addition, the thin film before forming the wiring conductor film 204
The film is a conductor material of the ground conductor film 202 on the dielectric film 203.
It may be formed of the same or different conductor material. (Fourth Embodiment) FIG. 10 shows the fourth embodiment.
Transistor in a semiconductor chip in the form
FIG. Further, FIG. 11 (a) shows a bar in FIG.
Only the structure of the ipolar transistor is shown enlarged.
11B is a plan view, and FIG. 11B is the I-I shown in FIG.
It is sectional drawing in a line. As shown in FIGS. 10 and 11 (a) and (b).
As described above, the semiconductor chip 207 according to the third embodiment
The semiconductor chip 207 having the same configuration as
Connected to each terminal of bipolar transistor 5 mounted on
Pad is provided. Ie, bipolar
The base terminal connected to the base terminal 5b of the transistor 5
And the collector pad connected to the collector terminal 5c.
And the emitter pad connected to the emitter terminal 5e
3a to 3f are provided. Further, as a feature of this embodiment, a semiconductor
There are bipolar tigers on the four corners of the chip 207.
4 dummy not connected to each terminal of the register 5
Pads 4a to 4d are provided. Originally bipolar
Transistor has three terminals of emitter, base and drain
Since it is a structure, if there are three pads, the electrical connection with the substrate
Connection is possible. However, in this embodiment, the six
Four dummy pads in addition to the emitter pads 3a to 3f
4a to 4d are provided, and a total of 12 pads are provided.
You. In this way, do not add the dummy pads 4a to 4d.
By increasing the number of pads,
Since the load can be reduced, it is necessary to
With a load smaller than the minimum controllable load of the pressure device
It becomes possible to pressurize. Therefore, the semiconductor chip
Bumps before the dielectric film 203 is deformed when the 207 is mounted.
208 can be compressed and deformed, and the dielectric film 203
Deformation can be suppressed. That is, the dummy pad 4
By adjusting the number of bumps with a to 4f, the dielectric film
An appropriate load that does not deform can be realized. You
That is, in the third embodiment, the wiring conductor film 204 is not
Although the mepad is formed, in the present embodiment, the semiconductor chip
The dummy pad is formed on the
Also according to the third embodiment, as in the third embodiment,
A deformation suppressing effect is obtained. In this embodiment, the grounded emitter is used.
For the sake of use, provide 6 emitter pads 3a to 3f
The emitter pads 3a to 3f
The effect of reducing the inductance can be expected. In addition, the dummy which is not connected to any terminal
-The pads 4a-4b should not affect the signal line.
I would like to bring it around the semiconductor chip 207 as much as possible.
Good. Especially, the four corners of the semiconductor chip 207
It is effective to place it in the section for stable loading.
You. Also, make sure that the load on each bump is not biased.
Pads should be placed as symmetrically as possible and of uniform density
Is desirable. Although not shown in FIG. 10, a semiconductor chip
Pads are also provided on the substrate side that opposes the electrode pads of 207
Also, form bumps on each electrode pad on the semiconductor chip side.
May be done. In that case, the dummy of the semiconductor chip 207
The pads on the substrate side corresponding to the pads 4a to 4d are particularly
Is it not connected to this or is it grounded?
Is desirable. (Fifth Embodiment) The fifth embodiment is a diagram
Part of the conventional MBB process shown in 19 (a) to (e)
And a method for suppressing deformation of a dielectric film. FIG. 12 shows a semiconductor according to the fifth embodiment.
Figure showing a part of the mounting process of the device, a diagram during the conventional MBB process
It is sectional drawing which shows the process corresponding to 19 (c). Toes
The semiconductor chip 308 immediately before being pressed by the MBB method.
Enlarging the vicinity of one connection with the board 300
It is. In FIG. 12, the relationship between reference numerals and members is as follows.
It is on the street. 300 is a substrate such as Si, 301 is a substrate 30
A ground conductor film made of Au formed on the main surface of 0, 30
2 is a dielectric film made of SiO2, and 303 is the above dielectric film
A conductive material is deposited on 302 and then patterned to form
The formed wiring conductor films are respectively shown, and the wiring conductor film 30 is shown.
3, the microphone by the ground conductor film 301 and the dielectric film 302
A loss lip line is formed. Note that 304 is
The electrode pads in the line conductor film 303 are shown. 308 is a compound
Half with built-in high-frequency transistor made of semiconductor etc.
A conductor chip is shown, and an electrode pad 307 is provided on a part thereof.
Have been. The electrode pad 307 is the bump 30.
The wiring conductor film 3 of the microstrip line through 6
03 is electrically connected to the electrode pad 304.
Reference numeral 305 denotes a photo-curable insulating resin.
The semiconductor chip 308 is fixed on the substrate 300 by the grease 305.
And the shrinkage force of the photocurable insulating resin 305
The connection state by the pump 306 is strong. A feature of this embodiment is that the pressure jig 310 is used.
When pressing the semiconductor chip 308 with
Electromagnetic wave 320 is radiated only on the temperature of the bumps 306.
So that the bumps 306 melt or soften.
doing. Alternatively, the pressure jig 310 and the substrate 300 may be stored.
By applying ultrasonic waves to a holding device (not shown),
The temperature of the pump may be increased. In the present embodiment, such bump 306 is used.
By adding a process to soften the
The dielectric film 302 is deformed greatly.
It is possible to mount semiconductor chips without
You. Note that, in the manufacturing process of this embodiment, as shown in FIG.
The steps other than the step of adding are shown in FIGS.
This is the same as the conventional mounting process. (Sixth Embodiment) The sixth embodiment is
Improving the structure of the electrode pad of the mounted semiconductor chip
To suppress the deformation of the dielectric film on the substrate side.
You. FIG. 13 shows a semiconductor according to the sixth embodiment.
Figure showing a part of the mounting process of the device, a diagram during the conventional MBB process
It is sectional drawing which shows the process corresponding to 19 (c). Toes
The semiconductor chip 308 immediately before being pressed by the MBB method.
Enlarging the vicinity of one connection with the board 300
It is. In FIG. 13, in the fifth embodiment described above.
The members with the same reference numerals as in FIG. 12 are as described above.
Therefore, the description is omitted in this embodiment. The feature of this embodiment is that the semiconductor chip 308 is used.
Of the dielectric film 30 on the substrate side as a base of the electrode pad 307 of
A buffer film 330 having a Young's modulus smaller than 2 (soft) is provided.
It is at the point. That is, the semiconductor chip 308 is pressed.
When the buffer film 330 is elastically deformed first,
It is possible to prevent the dielectric film 302 of 300 from being deformed.
You. The buffer film 330 includes, for example, an organic material such as a polyimide film.
Of the dielectric film 30 on the substrate 300.
2 has a smaller Young's modulus than that of the BCB film in this embodiment,
Any material that can be easily deformed may be used. (Seventh Embodiment) The seventh embodiment is
By modifying the structure of the bumps before mounting, the board side
The present invention relates to a method for suppressing deformation of a dielectric film. FIG. 14 shows a semiconductor according to the seventh embodiment.
A part of the mounting process of the device is shown, and it is directly pressurized by the MBB method.
One contact between the front semiconductor chip 308 and the substrate 300
It is an enlarged view of the vicinity of the sequel. In FIG. 14,
The members with the same reference numerals as those in FIG. 12 in the fifth embodiment are
Since it has already been described, the description is omitted. The feature of this embodiment is that the bump 306 is inside.
The point is that the structure has many cavities 340. You
That is, when the semiconductor chip 308 is pressed, the cavity 3
Since the 40 is crushed and the bumps are easily deformed, the substrate
MBB without deforming the dielectric film 302 of 300
It can be realized. A van containing many such cavities 340
In order to make a cup, for example, mix metal powder with an organic solvent.
Are shaped into bumps, and then the solvent is vaporized later.
Can appear. Also, even if it is not necessarily the cavity 340,
For example, a porous van with multiple grooves or continuous pores
May be. (Eighth Embodiment) The eighth embodiment is an actual
Devise the structure of the dielectric film and wiring conductor film on the board side before mounting
To suppress the deformation of the dielectric on the substrate side.
Related. FIG. 15 shows before mounting in the eighth embodiment.
3 is a cross-sectional view showing a part of a substrate 300 of the MFIC in FIG.
You. Also in this embodiment, the substrate 30 made of Si or the like is used.
0, a ground conductor film 301 and a dielectric composed of a BCB film.
A film 302 and a wiring conductor film 303 composed of an Au film or the like
The point that is provided is that the wiring board in each of the above embodiments
Is the same as the structure of. However, in this embodiment, the wiring conductor is
The electrode pad 304 of the body membrane 303 is located above the other parts.
The film is deformed so that it is positioned, that is, by the pressure applied during chip mounting
In anticipation of the decrease in thickness, the dielectric film 302 is charged
The part located below the pole pad 304 is
It is thickly formed. In other words, for pressure during mounting
After the dielectric film 302 is deformed by the
The thickness of the dielectric film 302 in the
To be almost the same, reduce impedance disturbance
Can be. The dielectric film 302 has such a shape
Is formed with a thick dielectric film 302 in advance, for example.
Then, the dielectric film 302 is electrically charged by etching.
Selectively remove the portion except the portion below the pole pad 304
It can be easily realized. (Ninth Embodiment) The ninth embodiment is
By applying pressure to parts other than the electrode pads of the
To suppress deformation of the dielectric film on the electrode pad
About. FIG. 16 shows a semiconductor according to the ninth embodiment.
A part of the mounting process of the device is shown, and it is directly pressurized by the MBB method.
One contact between the front semiconductor chip 308 and the substrate 300
It is an enlarged view of the vicinity of the sequel. In FIG. 16,
The members with the same reference numerals as those in FIG. 12 in the fifth embodiment are
Since it has already been described, the description is omitted. The feature of this embodiment is that the semiconductor chip 308 is used.
In that support columns 360 are provided on both sides of the electrode pad 304 of
is there. The support pillar 360 includes an electrode pad 307 and a bump.
Higher than the total height of 306 and electrode pad 304,
And a material that is sufficiently harder than the dielectric film 302 on the substrate 300
It consists of fees. At the time of pressurization, this support 360 is first invited.
Since the electric film 302 is pushed down and deformed, the dielectric film 3
02, the electrode pad 304 is provided between the support pillars 360.
A force that pushes upwards is generated. Then, the electrode pad 30
The force pushing up 4 and the pressure applied from the bump 306 are caught.
The mutual contact suppresses the deformation of the dielectric film 302 as much as possible.
Is controlled. The dielectric film below the support pillars 360
Although the film thickness of 302 is thin, the support pillar 360 is in contact.
Make sure that there is no wiring conductor film in the contact area.
There is no problem if you design it. (Tenth Embodiment) Tenth Embodiment
Is a dielectric by improving the structure of the electrode pad.
The present invention relates to a method for suppressing deformation of a film. FIG. 17 shows a semiconductor device according to the tenth embodiment.
The part of the mounting process of the body device is shown, and it is pressurized by the MBB method.
One between the semiconductor chip 308 and the substrate 300 immediately before
It is an enlarged view of the vicinity of the connection part. In FIG.
Members given the same reference numerals as those in FIG. 12 in the fifth embodiment
Has already been described, and a description thereof will be omitted. In this embodiment, the air bluing on the substrate 300 is performed.
The cavity 37 is formed in the lower portion of the electrode pad portion 304 by the edge technology.
Form 0. Pre-formed such a cavity 370
Therefore, when pressurizing, the air bridge section must be empty first.
Since the body 370 is easily crushed, the dielectric film 302 is not deformed.
It becomes possible to suppress. The structure of the electrode pad of the semiconductor chip is
The same effect can be obtained even with an air bridge shape. (Eleventh Embodiment) Eleventh Embodiment
Is a dielectric by improving the structure of the electrode pad.
The present invention relates to a method for suppressing deformation of a film. 20 (a) and 20 (b) show an eleventh embodiment.
Part of the process of mounting the semiconductor device in the state of
Semiconductor chip 308 and substrate 300 after being pressed by the method
Between one of the connection sections and an enlarged cross-sectional view
It is a top view showing the shape of body membrane 303. 20 (a),
In (b), the same as FIG. 12 in the fifth embodiment
The members with reference numerals have already been described.
Therefore, the description is omitted. In this embodiment, the dielectric film 302 is not deformed.
No measures have been taken to control it. Instead, the wiring conductor
Change the width W of the film 303 to a change in the thickness h of the dielectric film 302.
So that the characteristic impedance can be kept constant
Shape. Specifically, for example, a BCB film is used.
When the thickness of the dielectric film 302 is about 20 μm,
A microstrip line with a 50Ω impedance
Then, the shape is such that the relationship of W = 2.6h is established.
Before mounting the semiconductor chip 308, the thickness of the dielectric film 302
h1 at the connection after mounting the semiconductor chip 308
It is assumed that the thickness of the dielectric film 302 is changed to h2.
At this time, the relationship of W1 = 2.6h1 and W2 = 2.6h2
So that both are satisfied, the shape of the wiring conductor film 303 is changed.
Keeping the characteristic impedance constant by setting
You can have. In other words, the wiring conductor film 303
The width W1 in most areas of the electrode pad portion
The width W2 of 304 is the other part in consideration of the reduction of the thickness after deformation.
Keep it narrower than a minute. In this embodiment, it is caused by the deformation of the dielectric film.
Permitting a change in the dielectric constant, and wiring in accordance with the change
By determining the planar shape of the conductor film 303, the characteristic
You can keep your pedance constant. Wiring
The narrow portion of the conductor film 303 is extremely limited.
So, the conductor loss of the microstrip line is almost bad.
Does not affect. Incidentally, the structures of the above third to tenth embodiments
In addition to the wiring conductor film of this embodiment,
The shape can be set in consideration of the change in thickness. You
That is, also in those embodiments, the thickness of the dielectric film
Since there may be a slight change in
%, The width of the wiring conductor film in the electrode pad section
By making it 5% narrower than the
Fine adjustment of impedance and extremely high frequency characteristics
Can be demonstrated. [0129] According to the first to fourth aspects of the present invention, the high frequency transistor is provided.
In a semiconductor device equipped with a
Since the dielectric film in the line is composed of BCB film,
It is said that it is easy to form a thick CB film and that the dielectric loss is small.
By utilizing the characteristics of high frequency signals due to conductor loss and dielectric loss
Semi-equipped with extremely low loss microstrip line
It is possible to provide a conductor device. According to claims 5 to 18, a high frequency transistor.
A semiconductor device that is mounted with a star and is formed by the MBB method.
The lower surface of the semiconductor chip and the upper surface of the dielectric film at the connection portion.
Change in the thickness of the dielectric film
Since it has a configuration that reduces erosion, it is almost as designed.
Equipped with a microstrip line having a impedance value
A semiconductor device can be provided. According to claims 19 to 24, the high frequency transformer.
A semiconductor device equipped with a transistor is formed by MBB mounting.
In the method for manufacturing a semiconductor device, the semiconductor chip
Below the connection between the electrode on the top side and the wiring conductor film on the substrate side
Only the bumps while suppressing the deformation of the dielectric film
Since it is designed to be plastically deformed,
Equipped with a microstrip line having a impedance value
The semiconductor device can be manufactured at low cost.

【図面の簡単な説明】 【図１】第１の実施形態に係るＭＦＩＣの断面図であ
る。 【図２】ＢＣＢの化学式、ＢＣＢモノマーの化学式、Ｂ
ＣＢ重合体の構造をそれぞれ示す図である。 【図３】第２の実施形態に係るＭＦＩＣの一部を示す断
面図である。 【図４】第３の実施形態に係る配線基板の断面図であ
る。 【図５】第３の実施形態におけるＭＦＩＣの断面図であ
る。 【図６】第３の実施形態に係るＭＦＩＣの製造工程を示
す断面図である。 【図７】第３の実施形態に係るバンプを構成するＡｕの
冷間加工時における硬度とひずみとに関する特性図であ
る。 【図８】第３の実施形態においてバンプ１個当たりに加
えられた荷重とバンプの高さの変化を示す特性図であ
る。 【図９】第３の実施形態においてバンプ１個当たりに加
えられた荷重とＢＣＢ膜からなる誘電体膜の厚みの変化
とを示す特性図である。 【図１０】第４の実施形態における半導体チップの平面
図である。 【図１１】第４の実施形態におけるバイポーラトランジ
スタの部分を拡大して示す平面図及び断面図である。 【図１２】第５の実施形態におけるＭＦＩＣの実装工程
中のバンプに圧力を印加する直前の状態を示す断面図で
ある。 【図１３】第６の実施形態におけるＭＦＩＣの実装工程
中のバンプに圧力を印加する直前の状態を示す断面図で
ある。 【図１４】第７の実施形態におけるＭＦＩＣの実装工程
中のバンプに圧力を印加する直前の状態を示す断面図で
ある。 【図１５】第８の実施形態におけるＭＦＩＣの基板の一
部を示す断面図である。 【図１６】第９の実施形態におけるＭＦＩＣの実装工程
中のバンプに圧力を印加している状態を示す断面図であ
る。 【図１７】第１０の実施形態におけるＭＦＩＣの基板の
一部を示す断面図である。 【図１８】従来のＭＦＩＣの断面図である。 【図１９】従来のＭＢＢ法による工程を示す断面図であ
る。 【図２０】第１１の実施形態におけるＭＦＩＣの実装工
程中のバンプに圧力を印加した直後の状態を示す断面図
である。 【符号の説明】 １ ベースパッド ２ コレクタパッド ３ａ〜３ｆ エミッタパッド ４ａ〜４ｄ ダミーパッド ５ トランジスタ ５ｂ ベース端子 ５ｃ コレクタ端子 ５ｅ エミッタ端子 １００ 基板 １０１ 接地導体膜 １０２ 誘電体膜 １０３ 配線導体膜 １０４ 電極パッド １０５ 光硬化性絶縁樹脂 １０６ バンプ １０７ 電極パッド １０８ 半導体チップ １１０ 加圧治具 １１１ 紫外線 １２０ 電磁波 １３０ 緩衝膜 １４０ 空洞 １６０ 支持柱 １７０ 空洞BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view of an MFIC according to a first embodiment. FIG. 2 is a chemical formula of BCB, a chemical formula of BCB monomer, B
It is a figure which each shows the structure of a CB polymer. FIG. 3 is a cross-sectional view showing a part of the MFIC according to the second embodiment. FIG. 4 is a sectional view of a wiring board according to a third embodiment. FIG. 5 is a sectional view of an MFIC according to a third embodiment. FIG. 6 is a cross-sectional view showing the manufacturing process of the MFIC according to the third embodiment. FIG. 7 is a characteristic diagram regarding hardness and strain during cold working of Au forming the bump according to the third embodiment. FIG. 8 is a characteristic diagram showing changes in the load applied to each bump and the height of the bump in the third embodiment. FIG. 9 is a characteristic diagram showing a load applied per bump and a change in thickness of a dielectric film made of a BCB film in the third embodiment. FIG. 10 is a plan view of a semiconductor chip according to a fourth embodiment. 11A and 11B are a plan view and a cross-sectional view showing an enlarged part of a bipolar transistor according to a fourth embodiment. FIG. 12 is a cross-sectional view showing a state immediately before pressure is applied to a bump during a mounting process of an MFIC according to a fifth embodiment. FIG. 13 is a cross-sectional view showing a state immediately before a pressure is applied to a bump during a mounting process of an MFIC according to a sixth embodiment. FIG. 14 is a cross-sectional view showing a state immediately before a pressure is applied to a bump during a mounting process of an MFIC according to a seventh embodiment. FIG. 15 is a sectional view showing a part of a substrate of an MFIC according to an eighth embodiment. FIG. 16 is a cross-sectional view showing a state in which pressure is being applied to the bumps during the mounting process of the MFIC according to the ninth embodiment. FIG. 17 is a sectional view showing a part of the substrate of the MFIC according to the tenth embodiment. FIG. 18 is a cross-sectional view of a conventional MFIC. FIG. 19 is a cross-sectional view showing a process by a conventional MBB method. FIG. 20 is a cross-sectional view showing a state immediately after a pressure is applied to the bump during the mounting process of the MFIC according to the eleventh embodiment. [Description of Reference Signs] 1 base pad 2 collector pads 3a to 3f emitter pads 4a to 4d dummy pad 5 transistor 5b base terminal 5c collector terminal 5e emitter terminal 100 substrate 101 ground conductor film 102 dielectric film 103 wiring conductor film 104 wiring conductor film 104 electrode pad 105 Photocurable insulating resin 106 Bump 107 Electrode pad 108 Semiconductor chip 110 Pressure jig 111 Ultraviolet 120 Electromagnetic wave 130 Buffer film 140 Cavity 160 Support pillar 170 Cavity

───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 順道 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 井上 薫 大阪府高槻市幸町１番１号 松下電子工業 株式会社内   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Jun Ota             1-1, Saiwaicho, Takatsuki-shi, Osaka Matsushita Electronics Industry             Inside the corporation (72) Inventor Kaoru Inoue             1-1, Saiwaicho, Takatsuki-shi, Osaka Matsushita Electronics Industry             Inside the corporation

Claims (1)

【特許請求の範囲】 【請求項１】 少なくとも一部に下地導体膜を有する基
板と、 上記下地導体膜の上に形成されベンゾシクロブテン（以
下、ＢＣＢと略記する）膜からなる誘電体膜と、 上記誘電体膜の上に形成された配線導体膜と、 高周波トランジスタと該高周波トランジスタに接続され
る電極とを有し、上記基板上にフェースダウンで搭載さ
れた半導体チップと、 上記電極と上記配線導体膜との間に介設され両者を接続
するためのバンプとを備えるとともに、 上記下地導体膜，誘電体膜及び配線導体膜によりマイク
ロストリップ線路が構成されていることを特徴とする半
導体装置。 【請求項２】 請求項１記載の半導体装置において、 上記半導体チップに内蔵される高周波トランジスタの動
作周波数が１０ＧＨｚ以上であることを特徴とする半導
体装置。 【請求項３】 少なくとも一部に下地導体膜を有する基
板と、 上記下地導体膜の上に形成されＢＣＢ膜からなる第１の
誘電体膜と、 上記第１の誘電体膜の上に形成された第１の配線導体膜
と、 上記第１の配線導体膜の上に形成された絶縁膜からなる
第２の誘電体膜と、 上記第２の誘電体膜の上に形成された第２の配線導体膜
と高周波用トランジスタと該高周波用トランジスタに接
続される電極とを有し、上記基板上にフェースダウンで
搭載された半導体チップと、 上記電極と上記第２の配線導体膜との間に介設され両者
を接続するためのバンプとを備えるとともに、 上記下地導体膜，第１の誘電体膜及び第１の配線導体膜
によりマイクロストリップ線路が構成されており、 上記第１の配線導体膜，上記第２の誘電体膜及び上記第
２の配線導体膜によりＭＩＭキャパシタが構成されてい
ることを特徴とする半導体装置。 【請求項４】 請求項３記載の半導体装置において、 上記半導体チップに内蔵される高周波トランジスタの動
作周波数が１０ＧＨｚ以上であることを特徴とする半導
体装置。 【請求項５】 少なくとも一部に下地導体膜を有する基
板と、 上記下地導体膜の上に形成された誘電体膜と、 上記誘電体膜上に形成され上記下地導体膜及び誘電体膜
と共にマイクロストリップ線路を構成する配線導体膜
と、 高周波用トランジスタと該高周波用トランジスタに接続
される電極とを有し、上記基板上の上記配線導体膜の一
部に上記電極が接続されるようにフェースダウンで搭載
された半導体チップと、 上記電極と上記配線導体膜との接続部に介設され両者を
接続するためのバンプとを備えるとともに、 上記半導体チップを上記基板上に搭載した後において、
上記接続部における上記半導体チップの下面と上記誘電
体膜の上面との間の寸法の上記半導体チップ搭載前の寸
法からの変化量が、上記接続部下方における上記誘電体
膜の厚みの上記半導体チップ搭載前の厚みからの変化量
よりも大きいことを特徴とする半導体装置。 【請求項６】 請求項５記載の半導体装置において、 上記誘電体膜は、ＢＣＢ，ポリイミド及びアクリルのう
ち少なくともいずれか１つを含む有機材料で構成されて
いることを特徴とする半導体装置。 【請求項７】 請求項５記載の半導体装置において、 上記バンプと電極とがいずれもＡｕを含む金属により構
成されていることを特徴とする半導体装置。 【請求項８】 請求項５又は６記載の半導体装置におい
て、 上記バンプ及び電極のうち少なくともいずれか一方の変
形量が飽和した状態まで圧縮変形したときの上記誘電体
膜の厚みの変化が１０％以下であることを特徴とする半
導体装置。 【請求項９】 請求項５記載の半導体装置において、 上記電極及び上記配線導体膜のうち少なくともいずれか
一方に、信号及び電力の伝送には寄与しない衝撃緩衝用
のダミーパッドが設けられていることを特徴とする半導
体装置。 【請求項１０】 請求項９記載の半導体装置において、 上記衝撃緩衝用のダミーパッドは、上記半導体チップの
周辺部に配設されていることを特徴とする半導体装置。 【請求項１１】 請求項５，９又は１０記載の半導体装
置において、 上記半導体チップと上記配線導体膜との間に介設され、
上記半導体チップ搭載荷重以下の荷重で変形が可能で信
号及び電力の伝送には寄与しないダミーバンプをさらに
備えていることを特徴とする半導体装置。 【請求項１２ 】 請求項５記載の半導体装置におい
て、 上記半導体チップ搭載後における上記バンプの厚みが５
μｍ以下であることを特徴とする半導体装置。 【請求項１３】 請求項５記載の半導体装置において、 上記高周波トランジスタの動作周波数は１０ＧＨｚ以上
であることを特徴とする半導体装置。 【請求項１４】 請求項５記載の半導体装置において、 上記半導体チップと上記基板とは、上記電極と上記配線
導体膜との接続部を含む領域に介在する光硬化収縮性絶
縁樹脂により接着されていることを特徴とする半導体装
置。 【請求項１５】 請求項５記載の半導体装置において、 上記電極と配線導体膜との接続部において、上記電極及
び配線導体膜のうち少なくともいずれか一方の下に上記
誘電体膜よりヤング率の小さな材料よりなる緩衝層が配
設されていることを特徴とする半導体装置。 【請求項１６】 請求項５記載の半導体装置において、 上記電極と配線導体膜との接続部において、上記電極及
び配線導体膜のうち少なくともいずれか一方の下に空胴
が設けられていることを特徴とする半導体装置。 【請求項１７】 請求項５記載の半導体装置において、 上記バンプは、内部に少なくとも１つの空隙部を有する
ことを特徴とする半導体装置。 【請求項１８】 請求項５記載の半導体装置において、 上記半導体チップの上記接続部近傍でかつ接続部を挟む
少なくとも２か所に設けられ、上記誘電体膜を構成する
材料よりもヤング率の大きな材料からなり上記電極，バ
ンプ及び配線導体膜の合計厚みよりも大きな高さ寸法を
有する支持体をさらに備えていることを特徴とする半導
体装置。 【請求項１９】 基板上に下地導体膜を堆積する第１の
工程と、 上記下地導体膜の上に有機樹脂からなる誘電体膜を形成
する第２の工程と、 上記誘電体膜の上に配線導体膜を形成し、上記下地導体
膜，上記誘電体膜及び配線導体膜によりマイクロストリ
ップ線路を形成する第３の工程と、 高周波用トランジスタと該トランジスタに接続される電
極とを有する半導体チップを準備する第４の工程と、 上記電極及び配線導体膜のうち少なくとも一方の表面上
にバンプを形成する第５の工程と、 上記半導体チップの電極と上記基板の配線導体膜とを対
峙させて、両者の接続部において上記電極と配線導体膜
とを位置合わせする第６の工程と、 上記電極と上記配線導体膜とを上記バンプを介して接触
させてから、上記半導体チップを下方に加圧しかつ加熱
して上記バンプを変形量がほぼ飽和する状態まで圧縮変
形させる第７の工程とを備え、 上記第５の工程では、上記第７の工程における上記誘電
体膜の厚みの変化が１０％以下の時に上記バンプの変形
量がほぼ飽和するような特性を有する材料で上記バンプ
を形成することを特徴とする半導体装置の製造方法。 【請求項２０】 基板上に下地導体膜を堆積する第１の
工程と、 上記下地導体膜の上に有機樹脂からなる誘電体膜を形成
する第２の工程と、 上記誘電体膜の上に配線導体膜を形成し、上記下地導体
膜，上記誘電体膜及び配線導体膜によりマイクロストリ
ップ線路を形成する第３の工程と、 高周波用トランジスタと該トランジスタに接続される電
極とを有する半導体チップを準備する第４の工程と、 上記電極及び配線導体膜のうち少なくとも一方の表面上
にバンプを形成する第５の工程と、 上記基板を上記配線導体膜が上方に向くように設置し
て、上記基板上に硬化収縮機能を有する液状の絶縁樹脂
を塗布する第６の工程と、 上記半導体チップの電極と上記基板の配線導体膜とを対
峙させて、両者の接続部において上記電極と配線導体膜
とを位置合わせする第７の工程と、 上記電極と上記配線導体膜とを上記バンプを介して接触
させてから、上記半導体チップを下方に加圧して上記バ
ンプを変形量がほぼ飽和する状態まで圧縮変形させる第
８の工程と、 上記絶縁樹脂を硬化させる第９の工程とを備え、 上記第５の工程では、上記第８の工程における上記誘電
体膜の厚みの変化が１０％以下の時に上記バンプの変形
量がほぼ飽和するような特性を有する材料で上記バンプ
を形成することを特徴とする半導体装置の製造方法。 【請求項２１】 基板上に下地導体膜を堆積する第１の
工程と、 上記下地導体膜の上に有機樹脂からなる誘電体膜を形成
する第２の工程と、 上記誘電体膜の上に配線導体膜を形成し、上記下地導体
膜，上記誘電体膜及び配線導体膜によりマイクロストリ
ップ線路を形成する第３の工程と、 高周波用トランジスタと該トランジスタに接続される電
極とを有する半導体チップを準備する第４の工程と、 上記電極及び配線導体膜のうち少なくとも一方の表面上
にバンプを形成する第５の工程と、 上記基板を上記配線導体膜が上方に向くように設置し
て、上記基板上に硬化収縮機能を有する液状の絶縁樹脂
を塗布する第６の工程と、 上記半導体チップの電極と上記基板の配線導体膜とを対
峙させて、両者の接続部において上記電極と配線導体膜
とを位置合わせする第７の工程と、 上記電極と上記配線導体膜とを上記バンプを介して接触
させてから、上記半導体チップを下方に加圧して上記バ
ンプを変形量がほぼ飽和する状態まで圧縮変形させる第
８の工程と、 上記絶縁樹脂を硬化させる第９の工程とを備え、 上記第８の工程では、上記半導体チップを下方に加圧す
るとほぼ同時に上記バンプを軟化させて上記バンプを圧
縮変形することを特徴とする半導体装置の製造方法。 【請求項２２】 請求項２１記載の半導体装置の製造方
法において、 上記第５の工程では、Ａｕを含む金属を用いて上記バン
プを形成し、 上記第８の工程では、加圧とほぼ同時に上記半導体チッ
プ−基板間に超音波を印加することを特徴とする半導体
装置の製造方法。 【請求項２３】 請求項２１記載の半導体装置の製造方
法において、 上記第５の工程では、Ａｕを含む金属を用いて上記バン
プを形成し、 上記第８の工程では、加圧とほぼ同時に上記バンプに電
磁波を照射することを特徴とする半導体装置の製造方
法。 【請求項２４】 基板上に下地導体膜を堆積する第１の
工程と、 上記下地導体膜の上に有機樹脂からなる誘電体膜を形成
する第２の工程と、 上記誘電体膜の上に配線導体膜を形成し、上記下地導体
膜，上記誘電体膜及び配線導体膜によりマイクロストリ
ップ線路を形成する第３の工程と、 高周波用トランジスタと該トランジスタに接続される電
極とを有する半導体チップを準備する第４の工程と、 上記電極及び配線導体膜のうち少なくとも一方の表面上
にバンプを形成する第５の工程と、 上記基板を上記配線導体膜が上方に向くように設置し
て、上記基板上に硬化収縮機能を有する液状の絶縁樹脂
を塗布する第６の工程と、 上記半導体チップの電極と上記基板の配線導体膜とを対
峙させて、両者の接続部において上記電極と配線導体膜
とを位置合わせする第７の工程と、 上記電極と上記配線導体膜とを上記バンプを介して接触
させてから、上記半導体チップを下方に加圧して上記バ
ンプを変形量がほぼ飽和する状態まで圧縮変形させる第
８の工程と、 上記絶縁樹脂を硬化させる第９の工程とを備え、 上記第２の工程では、上記誘電体膜を上記バンプの下方
に位置する部分では他の部分よりも厚くなるように形成
し、 上記第８の工程では、上記誘電体膜の厚みをほぼ均一に
する状態まで上記半導体チップを加圧することを特徴と
する半導体装置の製造方法。Claim: What is claimed is: 1. A substrate having a base conductor film at least at a part thereof, and a dielectric film formed on the base conductor film and comprising a benzocyclobutene (hereinafter abbreviated as BCB) film. A semiconductor chip having a wiring conductor film formed on the dielectric film, a high frequency transistor and an electrode connected to the high frequency transistor, and mounted face down on the substrate; A semiconductor device comprising a wiring conductor film and a bump for connecting the two, and a microstrip line is formed by the base conductor film, the dielectric film and the wiring conductor film. . 2. The semiconductor device according to claim 1, wherein an operating frequency of a high frequency transistor incorporated in the semiconductor chip is 10 GHz or higher. 3. A substrate having a base conductor film on at least a part thereof, a first dielectric film made of a BCB film formed on the base conductor film, and formed on the first dielectric film. A first wiring conductor film, a second dielectric film made of an insulating film formed on the first wiring conductor film, and a second dielectric film formed on the second dielectric film. A semiconductor chip having a wiring conductor film, a high frequency transistor, and an electrode connected to the high frequency transistor and mounted face down on the substrate, and between the electrode and the second wiring conductor film. A microstrip line is formed by the underlying conductor film, the first dielectric film, and the first wiring conductor film, and the first wiring conductor film is provided. , The second dielectric film and the second wiring Wherein a the MIM capacitor is composed of the body layer. 4. The semiconductor device according to claim 3, wherein an operating frequency of a high frequency transistor built in the semiconductor chip is 10 GHz or higher. 5. A substrate having at least a part of a base conductor film, a dielectric film formed on the base conductor film, and a micro film formed on the dielectric film together with the base conductor film and the dielectric film. A wiring conductor film forming a strip line, a high-frequency transistor, and an electrode connected to the high-frequency transistor. Face down so that the electrode is connected to a part of the wiring conductor film on the substrate. With a semiconductor chip mounted in, and a bump for connecting the electrode and the wiring conductor film interposed between the electrode and the wiring conductor film, and after mounting the semiconductor chip on the substrate,
The amount of change in the dimension between the lower surface of the semiconductor chip and the upper surface of the dielectric film in the connection portion from the dimension before mounting the semiconductor chip is the thickness of the dielectric film below the connection portion in the semiconductor chip. A semiconductor device characterized by being larger than the amount of change from the thickness before mounting. 6. The semiconductor device according to claim 5, wherein the dielectric film is made of an organic material containing at least one of BCB, polyimide and acrylic. 7. The semiconductor device according to claim 5, wherein both the bump and the electrode are made of a metal containing Au. 8. The semiconductor device according to claim 5, wherein a change in thickness of the dielectric film is 10% when the deformation amount of at least one of the bump and the electrode is compressed and deformed to a saturated state. A semiconductor device characterized by the following. 9. The semiconductor device according to claim 5, wherein at least one of the electrode and the wiring conductor film is provided with a shock absorbing dummy pad that does not contribute to signal and power transmission. A semiconductor device characterized by: 10. The semiconductor device according to claim 9, wherein the shock absorbing dummy pad is provided in a peripheral portion of the semiconductor chip. 11. The semiconductor device according to claim 5, 9 or 10, wherein the semiconductor device is provided between the semiconductor chip and the wiring conductor film,
A semiconductor device further comprising a dummy bump which can be deformed under a load equal to or lower than the semiconductor chip mounting load and does not contribute to signal and power transmission. 12. The semiconductor device according to claim 5, wherein the bump has a thickness of 5 after mounting the semiconductor chip.
A semiconductor device having a thickness of μm or less. 13. The semiconductor device according to claim 5, wherein the operating frequency of the high-frequency transistor is 10 GHz or higher. 14. The semiconductor device according to claim 5, wherein the semiconductor chip and the substrate are bonded by a photo-curing shrinkable insulating resin interposed in a region including a connecting portion between the electrode and the wiring conductor film. A semiconductor device characterized in that 15. The semiconductor device according to claim 5, wherein a Young's modulus is smaller than that of the dielectric film below at least one of the electrode and the wiring conductor film at a connection portion between the electrode and the wiring conductor film. A semiconductor device in which a buffer layer made of a material is provided. 16. The semiconductor device according to claim 5, wherein a cavity is provided under at least one of the electrode and the wiring conductor film at a connecting portion between the electrode and the wiring conductor film. Characteristic semiconductor device. 17. The semiconductor device according to claim 5, wherein the bump has at least one void inside. 18. The semiconductor device according to claim 5, wherein the semiconductor chip has a Young's modulus larger than that of a material forming the dielectric film, which is provided in the vicinity of the connection portion and at at least two places sandwiching the connection portion. A semiconductor device further comprising a support made of a material and having a height dimension larger than the total thickness of the electrodes, bumps, and wiring conductor films. 19. A first step of depositing a base conductor film on a substrate, a second step of forming a dielectric film made of an organic resin on the base conductor film, and a second step on the dielectric film. A semiconductor chip having a third step of forming a wiring conductor film and forming a microstrip line by the base conductor film, the dielectric film and the wiring conductor film, and a high frequency transistor and an electrode connected to the transistor. A fourth step of preparing, a fifth step of forming a bump on the surface of at least one of the electrode and the wiring conductor film, and the electrode of the semiconductor chip and the wiring conductor film of the substrate facing each other, The sixth step of aligning the electrode and the wiring conductor film at the connection portion between the two, and contacting the electrode and the wiring conductor film via the bump, and then pressing the semiconductor chip downward. And a seventh step of compressively deforming the bump to a state where the deformation amount is substantially saturated. In the fifth step, the change in the thickness of the dielectric film in the seventh step is 10%. A method of manufacturing a semiconductor device, characterized in that the bump is formed of a material having a characteristic that the deformation amount of the bump is almost saturated in the following cases. 20. A first step of depositing a base conductor film on a substrate, a second step of forming a dielectric film made of an organic resin on the base conductor film, and a second step on the dielectric film. A semiconductor chip having a third step of forming a wiring conductor film and forming a microstrip line by the base conductor film, the dielectric film and the wiring conductor film, and a high frequency transistor and an electrode connected to the transistor. A fourth step of preparing, a fifth step of forming a bump on the surface of at least one of the electrode and the wiring conductor film, and installing the substrate so that the wiring conductor film faces upward, A sixth step of applying a liquid insulating resin having a curing / shrinking function on the substrate, and the electrodes of the semiconductor chip and the wiring conductor film of the substrate are opposed to each other, and the electrodes and the wiring conductor film are connected at their connecting portions. And A seventh step of aligning the electrodes, and contacting the electrodes with the wiring conductor film via the bumps, and then compressing and deforming the bumps to a state in which the semiconductor chip is pressed downward to substantially saturate the deformation amount. And an eighth step of curing the insulating resin. In the fifth step, the bump is used when the change in the thickness of the dielectric film in the eighth step is 10% or less. A method of manufacturing a semiconductor device, characterized in that the bump is formed of a material having such a property that the deformation amount of the bump is almost saturated. 21. A first step of depositing a base conductor film on a substrate, a second step of forming a dielectric film made of an organic resin on the base conductor film, and a second step on the dielectric film. A semiconductor chip having a third step of forming a wiring conductor film and forming a microstrip line by the base conductor film, the dielectric film and the wiring conductor film, and a high frequency transistor and an electrode connected to the transistor. A fourth step of preparing, a fifth step of forming a bump on the surface of at least one of the electrode and the wiring conductor film, and installing the substrate so that the wiring conductor film faces upward, A sixth step of applying a liquid insulating resin having a curing / shrinking function on the substrate, and the electrodes of the semiconductor chip and the wiring conductor film of the substrate are opposed to each other, and the electrodes and the wiring conductor film are connected at their connecting portions. And A seventh step of aligning the electrodes, and contacting the electrodes with the wiring conductor film via the bumps, and then compressing and deforming the bumps to a state in which the semiconductor chip is pressed downward to substantially saturate the deformation amount. And an eighth step of curing the insulating resin. In the eighth step, when the semiconductor chip is pressed downward, the bumps are softened at about the same time and the bumps are compressed and deformed. A method of manufacturing a semiconductor device, comprising: 22. The method of manufacturing a semiconductor device according to claim 21, wherein in the fifth step, the bumps are formed by using a metal containing Au, and in the eighth step, the bumps are formed almost simultaneously with the pressurization. A method of manufacturing a semiconductor device, characterized in that ultrasonic waves are applied between the semiconductor chip and the substrate. 23. The method of manufacturing a semiconductor device according to claim 21, wherein in the fifth step, the bump is formed by using a metal containing Au, and in the eighth step, the bump is formed almost simultaneously with the pressurization. A method for manufacturing a semiconductor device, wherein the bump is irradiated with an electromagnetic wave. 24. A first step of depositing a base conductor film on a substrate, a second step of forming a dielectric film made of an organic resin on the base conductor film, and a second step on the dielectric film. A semiconductor chip having a third step of forming a wiring conductor film and forming a microstrip line by the base conductor film, the dielectric film and the wiring conductor film, and a high frequency transistor and an electrode connected to the transistor. A fourth step of preparing, a fifth step of forming a bump on the surface of at least one of the electrode and the wiring conductor film, and installing the substrate so that the wiring conductor film faces upward, A sixth step of applying a liquid insulating resin having a curing / shrinking function on the substrate, and the electrodes of the semiconductor chip and the wiring conductor film of the substrate are opposed to each other, and the electrodes and the wiring conductor film are connected at their connecting portions. And A seventh step of aligning the electrodes, and contacting the electrodes with the wiring conductor film via the bumps, and then compressing and deforming the bumps to a state in which the semiconductor chip is pressed downward to substantially saturate the deformation amount. And an ninth step of curing the insulating resin. In the second step, the dielectric film is thicker in a portion located below the bump than in other portions. And in the eighth step, the semiconductor chip is pressed until the dielectric film has a substantially uniform thickness.
JP28078496A 1995-10-30 1996-10-23 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3319693B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28078496A JP3319693B2 (en) 1995-10-30 1996-10-23 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP28180195 1995-10-30
JP1319996 1996-01-29
JP8-13199 1996-01-29
JP7-281801 1996-01-29
JP28078496A JP3319693B2 (en) 1995-10-30 1996-10-23 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH09270445A true JPH09270445A (en) 1997-10-14
JP3319693B2 JP3319693B2 (en) 2002-09-03

Family

ID=27280153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28078496A Expired - Lifetime JP3319693B2 (en) 1995-10-30 1996-10-23 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3319693B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787909B2 (en) 2001-03-30 2004-09-07 Fujitsu Quantum Devices Limited High frequency semiconductor device
JP2007251021A (en) * 2006-03-17 2007-09-27 Nichia Chem Ind Ltd Light emitting device
EP1249043B1 (en) * 1999-11-26 2010-03-03 United Monolithic Semiconductors GmbH Integrated limiter and method for producing an integrated limiter
JP2012175104A (en) * 2011-02-18 2012-09-10 Asml Netherlands Bv Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing substrate holder
JP2013084981A (en) * 2012-12-28 2013-05-09 Nichia Chem Ind Ltd Light emitting device
US9442395B2 (en) 2012-02-03 2016-09-13 Asml Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1249043B1 (en) * 1999-11-26 2010-03-03 United Monolithic Semiconductors GmbH Integrated limiter and method for producing an integrated limiter
US6787909B2 (en) 2001-03-30 2004-09-07 Fujitsu Quantum Devices Limited High frequency semiconductor device
JP2007251021A (en) * 2006-03-17 2007-09-27 Nichia Chem Ind Ltd Light emitting device
JP2012175104A (en) * 2011-02-18 2012-09-10 Asml Netherlands Bv Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing substrate holder
US10018924B2 (en) 2011-02-18 2018-07-10 Asml Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
KR101460597B1 (en) * 2011-02-18 2014-11-13 에이에스엠엘 네델란즈 비.브이. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
JP2014225669A (en) * 2011-02-18 2014-12-04 エーエスエムエル ネザーランズ ビー．ブイ． Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing substrate holder
TWI486721B (en) * 2011-02-18 2015-06-01 Asml Netherlands Bv Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
US9256139B2 (en) 2011-02-18 2016-02-09 Asml Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
US9507274B2 (en) 2012-02-03 2016-11-29 Asml Netherlands B.V. Substrate holder and method of manufacturing a substrate holder
US9442395B2 (en) 2012-02-03 2016-09-13 Asml Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
US9737934B2 (en) 2012-02-03 2017-08-22 Asml Netherlands B.V. Substrate holder and method of manufacturing a substrate holder
US10245641B2 (en) 2012-02-03 2019-04-02 Asml Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
US10875096B2 (en) 2012-02-03 2020-12-29 Asml Netherlands B.V. Substrate holder and method of manufacturing a substrate holder
US10898955B2 (en) 2012-02-03 2021-01-26 Asme Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
US11235388B2 (en) 2012-02-03 2022-02-01 Asml Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
US11376663B2 (en) 2012-02-03 2022-07-05 Asml Netherlands B.V. Substrate holder and method of manufacturing a substrate holder
US11628498B2 (en) 2012-02-03 2023-04-18 Asml Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
US11754929B2 (en) 2012-02-03 2023-09-12 Asml Netherlands B.V. Substrate holder and method of manufacturing a substrate holder
US11960213B2 (en) 2012-02-03 2024-04-16 Asml Netherlands B.V. Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder
JP2013084981A (en) * 2012-12-28 2013-05-09 Nichia Chem Ind Ltd Light emitting device

Also Published As

Publication number Publication date
JP3319693B2 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
US5872393A (en) RF semiconductor device and a method for manufacturing the same
US7397117B2 (en) Chip package with die and substrate
US6933205B2 (en) Integrated circuit device and method of manufacturing the same
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US5337466A (en) Method of making a multilayer printed wiring board
US7453155B2 (en) Method for fabricating a flip chip package
US20060157869A1 (en) Semiconductor substrate with conductive bumps having a stress relief buffer layer formed of an electrically insulating organic material
US20020093107A1 (en) Wafer level package incorporating dual stress buffer layers for i/o redistribution
US11114745B2 (en) Antenna package for signal transmission
KR20020014697A (en) Semiconductor device
JPH1064956A (en) Face-down bonding semiconductor device
DE102018110872B3 (en) Integrated fan-out package and its training process
US6441473B1 (en) Flip chip semiconductor device
US6767818B1 (en) Method for forming electrically conductive bumps and devices formed
JP2015515737A (en) Compliance wiring pillars having orientation or geometry determined by their location on the die, or formed with a pattern structure between the pillar and die pad to reduce thermal stress
JPH09270445A (en) Semiconductor device and method for manufacturing the same
CN104051399A (en) Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method
KR20080048429A (en) A multi-chip electronic circuit module and a method of manufacturing
US20190259677A1 (en) Device comprising integration of die to die with polymer planarization layer
CN111490025B (en) Electronic package, package substrate thereof and manufacturing method thereof
JPH10135408A (en) Circuit board and semiconductor device
JP4155080B2 (en) Manufacturing method of semiconductor device
JP3962347B2 (en) Circuit board and semiconductor device
JPH09306991A (en) Manufacture of wiring board
KR102342468B1 (en) Antenna package for signal transmission

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130621

Year of fee payment: 11

EXPY Cancellation because of completion of term