JPH09261226A - プログラマブル・コントローラ - Google Patents
プログラマブル・コントローラInfo
- Publication number
- JPH09261226A JPH09261226A JP8069545A JP6954596A JPH09261226A JP H09261226 A JPH09261226 A JP H09261226A JP 8069545 A JP8069545 A JP 8069545A JP 6954596 A JP6954596 A JP 6954596A JP H09261226 A JPH09261226 A JP H09261226A
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- trace
- sampling
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
- Programmable Controllers (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 入出力トレース用データをコントローラ自身
で収集するとデータ量が制限され、コントローラ間のデ
ータに同期が取れない。上位装置で収集すると高速サン
プリングが難しく、データ伝送負荷も増す。 【解決手段】 プログラマブル・コントローラ１のＩ／
Ｏコントローラ１３は、入出力データを時刻データを付
加して保存するデュアルポートメモリ１３1を設け、メ
モリのデータからトレース用データをサンプリングする
Ｉ／Ｏトレースコントローラ１５を設け、このコントロ
ーラはＩ／Ｏトレース用データを複数のバッファに順次
自動切換で格納する複数のバッファを設け、各バッファ
のうちデータが満杯になったバッファのデータをＬＡＮ
インタフェース１４を介して上位の監視装置３に伝送す
る。
で収集するとデータ量が制限され、コントローラ間のデ
ータに同期が取れない。上位装置で収集すると高速サン
プリングが難しく、データ伝送負荷も増す。 【解決手段】 プログラマブル・コントローラ１のＩ／
Ｏコントローラ１３は、入出力データを時刻データを付
加して保存するデュアルポートメモリ１３1を設け、メ
モリのデータからトレース用データをサンプリングする
Ｉ／Ｏトレースコントローラ１５を設け、このコントロ
ーラはＩ／Ｏトレース用データを複数のバッファに順次
自動切換で格納する複数のバッファを設け、各バッファ
のうちデータが満杯になったバッファのデータをＬＡＮ
インタフェース１４を介して上位の監視装置３に伝送す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラマブル・
コントローラに係り、特に入出力データのトレースバッ
ク方式に関する。
コントローラに係り、特に入出力データのトレースバッ
ク方式に関する。
【０００２】
【従来の技術】プログラマブル・コントローラは、その
入出力（Ｉ／Ｏ）データをトレースバックすることによ
り入出力タイムチャートの作成やトレンドグラフ表示を
可能にする。
入出力（Ｉ／Ｏ）データをトレースバックすることによ
り入出力タイムチャートの作成やトレンドグラフ表示を
可能にする。
【０００３】このＩ／Ｏデータのトレースバック方式と
して、プログラマブル・コントローラ内に設けるサンプ
リング・プログラムによりＩ／Ｏデータをサンプリング
する方式と、プログラマブル・コントローラに結合され
る上位装置によりＩ／Ｏデータをサンプリングする方式
がある。
して、プログラマブル・コントローラ内に設けるサンプ
リング・プログラムによりＩ／Ｏデータをサンプリング
する方式と、プログラマブル・コントローラに結合され
る上位装置によりＩ／Ｏデータをサンプリングする方式
がある。
【０００４】図３は、上位装置としての監視装置により
Ｉ／Ｏデータをサンプリングする場合を示す。複数のプ
ログラマブル・コントローラ１がＩ／Ｏ装置２を通して
制御対象と結合され、各プログラマブル・コントローラ
１がＬＡＮを通して監視装置３にネットワーク結合され
るシステムにおいて、プログラマブル・コントローラ１
がＩ／Ｏ装置２を通して入出力するデータをＬＡＮを通
して監視装置３に伝送し、監視装置３でサンプリングす
る。
Ｉ／Ｏデータをサンプリングする場合を示す。複数のプ
ログラマブル・コントローラ１がＩ／Ｏ装置２を通して
制御対象と結合され、各プログラマブル・コントローラ
１がＬＡＮを通して監視装置３にネットワーク結合され
るシステムにおいて、プログラマブル・コントローラ１
がＩ／Ｏ装置２を通して入出力するデータをＬＡＮを通
して監視装置３に伝送し、監視装置３でサンプリングす
る。
【０００５】
【発明が解決しようとする課題】プログラマブル・コン
トローラ自身でＩ／Ｏデータをサンプリングする方式
は、高速サンプリングが可能であるが、プログラマブル
・コントローラ内のメモリにＩ／Ｏデータを蓄積するこ
とになり、該メモリの容量によって長時間のトレースバ
ックにはそのデータを保持できなくなる場合がある。
トローラ自身でＩ／Ｏデータをサンプリングする方式
は、高速サンプリングが可能であるが、プログラマブル
・コントローラ内のメモリにＩ／Ｏデータを蓄積するこ
とになり、該メモリの容量によって長時間のトレースバ
ックにはそのデータを保持できなくなる場合がある。
【０００６】また、複数のプログラマブル・コントロー
ラによるＩ／Ｏデータのサンプリングは、互いに同期が
取れていないため、各プログラマブル・コントローラ間
のデータの相関関係を把握しにくい。
ラによるＩ／Ｏデータのサンプリングは、互いに同期が
取れていないため、各プログラマブル・コントローラ間
のデータの相関関係を把握しにくい。
【０００７】一方、上位装置でサンプリングする方式
は、ＬＡＮ経由などデータ伝送手段を介してデータが転
送されるため、高速サンプリングが難しくなる。また、
伝送手段にはトレースバック用のＩ／Ｏデータが頻繁に
伝送されるため、伝送手段の負荷が大きくなる。
は、ＬＡＮ経由などデータ伝送手段を介してデータが転
送されるため、高速サンプリングが難しくなる。また、
伝送手段にはトレースバック用のＩ／Ｏデータが頻繁に
伝送されるため、伝送手段の負荷が大きくなる。
【０００８】本発明の目的は、Ｉ／Ｏデータを高速サン
プリングしながら大量に保存でき、しかも伝送手段の負
荷を最小限にするプログラマブル・コントローラを提供
することにある。
プリングしながら大量に保存でき、しかも伝送手段の負
荷を最小限にするプログラマブル・コントローラを提供
することにある。
【０００９】
【課題を解決するための手段】本発明は、Ｉ／Ｏ装置と
の間で入出力データを授受するＩ／Ｏコントローラと、
ＬＡＮを介して上位装置との間でデータ伝送するＬＡＮ
インタフェースを備えたプログラマブル・コントローラ
において、前記Ｉ／Ｏコントローラは、入出力データを
時刻データを付加して一時保存するデュアルポートメモ
リを設け、このデュアルポートメモリに一時保存される
データからＩ／Ｏトレース用データをサンプリングする
Ｉ／Ｏトレースコントローラを設け、このＩ／Ｏトレー
スコントローラは、前記時刻データを持つＩ／Ｏトレー
ス用データを複数のバッファに順次自動切換で格納する
複数のバッファを設け、各バッファのうちＩ／Ｏトレー
ス用データが満杯になったバッファのデータを前記ＬＡ
Ｎインタフェースを介して前記上位装置に伝送する手段
を備えたことを特徴とする。
の間で入出力データを授受するＩ／Ｏコントローラと、
ＬＡＮを介して上位装置との間でデータ伝送するＬＡＮ
インタフェースを備えたプログラマブル・コントローラ
において、前記Ｉ／Ｏコントローラは、入出力データを
時刻データを付加して一時保存するデュアルポートメモ
リを設け、このデュアルポートメモリに一時保存される
データからＩ／Ｏトレース用データをサンプリングする
Ｉ／Ｏトレースコントローラを設け、このＩ／Ｏトレー
スコントローラは、前記時刻データを持つＩ／Ｏトレー
ス用データを複数のバッファに順次自動切換で格納する
複数のバッファを設け、各バッファのうちＩ／Ｏトレー
ス用データが満杯になったバッファのデータを前記ＬＡ
Ｎインタフェースを介して前記上位装置に伝送する手段
を備えたことを特徴とする。
【００１０】
【発明の実施の形態】図１は、本発明の実施形態を示す
トレースバックのための構成である。同図は、各プログ
ラマブル・コントローラ１の１つを示し、ＣＰＵ１１、
メモリ１２、Ｉ／Ｏコントローラ１３、ＬＡＮインタフ
ェース１４の他に、Ｉ／Ｏトレースコントローラ１５が
ＰＣバスで結合される。
トレースバックのための構成である。同図は、各プログ
ラマブル・コントローラ１の１つを示し、ＣＰＵ１１、
メモリ１２、Ｉ／Ｏコントローラ１３、ＬＡＮインタフ
ェース１４の他に、Ｉ／Ｏトレースコントローラ１５が
ＰＣバスで結合される。
【００１１】ＬＡＮインタフェース１４は、プログラマ
ブル・コントローラ１がＬＡＮを通して監視装置３との
間でデータ伝送するのに供される。Ｉ／Ｏコントローラ
１３は、プログラマブル・コントローラ１がＬＡＮを通
して複数のＩ／Ｏ装置２との間でデータ伝送するのに供
される。
ブル・コントローラ１がＬＡＮを通して監視装置３との
間でデータ伝送するのに供される。Ｉ／Ｏコントローラ
１３は、プログラマブル・コントローラ１がＬＡＮを通
して複数のＩ／Ｏ装置２との間でデータ伝送するのに供
される。
【００１２】ここで、Ｉ／Ｏコントローラには入出力さ
れるＩ／Ｏデータを一時保存するメモリをデュアルポー
トメモリ１３1とし、このデュアルポートメモリ１３1に
はＩ／Ｏトレースコントローラ１５からもアクセスで
き、該Ｉ／Ｏトレースコントローラ１５内のメモリへの
転送を可能にする。
れるＩ／Ｏデータを一時保存するメモリをデュアルポー
トメモリ１３1とし、このデュアルポートメモリ１３1に
はＩ／Ｏトレースコントローラ１５からもアクセスで
き、該Ｉ／Ｏトレースコントローラ１５内のメモリへの
転送を可能にする。
【００１３】Ｉ／Ｏトレースコントローラ１５は、Ｉ／
Ｏコントローラ１３経由で入出力されるＩ／Ｏデータか
らＩ／Ｏトレース用データのサンプリングを行うもの
で、内部のメモリはダブルバッファ方式とし、第１のバ
ッファがトレース用データで満杯になると、第２のバッ
ファにデータを格納するもので、データを２つのバッフ
ァに交互に格納する自動切換がなされる。
Ｏコントローラ１３経由で入出力されるＩ／Ｏデータか
らＩ／Ｏトレース用データのサンプリングを行うもの
で、内部のメモリはダブルバッファ方式とし、第１のバ
ッファがトレース用データで満杯になると、第２のバッ
ファにデータを格納するもので、データを２つのバッフ
ァに交互に格納する自動切換がなされる。
【００１４】以上の構成において、プログラマブル・コ
ントローラによる通常のＩ／Ｏデータの処理は、ルート
Ａ及びＢで示すように、ルートＡではＩ／Ｏコントロー
ラ１３が一定周期で入力データをサンプリングしてＣＰ
Ｕ１１及びメモリ１２へ送信し、ルートＢではＣＰＵ１
１が演算した結果のデータを一定周期でＩ／Ｏ装置２へ
出力する。
ントローラによる通常のＩ／Ｏデータの処理は、ルート
Ａ及びＢで示すように、ルートＡではＩ／Ｏコントロー
ラ１３が一定周期で入力データをサンプリングしてＣＰ
Ｕ１１及びメモリ１２へ送信し、ルートＢではＣＰＵ１
１が演算した結果のデータを一定周期でＩ／Ｏ装置２へ
出力する。
【００１５】Ｉ／Ｏ装置２からのＩ／Ｏトレース用デー
タは、Ｉ／Ｏコントローラ１３内のデュアルポートメモ
リ１３1を介してＩ／Ｏトレースコントローラ１５内の
メモリに格納される。このメモリにＩ／Ｏトレース用デ
ータが格納されるときに、図２に示すように、データの
最初のワードにサンプリング時刻データが付加され、ま
た、ダブルバッファ方式で格納される。
タは、Ｉ／Ｏコントローラ１３内のデュアルポートメモ
リ１３1を介してＩ／Ｏトレースコントローラ１５内の
メモリに格納される。このメモリにＩ／Ｏトレース用デ
ータが格納されるときに、図２に示すように、データの
最初のワードにサンプリング時刻データが付加され、ま
た、ダブルバッファ方式で格納される。
【００１６】このダブルバッファ方式によるＩ／Ｏトレ
ース用データの格納において、第１のバッファ１５1が
満杯になり、第２のバッファ１５2に自動切換を行った
とき、Ｉ／Ｏトレースコントローラ１５は第１のバッフ
ァ１５1のＩ／Ｏトレース用データをＬＡＮを介して監
視装置３に伝送する。同様に、第２のバッファ１５2が
満杯になり、第１のバッファ１５1へのデータ格納が開
始されたときにＩ／Ｏトレースコントローラ１５が第２
のバッファ１５2のデータを監視装置３に伝送する。
ース用データの格納において、第１のバッファ１５1が
満杯になり、第２のバッファ１５2に自動切換を行った
とき、Ｉ／Ｏトレースコントローラ１５は第１のバッフ
ァ１５1のＩ／Ｏトレース用データをＬＡＮを介して監
視装置３に伝送する。同様に、第２のバッファ１５2が
満杯になり、第１のバッファ１５1へのデータ格納が開
始されたときにＩ／Ｏトレースコントローラ１５が第２
のバッファ１５2のデータを監視装置３に伝送する。
【００１７】したがって、本実施形態では、Ｉ／Ｏコン
トローラ１３内のデュアルポートメモリ１３1を介して
Ｉ／Ｏトレースコントローラ１５にデータを転送するた
め、プログラマブル・コントローラの動作可能な最短の
時間でトレース用データの収集ができる。
トローラ１３内のデュアルポートメモリ１３1を介して
Ｉ／Ｏトレースコントローラ１５にデータを転送するた
め、プログラマブル・コントローラの動作可能な最短の
時間でトレース用データの収集ができる。
【００１８】また、Ｉ／Ｏトレース用データのサンプリ
ングをＩ／Ｏトレースコントローラ１５が行うため、プ
ログラマブル・コントローラ１内にデータサンプリング
用のプログラムを用意することを不要にする。
ングをＩ／Ｏトレースコントローラ１５が行うため、プ
ログラマブル・コントローラ１内にデータサンプリング
用のプログラムを用意することを不要にする。
【００１９】また、Ｉ／Ｏトレースコントローラ１５で
は、Ｉ／Ｏトレース用データを２つのバッファに交互に
格納し、一方のバッファへのデータ格納中に満杯になっ
た他方のバッファのデータを監視装置３に伝送しておく
ため、Ｉ／Ｏトレースコントローラ１５内のメモリを最
小限に抑えると共に、監視装置３へのデータ伝送が間欠
的になってＬＡＮの負荷が軽減される。また、監視装置
３への伝送によって大量のトレース用データ保存が可能
となる。
は、Ｉ／Ｏトレース用データを２つのバッファに交互に
格納し、一方のバッファへのデータ格納中に満杯になっ
た他方のバッファのデータを監視装置３に伝送しておく
ため、Ｉ／Ｏトレースコントローラ１５内のメモリを最
小限に抑えると共に、監視装置３へのデータ伝送が間欠
的になってＬＡＮの負荷が軽減される。また、監視装置
３への伝送によって大量のトレース用データ保存が可能
となる。
【００２０】また、Ｉ／Ｏトレース用データのサンプリ
ングは、先頭のワードに時刻データが負荷されているた
め、複数のプログラマブル・コントローラから監視装置
３に伝送されるもこれら複数のデータ間の時間関係が明
確にされ、データ間の相関関係を確実に保持できる。
ングは、先頭のワードに時刻データが負荷されているた
め、複数のプログラマブル・コントローラから監視装置
３に伝送されるもこれら複数のデータ間の時間関係が明
確にされ、データ間の相関関係を確実に保持できる。
【００２１】なお、Ｉ／Ｏトレースコントローラに設け
るバッファは２つに限らず、同等の容量のものを３つ以
上に領域分離し、監視装置３への伝送効率上好ましい容
量に分割することができる。
るバッファは２つに限らず、同等の容量のものを３つ以
上に領域分離し、監視装置３への伝送効率上好ましい容
量に分割することができる。
【００２２】
【発明の効果】以上のとおり、本発明によれば、Ｉ／Ｏ
コントローラのデュアルポートメモリに一時保存される
データからＩ／Ｏトレース用データをサンプリングする
Ｉ／Ｏトレースコントローラを設け、このＩ／Ｏトレー
スコントローラがＩ／Ｏトレース用データを複数のバッ
ファに順次自動切換で格納して満杯になったバッファの
データを上位装置に伝送するようにしたため、プログラ
マブル・コントローラの動作可能な最短の時間かつ最小
のメモリ容量でトレース用データを収集でき、トレース
用データを上位装置へ伝送するのに伝送負荷を軽減して
大量のデータ保存ができ、さらに時刻データの負荷によ
り他のデータとの相関関係を確保できる。
コントローラのデュアルポートメモリに一時保存される
データからＩ／Ｏトレース用データをサンプリングする
Ｉ／Ｏトレースコントローラを設け、このＩ／Ｏトレー
スコントローラがＩ／Ｏトレース用データを複数のバッ
ファに順次自動切換で格納して満杯になったバッファの
データを上位装置に伝送するようにしたため、プログラ
マブル・コントローラの動作可能な最短の時間かつ最小
のメモリ容量でトレース用データを収集でき、トレース
用データを上位装置へ伝送するのに伝送負荷を軽減して
大量のデータ保存ができ、さらに時刻データの負荷によ
り他のデータとの相関関係を確保できる。
【図１】本発明の実施形態を示すトレース用データ収集
のための構成図。
のための構成図。
【図２】実施形態におけるトレース用データの格納態様
図。
図。
【図３】監視装置を用いてトレース用データをサンプリ
ングする従来方式の例。
ングする従来方式の例。
１…プログラマブル・コントローラ ２…Ｉ／Ｏ装置 ３…監視装置 １３…Ｉ／Ｏコントローラ １３1…デュアルポートメモリ １４…ＬＡＮインタフェース １５…Ｉ／Ｏトレースコントローラ １５1、１５2…バッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 13/00 ３５３ Ｈ０４Ｌ 11/00 ３１０Ｃ Ｈ０４Ｌ 12/46 12/28
Claims (1)
- 【請求項１】 Ｉ／Ｏ装置との間で入出力データを授受
するＩ／Ｏコントローラと、ＬＡＮを介して上位装置と
の間でデータ伝送するＬＡＮインタフェースを備えたプ
ログラマブル・コントローラにおいて、 前記Ｉ／Ｏコントローラは、入出力データを時刻データ
を付加して一時保存するデュアルポートメモリを設け、 このデュアルポートメモリに一時保存されるデータから
Ｉ／Ｏトレース用データをサンプリングするＩ／Ｏトレ
ースコントローラを設け、 このＩ／Ｏトレースコントローラは、前記時刻データを
持つＩ／Ｏトレース用データを複数のバッファに順次自
動切換で格納する複数のバッファを設け、各バッファの
うちＩ／Ｏトレース用データが満杯になったバッファの
データを前記ＬＡＮインタフェースを介して前記上位装
置に伝送する手段を備えたことを特徴とするプログラマ
ブル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069545A JPH09261226A (ja) | 1996-03-26 | 1996-03-26 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069545A JPH09261226A (ja) | 1996-03-26 | 1996-03-26 | プログラマブル・コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09261226A true JPH09261226A (ja) | 1997-10-03 |
Family
ID=13405805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8069545A Pending JPH09261226A (ja) | 1996-03-26 | 1996-03-26 | プログラマブル・コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09261226A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6813732B2 (en) | 2001-04-25 | 2004-11-02 | Renesas Technology Corp. | Trace circuit |
| JP2008293260A (ja) * | 2007-05-24 | 2008-12-04 | Renesas Technology Corp | トレース装置 |
| US7769906B2 (en) | 2004-08-05 | 2010-08-03 | Robert Bosch Gmbh | FlexRay communication module |
-
1996
- 1996-03-26 JP JP8069545A patent/JPH09261226A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6813732B2 (en) | 2001-04-25 | 2004-11-02 | Renesas Technology Corp. | Trace circuit |
| US7769906B2 (en) | 2004-08-05 | 2010-08-03 | Robert Bosch Gmbh | FlexRay communication module |
| JP2008293260A (ja) * | 2007-05-24 | 2008-12-04 | Renesas Technology Corp | トレース装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490788A (en) | Well-logging data processing system having segmented serial processor-to-peripheral data links | |
| EP0485507B1 (en) | Modular input/output system for supercomputers | |
| US4916692A (en) | TDM bus controller | |
| US6463072B1 (en) | Method and apparatus for sharing access to a bus | |
| KR920003833B1 (ko) | 통신 처리장치 | |
| WO2000075789A1 (en) | A method and apparatus for automatically transferring i/o blocks between a host system and a host adapter | |
| US7035956B2 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
| JPH09261226A (ja) | プログラマブル・コントローラ | |
| KR980013132A (ko) | 고 처리 능력의 주변 구성 요소 상호 접속 버스를 가진 데이터 처리 및 통신 시스템 | |
| US6591326B1 (en) | Method and information processing apparatus controlling information transfer among a plurality of processors | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPH1063617A (ja) | シリアル通信装置 | |
| JPH01191967A (ja) | データ通信処理方式 | |
| JPH064401A (ja) | メモリアクセス回路 | |
| JP2953362B2 (ja) | Ｌａｎのスイッチング装置 | |
| JPH07319823A (ja) | プロセッサ間通信方式 | |
| KR100243101B1 (ko) | 멀티미디어 서버에서의 윈도우 메모리의 구조 | |
| JP2536260B2 (ja) | 拡張記憶デ―タ転送方式 | |
| JPH0246967B2 (ja) | ||
| KR0174652B1 (ko) | 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치 | |
| JPS61196353A (ja) | 多重化バス制御方式 | |
| JPH04225452A (ja) | 光ｉ／ｏインタフェース | |
| JPH0535693A (ja) | データ転送装置 | |
| JP2003044424A (ja) | データバス転送システム | |
| JPH05143561A (ja) | 複合計算機システム |