JPH09260441A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09260441A
JPH09260441A JP7029096A JP7029096A JPH09260441A JP H09260441 A JPH09260441 A JP H09260441A JP 7029096 A JP7029096 A JP 7029096A JP 7029096 A JP7029096 A JP 7029096A JP H09260441 A JPH09260441 A JP H09260441A
Authority
JP
Japan
Prior art keywords
electrode
main surface
semiconductor chip
pad
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7029096A
Other languages
English (en)
Inventor
昭 ▲高▼月
Akira Takatsuki
Ken Yamamura
謙 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7029096A priority Critical patent/JPH09260441A/ja
Publication of JPH09260441A publication Critical patent/JPH09260441A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを組み立てて構成される半導体
装置の小型化を図る。 【解決手段】 半導体チップ１Ａの裏面と半導体チップ
１Ｂの表面とが接着剤５によって接着することにより、
半導体チップ１Ａと半導体チップ１Ｂとを重ね合わせる
ことにより小型化を図ったチップ合成体２０が構成され
る。半導体チップ１Ｂは半導体チップ１Ａより大きなチ
ップサイズを有し、半導体チップ１Ｂの表面は、半導体
チップ１Ａの裏面との接着領域の周辺に露出領域を有す
るため、半導体チップ１Ａの裏面と半導体チップ１Ｂの
表面との接着時に、露出領域上から半導体チップ１Ａの
側面にかけても接着剤５を接着することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、各々に集積回路
が設けられた２つの半導体チップを組み立てて構成され
る半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置は、小型化が進む一方
で多機能化も要求されている。しかしながら、半導体チ
ップ自体の小型化は進んでいるが、半導体チップを実装
する技術が遅れているのが現状である。
【０００３】
【発明が解決しようとする課題】このように、半導体チ
ップの小型化を有効に活用することができないため、半
導体チップを組み立てて構成される半導体装置の小型化
を十分に行えないという問題点があった。
【０００４】この発明は上記問題点を解決するためにな
されたもので、小型化を図った、半導体チップを組み立
てて構成される半導体装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係る請求項１
記載の半導体装置は、一方主面及び他方主面を有し、一
方主面に第１の集積回路及び該第１の集積回路の信号伝
達用のパッド電極が設けられる第１の半導体チップと、
一方主面及び他方主面を有し、一方主面上に前記第１の
半導体チップの他方主面が接着され、他方主面に第２の
集積回路及び該第２の集積回路の信号伝達用の突起電極
が設けられる第２の半導体チップとを備え、前記第１及
び第２のチップによりチップ合成体を構成し、前記第２
の半導体チップは前記第１の半導体チップより大きなチ
ップサイズを有し、前記第２の半導体チップの一方主面
は、前記第１の半導体チップの他方主面との接着領域の
周辺に露出領域を有している。
【０００６】また、請求項２記載の半導体装置のよう
に、一方主面及び他方主面を有し、一方主面にパッド用
電極領域及び突起電極用電極領域を有する基板をさらに
備え、前記パッド用電極領域が形成されていない前記基
板の一方主面上に前記チップ合成体が配置され、前記パ
ッド用電極領域と前記第１の半導体チップの前記パッド
電極とが金属線を介してワイヤボンディング接続され、
前記突起電極用電極領域上に前記第２の半導体チップの
前記突起電極が位置するように配置され、前記突起電極
用電極領域と前記第２の半導体チップの突起電極とが加
熱溶融により直接接続されるように構成してもよい。
【０００７】この発明に係る請求項３記載の半導体装置
は、一方主面及び他方主面を有し、一方主面に第１の集
積回路及び該第１の集積回路の信号伝達用のパッド電極
が設けられる第１の半導体チップと、一方主面及び他方
主面を有し、一方主面上に前記第１の半導体チップの他
方主面に接着され、他方主面に第２の集積回路及び該第
２の集積回路の信号伝達用の突起電極が設けられる第２
の半導体チップとを備え、前記第２の半導体チップは前
記第１の半導体チップと同一のチップサイズ及び形状を
有し、前記第１及び第２のチップによりチップ合成体を
構成し、前記第２の半導体チップの一方主面は、前記第
１の半導体チップの他方主面と合致するように接着さ
れ、一方主面及び他方主面を有し、一方主面にパッド用
電極領域及び突起電極用電極領域を有する基板をさらに
備え、前記パッド用電極領域が形成されていない前記基
板の一方主面上に前記チップ合成体が配置され、前記パ
ッド用電極領域と前記第１の半導体チップの前記パッド
電極とが金属線を介してワイヤボンディング接続され、
前記突起電極用電極領域上に前記第２の半導体チップの
前記突起電極が位置するように配置され、前記突起電極
用電極領域と前記第２の半導体チップの突起電極とが加
熱溶融により直接接続され、前記突起電極は、前記第１
及び第２の半導体チップを挟んで前記パッド電極と対向
する平面位置に配置されている。
【０００８】また、請求項４記載の半導体装置のよう
に、前記ワイヤボンディング接続は、超音波ボンディン
グ法により行われてもよい。
【０００９】また、請求項５記載の半導体装置のよう
に、前記突起電極は、前記第２の半導体チップの他方主
面に平行な平面で切断したときの断面形状が円であって
もよい。
【００１０】また、請求項６記載の半導体装置のよう
に、前記突起電極は、複数の突起電極を含み、前記複数
の突起電極は前記第２の半導体チップの他方主面の周辺
に沿って、前記他方主面の周辺の一部に樹脂進入口が形
成されるようにそれぞれ配置され、前記第１及び第２の
半導体チップを覆って形成されるとともに、第２の半導
体チップの他方主面と前記基板との間に充填される樹脂
をさらに備えてもよい。
【００１１】また、請求項７記載の半導体装置のよう
に、前記基板の他方主面に形成される外部電極と、前記
基板の一方主面から他方主面にかけて形成され、前記電
極領域と前記外部電極とを電気的に接続するスルーホー
ルとをさらに備えてもよい。
【００１２】また、請求項８記載の半導体装置のよう
に、一方主面及び他方主面を有し、一方主面側にキャビ
ティが形成される基板をさらに備え、前記キャビティは
その底面から階段状に形成された段差部を有し、前記底
面と前記段差部の側面とにより規定される空間に前記チ
ップ合成体が配置され、前記底面に突起電極接続用の突
起電極用電極領域が設けられ、前記段差部の上面にワイ
ヤボンディング用のパッド用電極領域が設けられ、前記
キャビティを覆って、前記基板の一方主面上に設けられ
る蓋部をさらに備え、前記パッド用電極領域と前記第１
の半導体チップの前記パッド電極とが金属線を介してワ
イヤボンディング接続され、前記突起電極用電極領域上
に前記第２の半導体チップの前記突起電極が位置するよ
うに配置され、前記突起電極用電極領域と前記第２の半
導体チップの突起電極とが加熱溶融により直接接続され
てもよい。
【００１３】また、請求項９記載の半導体装置のよう
に、前記段差部は第１〜第Ｎ（Ｎ≧２）にかけて階段状
に設けられる第１〜第Ｎの部分段差部を含み、前記パッ
ド用電極領域は第１〜第Ｎの部分パッド用電極領域を含
み、前記パッド電極は複数のパッド電極を含み、前記複
数のパッド電極は第１〜第Ｎのグループに分類され、前
記キャビティの前記底面と前記第１の部分段差部の側面
とにより規定される空間に前記チップ合成体が配置さ
れ、前記第１〜第Ｎの部分段差部の上面にそれぞれ前記
第１〜第Ｎの部分パッド用電極領域が設けられ、前記複
数のパッド電極のうち前記第１〜第Ｎのグループにそれ
ぞれ分類されるパッド電極と前記第１〜第Ｎの部分パッ
ド用電極領域それぞれとが第１〜第Ｎの金属線を介して
ワイヤボンディング接続されてもよい。
【００１４】
【発明の実施の形態】
＜発明の原理＞ＣＳＰ（Ｃhip Ｓcale（Ｓize） Ｐacka
ge）の実装技術をワイヤボンディング技術を組み合わせ
ることにより、高密度実装を可能にする。ワイヤボンデ
ィング技術を用いて実装するパッド電極を有する第１の
半導体チップと、ＣＳＰのバンプ（突起）電極を有する
第２の半導体チップとを貼り合わせて１つのチップ合成
体を構成する。
【００１５】＜実施の形態１＞図１はこの発明の実施の
形態１である半導体装置の構成を示す断面図である。同
図に示すように、半導体チップ１Ａの表面に集積回路３
Ａ及び集積回路３Ａが外部と信号の授受を行うためのア
ルミのパッド電極２が形成される。一方、半導体チップ
１Ｂの裏面に集積回路３Ｂ及び集積回路３Ｂが外部と信
号の授受を行うためのバンプ電極４が形成される。
【００１６】そして、半導体チップ１Ａの裏面と半導体
チップ１Ｂの表面とが接着剤５によって接着することに
より、半導体チップ１Ａと半導体チップ１Ｂとを重ね合
わせることにより小型化を図ったチップ合成体２０が構
成される。この際、半導体チップ１Ｂは半導体チップ１
Ａより大きなチップサイズを有し、図２に示すように、
半導体チップ１Ｂの表面は、半導体チップ１Ａの裏面と
の接着領域の周辺に露出領域１９を有するため、半導体
チップ１Ａの裏面と半導体チップ１Ｂの表面との接着時
に、露出領域１９上から半導体チップ１Ａの側面にかけ
ても接着剤５を接着することができ、その分、半導体チ
ップ１Ａと半導体チップ１Ｂとの接合強度を上げること
ができる。
【００１７】また、チップ合成体２０の上面から、接着
剤５が十分についているかを確認できることができ、接
着剤５がはみ出しても集積回路３Ａ，３Ｂまたは電極
２，４まで十分距離があるため不具合が生じにくい。
【００１８】＜実施の形態２＞図３はこの発明の実施の
形態２である半導体装置の構成を示す断面図である。同
図に示すように、表面にパッド電極２用の電極領域７Ａ
及びバンプ電極４用の電極領域７Ｂを有する基板６上に
半導体チップ１Ａ及び半導体チップ１Ｂからなるチップ
合成体２０が配置される。
【００１９】そして、電極領域７Ａと半導体チップ１Ａ
のパッド電極２とが金属細線８を介してワイヤボンディ
ング接続され、電極領域７Ｂと半導体チップ１Ｂのバン
プ電極４とが加熱溶融により直接接続される。その結
果、チップ合成体２０の各電極２，４と基板６の電極領
域７Ａ，７Ｂとの電気的接続を図ることができる。な
お、チップ合成体２０の構成は図１で示した実施の形態
１の構成と同様である。
【００２０】電極領域７Ａとパッド電極２との金属細線
８を介したボンディング接続は超音波法により行われ
る。超音波熱圧着法で金属細線８をパッド電極２上にワ
イヤボンディング接続した場合、図４の(a)に示すよう
に、金属細線８の経Ｄの３倍程度のワイヤ接合部サイズ
Ｌ１１を必要とし、このワイヤ接合部サイズＬ１１に併
せてパッド電極２の形成幅Ｌ１２を大きく必要とする。
【００２１】一方、超音波法で金属細線８をパッド電極
２上にワイヤボンディング接続した場合、図４の(b)に
示すように、金属細線８の経Ｄの１．５倍程度のワイヤ
接合部サイズＬ１２しか必要としないため、ワイヤ接合
部サイズＬ１２に併せてパッド電極２の接合幅Ｌ１２を
十分小さくすることができる。
【００２２】したがって、パッド電極２の間隔（ピッ
チ）を十分狭く形成することができ、これに伴い半導体
チップ１Ａのチップサイズを十分に小さくすることがで
きる。その結果、比較的容易に半導体チップ１Ａよりチ
ップサイズが大きな半導体チップ１Ｂを準備することが
でき、必要以上に半導体チップ１Ｂチップサイズを大き
くする必要はない。
【００２３】半導体チップ１Ｂのバンプ電極４と基板６
の電極領域７Ｂとの接続は、電極領域７Ｂ上にバンプ電
極４が位置するようにチップ合成体２０を配置して、リ
フロー処理を行いバンプ電極４を溶融させて電極領域７
Ｂとバンプ電極４とを機械的に接続され、その結果、集
積回路３Ｂと電極領域７Ａ及び７Ｂを含む基板６上の回
路とが電気的に接続される。
【００２４】バンプ電極４に用いるバンプの大きさ・硬
度は、後に行われるワイヤボンディング時のボンディン
グ荷重に耐えられるように、大きさ、形状が決定され
る。
【００２５】バンプ電極４の形状としていは、円柱、球
等、半導体チップ１Ｂの裏面に平行な平面で切断したと
きの断面形状が円である方が望ましい。なぜならば、断
面形状に角部を有する形状のバンプ電極４に比べ、図７
の符号４１に示すように向きが揃わない等の向きの制約
が生じることはない、基板７と半導体チップ１Ｂの裏面
との間を樹脂で充填しやすい等の利点がある。
【００２６】バンプ電極４と電極領域７Ｂとの接続の
後、ワイヤボンディング技術を用いて、金属細線８を介
したパッド電極２と電極領域７Ａとのワイヤボンディン
グ接続が行われる。
【００２７】この際、金線の金属細線８を用いて超音波
熱圧着法を用いてワイヤボンディング接続を行った場
合、金属細線８とパッド電極２とのワイヤボンディング
接合の際に熱エネルギーを必要とするため、基板６及び
半導体チップ１Ａ，１Ｂを２００℃近くの高温にしなけ
ればならない。このとき、先に電極領域７Ｂと接続した
バンプ電極４が溶解し機械的または電気的接続が絶たれ
てしまう危険性がある。また、ワイヤボンディング時に
半導体チップ１Ａ，１Ｂが不安定になり、超音波の伝達
が正しく伝わらず、精度よくワイヤボンディング接合が
できない危険性もある。
【００２８】これに対して、主として金属細線８にアル
ミ線を用いる超音波法を用いてワイヤボンディング接続
を行った場合、超音波法は超音波熱圧着法に比べさほど
熱エネルギーを必要とせず、常温の状態で実行すること
ができる。また、金属細線８に金線を用いた場合でも、
基板６及び半導体チップ１Ａ，１Ｂをせいぜい６０〜７
０℃近くにするだけで済む。したがって、上述したバン
プ電極４の溶解、超音波の伝達の劣化等が生じることが
なく、精度よくワイヤボンディング接合ができる。
【００２９】＜実施の形態３＞図５はこの発明の実施の
形態３である半導体装置の構成を示す断面図である。同
図に示すように、基板６の裏面に実装用の外部電極１５
を有し、基板６の表面から裏面にかけて、電極領域７Ｂ
と外部電極１５とを電気的に接続するスルーホールが形
成される。
【００３０】バンプ電極４は外部電極１５よりも融点が
高いはんだが用いられる。例えば、バンプ電極４には融
点が３１４℃の高温はんだ（Ｓn：Ｐb＝５：９５の重量
％比）を用い、外部電極１５には融点が１８３℃の共晶
はんだ（Ｓn：Ｐb＝６３：３７の重量％比）を用いる。
このように、Ｓn：Ｐbの重量比を変えることにより、外
部電極１５より高い融点のバンプ電極４を形成すること
ができる。
【００３１】したがって、外部電極１５をユーザ等が自
身の実装基板上で接合する場合に、外部電極１５を加熱
溶融する際に、バンプ電極４の融点より低く外部電極１
５の融点より高い温度に加熱温度を設定することによ
り、バンプ電極４を誤って溶融してしまう危険性はな
い。
【００３２】また、バンプ電極４は、図６に示すよう
に、半導体チップ１Ｂの裏面の周辺に沿って、その一部
に樹脂進入口１０が設けられるように配置される。バン
プ電極４，４間の距離Ｌ１は３０μｍ程度に設定され、
進入口１０の幅Ｌ２は５００μｍ程度に設定される。
【００３３】そして、基板６表面の電極領域７Ａ，７
Ｂ、チップ合成体２０を覆って樹脂９が充填される。樹
脂９が充填される際、半導体チップ１Ｂの裏面と基板６
の表面との間にも樹脂９が充填されるが、バンプ電極
４，４間の距離Ｌ１を３０μｍ程度に設定することによ
り、バンプ電極４，４間に十分樹脂を充填することがで
きる。また、５００μｍ程度の幅Ｌ２を有する進入口１
０を設けたため、半導体チップ１Ｂの裏面の中心領域下
にも十分に樹脂９を充填することができる。したがっ
て、樹脂９中に空間が形成され装置が故障する危険性も
ない。
【００３４】加えて、基板７と半導体チップ１Ｂの裏面
との間を樹脂で充填する場合、図７に示すように、断面
形状に角部を有する形状のバンプ電極４０の場合に矢印
２１の方向に、角部近傍で樹脂９が乱流４２を起こしボ
イドが発生して信頼性を低下させてしまうが、図６に示
すように断面形状が円である本実施の形態のバンプ電極
４はそのような問題が生じないため、信頼性を損ねるこ
ともない。
【００３５】＜実施の形態４＞図８はこの発明の実施の
形態４である半導体装置の構成を示す断面図である。同
図に示すように、チップ合成体２０を収納する基板１６
は、その表面の一部にキャビティ１７が形成される。基
板１６のキャビティ１７はその底面１１から階段状に形
成された段差部１８を有し、底面１１と段差部１８の側
面とにより規定される空間にチップ合成体が配置され、
底面１１にバンプ電極４の接続用の電極領域７Ｂが設け
られ、段差部１８の上面ＵＳにパッド電極２の接続用の
電極領域（インナーリード）７Ａが設けられる。電極領
域７Ａ及び電極領域７Ｂはそれぞれスルーホール１４を
介して基板１６の裏面に形成された外部電極１５に電気
的に接続される。
【００３６】段差部１８の上面ＵＳに形成された電極領
域７Ａと半導体チップ１Ａのパッド電極２とが金属細線
８を介してワイヤボンディング接続され、キャビティ１
７の底面１１に形成された電極領域７Ａと半導体チップ
１Ｂのバンプ電極４とが加熱溶融により直接接続され
る、そして、キャビティ１７を覆って、基板１６の表面
上に蓋１３が設けられる。なお、チップ合成体２０の構
成は図１で示した実施の形態１と同様である。
【００３７】このように、実施の形態４の半導体装置
は、基板１６のキャビティ１７内にチップ合成体２０を
収納し、チップ合成体２０のパッド電極２，バンプ電極
４それぞれと電極領域７Ａ，７Ｂそれぞれとの電気的接
続を図ることができる。
【００３８】＜実施の形態５＞図９はこの発明の実施の
形態５である半導体装置の構成の一部を示す断面図であ
り、図１０はその平面図である。これらの図に示すよう
に、キャビティ１７は、底面１１から１８Ａ，１８Ｂの
順に階段状に段差部１８Ａ及び段差部１８Ｂが設けられ
る。そして、段差部１８Ａの上面に電極領域７Ａ１が形
成され、段差部１８Ｂの上面に電極領域７Ａ２が形成さ
れる。電極領域７Ａ１，７Ａ２はそれぞれスルーホール
１４を介して外部電極１５に電気的に接続される。
【００３９】また、図１０に示すように、複数のパッド
電極２は、第１グループＧ１及び第２グループＧ２に分
類され、第１グループＧ１のパッド電極２は金属細線８
１を介して段差部１８Ａの上面ＵＳ１に設けられた電極
領域７Ａ１とワイヤボンディング接続される。また、第
２グループＧ２のパッド電極２は金属細線８２を介して
段差部１８Ｂの上面ＵＳ２に設けられた電極領域７Ａ２
とワイヤボンディング接続される。他の構成は図８で示
した実施の形態４と同様である。
【００４０】一般に基板１６の製造工程の制約上、段差
部１８Ａ，１８Ｂの上面ＵＳ１，ＵＳ２に電極領域７Ａ
１，７Ａ２を小さいサイズ及びピッチで形成することは
困難であり、半導体チップ１Ａのパッド電極２のサイズ
及びピッチの小型化に対応できないのが一般的である。
【００４１】しかしながら、実施の形態５の半導体装置
は、パッド電極２は、第１あるいは第２のグループ単位
で異なる段差部１８Ａあるいは１８Ｂの上面に設けられ
た電極領域７Ａ１あるいは電極領域７Ａ２とのワイヤボ
ンディング接続を図ることにより、半導体チップ１Ａの
パッド電極２のサイズ及びピッチの小型化に対応でき
る。
【００４２】その結果、パッド電極２の形状及びピッチ
の縮小に基づく半導体チップ１Ａのチップサイズの縮小
に対応して、基板１６のサイズも小さくすることができ
るため、装置の小型化を図ることができる。
【００４３】なお、実施の形態５では２つの段差部１８
Ａ，１８Ｂを示した例を示したが、Ｎ（≧２）個以上の
段差部を設けることもできる。すなわち、第１〜第Ｎ
（Ｎ≧２）にかけて階段状に設けられる第１〜第Ｎの段
差部を設け、複数のパッド電極２は第１〜第Ｎのグルー
プに分類され、第１〜第Ｎの段差部の上面にそれぞれパ
ッド電極２用の第１〜第Ｎの電極領域が設けられ、複数
のパッド電極２のうち第１〜第Ｎのグループにそれぞれ
分類されるパッド電極２と第１〜第Ｎのパッド電極２用
の電極領域それぞれとが第１〜第Ｎの金属細線を介して
ワイヤボンディング接続される構成であればよい。
【００４４】＜実施の形態６＞図１１はこの発明の実施
の形態６である半導体装置の構成を示す断面図である。
同図に示すように、半導体チップ１Ａの表面に集積回路
３Ａ及び集積回路３Ａが外部と信号の授受を行うための
アルミのパッド電極２が形成される。一方、半導体チッ
プ１Ｂの裏面に集積回路３Ｂ及び集積回路３Ｂが外部と
信号の授受を行うためのバンプ電極４が形成される。
【００４５】そして、半導体チップ１Ａの裏面と半導体
チップ１Ｂの表面とが接着剤５によって接着することに
より、半導体チップ１Ａと半導体チップ１Ｂとを重ね合
わせることにより小型化を図ったチップ合成体２０が構
成される。
【００４６】半導体チップ１Ｂは半導体チップ１Ａと同
一のチップサイズを有し、半導体チップ１Ｂの表面は、
半導体チップ１Ｂの裏面と合致するように接着される。
【００４７】そして、半導体チップ１Ａの表面上に形成
されるパッド電極２の配置を図１２に示すように配置
し、半導体チップ１Ｂの裏面上に形成されるバンプ電極
４の配置を図６に示すように配置する。すなわち、バン
プ電極４は、半導体チップ１Ａ及び１Ｂを挟んでパッド
電極２と１対１に対向する平面位置に配置される。
【００４８】したがって、電極領域７Ａと半導体チップ
１Ａのパッド電極２とのワイヤボンディング接続を超音
波法により行う場合において、ボンディング荷重を安定
させるとともに、パッド電極２の直下の荷重を安定させ
て超音波の伝達を正確に伝えることにより、良好にワイ
ヤボンディング接続を行うことができる。
【００４９】また、基板６の裏面に外部電極１５を有
し、基板６の表面から裏面にかけて、電極領域７Ｂと外
部電極１５とを電気的に接続するスルーホールが形成さ
れ、基板６表面の電極領域７Ａ，７Ｂ、チップ合成体２
０を覆って樹脂９が充填される。
【００５０】電極領域７Ａとパッド電極２との金属細線
８を介したボンディング接続は超音波法により行われる
ため、実施の形態２で述べたように、超音波法を用いて
ワイヤボンディング接続を行うことに伴う効果を奏す
る。
【００５１】また、バンプ電極４の形状としていは、円
柱、球等、半導体チップ１Ｂの裏面に平行な平面で切断
したときの断面形状が円であるものを用いることによ
り、実施の形態２で述べたように、バンプ電極４の断面
形状を円にしたことに伴う効果を奏する。
【００５２】さらに、樹脂９が充填される際、半導体チ
ップ１Ｂの裏面と基板６の表面との間にも樹脂９が充填
されるが、バンプ電極４，４間の距離Ｌ１を３０μｍ程
度に設定する（図６参照）ことにより、バンプ電極４，
４間に十分樹脂を充填することができる。また、５００
μｍ程度の幅Ｌ２を有する進入口１０（図６参照）を設
けたため、半導体チップ１Ｂの裏面の中心領域下にも十
分に樹脂９を充填することができる。したがって、樹脂
９中に空間が形成され装置が故障する危険性もない。
【００５３】また、実施の形態３同様、バンプ電極４は
外部電極１５よりも融点が高いはんだが用いられる。し
たがって、外部電極１５をユーザ等が自身の実装基板上
で接合する場合に、外部電極１５を加熱溶融する際に、
バンプ電極４の融点より低く外部電極１５の融点より高
い温度に加熱温度を設定することにより、バンプ電極４
を誤って溶融してしまう危険性はない。
【００５４】
【発明の効果】以上説明したように、この発明における
請求項１記載の半導体装置において、第１の半導体チッ
プと第２の半導体チップとを重ね合わせることにより、
小型化を図った半導体装置を得ることができる。
【００５５】加えて、第２の半導体チップは第１の半導
体チップより大きなチップサイズを有し、第２の半導体
チップの一方主面は、第１の半導体チップの他方主面と
の接着領域の周辺に露出領域を有するため、第１の半導
体チップの他方主面と第２の半導体チップの一方主面と
の接着時に、露出領域上から第１の半導体チップの側面
にかけても接着剤で接着することができ、その分、第１
の半導体チップと第２の半導体チップとの接合強度を上
げることができる。
【００５６】また、請求項２記載の半導体装置は、基板
の一方主面に形成されたパッド用電極領域と第１の半導
体チップのパッド電極とが金属線を介してワイヤボンデ
ィング接続され、同じく基板の一方主面に形成された突
起電極用電極領域と第２の半導体チップの突起電極とが
加熱溶融により直接接続されることにより、基板とチッ
プ合成体との電極間の電気的接続を図ることができる。
【００５７】この発明における請求項３記載の半導体装
置の突起電極は、第１及び第２の半導体チップを挟んで
パッド電極と対向する平面位置に配置されるため、パッ
ド用電極領域と第１の半導体チップのパッド電極とのワ
イヤボンディング接続を超音波法により行う場合におい
て、ボンディング荷重を安定させるとともに、パッド電
極下の荷重を安定させて超音波の伝達を正確に伝えるこ
とにより、良好にワイヤボンディング接続を行うことが
できる。
【００５８】また、請求項４記載の半導体装置は、パッ
ド用電極領域と第１の半導体チップのパッド電極との金
属線を介したワイヤボンディング接続を、超音波ボンデ
ィング法により行っている。
【００５９】したがって、パッド電極上での金属線のワ
イヤボンディング接続の際の金属線の太さ、すなわち、
ワイヤ接合部サイズを超音波熱圧着法等の方法に比べて
十分小さく抑えることができる。
【００６０】その結果、パッド電極間の間隔を十分に狭
くすることにより、第１の半導体チップのチップサイズ
をより小さく形成することができるため、比較的容易に
第１の半導体チップよりチップサイズが大きな第２の半
導体チップを準備することができ、必要以上に第２の半
導体チップのチップサイズを大きくする必要はない。
【００６１】また、請求項５記載の半導体装置の突起電
極は、第２の半導体チップの他方主面に平行な平面で切
断したときの断面形状が円である突起電極を含むため、
断面形状に角部を有する形状の突起電極に比べ、形成時
に向きの制約が生じることはない。
【００６２】また、基板の一方主面と第２の半導体チッ
プの他方主面との間を樹脂で充填する場合、断面形状に
角部を有する形状の突起電極の場合は、角部近傍で樹脂
が乱流を起こしボイドが発生して信頼性を低下させてし
まうが、断面形状が円である突起電極はそのような問題
が生じないため、信頼性を損ねることもない。
【００６３】また、請求項６記載の半導体装置の複数の
突起電極は第２の半導体チップの他方主面の周辺に沿っ
て、他方主面の周辺の一部に樹脂進入口が形成されるよ
うにそれぞれ配置されるため、樹脂進入口から漏れなく
樹脂を供給することにより、第２の半導体チップの他方
主面と基板の一方主面との間に隙間無く樹脂を充填する
ことができる。
【００６４】また、請求項７記載の半導体装置の突起電
極の融点は外部電極の融点より高く設定されるため、外
部電極をユーザ等が自身の実装基板上で接合する場合
に、外部電極を加熱溶融する際に、突起電極の融点より
低く外部電極の融点より高い温度に加熱温度を設定する
ことにより、突起電極を誤って溶融してしまう危険性は
ない。
【００６５】また、請求項８記載の半導体装置は、一方
主面の一部に底面から階段状に形成された段差部を有す
るキャビティが形成される基板を備え、段差部の上面に
形成されるパッド用電極領域と第１の半導体チップのパ
ッド電極とが金属線を介してワイヤボンディング接続さ
れ、キャビティの底面に形成される突起電極用電極領域
と第２の半導体チップの突起電極とが加熱溶融により直
接接続されることにより、キャビティを有する基板とチ
ップ合成体との電極間の電気的接続を図ることができ
る。
【００６６】また、請求項９記載の半導体装置は、基板
のキャビティの第１〜第Ｎの段差部の上面にそれぞれ設
けられた第１〜第Ｎの部分パッド用電極領域と第１の半
導体チップの一方主面上に形成される第１〜第Ｎのグル
ープに分類される部分パッド電極とが第１〜第Ｎの金属
線を介してワイヤボンディング接続されるため、複数の
パッド電極のサイズ及び間隔が比較的小さく形成され、
各部分パッド用電極領域のサイズ及び間隔が比較的大き
く形成された場合でも、第１〜第Ｎのグループ単位で、
異なる段差部の上面に設けられた部分パッド用電極領域
とのワイヤボンディング接続を図ることにより、複数の
パッド電極のサイズ及び間隔に対応することができる。
【００６７】その結果、第１の半導体チップの表面に形
成されたパッド電極２の形状及びピッチの縮小に基づく
第１の半導体チップのチップサイズの縮小に対応して、
基板のサイズも小さくすることができるため、装置の小
型化を図ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である半導体装置の
構成を示す断面図である。
【図２】 実施の形態１の効果を示す説明図である。
【図３】 この発明の実施の形態２である半導体装置の
構成を示す断面図である。
【図４】 実施の形態２の効果を示す説明図である。
【図５】 この発明の実施の形態３である半導体装置の
構成を示す断面図である。
【図６】 バンプ電極を有する半導体チップの裏面を示
す平面図である。
【図７】 実施の形態３の効果を示す説明図である。
【図８】 この発明の実施の形態４である半導体装置の
構成を示す断面図である。
【図９】 この発明の実施の形態５である半導体装置の
構成の一部を示す断面図である。
【図１０】 この発明の実施の形態５である半導体装置
の構成の一部を示す平面図である。
【図１１】 この発明の実施の形態６である半導体装置
の構成を示す断面図である。
【図１２】 パッド電極を有する半導体チップの表面を
示す平面図である。
【符号の説明】
１Ａ，１Ｂ 半導体チップ、２ パッド電極、３Ａ，３
Ｂ 集積回路、４ バンプ電極、５ 接着剤、６，１６
基板、７Ａ，７Ｂ 電極領域、８ 金属細線、９ 樹
脂、１３ 蓋、１４ スルーホール、１５ 外部電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18 27/00 ３０１

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 一方主面及び他方主面を有し、一方主面
    に第１の集積回路及び該第１の集積回路の信号伝達用の
    パッド電極が設けられる第１の半導体チップと、 一方主面及び他方主面を有し、一方主面上に前記第１の
    半導体チップの他方主面が接着され、他方主面に第２の
    集積回路及び該第２の集積回路の信号伝達用の突起電極
    が設けられる第２の半導体チップとを備え、前記第１及
    び第２のチップによりチップ合成体を構成し、 前記第２の半導体チップは前記第１の半導体チップより
    大きなチップサイズを有し、前記第２の半導体チップの
    一方主面は、前記第１の半導体チップの他方主面との接
    着領域の周辺に露出領域を有することを特徴とする、半
    導体装置。
  2. 【請求項２】 一方主面及び他方主面を有し、一方主面
    にパッド用電極領域及び突起電極用電極領域を有する基
    板をさらに備え、前記パッド用電極領域が形成されてい
    ない前記基板の一方主面上に前記チップ合成体が配置さ
    れ、 前記パッド用電極領域と前記第１の半導体チップの前記
    パッド電極とが金属線を介してワイヤボンディング接続
    され、 前記突起電極用電極領域上に前記第２の半導体チップの
    前記突起電極が位置するように配置され、前記突起電極
    用電極領域と前記第２の半導体チップの突起電極とが加
    熱溶融により直接接続される、請求項１記載の半導体装
    置。
  3. 【請求項３】 一方主面及び他方主面を有し、一方主面
    に第１の集積回路及び該第１の集積回路の信号伝達用の
    パッド電極が設けられる第１の半導体チップと、 一方主面及び他方主面を有し、一方主面上に前記第１の
    半導体チップの他方主面に接着され、他方主面に第２の
    集積回路及び該第２の集積回路の信号伝達用の突起電極
    が設けられる第２の半導体チップとを備え、 前記第２の半導体チップは前記第１の半導体チップと同
    一のチップサイズ及び形状を有し、前記第１及び第２の
    チップによりチップ合成体を構成し、前記第２の半導体
    チップの一方主面は、前記第１の半導体チップの他方主
    面と合致するように接着され、 一方主面及び他方主面を有し、一方主面にパッド用電極
    領域及び突起電極用電極領域を有する基板をさらに備
    え、前記パッド用電極領域が形成されていない前記基板
    の一方主面上に前記チップ合成体が配置され、 前記パッド用電極領域と前記第１の半導体チップの前記
    パッド電極とが金属線を介してワイヤボンディング接続
    され、 前記突起電極用電極領域上に前記第２の半導体チップの
    前記突起電極が位置するように配置され、前記突起電極
    用電極領域と前記第２の半導体チップの突起電極とが加
    熱溶融により直接接続され、 前記突起電極は、前記第１及び第２の半導体チップを挟
    んで前記パッド電極と対向する平面位置に配置されるこ
    とを特徴とする、半導体装置。
  4. 【請求項４】 前記ワイヤボンディング接続は、超音波
    ボンディング法により行われる、請求項２あるいは請求
    項３記載の半導体装置。
  5. 【請求項５】 前記突起電極は、前記第２の半導体チッ
    プの他方主面に平行な平面で切断したときの断面形状が
    円である突起電極を含む、請求項４記載の半導体装置。
  6. 【請求項６】 前記突起電極は、複数の突起電極を含
    み、前記複数の突起電極は前記第２の半導体チップの他
    方主面の周辺に沿って、前記他方主面の周辺の一部に樹
    脂進入口が形成されるようにそれぞれ配置され、 前記第１及び第２の半導体チップを覆って形成されると
    ともに、第２の半導体チップの他方主面と前記基板との
    間に充填される樹脂をさらに備える、請求項４記載の半
    導体装置。
  7. 【請求項７】 前記基板の他方主面に形成される外部電
    極と、 前記基板の一方主面から他方主面にかけて形成され、前
    記電極領域と前記外部電極とを電気的に接続するスルー
    ホールとを、さらに備え、 前記突起電極の融点は前記外部電極の融点より高く設定
    される、請求項４記載の半導体装置。
  8. 【請求項８】 一方主面及び他方主面を有し、一方主面
    側にキャビティが形成される基板をさらに備え、前記キ
    ャビティはその底面から階段状に形成された段差部を有
    し、前記底面と前記段差部の側面とにより規定される空
    間に前記チップ合成体が配置され、前記底面に突起電極
    接続用の突起電極用電極領域が設けられ、前記段差部の
    上面にワイヤボンディング用のパッド用電極領域が設け
    られ、 前記キャビティを覆って、前記基板の一方主面上に設け
    られる蓋部をさらに備え、 前記パッド用電極領域と前記第１の半導体チップの前記
    パッド電極とが金属線を介してワイヤボンディング接続
    され、 前記突起電極用電極領域上に前記第２の半導体チップの
    前記突起電極が位置するように配置され、前記突起電極
    用電極領域と前記第２の半導体チップの突起電極とが加
    熱溶融により直接接続される、請求項１記載の半導体装
    置。
  9. 【請求項９】 前記段差部は第１〜第Ｎ（Ｎ≧２）にか
    けて階段状に設けられる第１〜第Ｎの部分段差部を含
    み、前記パッド用電極領域は第１〜第Ｎの部分パッド用
    電極領域を含み、前記パッド電極は複数のパッド電極を
    含み、前記複数のパッド電極は第１〜第Ｎのグループに
    分類され、 前記キャビティの前記底面と前記第１の部分段差部の側
    面とにより規定される空間に前記チップ合成体が配置さ
    れ、前記第１〜第Ｎの部分段差部の上面にそれぞれ前記
    第１〜第Ｎの部分パッド用電極領域が設けられ、 前記複数のパッド電極のうち前記第１〜第Ｎのグループ
    にそれぞれ分類されるパッド電極と前記第１〜第Ｎの部
    分パッド用電極領域それぞれとが第１〜第Ｎの金属線を
    介してワイヤボンディング接続される、請求項８記載の
    半導体装置。
JP7029096A 1996-03-26 1996-03-26 半導体装置 Pending JPH09260441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7029096A JPH09260441A (ja) 1996-03-26 1996-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7029096A JPH09260441A (ja) 1996-03-26 1996-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH09260441A true JPH09260441A (ja) 1997-10-03

Family

ID=13427211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7029096A Pending JPH09260441A (ja) 1996-03-26 1996-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH09260441A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
JP2001298039A (ja) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置
WO2000048444A3 (de) * 1999-02-16 2003-05-22 Wichmann Workx Ag Information Häusung für ein halbleiterchip
US6621172B2 (en) 1999-09-03 2003-09-16 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
WO2015152432A1 (ko) * 2014-03-31 2015-10-08 대우전자부품(주) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000048444A3 (de) * 1999-02-16 2003-05-22 Wichmann Workx Ag Information Häusung für ein halbleiterchip
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
US6621172B2 (en) 1999-09-03 2003-09-16 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP2001298039A (ja) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置
WO2015152432A1 (ko) * 2014-03-31 2015-10-08 대우전자부품(주) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조

Similar Documents

Publication Publication Date Title
JP3481444B2 (ja) 半導体装置及びその製造方法
US6316838B1 (en) Semiconductor device
JP3597754B2 (ja) 半導体装置及びその製造方法
US6465877B1 (en) Semiconductor package including flex circuit, interconnects and dense array external contacts
US6975037B2 (en) Semiconductor package having flex circuit with external contacts
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
US4949224A (en) Structure for mounting a semiconductor device
EP0863548A2 (en) Mounting assembly of integrated circuit device and method for production thereof
US6635962B2 (en) Chip on chip semiconductor device
US6429530B1 (en) Miniaturized chip scale ball grid array semiconductor package
JP2002353398A (ja) 半導体装置
JPH0817964A (ja) 半導体装置及びその製造方法及び基板
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
JP2003197856A (ja) 半導体装置
US6396155B1 (en) Semiconductor device and method of producing the same
JPH0775270B2 (ja) ベアチップの実装構造
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
TW200421587A (en) Multi-chip module
JP2000200870A (ja) 半導体装置およびその製造方法
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
JP3547303B2 (ja) 半導体装置の製造方法
JPH09260441A (ja) 半導体装置
JP3670625B2 (ja) 半導体装置およびその製造方法
JP2002110856A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106