JPH09252250A - Phase locked loop circuit - Google Patents
Phase locked loop circuitInfo
- Publication number
- JPH09252250A JPH09252250A JP8060985A JP6098596A JPH09252250A JP H09252250 A JPH09252250 A JP H09252250A JP 8060985 A JP8060985 A JP 8060985A JP 6098596 A JP6098596 A JP 6098596A JP H09252250 A JPH09252250 A JP H09252250A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- reference signal
- signal
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、基準信号に対し
て同期した信号を発生させる位相同期回路に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop circuit for generating a signal synchronized with a reference signal.
【0002】[0002]
【従来の技術】図10は複数の基準信号入力と、その切
り替え回路および基準信号に位相同期した信号を出力す
る従来の位相同期回路の構成図である。図10におい
て、1は基準信号入力端子、2は基準信号切り替え回路
を制御する切り替え制御信号入力端子、3は基準信号切
り替え回路、4は位相周波数比較器、6はチャージポン
プ、7はローパスフィルタ、8は増幅器、9は電圧制御
発振器、10は位相同期信号の出力端子、11は分周器
である。2. Description of the Related Art FIG. 10 is a configuration diagram of a plurality of reference signal inputs, a switching circuit therefor, and a conventional phase locked loop circuit which outputs a phase-locked signal to the reference wires. In FIG. 10, 1 is a reference signal input terminal, 2 is a switching control signal input terminal for controlling the reference signal switching circuit, 3 is a reference signal switching circuit, 4 is a phase frequency comparator, 6 is a charge pump, 7 is a low pass filter, Reference numeral 8 is an amplifier, 9 is a voltage controlled oscillator, 10 is an output terminal for a phase synchronization signal, and 11 is a frequency divider.
【0003】次に、図10に示した従来の位相同期回路
の動作について説明する。基準信号切り替え回路3は基
準信号制御端子2に入力された切り替え制御信号に基づ
いて、基準信号入力端子1より入力した複数の基準信号
の中から1つを選択し、この選択された基準信号は位相
周波数比較器4に入力される。位相周波数比較器4は、
基準信号切り替え回路3によって選択された基準信号の
位相と分周器11からの信号位相とを比較して位相差を
チャージポンプ6へ出力する。チャージポンプ6は、位
相周波数比較器4からの位相差に比例した電圧信号を出
力する。この電圧信号はローパスフィルタ7によって平
滑化され、増幅器8によって増幅された後、電圧制御発
振器9に入力される。電圧制御発振器9は入力した電圧
値に応じた発振周波数を出力端子10に出力する。Next, the operation of the conventional phase locked loop circuit shown in FIG. 10 will be described. The reference signal switching circuit 3 selects one of the plurality of reference signals input from the reference signal input terminal 1 based on the switching control signal input to the reference signal control terminal 2, and the selected reference signal is It is input to the phase frequency comparator 4. The phase frequency comparator 4 is
The phase of the reference signal selected by the reference signal switching circuit 3 is compared with the signal phase from the frequency divider 11, and the phase difference is output to the charge pump 6. The charge pump 6 outputs a voltage signal proportional to the phase difference from the phase frequency comparator 4. This voltage signal is smoothed by the low pass filter 7, amplified by the amplifier 8, and then input to the voltage controlled oscillator 9. The voltage controlled oscillator 9 outputs the oscillation frequency according to the input voltage value to the output terminal 10.
【0004】ここで、切り替え制御信号入力端子2の制
御信号により別の基準信号を選択した場合、新たな基準
信号が位相周波数比較器4に入力されるため、位相同期
回路は新たな基準信号と位相同期した信号を出力端子1
0に出力するよう制御を行う。Here, when another reference signal is selected by the control signal of the switching control signal input terminal 2, a new reference signal is input to the phase frequency comparator 4, so that the phase locked loop circuit receives the new reference signal. Output terminal 1 for phase-synchronized signals
The output is controlled to 0.
【0005】[0005]
【発明が解決しようとする課題】従来の位相同期回路は
以上のように構成されているので、基準信号を変えた場
合、位相周波数比較器4に入力される信号位相が瞬時に
変化するため、位相同期回路の制御が急激に働き、出力
端子10から出力される位相同期信号に位相飛びが発生
し、この位相同期信号の出力をそのまま伝送した場合、
対向側伝送装置においてフレーム位相同期が外れるとい
う問題点があった。Since the conventional phase locked loop circuit is constructed as described above, when the reference signal is changed, the signal phase input to the phase frequency comparator 4 changes instantaneously. When the control of the phase synchronization circuit suddenly operates and a phase jump occurs in the phase synchronization signal output from the output terminal 10, and the output of this phase synchronization signal is transmitted as it is,
There is a problem that frame phase synchronization is lost in the opposite side transmission device.
【0006】この発明はこのような問題点を解消するた
めになされたもので、基準信号を変えた場合にも位相同
期信号の位相飛びを発生しない位相同期回路を得ること
を目的としている。The present invention has been made to solve such a problem, and an object thereof is to obtain a phase locked loop circuit which does not cause phase jump of the phase locked signal even when the reference signal is changed.
【0007】[0007]
【課題を解決するための手段】上記の目的を達成するた
めに、第1の発明に係わる位相同期回路は、周波数がほ
ぼ等しく、位相がそれぞれ異なる複数の基準信号を切り
替える基準信号切り替え回路と、当該基準信号切り替え
回路によって選択された基準信号に同期した信号を得る
ために基準信号と発生した同期信号の位相を比較する位
相周波数比較器と、当該位相周波数比較器からの出力を
入力して入力値に応じた電圧を出力するチャージポンプ
と、当該チャージポンプからの出力を平滑化して増幅す
るローパスフィルタおよび増幅器と、当該増幅器からの
出力電圧を制御電圧として同期した信号を出力する電圧
制御発振器と、当該電圧制御発振器からの出力を分周し
て位相周波数比較器に入力する分周回路と、上記基準信
号を切り替える場合に位相同期回路の制御を停止して出
力同期信号の位相を緩やかに変化させる位相変化手段
と、新しい基準信号の位相に近づいたら位相同期回路の
制御を再開する位相制御再開手段とを備えたものであ
る。To achieve the above object, a phase locked loop circuit according to a first aspect of the present invention comprises a reference signal switching circuit for switching a plurality of reference signals having substantially the same frequency but different phases. A phase frequency comparator that compares the phases of the reference signal and the generated synchronization signal in order to obtain a signal synchronized with the reference signal selected by the reference signal switching circuit, and input by inputting the output from the phase frequency comparator A charge pump that outputs a voltage according to a value, a low-pass filter and an amplifier that smoothes and amplifies the output from the charge pump, and a voltage-controlled oscillator that outputs a signal synchronized with the output voltage from the amplifier as a control voltage. , A frequency divider circuit for dividing the output from the voltage controlled oscillator and inputting it to the phase frequency comparator, and for switching the reference signal. And a phase control restarting means for restarting the control of the phase synchronizing circuit when the phase of the output synchronizing signal is gradually changed by stopping the control of the phase synchronizing circuit and gradually changing the phase of the output synchronizing signal. Is.
【0008】また、第2の発明に係わる位相同期回路
は、位相変化手段が位相同期回路をフリーランさせるフ
リーラン手段を備えたものである。Further, in the phase locked loop circuit according to the second aspect of the invention, the phase change circuit includes a free run circuit for free running the phase locked loop circuit.
【0009】また、第3の発明に係わる位相同期回路
は、位相変化手段が電圧制御発振器の制御電圧を変化さ
せる制御電圧変化手段を備えたものである。Further, in the phase locked loop circuit according to the third aspect of the invention, the phase changing means includes control voltage changing means for changing the control voltage of the voltage controlled oscillator.
【0010】また、第4の発明に係わる位相同期回路
は、制御電圧変化手段が増幅器のオフセット電圧を変化
させるものである。In the phase locked loop circuit according to the fourth aspect of the present invention, the control voltage changing means changes the offset voltage of the amplifier.
【0011】また、第5の発明に係わる位相同期回路
は、制御電圧変化手段は、チャージポンプの動作点を変
化させるものである。In the phase locked loop circuit according to the fifth aspect of the present invention, the control voltage changing means changes the operating point of the charge pump.
【0012】また、第6の発明に係わる位相同期回路
は、制御電圧変化手段が分周器の分周比を変化させるも
のである。In the phase locked loop circuit according to the sixth aspect of the present invention, the control voltage changing means changes the frequency division ratio of the frequency divider.
【0013】また、第7の発明に係わる位相同期回路
は、出力同期信号の位相を緩やかに変化させる場合に、
新しい基準信号の位相に近い方向に出力同期信号が変化
するように制御する制御手段を備えたものである。Further, the phase locked loop circuit according to the seventh aspect of the present invention, in the case of gently changing the phase of the output sync signal,
The control means is provided so as to control the output synchronizing signal to change in the direction close to the phase of the new reference signal.
【0014】[0014]
実施の形態1.図1はこの発明に係る位相同期回路の一
実施の形態を示す構成図である。また、図2は図1にお
けるチャージポンプ6の回路構成図である。図1におい
て、1は基準信号入力端子、2は基準信号切り替え回路
を制御する切り替え制御信号入力端子、3は基準信号切
り替え回路、4は位相周波数比較器、5は基準に合わせ
るような制御をしないフリーラン制御端子、6はチャー
ジポンプ、7はローパスフィルタ、8は増幅器、9は電
圧制御発振器、10は位相同期信号の出力端子、11は
分周器である。図2において、6はチャージポンプ、1
2は論理積回路、13は3ステートバッファ、14は抵
抗、15はチャージポンプ6の出力端子である。Embodiment 1. FIG. 1 is a block diagram showing an embodiment of a phase locked loop circuit according to the present invention. 2 is a circuit configuration diagram of the charge pump 6 in FIG. In FIG. 1, reference numeral 1 is a reference signal input terminal, 2 is a switching control signal input terminal for controlling a reference signal switching circuit, 3 is a reference signal switching circuit, 4 is a phase frequency comparator, and 5 is no control for matching with a reference. Free run control terminal, 6 is a charge pump, 7 is a low pass filter, 8 is an amplifier, 9 is a voltage controlled oscillator, 10 is an output terminal of a phase synchronization signal, and 11 is a frequency divider. In FIG. 2, 6 is a charge pump, 1
Reference numeral 2 is an AND circuit, 13 is a 3-state buffer, 14 is a resistor, and 15 is an output terminal of the charge pump 6.
【0015】次に、図1に示した位相同期回路の動作に
ついて図2を用いて説明する。図1において、初めに基
準信号切り替え回路3は基準信号入力端子1aからの基
準信号を選択しており、これに位相同期した信号が位相
同期信号の出力端子10に出力されているものとする。
次に、基準信号切り替え回路3が切り替え制御信号入力
端子2に入力された切り替え制御信号に基づいて、基準
信号入力端子1bからの基準信号を選択する場合につい
て説明する。Next, the operation of the phase locked loop circuit shown in FIG. 1 will be described with reference to FIG. In FIG. 1, it is assumed that the reference signal switching circuit 3 first selects the reference signal from the reference signal input terminal 1a, and a signal phase-locked with this is output to the phase-synchronization signal output terminal 10.
Next, a case where the reference signal switching circuit 3 selects the reference signal from the reference signal input terminal 1b based on the switching control signal input to the switching control signal input terminal 2 will be described.
【0016】切り替え制御信号入力端子2に入力された
信号に基づいて基準信号切り替え回路3が新たな基準信
号を選択する場合に、基準信号切り替え回路3が切り替
えを実行する前にフリーラン制御端子5から論理”L”
の信号を入力することにより、チャージポンプ6の論理
積回路12aおよび12bの出力は”L”となり、3ス
テートバッファ13aおよび13bがハイインピーダン
スとなる。この場合、チャージポンプ6の出力電位は抵
抗14aおよび14bにより与えられ、電圧制御発振器
9は本来同期するべき周波数の近傍の周波数を出力す
る。When the reference signal switching circuit 3 selects a new reference signal based on the signal input to the switching control signal input terminal 2, the free-run control terminal 5 is used before the reference signal switching circuit 3 executes the switching. From logic "L"
By inputting this signal, the outputs of the AND circuits 12a and 12b of the charge pump 6 become "L", and the three-state buffers 13a and 13b become high impedance. In this case, the output potential of the charge pump 6 is given by the resistors 14a and 14b, and the voltage controlled oscillator 9 outputs a frequency near the frequency to be originally synchronized.
【0017】ここで、フリーラン制御端子5から論理”
L”の信号を入力することにより、電圧制御発振器9が
本来同期するべき周波数の近傍の周波数を出力する理由
について説明する。位相周波数比較器(PFC)4は電
圧制御発振器(VCO)9の出力を分周した分周器11
と基準信号とを入力して、その位相差に応じた電圧を出
力する。位相周波数比較器4の出力は2つあり、一方は
電圧制御発振器(VCO)9の出力が基準信号よりも位
相が進んでいる場合に、その位相差を出力し、他方は位
相が遅れている場合に、その位相差を出力する。また、
電圧制御発振器(VCO)の出力と基準信号との間に位
相差がなければ、位相周波数比較器4の2つの出力はな
い。この場合、チャージポンプ6の2つの入力は”L”
となり、従って、3ステートバッファ出力はハイインピ
ーダンスとなる。この場合、上記に示したように電圧制
御発振器(VCO)の出力と基準信号との間に位相差が
ない。すなわち、電圧制御発振器(VCO)の出力の位
相と基準信号の位相とはほぼ等しい。フリーラン制御端
子5を”L”にすると、強制的に3ステートバッファ出
力はハイインピーダンスとなるので、これと同じ状態に
なる訳である。以上が理由の説明である。From the free run control terminal 5, the logic "
The reason why the voltage controlled oscillator 9 outputs a frequency in the vicinity of the frequency to be synchronized by inputting the signal of L ″ will be described. The phase frequency comparator (PFC) 4 outputs the voltage controlled oscillator (VCO) 9 Frequency divider 11
And a reference signal are input, and a voltage corresponding to the phase difference is output. The phase frequency comparator 4 has two outputs, one of which outputs the phase difference when the output of the voltage controlled oscillator (VCO) 9 leads the phase of the reference signal, and the other of which has a phase delay. In that case, the phase difference is output. Also,
If there is no phase difference between the output of the voltage controlled oscillator (VCO) and the reference signal, there will be no two outputs of the phase frequency comparator 4. In this case, the two inputs of the charge pump 6 are "L"
Therefore, the output of the 3-state buffer becomes high impedance. In this case, there is no phase difference between the output of the voltage controlled oscillator (VCO) and the reference signal as described above. That is, the phase of the output of the voltage controlled oscillator (VCO) and the phase of the reference signal are almost equal. When the free-run control terminal 5 is set to "L", the output of the 3-state buffer is forcibly set to high impedance, which is the same state as this. The above is the explanation of the reason.
【0018】この場合、厳密には位相同期制御が行われ
ていないため、、電圧制御発振器9の出力端子10から
出力される位相同期信号は緩やかに位相の変化を始めて
いく。位相周波数比較器4は、新しい基準信号と位相変
化していく位相同期信号の位相を監視して、両者の位相
が近づいたらフリーラン制御端子5から入力する制御信
号を論理”H”に戻し、基準信号切り替え回路3が新し
い基準信号に切り替えることにより、位相同期制御を再
開して新しい基準信号に対する位相同期を行い、新しい
基準信号に対して緩やかに位相同期を行うことができ
る。In this case, since the phase synchronization control is not performed strictly, the phase synchronization signal output from the output terminal 10 of the voltage controlled oscillator 9 gradually starts changing its phase. The phase frequency comparator 4 monitors the phase of the new reference signal and the phase synchronizing signal changing in phase, and returns the control signal input from the free-run control terminal 5 to logic “H” when the phases of both approaches. By switching the reference signal switching circuit 3 to the new reference signal, it is possible to restart the phase synchronization control, perform the phase synchronization with the new reference signal, and gently perform the phase synchronization with the new reference signal.
【0019】この実施の形態によれば、急激な位相飛び
が起こることがなく、この位相同期信号の出力にて伝送
しても、対向側装置においてフレーム位相同期が外れる
ことがないという効果を奏する。According to this embodiment, there is an effect that a sudden phase jump does not occur, and the frame phase synchronization is not lost in the opposite device even if the phase synchronization signal is transmitted. .
【0020】実施の形態2.図3はこの発明に係る位相
同期回路の別の実施の形態を示す構成図である。また、
図4は図3における増幅器8の回路構成図である。図3
において、図1と同符号は同一又は相当部分を示す。1
6はオフセット電圧制御端子である。また、図4におい
て、8は増幅器、16はオフセット電圧制御端子、17
は増幅器8の入力端子、18、19、20、21、2
2、23は抵抗、24は電子スイッチ、25は演算増幅
器、26は増幅器8の出力端子である。Embodiment 2 FIG. 3 is a block diagram showing another embodiment of the phase locked loop circuit according to the present invention. Also,
FIG. 4 is a circuit configuration diagram of the amplifier 8 in FIG. FIG.
1, the same reference numerals as those in FIG. 1 indicate the same or corresponding portions. 1
Reference numeral 6 is an offset voltage control terminal. Further, in FIG. 4, 8 is an amplifier, 16 is an offset voltage control terminal, 17
Is an input terminal of the amplifier 8, 18, 19, 20, 21, 2
Reference numerals 2 and 23 are resistors, 24 is an electronic switch, 25 is an operational amplifier, and 26 is an output terminal of the amplifier 8.
【0021】次に、図3に示す位相同期回路の動作につ
いて図4を用いて説明する。図3において、初めに基準
信号切り替え回路3は基準信号入力端子1aからの基準
信号を選択しており、これに位相同期した信号が位相同
期信号の出力端子10に出力されているものとする。次
に、基準信号切り替え回路3が切り替え制御信号入力端
子2に入力された切り替え制御信号に基づいて、基準信
号入力端子1bからの基準信号を選択する場合について
説明する。Next, the operation of the phase locked loop circuit shown in FIG. 3 will be described with reference to FIG. In FIG. 3, it is assumed that the reference signal switching circuit 3 first selects the reference signal from the reference signal input terminal 1a, and a signal phase-locked with this is output to the phase-synchronization signal output terminal 10. Next, a case where the reference signal switching circuit 3 selects the reference signal from the reference signal input terminal 1b based on the switching control signal input to the switching control signal input terminal 2 will be described.
【0022】切り替え制御信号入力端子2に入力された
信号に基づいて基準信号切り替え回路3が新しい基準信
号を選択する場合に、基準信号切り替え回路3がこの切
り替えを実行する前にオフセット電圧制御端子16に電
子スイッチ24を閉じるよう制御信号を入力することに
より、演算増幅器25の非反転入力には位相同期時とは
異なったオフセット電圧が加えられるため、増幅器8の
出力端子26には位相同期時とは異なった電圧が出力さ
れる。この出力端子26の制御電圧により電圧制御発信
器9が動作するので位相同期出力端子10から出力され
る位相同期信号は緩やかに位相を変えていく。位相周波
数比較器4は新しい基準信号と位相変化していく位相同
期信号の位相を監視して、両者の位相が近づいたらオフ
セット電圧制御端子16への制御信号にて電子スイッチ
24を開き、基準信号切り替え回路3が新しい基準信号
に切り替えることにより、新しい基準信号に対する位相
同期を行い、新しい基準信号に対して緩やかに位相同期
を行うことができる。When the reference signal switching circuit 3 selects a new reference signal based on the signal input to the switching control signal input terminal 2, the offset voltage control terminal 16 is used before the reference signal switching circuit 3 executes this switching. By inputting a control signal to close the electronic switch 24, an offset voltage different from that at the time of phase synchronization is applied to the non-inverting input of the operational amplifier 25, so that the output terminal 26 of the amplifier 8 is not at the time of phase synchronization. Output different voltages. Since the voltage control oscillator 9 operates by the control voltage of the output terminal 26, the phase synchronization signal output from the phase synchronization output terminal 10 gradually changes its phase. The phase frequency comparator 4 monitors the phase of the new reference signal and the phase synchronizing signal that changes in phase, and when the phases of both approaches, the electronic switch 24 is opened by the control signal to the offset voltage control terminal 16 to open the reference signal. By the switching circuit 3 switching to the new reference signal, the phase synchronization with the new reference signal can be performed, and the phase synchronization with the new reference signal can be performed gently.
【0023】この発明の実施の形態によれば、急激な位
相飛びが起こることがなく、この位相同期信号の出力に
て伝送しても、対向側装置においてフレーム位相同期が
外れることがないという効果を奏する。According to the embodiment of the present invention, a sudden phase jump does not occur, and even if transmission is performed with the output of this phase synchronization signal, the opposite side device does not lose the frame phase synchronization. Play.
【0024】実施の形態3.図5はこの発明に係る位相
同期回路の別の実施の形態を示す構成図である。また、
図6は図5におけるチャージポンプ6の回路構成図であ
る。図5において、図1と同符号は同一又は相当部分を
示す。27は動作点電圧制御端子である。また、図6に
おいて、図2と同符号は同一又は相当部分を示す。27
は動作点電圧制御端子、29は抵抗、30は電子スイッ
チ、31はチャージポンプ6の出力端子である。Embodiment 3. FIG. 5 is a configuration diagram showing another embodiment of the phase locked loop circuit according to the present invention. Also,
FIG. 6 is a circuit configuration diagram of the charge pump 6 in FIG. 5, the same symbols as those in FIG. 1 indicate the same or corresponding portions. 27 is an operating point voltage control terminal. Further, in FIG. 6, the same reference numerals as those in FIG. 2 indicate the same or corresponding portions. 27
Is an operating point voltage control terminal, 29 is a resistor, 30 is an electronic switch, and 31 is an output terminal of the charge pump 6.
【0025】次に、図5に示した位相同期回路の動作に
ついて図6を用いて説明する。図5において、初めに基
準信号切り替え回路3は基準信号入力端子1aからの基
準信号を選択しており、これに位相同期した信号が位相
同期信号の出力端子10に出力されているものとする。
次に、基準信号切り替え回路3が切り替え制御信号入力
端子2に入力された切り替え制御信号に基づいて、基準
信号入力端子1bからの基準信号を選択する場合につい
て説明する。Next, the operation of the phase locked loop circuit shown in FIG. 5 will be described with reference to FIG. In FIG. 5, it is assumed that the reference signal switching circuit 3 first selects the reference signal from the reference signal input terminal 1a, and a signal phase-locked with this is output to the phase-synchronization signal output terminal 10.
Next, a case where the reference signal switching circuit 3 selects the reference signal from the reference signal input terminal 1b based on the switching control signal input to the switching control signal input terminal 2 will be described.
【0026】切り替え制御信号入力端子2に入力された
信号に基づいて基準信号切り替え回路3が新しい基準信
号を選択する場合に、基準信号切り替え回路3がこの切
り替えを実行する前に動作点電圧制御端子27に電子ス
イッチ30を閉じるよう制御信号を入力することによ
り、位相同期している場合の3ステートバッファ13の
ハイインピーダンス時の動作点電圧として、位相同期時
とは異なった動作点電圧が与えられるため、チャージポ
ンプ6の出力端子31には位相同期時とは異なった電圧
が出力される。この出力端子31の出力電圧により、ロ
ーパスフィルタ7、増幅器8、電圧制御発信器9が動作
するので位相同期出力端子10から出力される位相同期
信号は緩やかに位相を変えていく。位相周波数比較器4
にて新しい基準信号と位相変化していく位相同期信号の
位相を監視して、両者の位相が近づいたら動作点電圧制
御端子27への制御信号を電子スイッチ30を開き、基
準信号切り替え回路3で新しい基準信号に切り替えるこ
とにより、新しい基準信号に対する位相同期を行い、新
しい基準信号に対して緩やかに位相同期を行うことがで
きる。When the reference signal switching circuit 3 selects a new reference signal based on the signal input to the switching control signal input terminal 2, the operating point voltage control terminal is selected before the reference signal switching circuit 3 executes this switching. By inputting a control signal to 27 to close the electronic switch 30, an operating point voltage different from that at the time of phase synchronization is given as the operating point voltage at the time of high impedance of the three-state buffer 13 in the case of phase synchronization. Therefore, a voltage different from that at the time of phase synchronization is output to the output terminal 31 of the charge pump 6. The output voltage of the output terminal 31 operates the low-pass filter 7, the amplifier 8, and the voltage control oscillator 9, so that the phase synchronization signal output from the phase synchronization output terminal 10 gradually changes its phase. Phase frequency comparator 4
The phase of the phase synchronization signal that changes in phase with the new reference signal is monitored at, and when the phases of both approaches, the electronic switch 30 is opened with the control signal to the operating point voltage control terminal 27, and the reference signal switching circuit 3 is used. By switching to the new reference signal, the phase synchronization with the new reference signal can be performed, and the phase synchronization with the new reference signal can be performed gently.
【0027】この発明の実施の形態によれば、急激な位
相飛びが起こることがなく、この位相同期信号の出力に
て伝送しても、対向側装置においてフレーム位相同期が
外れることがないという効果を奏する。According to the embodiment of the present invention, a sudden phase jump does not occur, and even if transmission is performed by outputting this phase synchronization signal, the opposite side device does not lose the frame phase synchronization. Play.
【0028】実施の形態4.図7はこの発明に係る位相
同期回路の別の実施の形態を示す構成図である。図7に
おいて、図1と同符号は同一又は相当部分を示す。32
は分周比制御端子である。Fourth Embodiment FIG. 7 is a block diagram showing another embodiment of the phase locked loop circuit according to the present invention. 7, the same reference numerals as those in FIG. 1 indicate the same or corresponding parts. 32
Is a frequency division ratio control terminal.
【0029】次に、図7に示す位相同期回路の動作につ
いて説明する。図7において、初めに基準信号切り替え
回路3は基準信号入力端子1aからの基準信号を選択し
ており、これに位相同期した信号が位相同期信号の出力
端子10に出力されているものとする。次に、基準信号
切り替え回路3が切り替え制御信号入力端子2に入力さ
れた切り替え制御信号に基づいて、基準信号入力端子1
bからの基準信号を選択する場合について説明する。Next, the operation of the phase locked loop circuit shown in FIG. 7 will be described. In FIG. 7, it is assumed that the reference signal switching circuit 3 first selects the reference signal from the reference signal input terminal 1a, and a signal phase-locked with this is output to the phase-synchronization signal output terminal 10. Next, the reference signal switching circuit 3 receives the reference signal input terminal 1 based on the switching control signal input to the switching control signal input terminal 2.
The case of selecting the reference signal from b will be described.
【0030】切り替え制御信号入力端子2に入力された
信号に基づいて基準信号切り替え回路3が新しい基準信
号を選択する場合に、基準信号切り替え回路3がこの切
り替えを実行する前に分周比制御端子32に分周器11
の分周比を変化させるよう制御信号を入力することによ
り、分周器11から位相周波数比較器4に入力する位相
同期信号の位相が変わるため、位相周波数比較器4から
は位相差信号が出力される。この位相差信号によりチャ
ージポンプ6の出力には位相同期時とは異なった電圧が
出力され、この電圧によりローパスフィルタ7、増幅器
8、電圧制御発信器9が動作するので位相同期出力端子
10から出力される位相同期信号は緩やかに位相を変え
ていく。位相周波数比較器4にて新しい基準信号と位相
変化していく位相同期信号の位相を監視して、両者の位
相が近づいたら分周比制御端子32への制御信号にて分
周比を元に戻し、基準信号切り替え回路3で新しい基準
信号に切り替えることにより、新しい基準信号に対する
位相同期を行い、新しい基準信号に対して緩やかに位相
同期を行うことができる。When the reference signal switching circuit 3 selects a new reference signal based on the signal input to the switching control signal input terminal 2, before the reference signal switching circuit 3 executes this switching, the division ratio control terminal Divider 11 to 32
Since the phase of the phase synchronization signal input from the frequency divider 11 to the phase frequency comparator 4 is changed by inputting the control signal so as to change the frequency division ratio, the phase frequency comparator 4 outputs the phase difference signal. To be done. Due to this phase difference signal, a voltage different from that at the time of phase synchronization is output to the output of the charge pump 6, and this voltage operates the low pass filter 7, the amplifier 8 and the voltage control oscillator 9, so that the output from the phase synchronization output terminal 10 is performed. The phase synchronization signal is gradually changed in phase. The phase frequency comparator 4 monitors the phase of the new reference signal and the phase synchronizing signal that changes in phase, and when the phases of both approaches, the control signal to the frequency division ratio control terminal 32 determines the frequency division ratio based on the frequency division ratio. By returning and switching to the new reference signal by the reference signal switching circuit 3, it is possible to perform phase synchronization with the new reference signal and gently perform phase synchronization with the new reference signal.
【0031】この発明の実施の形態によれば、急激な位
相飛びが起こることがなく、この位相同期信号の出力に
て伝送しても、対向側装置においてフレーム位相同期が
外れることがないという効果を奏する。According to the embodiment of the present invention, there is no abrupt phase jump, and the frame phase synchronization is not lost in the opposite device even if the phase synchronization signal is transmitted. Play.
【0032】実施の形態5.図8はこの発明に係る位相
同期回路の別の実施の形態を示す構成図である。また、
図9は図8における増幅器8の回路構成図である。図8
において、図1と同符号は同一又は相当部分を示す。1
6a、16bはオフセット電圧制御端子である。また、
図9において、8は増幅器、16a、16bはオフセッ
ト電圧制御端子、17は増幅器8の入力端子、18、1
9、20、21、22、23は抵抗、24は電子スイッ
チ、25は演算増幅器、26は増幅器8の出力端子であ
る。Embodiment 5 FIG. 8 is a block diagram showing another embodiment of the phase locked loop circuit according to the present invention. Also,
FIG. 9 is a circuit configuration diagram of the amplifier 8 in FIG. FIG.
1, the same reference numerals as those in FIG. 1 indicate the same or corresponding portions. 1
6a and 16b are offset voltage control terminals. Also,
In FIG. 9, 8 is an amplifier, 16a and 16b are offset voltage control terminals, 17 is an input terminal of the amplifier 8, 18, 1
Reference numerals 9, 20, 21, 22, 23 are resistors, 24 is an electronic switch, 25 is an operational amplifier, and 26 is an output terminal of the amplifier 8.
【0033】次に、図8に示す位相同期回路の動作につ
いて図9を用いて説明する。図8において、初めに基準
信号切り替え回路3は基準信号入力端子1aからの基準
信号を選択しており、これに位相同期した信号が位相同
期信号の出力端子10に出力されているものとする。次
に、基準信号切り替え回路3が切り替え制御信号入力端
子2に入力された切り替え制御信号に基づいて、基準信
号入力端子1bからの基準信号を選択する場合について
説明する。Next, the operation of the phase locked loop circuit shown in FIG. 8 will be described with reference to FIG. In FIG. 8, it is assumed that the reference signal switching circuit 3 first selects the reference signal from the reference signal input terminal 1a, and a signal phase-synchronized with the reference signal is output to the phase-synchronization signal output terminal 10. Next, a case where the reference signal switching circuit 3 selects the reference signal from the reference signal input terminal 1b based on the switching control signal input to the switching control signal input terminal 2 will be described.
【0034】切り替え制御信号入力端子2に入力された
信号に基づいて基準信号切り替え回路3が新しい基準信
号を選択する場合に、これまでの基準信号の位相と新し
い基準信号の位相とを比較して、出力位相同期信号の位
相を進めるべきか遅らせるべきかを判断し、基準信号切
り替え回路3が切り替えを実行する前にオフセット電圧
制御端子16に電子スイッチ24aまたは電子スイッチ
24bを閉じるよう制御信号を入力する。When the reference signal switching circuit 3 selects a new reference signal based on the signal input to the switching control signal input terminal 2, the phase of the reference signal so far is compared with the phase of the new reference signal. , Determines whether the phase of the output phase synchronization signal should be advanced or delayed, and inputs a control signal to the offset voltage control terminal 16 to close the electronic switch 24a or the electronic switch 24b before the reference signal switching circuit 3 executes the switching. To do.
【0035】ここで出力同期信号の位相を遅らせるため
に電子スイッチ24aを閉じるよう制御した場合は、演
算増幅器25の非反転入力には位相同期時とは異なった
オフセット電圧、ここでは抵抗22aと抵抗23が並列
接続されるため電子スイッチ24aを閉じる前に比較し
て低い電圧が加えられる。このため増幅器8の出力端子
26には位相同期時に比較して低い電圧が出力端子26
に出力され、この制御電圧により電圧制御発信器9が動
作するので、位相同期出力端子10から出力される位相
同期信号は緩やかに位相を遅らせていく。位相周波数比
較器4にて新しい基準信号と位相変化していく位相同期
信号の位相を監視して、両者の位相が近づいたらオフセ
ット電圧制御端子16への制御信号を電子スイッチ24
aを開き、基準信号切り替え回路3で新しい基準信号に
切替えることにより、新しい基準信号に対する位相同期
を行い、新しい基準信号に対して位相を遅らせる方向に
緩やかに位相同期を行うことができる。When the electronic switch 24a is controlled to be closed in order to delay the phase of the output synchronizing signal, the non-inverting input of the operational amplifier 25 has an offset voltage different from that at the time of phase synchronization, here, the resistor 22a and the resistor 22a. Since 23 is connected in parallel, a lower voltage is applied than before closing the electronic switch 24a. Therefore, a voltage lower than that at the time of phase synchronization is output to the output terminal 26 of the amplifier 8.
Since the voltage control oscillator 9 is operated by this control voltage, the phase synchronization signal output from the phase synchronization output terminal 10 gradually delays the phase. The phase frequency comparator 4 monitors the phase of the new reference signal and the phase synchronizing signal that changes in phase, and when the phases of both approaches, the electronic switch 24 sends a control signal to the offset voltage control terminal 16.
By opening a and switching to a new reference signal by the reference signal switching circuit 3, it is possible to perform phase synchronization with respect to the new reference signal and gently perform phase synchronization with respect to the phase with respect to the new reference signal.
【0036】逆に出力同期信号の位相を進めるために電
子スイッチ24bを閉じるよう制御した場合は、演算増
幅器25の非反転入力には位相同期時とは異なったオフ
セット電圧、ここでは抵抗22bと抵抗20が並列接続
されるため電子スイッチ24bを閉じる前に比較して高
い電圧が加えられる。このため増幅器8の出力端子26
には位相同期時に比較して高い電圧が出力端子26に出
力され、この制御電圧により電圧制御発信器9が動作す
るので、位相同期出力端子10から出力される位相同期
信号は緩やかに位相を進めていく。位相周波数比較器4
にて新しい基準信号と位相変化していく位相同期信号の
位相を監視して、両者の位相が近づいたらオフセット電
圧制御端子16への制御信号を電子スイッチ24bを開
き、基準信号切り替え回路3で新しい基準信号に切り替
えることにより、新しい基準信号に対する位相同期を行
い、新しい基準信号に対して位相を進める方向に緩やか
に位相同期を行うことができる。On the contrary, when the electronic switch 24b is controlled to be closed in order to advance the phase of the output synchronizing signal, the non-inverting input of the operational amplifier 25 has an offset voltage different from that at the time of phase synchronization, here, the resistor 22b and the resistor. Since 20 are connected in parallel, a higher voltage is applied than before closing the electronic switch 24b. Therefore, the output terminal 26 of the amplifier 8
A voltage higher than that at the time of phase synchronization is output to the output terminal 26, and the voltage control oscillator 9 is operated by this control voltage. Therefore, the phase synchronization signal output from the phase synchronization output terminal 10 advances the phase gently. To go. Phase frequency comparator 4
The phase of the phase synchronization signal that changes in phase with the new reference signal is monitored at, and when the two phases approach each other, the electronic switch 24b is opened with the control signal to the offset voltage control terminal 16, and the reference signal switching circuit 3 uses the new signal. By switching to the reference signal, the phase synchronization with the new reference signal can be performed, and the phase synchronization with the new reference signal can be performed gently in the direction of advancing the phase.
【0037】この発明の実施の形態によれば、急激な位
相飛びが起こることがなく、この位相同期信号の出力に
て伝送しても、対向側装置においてフレーム位相同期が
外れることがないという効果を奏する。According to the embodiment of the present invention, a sudden phase jump does not occur, and even if the phase synchronization signal is transmitted at the output, the opposite side device does not lose the frame phase synchronization. Play.
【0038】[0038]
【発明の効果】第1の発明によれば、基準信号を切り替
えた場合、位相同期制御を停止して出力端子10から出
力される位相同期信号の位相を緩やかに変化させて、新
しい基準信号位相に近づいたら位相同期制御を再開する
ことにより、位相飛びを起こすことなく位相同期するよ
うにしたので、急激な位相飛びが起こることがなく、こ
の位相同期信号の出力にて伝送しても、対向側装置にお
いてフレーム位相同期が外れることがないという効果を
奏する。According to the first aspect of the present invention, when the reference signal is switched, the phase synchronization control is stopped and the phase of the phase synchronization signal output from the output terminal 10 is gradually changed to a new reference signal phase. When it approaches, the phase synchronization control is restarted so that the phase is synchronized without causing a phase jump. There is an effect that the frame phase synchronization is not lost in the side device.
【0039】また、第2の発明によれば、位相変化手段
は位相同期回路をフリーランさせるフリーラン手段を備
えたので、急激な位相飛びが起こることがなく、この位
相同期信号の出力にて伝送しても、対向側装置において
フレーム位相同期が外れることがないという効果を奏す
る。Further, according to the second aspect of the invention, since the phase changing means is provided with the free-run means for free-running the phase synchronizing circuit, abrupt phase jump does not occur and the phase synchronizing signal is output. Even if the data is transmitted, there is an effect that the frame phase synchronization is not lost in the opposite device.
【0040】また、第3の発明によれば、位相変化手段
は電圧制御発振器の制御電圧を変化させる制御電圧変化
手段を備えたので、急激な位相飛びが起こることがな
く、この位相同期信号の出力にて伝送しても、対向側装
置においてフレーム位相同期が外れることがないという
効果を奏する。Further, according to the third aspect of the invention, since the phase changing means is provided with the control voltage changing means for changing the control voltage of the voltage controlled oscillator, abrupt phase jump does not occur and this phase synchronization signal Even if the output is transmitted, there is an effect that the frame phase synchronization is not lost in the opposite device.
【0041】また、第4の発明によれば、制御電圧変化
手段は増幅器のオフセット電圧を変化させるので、急激
な位相飛びが起こることがなく、この位相同期信号の出
力にて伝送しても、対向側装置においてフレーム位相同
期が外れることがないという効果を奏する。Further, according to the fourth aspect of the invention, since the control voltage changing means changes the offset voltage of the amplifier, abrupt phase jump does not occur, and even if the phase synchronization signal is transmitted, There is an effect that the frame phase synchronization is not lost in the opposite device.
【0042】また、第5の発明によれば、 制御電圧変
化手段はチャージポンプの動作点を変化させるので、急
激な位相飛びが起こることがなく、この位相同期信号の
出力にて伝送しても、対向側装置においてフレーム位相
同期が外れることがないという効果を奏する。According to the fifth aspect of the invention, since the control voltage changing means changes the operating point of the charge pump, abrupt phase skipping does not occur, and even if the phase synchronizing signal is transmitted, it is transmitted. The effect is that the frame phase synchronization is not lost in the opposite device.
【0043】また、第6の発明によれば、制御電圧変化
手段は、分周器の分周比を変化させるので、急激な位相
飛びが起こることがなく、この位相同期信号の出力にて
伝送しても、対向側装置においてフレーム位相同期が外
れることがないという効果を奏する。According to the sixth aspect of the invention, since the control voltage changing means changes the frequency division ratio of the frequency divider, a sudden phase jump does not occur and the phase synchronization signal is transmitted at the output. Even in this case, it is possible to obtain the effect that the frame phase synchronization is not lost in the opposite device.
【0044】また、第7の発明によれば、出力同期信号
の位相を緩やかに変化させる場合に、新しい基準信号の
位相に近い方向に出力同期信号が変化するように制御す
る制御手段を備えたので、急激な位相飛びが起こること
がなく、この位相同期信号の出力にて伝送しても、対向
側装置においてフレーム位相同期が外れることがないと
いう効果を奏する。According to the seventh aspect of the invention, when the phase of the output synchronizing signal is gently changed, the control means is provided so as to control the output synchronizing signal to change in the direction close to the phase of the new reference signal. Therefore, there is no abrupt phase jump, and there is an effect that the frame phase synchronization is not lost in the opposite device even if the phase synchronization signal is transmitted.
【図1】 この発明に係る位相同期回路の一実施の形態
を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of a phase locked loop circuit according to the present invention.
【図2】 図1におけるチャージポンプ6の回路構成図
である。FIG. 2 is a circuit configuration diagram of a charge pump 6 in FIG.
【図3】 この発明に係る位相同期回路の別の実施の形
態を示す構成図である。FIG. 3 is a configuration diagram showing another embodiment of the phase locked loop circuit according to the present invention.
【図4】 図3における増幅器8の回路構成図である。4 is a circuit configuration diagram of an amplifier 8 in FIG.
【図5】 この発明に係る位相同期回路の別の実施の形
態を示す構成図である。FIG. 5 is a configuration diagram showing another embodiment of the phase locked loop circuit according to the present invention.
【図6】 図5におけるチャージポンプ6の回路構成図
である。6 is a circuit configuration diagram of a charge pump 6 in FIG.
【図7】 この発明に係る位相同期回路の別の実施の形
態を示す構成図である。FIG. 7 is a configuration diagram showing another embodiment of the phase locked loop circuit according to the present invention.
【図8】 この発明に係る位相同期回路の別の実施の形
態を示す構成図である。FIG. 8 is a configuration diagram showing another embodiment of the phase locked loop circuit according to the present invention.
【図9】 図8における増幅器8の回路構成図である。9 is a circuit configuration diagram of an amplifier 8 in FIG.
【図10】 従来の位相同期回路の構成図である。FIG. 10 is a configuration diagram of a conventional phase locked loop circuit.
1 基準信号入力端子 2 基準信号切り替え回路を制御する切り替え制御信号
入力端子 3 基準信号切り替え回路 4 位相周波数比較器 5 フリーラン制御端子 6 チャージポンプ 7 ローパスフィルタ 8 増幅器 9 電圧制御発信器 10 位相同期信号の出力端子 11 分周器 12 論理積回路 13 3ステートバッファ 14 抵抗 15 チャージポンプの出力端子 16 オフセット電圧制御端子 17 増幅器の入力端子 18 抵抗 19 抵抗 20 抵抗 21 抵抗 22 抵抗 23 抵抗 24 電子スイッチ 25 演算増幅器 26 増幅器の出力端子 27 動作点電圧制御端子 28 チャージポンプ入力端子 29 抵抗 30 電子スイッチ 31 チャージポンプの出力端子 32 分周比制御端子1 Reference signal input terminal 2 Switching control signal input terminal for controlling the reference signal switching circuit 3 Reference signal switching circuit 4 Phase frequency comparator 5 Free run control terminal 6 Charge pump 7 Low pass filter 8 Amplifier 9 Voltage control oscillator 10 Phase synchronization signal Output terminal 11 frequency divider 12 AND circuit 13 3 state buffer 14 resistance 15 charge pump output terminal 16 offset voltage control terminal 17 amplifier input terminal 18 resistance 19 resistance 20 resistance 21 resistance 22 resistance 23 resistance 24 electronic switch 25 operation Amplifier 26 Amplifier output terminal 27 Operating point voltage control terminal 28 Charge pump input terminal 29 Resistor 30 Electronic switch 31 Charge pump output terminal 32 Dividing ratio control terminal
Claims (7)
なる複数の基準信号を切り替える基準信号切り替え回路
と、当該基準信号切り替え回路によって選択された基準
信号に同期した信号を得るために基準信号と発生した同
期信号の位相を比較する位相周波数比較器と、当該位相
周波数比較器からの出力を入力して入力値に応じた電圧
を出力するチャージポンプと、当該チャージポンプから
の出力を平滑化して増幅するローパスフィルタおよび増
幅器と、当該増幅器からの出力電圧を制御電圧として同
期した信号を出力する電圧制御発振器と、当該電圧制御
発振器からの出力を分周して位相周波数比較器に入力す
る分周回路と、上記基準信号を切り替える場合に位相同
期回路の制御を停止して出力同期信号の位相を緩やかに
変化させる位相変化手段と、新しい基準信号の位相に近
づいたら位相同期回路の制御を再開する位相制御再開手
段とを備えたことを特徴とする位相同期回路。1. A reference signal switching circuit for switching a plurality of reference signals having substantially the same frequency and different phases, and a reference signal for generating a signal synchronized with the reference signal selected by the reference signal switching circuit. A phase frequency comparator that compares the phases of the synchronization signals, a charge pump that inputs the output from the phase frequency comparator and outputs a voltage according to the input value, and the output from the charge pump is smoothed and amplified. A low-pass filter and an amplifier, a voltage-controlled oscillator that outputs a signal that is synchronized with the output voltage from the amplifier as a control voltage, and a frequency divider circuit that divides the output from the voltage-controlled oscillator and inputs it to a phase frequency comparator. , Phase change that gradually changes the phase of the output synchronization signal by stopping the control of the phase synchronization circuit when switching the reference signal And a phase control resuming means for resuming control of the phase synchronizing circuit when the phase of a new reference signal is approached.
ンさせるフリーラン手段を備えたことを特徴とした請求
項1記載の位相同期回路。2. The phase synchronizing circuit according to claim 1, wherein the phase changing means includes a free running means for free running the phase synchronizing circuit.
圧を変化させる制御電圧変化手段を備えたことを特徴と
する請求項1記載の位相同期回路。3. The phase locked loop circuit according to claim 1, wherein the phase changing means comprises control voltage changing means for changing the control voltage of the voltage controlled oscillator.
ト電圧を変化させることを特徴とする請求項3記載の位
相同期回路。4. The phase locked loop circuit according to claim 3, wherein the control voltage changing means changes the offset voltage of the amplifier.
動作点を変化させることを特徴とする請求項3記載の位
相同期回路。5. The phase locked loop circuit according to claim 3, wherein the control voltage changing means changes the operating point of the charge pump.
変化させることを特徴とする請求項3記載の位相同期回
路。6. The phase locked loop circuit according to claim 3, wherein the control voltage changing means changes the frequency division ratio of the frequency divider.
る場合に、新しい基準信号の位相に近い方向に出力同期
信号が変化するように制御する制御手段を備えたことを
特徴とする請求項1記載の位相同期回路。7. The control means for controlling the output synchronizing signal to change in a direction close to the phase of the new reference signal when the phase of the output synchronizing signal is gently changed. The phase synchronization circuit described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8060985A JPH09252250A (en) | 1996-03-18 | 1996-03-18 | Phase locked loop circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8060985A JPH09252250A (en) | 1996-03-18 | 1996-03-18 | Phase locked loop circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09252250A true JPH09252250A (en) | 1997-09-22 |
Family
ID=13158247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8060985A Pending JPH09252250A (en) | 1996-03-18 | 1996-03-18 | Phase locked loop circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09252250A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002013390A3 (en) * | 2000-08-04 | 2002-09-19 | Marconi Comm Inc | Phase locked loop with controlled switching of reference signals |
JP2007049345A (en) * | 2005-08-09 | 2007-02-22 | Ricoh Co Ltd | Clock generation circuit |
JPWO2008044350A1 (en) * | 2006-10-12 | 2010-02-04 | パナソニック株式会社 | PLL circuit |
JP2012165187A (en) * | 2011-02-07 | 2012-08-30 | Fujitsu Telecom Networks Ltd | Pll circuit |
-
1996
- 1996-03-18 JP JP8060985A patent/JPH09252250A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002013390A3 (en) * | 2000-08-04 | 2002-09-19 | Marconi Comm Inc | Phase locked loop with controlled switching of reference signals |
JP2007049345A (en) * | 2005-08-09 | 2007-02-22 | Ricoh Co Ltd | Clock generation circuit |
JP4520380B2 (en) * | 2005-08-09 | 2010-08-04 | 株式会社リコー | Clock generation circuit |
JPWO2008044350A1 (en) * | 2006-10-12 | 2010-02-04 | パナソニック株式会社 | PLL circuit |
JP4512642B2 (en) * | 2006-10-12 | 2010-07-28 | パナソニック株式会社 | PLL circuit |
US7808326B2 (en) | 2006-10-12 | 2010-10-05 | Panasonic Corporation | PLL circuit |
JP2012165187A (en) * | 2011-02-07 | 2012-08-30 | Fujitsu Telecom Networks Ltd | Pll circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4158465B2 (en) | CLOCK REPRODUCTION DEVICE AND ELECTRONIC DEVICE USING CLOCK REPRODUCTION DEVICE | |
JPH0993100A (en) | Phase comparator | |
JP2924773B2 (en) | Phase synchronization system | |
JPH0895660A (en) | Lsi with built-in clock generator/controller operating with low power consumption | |
JP2002280898A (en) | Pll frequency synthesizer | |
JPH09252250A (en) | Phase locked loop circuit | |
US20020041214A1 (en) | PLL circuit | |
JP2003134096A (en) | Data extraction circuit | |
JPS5957530A (en) | Phase locked loop | |
JPH11308097A (en) | Frequency comparator and pll circuit using the same | |
JP2862078B2 (en) | PLL | |
JP2000174620A (en) | Jitter suppression circuit | |
JP3335512B2 (en) | PLL circuit and bit phase synchronization circuit | |
JP2541313B2 (en) | Dual PLL device | |
JP2643766B2 (en) | PLL circuit | |
JP2000068828A (en) | Frequency switching device | |
JP2790152B2 (en) | Phase-locked oscillation circuit | |
JP2004241960A (en) | Frequency synthesizer | |
JPH10270999A (en) | Semiconductor device | |
JPH09214332A (en) | Pll circuit | |
JPH09153797A (en) | Pll circuit | |
JPH05276030A (en) | Phase locked loop circuit | |
JPH08223038A (en) | Pll circuit | |
JPS6342522A (en) | Phase locked loop circuit | |
JPH08125641A (en) | Clock generating circuit |