JPH09237491A - メモリ、処理システムおよびアクセス方法 - Google Patents
メモリ、処理システムおよびアクセス方法Info
- Publication number
- JPH09237491A JPH09237491A JP8264943A JP26494396A JPH09237491A JP H09237491 A JPH09237491 A JP H09237491A JP 8264943 A JP8264943 A JP 8264943A JP 26494396 A JP26494396 A JP 26494396A JP H09237491 A JPH09237491 A JP H09237491A
- Authority
- JP
- Japan
- Prior art keywords
- access
- memory
- column
- group
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 アドレスのタイプを切り替えることのできる
メモリを提供する。 【解決手段】 メモリ200は、メモリセルのローおよ
びカラムよりなるアレイ201を有している。ローデコ
ーダ回路211は、アクセスのためにローアドレスに応
じてアレイ201のローを選択する。カラムデコーダ回
路205は、カラムアドレスに応じてアレイ201の選
択されたローに沿った第1のカラムグループ内の少なく
とも1つの位置を選択する。少なくとも1つのシフトレ
ジスタ207は、選択されたローに沿った第2のカラム
グループ内のセルの1つへのシリアルアクセスを可能に
する。
メモリを提供する。 【解決手段】 メモリ200は、メモリセルのローおよ
びカラムよりなるアレイ201を有している。ローデコ
ーダ回路211は、アクセスのためにローアドレスに応
じてアレイ201のローを選択する。カラムデコーダ回
路205は、カラムアドレスに応じてアレイ201の選
択されたローに沿った第1のカラムグループ内の少なく
とも1つの位置を選択する。少なくとも1つのシフトレ
ジスタ207は、選択されたローに沿った第2のカラム
グループ内のセルの1つへのシリアルアクセスを可能に
する。
Description
【0001】
【発明の属する技術分野】本発明は、情報処理回路、装
置およびシステムにほぼ関し、特に選択可能なアクセス
型メモリ装置、ならびにこの装置を用いたシステムおよ
び方法に関する。
置およびシステムにほぼ関し、特に選択可能なアクセス
型メモリ装置、ならびにこの装置を用いたシステムおよ
び方法に関する。
【0002】
【従来の技術】ビデオ/グラフィック表示機能を有する
処理システムには、中央処理装置(CPU)、CPUローカルバ
スによってCPUに(直接および/またはコアロジックを介
して)連結された表示コントローラ、コアロジックを介
してCPUローカルバスに連結されたシステムメモリ、周
辺ローカルバス(例えば、PCIバス)を介して表示コント
ローラに連結されたフレームバッファメモリ、周辺回路
(例えば、クロックドライバおよび信号変換装置、表示
ドライバ回路)、ならびに表示装置が含まれる。
処理システムには、中央処理装置(CPU)、CPUローカルバ
スによってCPUに(直接および/またはコアロジックを介
して)連結された表示コントローラ、コアロジックを介
してCPUローカルバスに連結されたシステムメモリ、周
辺ローカルバス(例えば、PCIバス)を介して表示コント
ローラに連結されたフレームバッファメモリ、周辺回路
(例えば、クロックドライバおよび信号変換装置、表示
ドライバ回路)、ならびに表示装置が含まれる。
【0003】CPUはシステムマスタであり、一般的にソ
フトウェアオペレーティングシステムと共に全体的なシ
ステム制御を行う。特に、CPUは、プログラム実行のた
めに必要な指令およびデータを保持しているシステムメ
モリと、通常コアロジックを介して通信する。コアロジ
ックは、一般的に2つから7つのチップであり、その内
の1つ以上のチップが「アドレスおよびシステム制御装
置専用(intensive)」、および他の1つ以上のチップが
「データパス専用(intensive)」である。またCPUは、ユ
ーザコマンドおよびプログラム指令に応じて、グラフィ
ックイメージの内容が、表示コントローラによって表示
装置に表示されるように制御する。
フトウェアオペレーティングシステムと共に全体的なシ
ステム制御を行う。特に、CPUは、プログラム実行のた
めに必要な指令およびデータを保持しているシステムメ
モリと、通常コアロジックを介して通信する。コアロジ
ックは、一般的に2つから7つのチップであり、その内
の1つ以上のチップが「アドレスおよびシステム制御装
置専用(intensive)」、および他の1つ以上のチップが
「データパス専用(intensive)」である。またCPUは、ユ
ーザコマンドおよびプログラム指令に応じて、グラフィ
ックイメージの内容が、表示コントローラによって表示
装置に表示されるように制御する。
【0004】例えばビデオグラフィックアーキテクチャ
(VGA)であり得る表示コントローラは、一般的にはCPUお
よび表示ドライバ回路にインタフェースしており、フレ
ームバッファとCPUとの間のグラフィックおよび/またビ
デオデータの交換、ならびに表示データ更新動作および
表示画面リフレッシュ動作の間の表示を管理し、フレー
ムバッファメモリ動作を制御し、対象となるグラフィッ
クまたはビデオデータに対して付加的な基本処理を行
う。例えば、表示コントローラは、線を引くおよびポリ
ゴンを描画する等の基本動作を行う機能も有し得る。表
示コントローラは、ほぼ全体的にCPUに従属している。
(VGA)であり得る表示コントローラは、一般的にはCPUお
よび表示ドライバ回路にインタフェースしており、フレ
ームバッファとCPUとの間のグラフィックおよび/またビ
デオデータの交換、ならびに表示データ更新動作および
表示画面リフレッシュ動作の間の表示を管理し、フレー
ムバッファメモリ動作を制御し、対象となるグラフィッ
クまたはビデオデータに対して付加的な基本処理を行
う。例えば、表示コントローラは、線を引くおよびポリ
ゴンを描画する等の基本動作を行う機能も有し得る。表
示コントローラは、ほぼ全体的にCPUに従属している。
【0005】システム性能を向上させるために、与えら
れたメモリ資源へのアクセスのタイプ(即ち、ランダ
ム、ページ、またはシリアル)を選択し、所与の処理動
作の実行を最適化し得る。例えば、線を引くというよう
なようなグラフィック動作はしばしば、フレームバッフ
ァおよび/またはシステムメモリへのページモードおよ
びランダムアクセスの両方の組合せを必要とする。逆
に、(通常、表示コントローラの処理時間の70%を消費す
る)表示リフレッシュの間は、シリアルアクセスが最も
効率的であり得る。つまり、命令実行の性質のため、特
定の処理動作を行うには、メモリアクセスのある特定の
型がより適切となる。
れたメモリ資源へのアクセスのタイプ(即ち、ランダ
ム、ページ、またはシリアル)を選択し、所与の処理動
作の実行を最適化し得る。例えば、線を引くというよう
なようなグラフィック動作はしばしば、フレームバッフ
ァおよび/またはシステムメモリへのページモードおよ
びランダムアクセスの両方の組合せを必要とする。逆
に、(通常、表示コントローラの処理時間の70%を消費す
る)表示リフレッシュの間は、シリアルアクセスが最も
効率的であり得る。つまり、命令実行の性質のため、特
定の処理動作を行うには、メモリアクセスのある特定の
型がより適切となる。
【0006】
【発明が解決しようとする課題】しかしながら、アクセ
スモードの切り換えは、現今のメモリ装置およびアーキ
テクチャにおいては効率よく実行できない。これは、デ
ータ処理の間にリアルタイムアクセスのほとんどが行わ
れるシステムメモリに関して特にあてはまる。典型的な
システムメモリは、単一インラインメモリ装置モジュー
ル(SIMM)で構成される。通常、SIMMは、2つのクロック
によって制御される1つ以上のダイナミックRAM(DRA
M)、ローアドレスストローブ(RAS)、およびカラムアド
レスストローブ(CAS)を含む。SIMMは、所与のRASアクテ
ィブサイクルの間の1つのモードの間、通常、RASが論
理ローレベルであるときにのみ動作する。従って、例え
ばランダムモードからページモードでといった1つのモ
ードから別のモードへの切り換えは、次のアクティブRA
Sサイクルが開始するまで、遅延を必要とする。同様の
制限が、表示フレームバッファのようなメモリ資源を構
築するために用いられる単一パッケージ化されたDRAMを
用いる場合にもみられる。
スモードの切り換えは、現今のメモリ装置およびアーキ
テクチャにおいては効率よく実行できない。これは、デ
ータ処理の間にリアルタイムアクセスのほとんどが行わ
れるシステムメモリに関して特にあてはまる。典型的な
システムメモリは、単一インラインメモリ装置モジュー
ル(SIMM)で構成される。通常、SIMMは、2つのクロック
によって制御される1つ以上のダイナミックRAM(DRA
M)、ローアドレスストローブ(RAS)、およびカラムアド
レスストローブ(CAS)を含む。SIMMは、所与のRASアクテ
ィブサイクルの間の1つのモードの間、通常、RASが論
理ローレベルであるときにのみ動作する。従って、例え
ばランダムモードからページモードでといった1つのモ
ードから別のモードへの切り換えは、次のアクティブRA
Sサイクルが開始するまで、遅延を必要とする。同様の
制限が、表示フレームバッファのようなメモリ資源を構
築するために用いられる単一パッケージ化されたDRAMを
用いる場合にもみられる。
【0007】つまり、各RASサイクルの所与のパーセン
テージがランダムアクセス、他のパーセンテージがペー
ジモードアクセス、そしてさらに他のパーセンテージが
シリアルアクセスに用いられ得るメモリ装置は目下のと
ころない。上述したように、処理動作をサポートするメ
モリアクセスのタイプを最適化することによって処理動
作を最適化する能力は非常に有利である。従って、メモ
リ装置内の効率的なモード切り換えを可能にする回路、
システムおよび方法が要求されてきた。特に、そのよう
な回路、システムおよび方法は、単一RASサイクルにお
いて複数のアクセスモードの使用を可能にする必要があ
る。
テージがランダムアクセス、他のパーセンテージがペー
ジモードアクセス、そしてさらに他のパーセンテージが
シリアルアクセスに用いられ得るメモリ装置は目下のと
ころない。上述したように、処理動作をサポートするメ
モリアクセスのタイプを最適化することによって処理動
作を最適化する能力は非常に有利である。従って、メモ
リ装置内の効率的なモード切り換えを可能にする回路、
システムおよび方法が要求されてきた。特に、そのよう
な回路、システムおよび方法は、単一RASサイクルにお
いて複数のアクセスモードの使用を可能にする必要があ
る。
【0008】本発明はこのような現状に鑑みてなされた
ものであり、アクセスのタイプを効率的に切り替えるこ
とのできるメモリ、およびそれを用いたシステム、なら
びにそのようなメモリへのアクセス方法を提供すること
を目的とする。
ものであり、アクセスのタイプを効率的に切り替えるこ
とのできるメモリ、およびそれを用いたシステム、なら
びにそのようなメモリへのアクセス方法を提供すること
を目的とする。
【0009】
【課題を解決するための手段】本発明のメモリは、メモ
リセルのローおよびカラムよりなるアレイと、アクセス
のため該アレイの選択されたローを選択するローデコー
ダ回路と、該選択されたローに沿った該カラムの第1の
グループ内の位置を選択する第1のカラムデコーダ回路
と、該選択されたローに沿った該カラムの第2のグルー
プ内の位置を選択する第2のカラムデコーダ回路と、該
選択された第1および第2のカラムグループのうちの選
択されたグループの該選択された位置に、該第1および
第2のカラムデコーダ回路を介して、選択されたタイプ
のアクセスを選択的に行う制御回路とを備えており、そ
のことにより上記目的を達成する。
リセルのローおよびカラムよりなるアレイと、アクセス
のため該アレイの選択されたローを選択するローデコー
ダ回路と、該選択されたローに沿った該カラムの第1の
グループ内の位置を選択する第1のカラムデコーダ回路
と、該選択されたローに沿った該カラムの第2のグルー
プ内の位置を選択する第2のカラムデコーダ回路と、該
選択された第1および第2のカラムグループのうちの選
択されたグループの該選択された位置に、該第1および
第2のカラムデコーダ回路を介して、選択されたタイプ
のアクセスを選択的に行う制御回路とを備えており、そ
のことにより上記目的を達成する。
【0010】前記選択されたタイプのアクセスが、ラン
ダムモードアクセスおよびページモードアクセスからな
る群から選択されてもよい。
ダムモードアクセスおよびページモードアクセスからな
る群から選択されてもよい。
【0011】前記制御回路が、アクセスのために前記グ
ループを選択し、前記タイプのアクセスが、少なくとも
1つの制御信号に応じて行われてもよい。
ループを選択し、前記タイプのアクセスが、少なくとも
1つの制御信号に応じて行われてもよい。
【0012】前記カラムの第3のグループに接続する少
なくとも1つのシフトレジスタをさらに備え、前記選択
されたローに沿った該第3のカラムグループ内のセルに
対してシリアルアクセスを行ってもよい。
なくとも1つのシフトレジスタをさらに備え、前記選択
されたローに沿った該第3のカラムグループ内のセルに
対してシリアルアクセスを行ってもよい。
【0013】前記少なくとも1つのシフトレジスタが複
数のシフトレジスタを包含していてもよい。
数のシフトレジスタを包含していてもよい。
【0014】前記セルアレイが、ダイナミックランダム
アクセスメモリセルアレイであってもよい。
アクセスメモリセルアレイであってもよい。
【0015】前記セルアレイが、スタティックランダム
アクセスメモリセルアレイであってもよい。
アクセスメモリセルアレイであってもよい。
【0016】前記セルアレイが第1および第2のサブア
レイを備え、該第一および第2のサブアレイのそれぞれ
が前記ローのうちの選択されたローを含んでいてもよ
い。
レイを備え、該第一および第2のサブアレイのそれぞれ
が前記ローのうちの選択されたローを含んでいてもよ
い。
【0017】前記第1のカラムデコーダ回路が、前記第
1のカラムグループのビット線に接続される第1および
第2のカラムデコーダを備え、該第1のカラムデコーダ
は前記第1のサブアレイ内の位置にアドレスし、該第2
のカラムデコーダは前記第2のサブアレイ内の位置にア
ドレスしてもよい。
1のカラムグループのビット線に接続される第1および
第2のカラムデコーダを備え、該第1のカラムデコーダ
は前記第1のサブアレイ内の位置にアドレスし、該第2
のカラムデコーダは前記第2のサブアレイ内の位置にア
ドレスしてもよい。
【0018】前記第2のカラムデコーダ回路が、前記第
2のカラムグループのビット線に接続する第1および第
2のカラムデコーダを備え、該第1のカラムデコーダは
前記第1のサブアレイ内の位置にアドレスし、該第2の
カラムデコーダは前記第2のサブアレイ内の位置にアド
レスしてもよい。
2のカラムグループのビット線に接続する第1および第
2のカラムデコーダを備え、該第1のカラムデコーダは
前記第1のサブアレイ内の位置にアドレスし、該第2の
カラムデコーダは前記第2のサブアレイ内の位置にアド
レスしてもよい。
【0019】前記少なくとも1つのシフトレジスタが、
前記メモリより外側の供給源から受け取られるクロック
信号によってクロックされてもよい。
前記メモリより外側の供給源から受け取られるクロック
信号によってクロックされてもよい。
【0020】本発明の他のメモリは、メモリセルのロー
およびカラムよりなるアレイと、アクセスのため該アレ
イのローをローアドレスに応じて選択するローデコーダ
回路と、カラムアドレスに応じて該アレイの該選択され
たローに沿った該カラムの第1のグループ内の少なくと
も1つの位置を選択するカラムデコーダ回路と、該選択
されたローに沿った該カラムの第2のグループ内の該セ
ルに連続してアクセスする少なくとも1つのシフトレジ
スタとを備えており、そのことにより上記目的を達成す
る。
およびカラムよりなるアレイと、アクセスのため該アレ
イのローをローアドレスに応じて選択するローデコーダ
回路と、カラムアドレスに応じて該アレイの該選択され
たローに沿った該カラムの第1のグループ内の少なくと
も1つの位置を選択するカラムデコーダ回路と、該選択
されたローに沿った該カラムの第2のグループ内の該セ
ルに連続してアクセスする少なくとも1つのシフトレジ
スタとを備えており、そのことにより上記目的を達成す
る。
【0021】前記メモリは、複数のカラムアドレスを生
成するページモード制御回路をさらに備えており、該複
数のアドレスは、前記選択されたローに沿った複数のペ
ージにアクセスするために前記カラムデコーダに提供さ
れてもよい。
成するページモード制御回路をさらに備えており、該複
数のアドレスは、前記選択されたローに沿った複数のペ
ージにアクセスするために前記カラムデコーダに提供さ
れてもよい。
【0022】前記メモリは、前記カラムデコーダと前記
シフトレジスタとの間のデータ交換を制御する入出力回
路と、関連する入出力ピンと、をさらに備えていてもよ
い。
シフトレジスタとの間のデータ交換を制御する入出力回
路と、関連する入出力ピンと、をさらに備えていてもよ
い。
【0023】前記入出力回路が、前記カラムデコーダ回
路を介して前記第1のカラムグループにアクセスし、ま
た同時に前記少なくとも1つのシフトレジスタを介して
前記第2のカラムグループに連続してアクセスし得るよ
うに動作可能であってもよい。
路を介して前記第1のカラムグループにアクセスし、ま
た同時に前記少なくとも1つのシフトレジスタを介して
前記第2のカラムグループに連続してアクセスし得るよ
うに動作可能であってもよい。
【0024】前記少なくとも1つのシフトレジスタが複
数のシフトレジスタを有しており、前記メモリが、前記
第2のカラムグループのうちの対応するカラムにアクセ
スするために該シフトレジスタを選択する多重回路をさ
らに備えていてもよい。
数のシフトレジスタを有しており、前記メモリが、前記
第2のカラムグループのうちの対応するカラムにアクセ
スするために該シフトレジスタを選択する多重回路をさ
らに備えていてもよい。
【0025】前記メモリセルアレイが第1および第2の
サブアレイを含み、前記ローの第1のグループが該第1
のサブアレイを形成し、該ローの第2のグループが該第
2のサブアレイを形成していてもよい。
サブアレイを含み、前記ローの第1のグループが該第1
のサブアレイを形成し、該ローの第2のグループが該第
2のサブアレイを形成していてもよい。
【0026】前記第1のカラムグループのビット線に接
続し前記第1および第2のサブアレイに共有される複数
のセンスアンプをさらに備えていてもよい。
続し前記第1および第2のサブアレイに共有される複数
のセンスアンプをさらに備えていてもよい。
【0027】前記カラムデコーダ回路が、前記第1のカ
ラムグループの前記ビット線に接続し前記第1のサブア
レイと関連する第1のカラムデコーダと、前記第1のカ
ラムグループの前記ビット線に接続し前記第2のサブア
レイと関連する第2のカラムデコーダとを備えていても
よい。
ラムグループの前記ビット線に接続し前記第1のサブア
レイと関連する第1のカラムデコーダと、前記第1のカ
ラムグループの前記ビット線に接続し前記第2のサブア
レイと関連する第2のカラムデコーダとを備えていても
よい。
【0028】前記カラムの第3のグループ内の少なくと
も1つの位置を選択する第2のカラムデコーダ回路をさ
らに備えていてもよい。
も1つの位置を選択する第2のカラムデコーダ回路をさ
らに備えていてもよい。
【0029】前記第1および第2のカラムデコーダ回路
を介して、前記第1および第3のカラムグループのうち
の選択されたグループ内の選択された位置へ選択された
タイプのアクセスを選択的に行う制御回路をさらに備え
ていてもよい。
を介して、前記第1および第3のカラムグループのうち
の選択されたグループ内の選択された位置へ選択された
タイプのアクセスを選択的に行う制御回路をさらに備え
ていてもよい。
【0030】前記選択されたアクセスタイプが、ランダ
ムモードアクセスおよびページモードアクセスよりなる
群から選択されていてもよい。
ムモードアクセスおよびページモードアクセスよりなる
群から選択されていてもよい。
【0031】前記制御回路が、前記第1および第3のカ
ラムグループのうちの前記選択されたグループへの前記
選択されたアクセスと同時に、前記少なくとも1つのシ
フトレジスタを介するシリアルアクセスを提供するよう
に動作可能であってもよい。
ラムグループのうちの前記選択されたグループへの前記
選択されたアクセスと同時に、前記少なくとも1つのシ
フトレジスタを介するシリアルアクセスを提供するよう
に動作可能であってもよい。
【0032】本発明の処理システムは、中央処理ユニッ
トと、該中央処理ユニットに接続されているバスと、該
バスに接続されているコアロジックと、該コアロジック
に接続されているメモリとを備えている処理システムで
あって、該メモリは、ローおよびカラムに配置されたメ
モリセルアレイと、アクセスのために該アレイの選択さ
れたローを選択する手段と、該選択されたローおよび該
カラムのうちの第1の選択されたカラムの該セルへのラ
ンダムおよびページモードアクセスを選択的に行う手段
と、該選択されたローおよび該カラムのうちの第2の選
択されたカラムのセルへのシリアルアクセスを選択的に
行う手段とを有しており、そのことにより上記目的を達
成する。
トと、該中央処理ユニットに接続されているバスと、該
バスに接続されているコアロジックと、該コアロジック
に接続されているメモリとを備えている処理システムで
あって、該メモリは、ローおよびカラムに配置されたメ
モリセルアレイと、アクセスのために該アレイの選択さ
れたローを選択する手段と、該選択されたローおよび該
カラムのうちの第1の選択されたカラムの該セルへのラ
ンダムおよびページモードアクセスを選択的に行う手段
と、該選択されたローおよび該カラムのうちの第2の選
択されたカラムのセルへのシリアルアクセスを選択的に
行う手段とを有しており、そのことにより上記目的を達
成する。
【0033】前記シリアルアクセスを行う手段が、前記
第1の選択されたカラムに少なくとも1回のアクセスを
行ってランダムおよびページモードアクセスを選択的に
行う手段とほぼ同時に、該第2の選択されたカラムに連
続アクセスを行うように動作可能であってもよい。
第1の選択されたカラムに少なくとも1回のアクセスを
行ってランダムおよびページモードアクセスを選択的に
行う手段とほぼ同時に、該第2の選択されたカラムに連
続アクセスを行うように動作可能であってもよい。
【0034】前記メモリがシステムメモリの少なくとも
一部を含んでいてもよい。
一部を含んでいてもよい。
【0035】前記メモリが、表示コントローラを介して
前記コアロジックに接続されているフレームバッファメ
モリの少なくとも一部を含んでいてもよい。
前記コアロジックに接続されているフレームバッファメ
モリの少なくとも一部を含んでいてもよい。
【0036】本発明のアクセス方法は、メモリセルのロ
ーおよびカラムよりなり、該セルカラムは複数の個別に
アドレス可能なグループを含むメモリアレイへのアクセ
ス方法であって、アクセスのために該アレイのローを選
択する工程と、該カラムグループのうちの第1の選択さ
れたグループに行うアクセスのタイプを選択する工程
と、該第1の選択されたカラムグループへ該選択された
タイプのアクセスを行う工程と、該カラムグループのう
ちの第2の選択されたグループに行うアクセスのタイプ
を選択する工程と、該第2の選択されたカラムグループ
へ該選択されたタイプのアクセスを行う工程とを包含し
ており、そのことにより上記目的を達成する。
ーおよびカラムよりなり、該セルカラムは複数の個別に
アドレス可能なグループを含むメモリアレイへのアクセ
ス方法であって、アクセスのために該アレイのローを選
択する工程と、該カラムグループのうちの第1の選択さ
れたグループに行うアクセスのタイプを選択する工程
と、該第1の選択されたカラムグループへ該選択された
タイプのアクセスを行う工程と、該カラムグループのう
ちの第2の選択されたグループに行うアクセスのタイプ
を選択する工程と、該第2の選択されたカラムグループ
へ該選択されたタイプのアクセスを行う工程とを包含し
ており、そのことにより上記目的を達成する。
【0037】前記アクセスのタイプを選択する工程のそ
れぞれは、アクセスのタイプをランダムモードアクセス
およびページモードアクセスよりなる群から選択する工
程を包含していてもよい。
れぞれは、アクセスのタイプをランダムモードアクセス
およびページモードアクセスよりなる群から選択する工
程を包含していてもよい。
【0038】前記アクセスを行う工程はほぼ同時に行わ
れてもよい。
れてもよい。
【0039】本発明の他のアクセス方法は、メモリセル
のローおよびカラムよりなるアレイと、該カラムの第1
のグループ内の少なくとも1つの位置を選択するカラム
デコーダ回路と、該カラムの第2のグループへのシリア
ルアクセスを提供する少なくとも1つのシフトレジスタ
とを備えたメモリへのアクセス方法であって、アクセス
のために該アレイのローを選択する工程と、アクセスの
ために該第1のグループの少なくとも1つのカラムを選
択するために少なくとも1つのアドレスを該カラムデコ
ーダ回路に与える工程と、該選択されたローと該第1の
グループの該選択されたカラムとに沿った少なくとも1
つの対応するセルに、ランダムモードアクセスおよびペ
ージモードアクセスから選択されるアクセスタイプでア
クセスする工程と、該第2のグループ内の少なくとも1
つのカラムに対応する該選択されたローに沿った少なく
とも1つのセルに連続してデータアクセスを行う工程と
を包含しており、そのことにより上記目的を達成する。
のローおよびカラムよりなるアレイと、該カラムの第1
のグループ内の少なくとも1つの位置を選択するカラム
デコーダ回路と、該カラムの第2のグループへのシリア
ルアクセスを提供する少なくとも1つのシフトレジスタ
とを備えたメモリへのアクセス方法であって、アクセス
のために該アレイのローを選択する工程と、アクセスの
ために該第1のグループの少なくとも1つのカラムを選
択するために少なくとも1つのアドレスを該カラムデコ
ーダ回路に与える工程と、該選択されたローと該第1の
グループの該選択されたカラムとに沿った少なくとも1
つの対応するセルに、ランダムモードアクセスおよびペ
ージモードアクセスから選択されるアクセスタイプでア
クセスする工程と、該第2のグループ内の少なくとも1
つのカラムに対応する該選択されたローに沿った少なく
とも1つのセルに連続してデータアクセスを行う工程と
を包含しており、そのことにより上記目的を達成する。
【0040】前記アクセスする工程と前記連続してデー
タアクセスを行う工程とがほぼ同時に行われてもよい。
タアクセスを行う工程とがほぼ同時に行われてもよい。
【0041】包括的にいえば、本発明の原理を用いるこ
とによって、あるRASアクティブアクティブサイクルの
うち、ある与えられたパーセンテージをランダムアクセ
スに用い、第2のパーセンテージをページモードアクセ
スに用い、かつ第3のパーセンテージをシリアルアクセ
スに用いることができるメモリを構成し、動作させるこ
とが可能となる。このメモリは、(例えば、複数のセル
からなるダイナミックランダムアクセスメモリ(DRAM)
のアレイなどの)それぞれが複数のメモリセルからなる
複数のローおよびカラムから構成されるアレイを備えて
いる。複数のカラムからなる第1のグループは、カラム
デコーダに接続されている。このカラムデコーダは、第
1のグループに属する複数のカラムと交差しているアク
ティブロー上の位置に対して、ページモードアクセス、
あるいはランダムアクセスすることを可能にする。アレ
イのカラムの第2のグループは、1以上のシフトレジス
タと接続されている。これらのシフトレジスタは、アク
ティブローとの交差点において第2のグループのカラム
に含まれる複数のセルに対してシリアルアクセスするこ
とを可能にする。このシリアルアクセスは、カラムデコ
ーダ回路を介して第1のグループのカラムのセルに対し
て行われているランダムアクセスおよびページモードア
クセスと実質的に同時に行うことができる。
とによって、あるRASアクティブアクティブサイクルの
うち、ある与えられたパーセンテージをランダムアクセ
スに用い、第2のパーセンテージをページモードアクセ
スに用い、かつ第3のパーセンテージをシリアルアクセ
スに用いることができるメモリを構成し、動作させるこ
とが可能となる。このメモリは、(例えば、複数のセル
からなるダイナミックランダムアクセスメモリ(DRAM)
のアレイなどの)それぞれが複数のメモリセルからなる
複数のローおよびカラムから構成されるアレイを備えて
いる。複数のカラムからなる第1のグループは、カラム
デコーダに接続されている。このカラムデコーダは、第
1のグループに属する複数のカラムと交差しているアク
ティブロー上の位置に対して、ページモードアクセス、
あるいはランダムアクセスすることを可能にする。アレ
イのカラムの第2のグループは、1以上のシフトレジス
タと接続されている。これらのシフトレジスタは、アク
ティブローとの交差点において第2のグループのカラム
に含まれる複数のセルに対してシリアルアクセスするこ
とを可能にする。このシリアルアクセスは、カラムデコ
ーダ回路を介して第1のグループのカラムのセルに対し
て行われているランダムアクセスおよびページモードア
クセスと実質的に同時に行うことができる。
【0042】本発明の原理に基づくある実施形態におい
ては、それぞれが複数のメモリセルからなる複数のロー
およびカラムと、アレイの中からアクセスすべきローを
選択するためのローデコーダ回路と、を備えたメモリが
提供される。選択されたローに沿った第1のグループに
属する複数のカラム中のある位置を選択するために、第
1のカラムデコーダ回路が設けられる。選択されたロー
に沿った第2のグループに属する複数のカラム中のある
位置に選択的にアクセスするために、第2のカラムデコ
ーダ回路が設けられる。第1および第2のカラムデコー
ダ回路を介して、第1および第2のグループに属する複
数のカラム中から選択された1つのカラムの選択された
位置に対して、選択されたタイプのアクセスを選択的に
行うために、制御回路が設けられる。
ては、それぞれが複数のメモリセルからなる複数のロー
およびカラムと、アレイの中からアクセスすべきローを
選択するためのローデコーダ回路と、を備えたメモリが
提供される。選択されたローに沿った第1のグループに
属する複数のカラム中のある位置を選択するために、第
1のカラムデコーダ回路が設けられる。選択されたロー
に沿った第2のグループに属する複数のカラム中のある
位置に選択的にアクセスするために、第2のカラムデコ
ーダ回路が設けられる。第1および第2のカラムデコー
ダ回路を介して、第1および第2のグループに属する複
数のカラム中から選択された1つのカラムの選択された
位置に対して、選択されたタイプのアクセスを選択的に
行うために、制御回路が設けられる。
【0043】本発明の原理に基づく第2の実施形態にお
いては、それぞれが複数のメモリセルからなる複数のロ
ーおよびカラムから構成されるアレイを備えたメモリが
提供される。ローデコーダ回路は、ローアドレスに応じ
て、アレイの中からアクセスすべきローを選択する。カ
ラムデコーダ回路は、カラムアドレスに応じて、アレイ
の中から選択されたローに沿った第1のグループに属す
る複数のカラム中の少なくとも1つの位置を選択するた
めに設けられる。少なくとも1つのシフトレジスタが、
選択されたローに沿った第2のグループに属する複数の
カラム中の複数のセルのいくつかにシリアルアクセスす
ることを可能にするために設けられる。
いては、それぞれが複数のメモリセルからなる複数のロ
ーおよびカラムから構成されるアレイを備えたメモリが
提供される。ローデコーダ回路は、ローアドレスに応じ
て、アレイの中からアクセスすべきローを選択する。カ
ラムデコーダ回路は、カラムアドレスに応じて、アレイ
の中から選択されたローに沿った第1のグループに属す
る複数のカラム中の少なくとも1つの位置を選択するた
めに設けられる。少なくとも1つのシフトレジスタが、
選択されたローに沿った第2のグループに属する複数の
カラム中の複数のセルのいくつかにシリアルアクセスす
ることを可能にするために設けられる。
【0044】本発明の原理に基づく第3の実施形態にお
いては、複数のローおよびカラムをなすように配置され
た複数のメモリセルからなるアレイを備えたメモリ装置
が提供される。アレイの中からアクセスすべきローを選
択するための手段が提供される。選択されたローの複数
のセル、および、全カラムの中から選択された第1グル
ープの複数のカラムに対してランダムアクセスおよびペ
ージモードアクセスを選択的に行うための手段も提供さ
れる。さらには、選択されたローの複数のセル、およ
び、全カラムの中から選択された第2グループの複数の
カラムに対してシリアルアクセスを選択的に行うための
手段も提供される。
いては、複数のローおよびカラムをなすように配置され
た複数のメモリセルからなるアレイを備えたメモリ装置
が提供される。アレイの中からアクセスすべきローを選
択するための手段が提供される。選択されたローの複数
のセル、および、全カラムの中から選択された第1グル
ープの複数のカラムに対してランダムアクセスおよびペ
ージモードアクセスを選択的に行うための手段も提供さ
れる。さらには、選択されたローの複数のセル、およ
び、全カラムの中から選択された第2グループの複数の
カラムに対してシリアルアクセスを選択的に行うための
手段も提供される。
【0045】また、本発明の原理は、それぞれが複数の
メモリセルからなる複数のローおよびカラムから構成さ
れるメモリアレイにアクセスする方法としても実現され
る。ここで、それぞれが複数のセルからなる複数のカラ
ムは、別々にアドレスを指定することが可能な複数のグ
ループを含んでいる。このアレイの中から、アクセスす
べきローが選択される。アクセスのタイプは、それぞれ
が複数のカラムからなる複数のグループの中から選択さ
れた第1のグループに対応するように選択される。そし
て、選択されたタイプのアクセスが、選択された第1グ
ループに属する複数のカラムに対して行われる。その
後、別のタイプのアクセスが、それぞれが複数のカラム
からなる複数のグループの中から選択された第2のグル
ープに対応するように選択される。そして、その別のタ
イプのアクセスが選択され、この第2のグループに属す
る複数のカラムに対して実行される。
メモリセルからなる複数のローおよびカラムから構成さ
れるメモリアレイにアクセスする方法としても実現され
る。ここで、それぞれが複数のセルからなる複数のカラ
ムは、別々にアドレスを指定することが可能な複数のグ
ループを含んでいる。このアレイの中から、アクセスす
べきローが選択される。アクセスのタイプは、それぞれ
が複数のカラムからなる複数のグループの中から選択さ
れた第1のグループに対応するように選択される。そし
て、選択されたタイプのアクセスが、選択された第1グ
ループに属する複数のカラムに対して行われる。その
後、別のタイプのアクセスが、それぞれが複数のカラム
からなる複数のグループの中から選択された第2のグル
ープに対応するように選択される。そして、その別のタ
イプのアクセスが選択され、この第2のグループに属す
る複数のカラムに対して実行される。
【0046】それぞれが複数のメモリセルからなる複数
のローおよびカラムから構成されるアレイと、第1のグ
ループに属する複数のカラムの中から少なくとも1つの
位置を選択するためのカラムデコーダ回路と、第2のグ
ループに属する複数のカラムに対してシリアルアクセス
することを可能にする少なくとも1つのシフトレジスタ
と、を備えたメモリにアクセスするために、第2の方法
が提供される。このアレイの中からアクセスすべきロー
がまず選択される。少なくとも1つのアドレスがカラム
デコーダに与えられ、それによって第1のグループの中
からアクセスすべき少なくとも1つのカラムを選択す
る。選択されたロー、および第1のグループの中から選
択されたカラムに沿った、対応する少なくとも1つのセ
ルがアクセスされる。ここで、アクセスのタイプは、ラ
ンダムアクセスおよびページモードアクセスから構成さ
れるグループの中から選択される。さらに、第2のグル
ープに属する複数のカラムの中の少なくとも1つのカラ
ムに対応する選択されたローに沿った少なくとも1つの
セルにおいて、データはシリアルにアクセスされる。
のローおよびカラムから構成されるアレイと、第1のグ
ループに属する複数のカラムの中から少なくとも1つの
位置を選択するためのカラムデコーダ回路と、第2のグ
ループに属する複数のカラムに対してシリアルアクセス
することを可能にする少なくとも1つのシフトレジスタ
と、を備えたメモリにアクセスするために、第2の方法
が提供される。このアレイの中からアクセスすべきロー
がまず選択される。少なくとも1つのアドレスがカラム
デコーダに与えられ、それによって第1のグループの中
からアクセスすべき少なくとも1つのカラムを選択す
る。選択されたロー、および第1のグループの中から選
択されたカラムに沿った、対応する少なくとも1つのセ
ルがアクセスされる。ここで、アクセスのタイプは、ラ
ンダムアクセスおよびページモードアクセスから構成さ
れるグループの中から選択される。さらに、第2のグル
ープに属する複数のカラムの中の少なくとも1つのカラ
ムに対応する選択されたローに沿った少なくとも1つの
セルにおいて、データはシリアルにアクセスされる。
【0047】本発明の原理には、従来の技術よりもはる
かに優れた点がいくつもある。中でも、本発明の原理を
用いることによって、特にRASサイクルのうちある与え
られたパーセンテージをランダムアクセスに用い、別の
パーセンテージをページモードアクセスに用い、かつさ
らに別のパーセンテージをシリアルアクセスに用いるこ
とができるメモリ装置を構成し、動作させることが可能
となる。これにより、これらの動作をサポートするメモ
リアクセスのタイプを最適化することによって、各種処
理動作を最適化することが可能になる。このようなメモ
リ装置は、多数の用途に幅広く適用することができる。
また、このメモリ装置は、特にパーソナルコンピュータ
システムやフレームバッファメモリを構成し、動作させ
るのに好適に適用される。好ましくは、これらの原理は
互いに異なるタイプのメモリに適用されうる。そのよう
なメモリとしては、例えば、ダイナミックランダムアク
セスメモリや、スタティックランダムアクセスメモリな
どが挙げられる。
かに優れた点がいくつもある。中でも、本発明の原理を
用いることによって、特にRASサイクルのうちある与え
られたパーセンテージをランダムアクセスに用い、別の
パーセンテージをページモードアクセスに用い、かつさ
らに別のパーセンテージをシリアルアクセスに用いるこ
とができるメモリ装置を構成し、動作させることが可能
となる。これにより、これらの動作をサポートするメモ
リアクセスのタイプを最適化することによって、各種処
理動作を最適化することが可能になる。このようなメモ
リ装置は、多数の用途に幅広く適用することができる。
また、このメモリ装置は、特にパーソナルコンピュータ
システムやフレームバッファメモリを構成し、動作させ
るのに好適に適用される。好ましくは、これらの原理は
互いに異なるタイプのメモリに適用されうる。そのよう
なメモリとしては、例えば、ダイナミックランダムアク
セスメモリや、スタティックランダムアクセスメモリな
どが挙げられる。
【0048】以上の要旨は、以下に述べる本発明の詳細
な説明をよりよく理解できるように、本発明の各種特徴
および技術的長所に関してやや大まかに概観したもので
ある。本発明の請求の範囲の各主題を構成する、本発明
のその他の特徴および長所について以下に説明する。本
願明細書に開示される着想および具体的実施形態につい
ては、本発明と同じ目的を実現するために別種の構造を
改変・設計する際の基礎として容易に利用可能であるこ
とは、当業者には容易に理解できるであろう。また、そ
のように等価である構成が、添付の請求の範囲に述べら
れている本発明の着想および範囲を超えることはないこ
とも、当業者には認識できるであろう。
な説明をよりよく理解できるように、本発明の各種特徴
および技術的長所に関してやや大まかに概観したもので
ある。本発明の請求の範囲の各主題を構成する、本発明
のその他の特徴および長所について以下に説明する。本
願明細書に開示される着想および具体的実施形態につい
ては、本発明と同じ目的を実現するために別種の構造を
改変・設計する際の基礎として容易に利用可能であるこ
とは、当業者には容易に理解できるであろう。また、そ
のように等価である構成が、添付の請求の範囲に述べら
れている本発明の着想および範囲を超えることはないこ
とも、当業者には認識できるであろう。
【0049】
【発明の実施の形態】本発明およびその長所をより完全
に理解できるように、添付の図面を参照しながら、以下
に本発明を詳細に説明する。
に理解できるように、添付の図面を参照しながら、以下
に本発明を詳細に説明する。
【0050】本発明の原理およびその長所は、図1〜図
3に図示されている実施形態を参照することによって、
最もよく理解することができる。全図面を通して、同一
の参照番号は同一の構成要素を示す。本発明の原理を実
現するメモリ装置は数多くの用途で適用可能ではある
が、一例を示すことを目的として、このメモリ装置は、
パーソナルコンピュータにおいて典型的に用いられる基
本処理システムアーキテクチャに適用されるものとして
以下の説明を進める。
3に図示されている実施形態を参照することによって、
最もよく理解することができる。全図面を通して、同一
の参照番号は同一の構成要素を示す。本発明の原理を実
現するメモリ装置は数多くの用途で適用可能ではある
が、一例を示すことを目的として、このメモリ装置は、
パーソナルコンピュータにおいて典型的に用いられる基
本処理システムアーキテクチャに適用されるものとして
以下の説明を進める。
【0051】図1は、処理システム100の一部を示す高
レベル機能ブロック図である。システム100は、中央処
理ユニット(CPU)101と、CPUローカルバス102と、コア
ロジック103と、表示コントローラ104と、システムメモ
リ105と、ディジタル/アナログ変換器(DAC)106と、
フレームバッファ108と、表示装置107と、を備えてい
る。
レベル機能ブロック図である。システム100は、中央処
理ユニット(CPU)101と、CPUローカルバス102と、コア
ロジック103と、表示コントローラ104と、システムメモ
リ105と、ディジタル/アナログ変換器(DAC)106と、
フレームバッファ108と、表示装置107と、を備えてい
る。
【0052】CPU101は、システム100の全動作を制御す
る「マスタ」である。CPU101は、特に各種データ処理機
能を実行し、ユーザのコマンドおよび/またはアプリケ
ーションソフトウェアの実行に応答して表示ユニット10
7上に表示されるグラフィックデータの内容を決定す
る。CPU101は、例えば、インテルペンティウムクラスマ
イクロプロセッサのような市販のパーソナルコンピュー
タで用いられている汎用のマイクロプロセッサであり得
る。CPU101は、CPUローカルバス102を介してシステム10
0の他の部分を制御する。CPUローカルバス102は、例え
ば、(業界において通常用いられている)特殊バスある
いは汎用バスでもよい。
る「マスタ」である。CPU101は、特に各種データ処理機
能を実行し、ユーザのコマンドおよび/またはアプリケ
ーションソフトウェアの実行に応答して表示ユニット10
7上に表示されるグラフィックデータの内容を決定す
る。CPU101は、例えば、インテルペンティウムクラスマ
イクロプロセッサのような市販のパーソナルコンピュー
タで用いられている汎用のマイクロプロセッサであり得
る。CPU101は、CPUローカルバス102を介してシステム10
0の他の部分を制御する。CPUローカルバス102は、例え
ば、(業界において通常用いられている)特殊バスある
いは汎用バスでもよい。
【0053】コアロジック103は、CPU101の制御の下
に、CPU101、表示コントローラ104およびシステムメモ
リ105との間でのデータ、アドレス、制御信号および指
令のやりとりを制御する。コアロジック103は、システ
ムの残りの部分、特にCPU101と互換性を有するように設
計された、市販されている多数のコアロジックセットの
どれでもよい。1つ以上のコアロジックチップ、例えば
図示されているシステムにおけるチップ112は、典型的
には、「アドレスおよびシステムコントローラ専用(in
tensive)」である。また、1つ以上のコアロジックチ
ップ、例えば図1のチップ114は、典型的には「データ
専用(intensive)」である。概略的にいうと、アドレ
ス専用コアロジックチップ112は、CPUバス102のアドレ
スパスを介してCPU101とインタフェースしており、キャ
ッシュタグ、セットに関連した(set associative)キ
ャッシュタグ、およびキャッシュのコヒーレンシを確保
するために必要なその他のデータを含むキャッシュメモ
リを保全し、キャッシュ「バススヌーピング(snoopin
g)」を実行し、システムメモリまたはキャッシュにお
けるDRAMに必要な制御信号を発生し、全管理トランザク
ションを制御する。概略的にいうと、データ専用チップ
114は、CPUバス102のデータパスを間に介してCPU101と
インタフェースしており、アドレスチップ112またはCPU
101に対してサイクル終了応答を発し、そのサイクルが
不完全である場合には動作を打ち切り、かつバス102の
データパスに対する仲立ちとなる。
に、CPU101、表示コントローラ104およびシステムメモ
リ105との間でのデータ、アドレス、制御信号および指
令のやりとりを制御する。コアロジック103は、システ
ムの残りの部分、特にCPU101と互換性を有するように設
計された、市販されている多数のコアロジックセットの
どれでもよい。1つ以上のコアロジックチップ、例えば
図示されているシステムにおけるチップ112は、典型的
には、「アドレスおよびシステムコントローラ専用(in
tensive)」である。また、1つ以上のコアロジックチ
ップ、例えば図1のチップ114は、典型的には「データ
専用(intensive)」である。概略的にいうと、アドレ
ス専用コアロジックチップ112は、CPUバス102のアドレ
スパスを介してCPU101とインタフェースしており、キャ
ッシュタグ、セットに関連した(set associative)キ
ャッシュタグ、およびキャッシュのコヒーレンシを確保
するために必要なその他のデータを含むキャッシュメモ
リを保全し、キャッシュ「バススヌーピング(snoopin
g)」を実行し、システムメモリまたはキャッシュにお
けるDRAMに必要な制御信号を発生し、全管理トランザク
ションを制御する。概略的にいうと、データ専用チップ
114は、CPUバス102のデータパスを間に介してCPU101と
インタフェースしており、アドレスチップ112またはCPU
101に対してサイクル終了応答を発し、そのサイクルが
不完全である場合には動作を打ち切り、かつバス102の
データパスに対する仲立ちとなる。
【0054】CPU101は、直接、または外部(L2)キャッ
シュ115を介してコアロジック103とデータをやりとりす
る。L2キャッシュ115は、例えば256キロバイトの高速SR
AM装置でありうる。なお、CPU101は、典型的には16キロ
バイト以下であるオンボード(L1)キャッシュを含んで
いてもよい。
シュ115を介してコアロジック103とデータをやりとりす
る。L2キャッシュ115は、例えば256キロバイトの高速SR
AM装置でありうる。なお、CPU101は、典型的には16キロ
バイト以下であるオンボード(L1)キャッシュを含んで
いてもよい。
【0055】表示コントローラ104は、市販されている
多数のVGA表示コントローラのどれであってもよい。表
示コントローラ104は、コアロジック103を介して、また
はCPUローカルバス102を通してCPU101から直接に、デー
タ、指令および/またはアドレスを受け取る。データ、
指令およびアドレスは、コアロジック103を介して、表
示コントローラ104と、システムメモリ105との間でやり
とりされる。また、アドレスおよび指令は、ローカルバ
スを介して、コアロジック103と表示コントローラ104と
の間でやりとりすることもできる。ローカルバスとして
は、例えば、PCIローカルバスを用いることができる。
概略的にいうと、表示コントローラ104は、画面のリフ
レッシュを制御し、例えば線画、ポリゴン描画、色空間
変換、表示データ補間、ズーム制御およびビデオストリ
ーム化などの限られた数のグラフィック機能を実行し、
電力管理などのその他の管理雑務(ministerial chore
s)の操作を行う。一番重要なことは、表示コントロー
ラ104は、画面のリフレッシュの間にフレームバッファ1
08から表示ユニット107に与えられる画素データのラス
タを制御し、表示データの更新を行う間にCPU101とフレ
ームバッファ108とにインタフェースするという点であ
る。ビデオデータは、表示コントローラ104に直接入力
してもよい。
多数のVGA表示コントローラのどれであってもよい。表
示コントローラ104は、コアロジック103を介して、また
はCPUローカルバス102を通してCPU101から直接に、デー
タ、指令および/またはアドレスを受け取る。データ、
指令およびアドレスは、コアロジック103を介して、表
示コントローラ104と、システムメモリ105との間でやり
とりされる。また、アドレスおよび指令は、ローカルバ
スを介して、コアロジック103と表示コントローラ104と
の間でやりとりすることもできる。ローカルバスとして
は、例えば、PCIローカルバスを用いることができる。
概略的にいうと、表示コントローラ104は、画面のリフ
レッシュを制御し、例えば線画、ポリゴン描画、色空間
変換、表示データ補間、ズーム制御およびビデオストリ
ーム化などの限られた数のグラフィック機能を実行し、
電力管理などのその他の管理雑務(ministerial chore
s)の操作を行う。一番重要なことは、表示コントロー
ラ104は、画面のリフレッシュの間にフレームバッファ1
08から表示ユニット107に与えられる画素データのラス
タを制御し、表示データの更新を行う間にCPU101とフレ
ームバッファ108とにインタフェースするという点であ
る。ビデオデータは、表示コントローラ104に直接入力
してもよい。
【0056】ディジタル/アナログ変換器106は、コン
トローラ104からディジタルデータを受け取り、これに
応答してアナログデータを出力し、表示ユニット107を
駆動する。図示されている実施形態においては、DAC106
は、表示コントローラ104とともに単一のチップ上に一
体化される。システム100の特定の実施形態では、DAC10
6は、いくつかオプションを挙げれば、カラーパレッ
ト、YUV/RGBフォーマット変換回路、および/またはX
−およびY−ズーム回路を備えていてもよい。表示ユニ
ット107は、例えば、CRTユニット、液晶ディスプレイ、
電界発光ディスプレイ、プラズマディスプレイ、あるい
は、複数の画素として画像を画面上に表示するその他の
タイプの表示装置でありうる。なお、別の実施形態にお
いては、「表示」107は、レーザプリンタ、あるいはそ
れに類似する文書表示/印刷装置などのその他のタイプ
の出力装置であることもある。
トローラ104からディジタルデータを受け取り、これに
応答してアナログデータを出力し、表示ユニット107を
駆動する。図示されている実施形態においては、DAC106
は、表示コントローラ104とともに単一のチップ上に一
体化される。システム100の特定の実施形態では、DAC10
6は、いくつかオプションを挙げれば、カラーパレッ
ト、YUV/RGBフォーマット変換回路、および/またはX
−およびY−ズーム回路を備えていてもよい。表示ユニ
ット107は、例えば、CRTユニット、液晶ディスプレイ、
電界発光ディスプレイ、プラズマディスプレイ、あるい
は、複数の画素として画像を画面上に表示するその他の
タイプの表示装置でありうる。なお、別の実施形態にお
いては、「表示」107は、レーザプリンタ、あるいはそ
れに類似する文書表示/印刷装置などのその他のタイプ
の出力装置であることもある。
【0057】システム100におけるデータパスは、デザ
インによって変えることができる。例えば、システム1
00は「64ビット」あるいは「72ビット」システムであ
り得る。ここでは、説明を目的として64ビットのシステ
ムが採用される。その場合、CPUバス102のデータパスお
よびPCIバス116を含む各データ接続部、コアロジック10
3を介してシステムメモリ105および表示コントローラ10
4にいたるデータパス、および表示コントローラ104とフ
レームバッファ108との間のデータ相互接続部は、すべ
て64ビット幅である。なお、アドレス相互接続部は、メ
モリのサイズや、データバイトの選択や、誤り検出・訂
正や、仮想メモリ動作などをサポートする必要性を含む
さまざまな要因によって変わることがある。今日の典型
的なCPUプロセッサシステムにおいては、CPUバス102お
よびPCIバス116のアドレス部は、典型的には30ビット幅
のオーダーである。
インによって変えることができる。例えば、システム1
00は「64ビット」あるいは「72ビット」システムであ
り得る。ここでは、説明を目的として64ビットのシステ
ムが採用される。その場合、CPUバス102のデータパスお
よびPCIバス116を含む各データ接続部、コアロジック10
3を介してシステムメモリ105および表示コントローラ10
4にいたるデータパス、および表示コントローラ104とフ
レームバッファ108との間のデータ相互接続部は、すべ
て64ビット幅である。なお、アドレス相互接続部は、メ
モリのサイズや、データバイトの選択や、誤り検出・訂
正や、仮想メモリ動作などをサポートする必要性を含む
さまざまな要因によって変わることがある。今日の典型
的なCPUプロセッサシステムにおいては、CPUバス102お
よびPCIバス116のアドレス部は、典型的には30ビット幅
のオーダーである。
【0058】図2は、本発明の原理に基づいて構成され
たメモリシステム200の機能ブロック図である。本発明
は単一のチップによる実施形態に限定されるわけではな
いが、メモリ200は、好ましくは単一のチップ上に製造
される。メモリ200は、典型的には、処理システム100の
システムメモリ105およびフレームバッファ108に適用さ
れる。とはいうものの、メモリ200は、多数の処理シス
テム設計およびアーキテクチャのどれにでも適用可能で
ある。
たメモリシステム200の機能ブロック図である。本発明
は単一のチップによる実施形態に限定されるわけではな
いが、メモリ200は、好ましくは単一のチップ上に製造
される。メモリ200は、典型的には、処理システム100の
システムメモリ105およびフレームバッファ108に適用さ
れる。とはいうものの、メモリ200は、多数の処理シス
テム設計およびアーキテクチャのどれにでも適用可能で
ある。
【0059】メモリ200は、複数のメモリセル201からな
るアレイを備えている。このアレイは、図2に図示する
実施形態においては、2つのサブアレイ201aおよび201b
に分割される。好ましい実施形態においては、アレイ20
1は複数のダイナミックランダムアクセスメモリ(DRA
M)セルから構成される。別の実施形態においては、ス
タティックランダムアクセスメモリ(SRAM)またはその
他のタイプのデータ記憶セルを用いることができる。
るアレイを備えている。このアレイは、図2に図示する
実施形態においては、2つのサブアレイ201aおよび201b
に分割される。好ましい実施形態においては、アレイ20
1は複数のダイナミックランダムアクセスメモリ(DRA
M)セルから構成される。別の実施形態においては、ス
タティックランダムアクセスメモリ(SRAM)またはその
他のタイプのデータ記憶セルを用いることができる。
【0060】図示されている実施形態においては、アレ
イ201は、それぞれが複数のメモリセルからなるN個の
ローを備えている。ここで、サブアレイ201aは、0番目
のローからN/2番目までのローを含んでおり、サブア
レイ201bは、N/2+1番目のローからN番目までのロ
ーを含んでいる。複数のセルからなる各ローは、導電性
ワードライン202に接続されている。アレイ201におい
て、それぞれが複数のメモリセルからなる複数のカラム
は、3つのグループまたはバンクに分割される。すなわ
ち、それぞれX個のカラムを含むバンクと、Y個のカラ
ムを含むバンクと、およびZ個のカラムを含むバンクの
3つである。各カラムは、少なくとも1つの導電性ビッ
トライン203に接続されている。各グループに属する複
数のカラムに対するビットライン203は、複数のセンス
増幅器204a〜204cからなるバンクに接続されている。
イ201は、それぞれが複数のメモリセルからなるN個の
ローを備えている。ここで、サブアレイ201aは、0番目
のローからN/2番目までのローを含んでおり、サブア
レイ201bは、N/2+1番目のローからN番目までのロ
ーを含んでいる。複数のセルからなる各ローは、導電性
ワードライン202に接続されている。アレイ201におい
て、それぞれが複数のメモリセルからなる複数のカラム
は、3つのグループまたはバンクに分割される。すなわ
ち、それぞれX個のカラムを含むバンクと、Y個のカラ
ムを含むバンクと、およびZ個のカラムを含むバンクの
3つである。各カラムは、少なくとも1つの導電性ビッ
トライン203に接続されている。各グループに属する複
数のカラムに対するビットライン203は、複数のセンス
増幅器204a〜204cからなるバンクに接続されている。
【0061】X個のカラムからなる第1のグループ(グ
ループI)に属する複数のカラムは、カラムデコーダ回
路205に接続されている。図示されている実施形態にお
いては、2つのカラムデコーダ205aおよび205bが用いら
れる。ここで、サブアレイ201aに含まれる複数のセルは
カラムデコーダ205aに接続されており、サブアレイ201b
に含まれる複数のセルはカラムデコーダ205bに接続され
ている。別の実施形態においては、ソース増幅器の対応
する出力に接続される単一のカラムデコーダ205を用い
てもよい。カラムデコーダ205は、アクセスのたびに選
択されるローに沿ったJ個のセルの中からある位置を選
択する。ここで、Jは1よりも大きく、X以下の整数で
ある。
ループI)に属する複数のカラムは、カラムデコーダ回
路205に接続されている。図示されている実施形態にお
いては、2つのカラムデコーダ205aおよび205bが用いら
れる。ここで、サブアレイ201aに含まれる複数のセルは
カラムデコーダ205aに接続されており、サブアレイ201b
に含まれる複数のセルはカラムデコーダ205bに接続され
ている。別の実施形態においては、ソース増幅器の対応
する出力に接続される単一のカラムデコーダ205を用い
てもよい。カラムデコーダ205は、アクセスのたびに選
択されるローに沿ったJ個のセルの中からある位置を選
択する。ここで、Jは1よりも大きく、X以下の整数で
ある。
【0062】図示されている実施形態においては、第2
のグループ(グループII)に属する複数のカラムは、同
様に、両方合わせてカラムデコーダ回路206aおよび206b
に接続されている。カラムデコーダ206は、アクセスを
行うたびに選択されるローに沿ったK個のセルの中から
ある位置を選択する。ここで、Kは1よりも大きく、Y
以下の整数である。
のグループ(グループII)に属する複数のカラムは、同
様に、両方合わせてカラムデコーダ回路206aおよび206b
に接続されている。カラムデコーダ206は、アクセスを
行うたびに選択されるローに沿ったK個のセルの中から
ある位置を選択する。ここで、Kは1よりも大きく、Y
以下の整数である。
【0063】Z個のカラムからなる第3のグループの複
数のカラムは、1つ以上のシフトレジスタ207に接続さ
れている。図示されている実施形態においては、M個の
シフトレジスタがサブアレイ201aまたは201bごとに設け
られている。ここで、Z/M個のカラムが、対応する1
つのシフトレジスタ207に接続されている。各シフトレ
ジスタは、対応するカラムライン203と並列にデータを
やりとりする(つまり、読み出しあるいは書き込みを行
う)ように動作することが可能であり、データを1個の
シリアルデータストリームとして入力/出力する。多数
のシフトレジスタ207から多数のシリアルストリームを
同時に、または別々に入力/出力してもよい。シフト動
作(けた送り)は、メモリ200の内部または外部で発生
されるクロックを用いて実現される。例えば、システム
100においては、コアロジック103から受け取られたシス
テムクロック、または表示コントローラ104から受け取
られた画素クロックタイミング表示の発生を用いてクロ
ッキングを行うことができる。
数のカラムは、1つ以上のシフトレジスタ207に接続さ
れている。図示されている実施形態においては、M個の
シフトレジスタがサブアレイ201aまたは201bごとに設け
られている。ここで、Z/M個のカラムが、対応する1
つのシフトレジスタ207に接続されている。各シフトレ
ジスタは、対応するカラムライン203と並列にデータを
やりとりする(つまり、読み出しあるいは書き込みを行
う)ように動作することが可能であり、データを1個の
シリアルデータストリームとして入力/出力する。多数
のシフトレジスタ207から多数のシリアルストリームを
同時に、または別々に入力/出力してもよい。シフト動
作(けた送り)は、メモリ200の内部または外部で発生
されるクロックを用いて実現される。例えば、システム
100においては、コアロジック103から受け取られたシス
テムクロック、または表示コントローラ104から受け取
られた画素クロックタイミング表示の発生を用いてクロ
ッキングを行うことができる。
【0064】カラムデコーダ205および206、ならびにシ
フトレジスタ207に対するデータのやりとりは、マルチ
プレクサ208aおよび208bならびに209を介して行うこと
ができる。別の実施形態においては、グループIおよび
グループIIに属する複数のカラムに対するアクセスのマ
ルチプレクシングは、カラムデコーダ205および206のみ
を用いて行うことができることは理解されたい。この場
合、マルチプレクサ208は、対応する複数のシフトレジ
スタ207間で選択を行う(サブアレイ201当たり1つのシ
フトレジスタ207しか用いない場合には、マルチプレク
サ208aおよび208bを完全に省くこともできる)。また、
アレイ201を複数のサブアレイに分割しない別の実施形
態でも、マルチプレクサ209を省くことができる。
フトレジスタ207に対するデータのやりとりは、マルチ
プレクサ208aおよび208bならびに209を介して行うこと
ができる。別の実施形態においては、グループIおよび
グループIIに属する複数のカラムに対するアクセスのマ
ルチプレクシングは、カラムデコーダ205および206のみ
を用いて行うことができることは理解されたい。この場
合、マルチプレクサ208は、対応する複数のシフトレジ
スタ207間で選択を行う(サブアレイ201当たり1つのシ
フトレジスタ207しか用いない場合には、マルチプレク
サ208aおよび208bを完全に省くこともできる)。また、
アレイ201を複数のサブアレイに分割しない別の実施形
態でも、マルチプレクサ209を省くことができる。
【0065】マルチプレクサ208および209は、好ましく
は、アクセスする対象として、L個のセルと、アクティ
ブサブアレイ201から選択されたカラムデコーダ205また
は206を通るJ個またはK個のパラレルビットと、(や
はりアクティブアレイに接続されている)選択されたシ
フトレジスタ207を通る1つのシリアルストリームと、
を選択する(つまり、L=JまたはK+1)。本発明の
原理はこの特定の構成に限定されないことは、理解され
たい。例えば、多数のパラレル/シリアルデータライン
を用い、多数のシフトレジスタ207を同時にクロッキン
グすることによって、シリアルデータのマルチプルパラ
レルアクセスを実現することができる。
は、アクセスする対象として、L個のセルと、アクティ
ブサブアレイ201から選択されたカラムデコーダ205また
は206を通るJ個またはK個のパラレルビットと、(や
はりアクティブアレイに接続されている)選択されたシ
フトレジスタ207を通る1つのシリアルストリームと、
を選択する(つまり、L=JまたはK+1)。本発明の
原理はこの特定の構成に限定されないことは、理解され
たい。例えば、多数のパラレル/シリアルデータライン
を用い、多数のシフトレジスタ207を同時にクロッキン
グすることによって、シリアルデータのマルチプルパラ
レルアクセスを実現することができる。
【0066】「アクティブ」サブアレイ201は、従来の
ローデコーダ回路211により選択されたローを含んでい
る。データおよびアドレスの入出力は、I/Oおよび制御
回路210を用いて実行される。回路210は、従来のアドレ
スおよびデータI/Oバッファと、アドレスラッチと、デ
ータ読み出し/書き込みラッチと、TTL/CMOSインタフェ
ースと、を備えている。
ローデコーダ回路211により選択されたローを含んでい
る。データおよびアドレスの入出力は、I/Oおよび制御
回路210を用いて実行される。回路210は、従来のアドレ
スおよびデータI/Oバッファと、アドレスラッチと、デ
ータ読み出し/書き込みラッチと、TTL/CMOSインタフェ
ースと、を備えている。
【0067】図示されている実施形態においては、マル
チプレクスされたバスとの間のインタフェースを実現す
るために複数のアドレスピンADD0〜ADDQが設けられてい
る。また、ローアドレスビットは、ローアドレスストロ
ーブ(RAS)を用いて受け取られてラッチされ、カラム
アドレスビットは、カラムアドレスストローブ(CAS)
を用いて受け取られてラッチされる。別の実施形態にお
いては、マルチプレクスされないアドレス入力が用いら
れることがある。また、図示されている実施形態におい
ては、シフトレジスタ207を介してデータにアクセスす
ることを目的として、1つ以上のシリアルデータピン
(SERIAL)に沿って、カラムデコーダ205または206を介
してR個のパラレルビットにアクセスするためのデータ
ピンDQ0〜DQRからなるデータポートが設けられている
(ここでRは、好ましくはJまたはK以上である)。例
えば、RAS、CAS、クロック、ライトイネーブル(WE)お
よび出力(イネーブル)などの従来のDRAM制御信号に対
するピンが設けられている。また、以下にさらに詳しく
説明するように、モードあるいは「特徴」を選択するた
めの2つのピンも設けられている。
チプレクスされたバスとの間のインタフェースを実現す
るために複数のアドレスピンADD0〜ADDQが設けられてい
る。また、ローアドレスビットは、ローアドレスストロ
ーブ(RAS)を用いて受け取られてラッチされ、カラム
アドレスビットは、カラムアドレスストローブ(CAS)
を用いて受け取られてラッチされる。別の実施形態にお
いては、マルチプレクスされないアドレス入力が用いら
れることがある。また、図示されている実施形態におい
ては、シフトレジスタ207を介してデータにアクセスす
ることを目的として、1つ以上のシリアルデータピン
(SERIAL)に沿って、カラムデコーダ205または206を介
してR個のパラレルビットにアクセスするためのデータ
ピンDQ0〜DQRからなるデータポートが設けられている
(ここでRは、好ましくはJまたはK以上である)。例
えば、RAS、CAS、クロック、ライトイネーブル(WE)お
よび出力(イネーブル)などの従来のDRAM制御信号に対
するピンが設けられている。また、以下にさらに詳しく
説明するように、モードあるいは「特徴」を選択するた
めの2つのピンも設けられている。
【0068】I/O制御回路は、また、カラムデコーダ205
あるいはカラムデコーダ206、またはその両方に対して
ページモードアクセスを実行するためのカラムアドレス
を内部に発生するように動作可能である従来のページモ
ード回路を備えている。好ましくは、当該分野において
よく知られているように、初期ページに対する初期カラ
ムアドレスは、外部のソースからCASを用いてラッチイ
ンされ、ページモード回路はそのアドレスからインクリ
メントし、その後に続く複数のページに対するアドレス
を発生する。メモリ200は、外部で発生されたマスタク
ロックのタイミングに基づいて動作可能であるシンクロ
ナスDRAMでもよい。また、I/O制御回路210は、従来のパ
ワー(POWER)入力および供給も実現する。
あるいはカラムデコーダ206、またはその両方に対して
ページモードアクセスを実行するためのカラムアドレス
を内部に発生するように動作可能である従来のページモ
ード回路を備えている。好ましくは、当該分野において
よく知られているように、初期ページに対する初期カラ
ムアドレスは、外部のソースからCASを用いてラッチイ
ンされ、ページモード回路はそのアドレスからインクリ
メントし、その後に続く複数のページに対するアドレス
を発生する。メモリ200は、外部で発生されたマスタク
ロックのタイミングに基づいて動作可能であるシンクロ
ナスDRAMでもよい。また、I/O制御回路210は、従来のパ
ワー(POWER)入力および供給も実現する。
【0069】本発明の原理によれば、好ましくは、グル
ープIに属する複数のカラムに含まれている複数のセル
はランダムアクセスに用いられ、グループIIに属する複
数のカラムに含まれている複数のセルはページモードア
クセスに用いられ、グループIIIに属する複数のカラム
に含まれている複数のセルはシリアルアクセスに用いら
れる。なお、カラムアドレスがカラムデコーダ205およ
び206に対して与えられる方法によっては、グループII
に属する複数のカラムに対してランダムアクセスを行
い、グループIに属する複数のカラムに対してページモ
ードアクセスを行うこともできる。
ープIに属する複数のカラムに含まれている複数のセル
はランダムアクセスに用いられ、グループIIに属する複
数のカラムに含まれている複数のセルはページモードア
クセスに用いられ、グループIIIに属する複数のカラム
に含まれている複数のセルはシリアルアクセスに用いら
れる。なお、カラムアドレスがカラムデコーダ205およ
び206に対して与えられる方法によっては、グループII
に属する複数のカラムに対してランダムアクセスを行
い、グループIに属する複数のカラムに対してページモ
ードアクセスを行うこともできる。
【0070】メモリ200は、例えば以下のように構成さ
れる。アレイ201は、1024個のロー(つまり、N=102
4)を有しており、そのうち512個ずつのローがサブアレ
イ201aおよび201bをそれぞれ構成している。グループI
は、512個のカラム(つまり、X=512)を有しており、
カラムデコーダ205を介して64ビット位置にアクセスす
る(つまり、J=64)。グループIIは、512個のカラム
からなり、カラムデコーダ206を介してやはり64ビット
位置にアクセスする(つまり、K=64)。グループIII
は、512個のカラムからなり、それぞれが64個のカラム
からなる各サブグループに属する複数のカラムは、64−
シフトレジスタに接続されている(つまり、M=64)。
この構成においては、L=65である。つまり、グループ
IおよびグループIIに属する複数のカラムの各位置から
与えられた64ビットのパラレルデータと、グループIII
に属する複数のカラムから与えられた1ビットのシリア
ルデータと、を表している。特定の用途における要件次
第では、その他多くの構成を用いることが可能である。
れる。アレイ201は、1024個のロー(つまり、N=102
4)を有しており、そのうち512個ずつのローがサブアレ
イ201aおよび201bをそれぞれ構成している。グループI
は、512個のカラム(つまり、X=512)を有しており、
カラムデコーダ205を介して64ビット位置にアクセスす
る(つまり、J=64)。グループIIは、512個のカラム
からなり、カラムデコーダ206を介してやはり64ビット
位置にアクセスする(つまり、K=64)。グループIII
は、512個のカラムからなり、それぞれが64個のカラム
からなる各サブグループに属する複数のカラムは、64−
シフトレジスタに接続されている(つまり、M=64)。
この構成においては、L=65である。つまり、グループ
IおよびグループIIに属する複数のカラムの各位置から
与えられた64ビットのパラレルデータと、グループIII
に属する複数のカラムから与えられた1ビットのシリア
ルデータと、を表している。特定の用途における要件次
第では、その他多くの構成を用いることが可能である。
【0071】本発明の原理に基づくメモリ200の動作
を、図3に示すタイミング図の一例を参照しながら以下
に説明する。図3は、ランダム、ページおよびシリアル
アクセスを実行する期間の例を含む単一の「RASサイク
ル」を表現している。本実施形態によるメモリ200を実
際に物理的に動作させるに際しては、ある与えられた用
途で要求されるアクセスのタイプ、およびRASの各アク
ティブ期間の長さといった各種要因により、アクセスの
回数およびタイプは違ってくる。
を、図3に示すタイミング図の一例を参照しながら以下
に説明する。図3は、ランダム、ページおよびシリアル
アクセスを実行する期間の例を含む単一の「RASサイク
ル」を表現している。本実施形態によるメモリ200を実
際に物理的に動作させるに際しては、ある与えられた用
途で要求されるアクセスのタイプ、およびRASの各アク
ティブ期間の長さといった各種要因により、アクセスの
回数およびタイプは違ってくる。
【0072】アクセスのタイプ、およびアクセスされる
複数のカラムが属しているグループは、部分的にモード
選択0(MODE SEL0)およびモード選択1(MODE SEL1)
入力において与えられる制御信号により制御される。こ
れらの信号は、好ましくは、アクセスのタイプおよび目
的とするカラムグループを「瞬時に(on-the-fly)」に
変えることができるように、ダイナミックであるものと
する。図示されている実施形態においては、MODE SEL0
およびMODE SEL1における各種ピンは、以下のようにデ
コードされる。
複数のカラムが属しているグループは、部分的にモード
選択0(MODE SEL0)およびモード選択1(MODE SEL1)
入力において与えられる制御信号により制御される。こ
れらの信号は、好ましくは、アクセスのタイプおよび目
的とするカラムグループを「瞬時に(on-the-fly)」に
変えることができるように、ダイナミックであるものと
する。図示されている実施形態においては、MODE SEL0
およびMODE SEL1における各種ピンは、以下のようにデ
コードされる。
【0073】MODE SEL0 MODE SEL1 アクセスタイプ 0 0 グループIランダム 0 1 グループIページ 1 0 グループIIランダム 1 1 グループIIページ RASの立ち下がりエッジと同期して、ローアドレス(ROW
ADDR)が回路210のアドレスラッチの中にラッチされ
る。ローアドレスデコーダは、このアドレスをデコード
し、アレイ201の中から選択されたローのワードライン2
02をアクティベートする。CASの立ち下がりエッジと同
期して、第1のカラムアドレス(COL ADD1)がアドレス
ラッチの中にラッチされる。本実施形態においては、第
1のCASサイクル中は、MODE SEL0およびMODE SEL1はと
もに論理ローレベルに設定されるので、第1のアクセス
は、グループIのカラムの、ラッチインされたカラムア
ドレスに対応する位置に対するランダムアクセス(RAND
OM WORD1)となる。同時に、選択されたローを含むサブ
アレイ201に対応するシフトレジスタを介し、シリアル
ピン(serial)を通してシリアルアクセスをスタートす
ることもできる。シリアルアクセス(SERIAL DATA ACCE
SS)は、ローアドレスがラッチインされデコードされた
後、ただちにスタートすることができる。各シリアルア
クセスについて、ワード選択(つまり、選択されたロー
に沿ったワード位置の選択)は、対応するシフトレジス
タ207に対して、望み通りの順番でシフトクロックを選
択的にスタート/ストップさせることによって実現され
る。
ADDR)が回路210のアドレスラッチの中にラッチされ
る。ローアドレスデコーダは、このアドレスをデコード
し、アレイ201の中から選択されたローのワードライン2
02をアクティベートする。CASの立ち下がりエッジと同
期して、第1のカラムアドレス(COL ADD1)がアドレス
ラッチの中にラッチされる。本実施形態においては、第
1のCASサイクル中は、MODE SEL0およびMODE SEL1はと
もに論理ローレベルに設定されるので、第1のアクセス
は、グループIのカラムの、ラッチインされたカラムア
ドレスに対応する位置に対するランダムアクセス(RAND
OM WORD1)となる。同時に、選択されたローを含むサブ
アレイ201に対応するシフトレジスタを介し、シリアル
ピン(serial)を通してシリアルアクセスをスタートす
ることもできる。シリアルアクセス(SERIAL DATA ACCE
SS)は、ローアドレスがラッチインされデコードされた
後、ただちにスタートすることができる。各シリアルア
クセスについて、ワード選択(つまり、選択されたロー
に沿ったワード位置の選択)は、対応するシフトレジス
タ207に対して、望み通りの順番でシフトクロックを選
択的にスタート/ストップさせることによって実現され
る。
【0074】図3に示す実施形態においては、次にMODE
SEL0およびMODE SEL1は、グループIIのカラムに対して
ページモードアクセスを実行するために、ともに論理ハ
イレベルに設定される。第2のカラムアドレス(COL AD
D2)は、CASの第2のアクティブサイクルの立ち下がりエ
ッジと同期して受け取られ、回路210のアドレスラッチ
の中にラッチされる。このカラムアドレスは、ページア
ウトされるグループIIのカラムにおける第1の位置をア
ドレス指定する。この場合は、ページ1(PAGE1)がペ
ージアウトされる。グループIIのカラムに対して割り当
てられる、それに続く複数ページに対応するカラムアド
レスは、回路210内に設けられた従来のページモード回
路を用いて、受け取った第2のカラムアドレスからイン
クリメントを行うことによって発生される。図3に示す
実施形態においては、ページ1〜3(PAGE 1、PAGE 2お
よびPAGE 3)として3つの位置がページアウトされる
が、別の実施形態においては、次のランダムサイクルが
(存在する場合)いつ必要であるか、さらには、RASが
いつ論理ハイレベル(非アクティブ)に戻って(DRA
Mによる実施形態の場合には)次のプリチャージサイク
ルをスタートさせなければならないかによって、この数
が違ってくることもある。
SEL0およびMODE SEL1は、グループIIのカラムに対して
ページモードアクセスを実行するために、ともに論理ハ
イレベルに設定される。第2のカラムアドレス(COL AD
D2)は、CASの第2のアクティブサイクルの立ち下がりエ
ッジと同期して受け取られ、回路210のアドレスラッチ
の中にラッチされる。このカラムアドレスは、ページア
ウトされるグループIIのカラムにおける第1の位置をア
ドレス指定する。この場合は、ページ1(PAGE1)がペ
ージアウトされる。グループIIのカラムに対して割り当
てられる、それに続く複数ページに対応するカラムアド
レスは、回路210内に設けられた従来のページモード回
路を用いて、受け取った第2のカラムアドレスからイン
クリメントを行うことによって発生される。図3に示す
実施形態においては、ページ1〜3(PAGE 1、PAGE 2お
よびPAGE 3)として3つの位置がページアウトされる
が、別の実施形態においては、次のランダムサイクルが
(存在する場合)いつ必要であるか、さらには、RASが
いつ論理ハイレベル(非アクティブ)に戻って(DRA
Mによる実施形態の場合には)次のプリチャージサイク
ルをスタートさせなければならないかによって、この数
が違ってくることもある。
【0075】図3に示すRASサイクルの例において
は、次に、グループIのカラムに対して第2のランダム
アクセス(RANDOM WORD 2)が行われる。第3のカラム
アドレスは、第3のCASアクティブサイクルの立ち下が
りエッジと同期して取り出され、回路210のアドレスラ
ッチの中にラッチされる。MODE SEL0およびMODE SEL1に
おいて受け取られた制御信号は、ともに論理ローの状態
に遷移する。
は、次に、グループIのカラムに対して第2のランダム
アクセス(RANDOM WORD 2)が行われる。第3のカラム
アドレスは、第3のCASアクティブサイクルの立ち下が
りエッジと同期して取り出され、回路210のアドレスラ
ッチの中にラッチされる。MODE SEL0およびMODE SEL1に
おいて受け取られた制御信号は、ともに論理ローの状態
に遷移する。
【0076】全RASサイクルは、RASの立ち上がりエッジ
によって規定されるRASアクティブ期間の終了と同時に
終了する。ここで、メモリ200はプリチャージに入る。
新しいRASサイクルは、プリチャージがなされ、アクセ
スすべき次のローを選択する次のローアドレスが指定さ
れた後、RASの次の立ち下がりエッジに同期して始ま
る。新しいローに対しても、システムの動作要件を満た
すために必要である場合には、ページモードアクセス、
ランダムアクセスおよびシリアルアクセスを組み合わせ
て行うことができる。
によって規定されるRASアクティブ期間の終了と同時に
終了する。ここで、メモリ200はプリチャージに入る。
新しいRASサイクルは、プリチャージがなされ、アクセ
スすべき次のローを選択する次のローアドレスが指定さ
れた後、RASの次の立ち下がりエッジに同期して始ま
る。新しいローに対しても、システムの動作要件を満た
すために必要である場合には、ページモードアクセス、
ランダムアクセスおよびシリアルアクセスを組み合わせ
て行うことができる。
【0077】以上に本発明およびその長所を詳細に説明
したが、本願明細書に開示された内容については、添付
の請求の範囲により規定される本発明の着想および範囲
を超えることなく、さまざまな変更、置換および改変を
加えることが可能であることは理解されたい。
したが、本願明細書に開示された内容については、添付
の請求の範囲により規定される本発明の着想および範囲
を超えることなく、さまざまな変更、置換および改変を
加えることが可能であることは理解されたい。
【0078】
【発明の効果】以上説明したように、本発明では、ある
RASアクティブサイクルのうち、ある割合をランダムア
クセスにあて、他の割合をページアクセスにあて、さら
に他の割合をシリアルアクセスにあてることを可能にす
るメモリ、およびそれを用いた処理システムを提供する
ことができる。
RASアクティブサイクルのうち、ある割合をランダムア
クセスにあて、他の割合をページアクセスにあて、さら
に他の割合をシリアルアクセスにあてることを可能にす
るメモリ、およびそれを用いた処理システムを提供する
ことができる。
【図1】本発明の原理を実現する1つ以上のメモリを用
いることができる典型的な情報処理システムの機能ブロ
ック図である。
いることができる典型的な情報処理システムの機能ブロ
ック図である。
【図2】本発明の原理を実現するメモリ装置の詳細な機
能ブロック図である。
能ブロック図である。
【図3】図2のメモリを動作させることを可能にする方
法の一例を説明するタイミング図である。
法の一例を説明するタイミング図である。
100 システム 101 CPU 103 コアロジック 104 表示コントローラ 105 システムメモリ 106 デジタル/アナログ変換器(DAC) 107 表示ユニット 108 フレームバッファ 200 メモリ 201a、201b サブアレイ 202 ワードライン 203 ビットライン 205a、205b、206a、206b カラムデコ
ーダ回路 207 シフトレジスタ 208a、208b、209 マルチプレクサ 210 I/Oおよび制御回路 211 ローデコーダ回路
ーダ回路 207 シフトレジスタ 208a、208b、209 マルチプレクサ 210 I/Oおよび制御回路 211 ローデコーダ回路
───────────────────────────────────────────────────── フロントページの続き (71)出願人 595158337 3100 West Warren Aven ue,Fremont,Californ ia 94538,U.S.A.
Claims (32)
- 【請求項1】 メモリセルのローおよびカラムよりなる
アレイと、 アクセスのため該アレイの選択されたローを選択するロ
ーデコーダ回路と、 該選択されたローに沿った該カラムの第1のグループ内
の位置を選択する第1のカラムデコーダ回路と、 該選択されたローに沿った該カラムの第2のグループ内
の位置を選択する第2のカラムデコーダ回路と、 該選択された第1および第2のカラムグループのうちの
選択されたグループの該選択された位置に、該第1およ
び第2のカラムデコーダ回路を介して、選択されたタイ
プのアクセスを選択的に行う制御回路と、 を備えているメモリ。 - 【請求項2】 前記選択されたタイプのアクセスが、ラ
ンダムモードアクセスおよびページモードアクセスから
なる群から選択される、請求項1に記載のメモリ。 - 【請求項3】 前記制御回路が、アクセスのために前記
グループを選択し、前記タイプのアクセスが、少なくと
も1つの制御信号に応じて行われる、請求項1に記載の
メモリ。 - 【請求項4】 前記カラムの第3のグループに接続する
少なくとも1つのシフトレジスタをさらに備え、前記選
択されたローに沿った該第3のカラムグループ内のセル
に対してシリアルアクセスを行う、請求項1に記載のメ
モリ。 - 【請求項5】 前記少なくとも1つのシフトレジスタが
複数のシフトレジスタを包含する、請求項4に記載のメ
モリ。 - 【請求項6】 前記セルアレイが、ダイナミックランダ
ムアクセスメモリセルアレイである、請求項1に記載の
メモリ。 - 【請求項7】 前記セルアレイが、スタティックランダ
ムアクセスメモリセルアレイである、請求項1に記載の
メモリ。 - 【請求項8】 前記セルアレイが第1および第2のサブ
アレイを備え、該第一および第2のサブアレイのそれぞ
れが前記ローのうちの選択されたローを含む、請求項1
に記載のメモリ。 - 【請求項9】 前記第1のカラムデコーダ回路が、前記
第1のカラムグループのビット線に接続される第1およ
び第2のカラムデコーダを備え、該第1のカラムデコー
ダは前記第1のサブアレイ内の位置にアドレスし、該第
2のカラムデコーダは前記第2のサブアレイ内の位置に
アドレスする、請求項8に記載のメモリ。 - 【請求項10】 前記第2のカラムデコーダ回路が、前
記第2のカラムグループのビット線に接続する第1およ
び第2のカラムデコーダを備え、該第1のカラムデコー
ダは前記第1のサブアレイ内の位置にアドレスし、該第
2のカラムデコーダは前記第2のサブアレイ内の位置に
アドレスする、請求項8に記載のメモリ。 - 【請求項11】 前記少なくとも1つのシフトレジスタ
が、前記メモリより外側の供給源から受け取られるクロ
ック信号によってクロックされる、請求項1に記載のメ
モリ。 - 【請求項12】 メモリセルのローおよびカラムよりな
るアレイと、 アクセスのため該アレイのローをローアドレスに応じて
選択するローデコーダ回路と、 カラムアドレスに応じて該アレイの該選択されたローに
沿った該カラムの第1のグループ内の少なくとも1つの
位置を選択するカラムデコーダ回路と、 該選択されたローに沿った該カラムの第2のグループ内
の該セルに連続してアクセスする少なくとも1つのシフ
トレジスタとを備えたメモリ。 - 【請求項13】 複数のカラムアドレスを生成するペー
ジモード制御回路をさらに備え、該複数のアドレスは、
前記選択されたローに沿った複数のページにアクセスす
るために前記カラムデコーダに提供される、請求項12
に記載のメモリ。 - 【請求項14】 前記カラムデコーダと前記シフトレジ
スタとの間のデータ交換を制御する入出力回路と、関連
する入出力ピンと、をさらに備えている、請求項12に
記載のメモリ。 - 【請求項15】 前記入出力回路が、前記カラムデコー
ダ回路を介して前記第1のカラムグループにアクセス
し、また同時に前記少なくとも1つのシフトレジスタを
介して前記第2のカラムグループに連続してアクセスし
得るように動作可能である、請求項14に記載のメモ
リ。 - 【請求項16】 前記少なくとも1つのシフトレジスタ
が複数のシフトレジスタを有しており、前記メモリが、
前記第2のカラムグループのうちの対応するカラムにア
クセスするために該シフトレジスタを選択する多重回路
をさらに備えた、請求項12に記載のメモリ。 - 【請求項17】 前記メモリセルアレイが第1および第
2のサブアレイを含み、前記ローの第1のグループが該
第1のサブアレイを形成し、該ローの第2のグループが
該第2のサブアレイを形成する、請求項12に記載のメ
モリ。 - 【請求項18】 前記第1のカラムグループのビット線
に接続し前記第1および第2のサブアレイに共有される
複数のセンスアンプをさらに備えた、請求項17に記載
のメモリ。 - 【請求項19】 前記カラムデコーダ回路が、前記第1
のカラムグループの前記ビット線に接続し前記第1のサ
ブアレイと関連する第1のカラムデコーダと、前記第1
のカラムグループの前記ビット線に接続し前記第2のサ
ブアレイと関連する第2のカラムデコーダとを備えた、
請求項18に記載のメモリ。 - 【請求項20】 前記カラムの第3のグループ内の少な
くとも1つの位置を選択する第2のカラムデコーダ回路
をさらに備えた、請求項12に記載のメモリ。 - 【請求項21】 前記第1および第2のカラムデコーダ
回路を介して、前記第1および第3のカラムグループの
うちの選択されたグループ内の選択された位置へ選択さ
れたタイプのアクセスを選択的に行う制御回路をさらに
備えた、請求項20に記載のメモリ。 - 【請求項22】 前記選択されたアクセスタイプが、ラ
ンダムモードアクセスおよびページモードアクセスより
なる群から選択される、請求項21に記載のメモリ。 - 【請求項23】 前記制御回路が、前記第1および第3
のカラムグループのうちの前記選択されたグループへの
前記選択されたアクセスと同時に、前記少なくとも1つ
のシフトレジスタを介するシリアルアクセスを提供する
ように動作可能である、請求項21に記載のメモリ。 - 【請求項24】 中央処理ユニットと、 該中央処理ユニットに接続されているバスと、 該バスに接続されているコアロジックと、 該コアロジックに接続されているメモリと、を備えてい
る処理システムであって、該メモリは、 ローおよびカラムに配置されたメモリセルアレイと、 アクセスのために該アレイの選択されたローを選択する
手段と、 該選択されたローおよび該カラムのうちの第1の選択さ
れたカラムの該セルへのランダムおよびページモードア
クセスを選択的に行う手段と、 該選択されたローおよび該カラムのうちの第2の選択さ
れたカラムのセルへのシリアルアクセスを選択的に行う
手段と、を有している、処理システム。 - 【請求項25】 前記シリアルアクセスを行う手段が、
前記第1の選択されたカラムに少なくとも1回のアクセ
スを行ってランダムおよびページモードアクセスを選択
的に行う手段とほぼ同時に、該第2の選択されたカラム
に連続アクセスを行うように動作可能である、請求項2
4に記載の処理システム。 - 【請求項26】 前記メモリがシステムメモリの少なく
とも一部を含む、請求項25に記載の処理システム。 - 【請求項27】 前記メモリが、表示コントローラを介
して前記コアロジックに接続されているフレームバッフ
ァメモリの少なくとも一部を含む、請求項25に記載の
処理システム。 - 【請求項28】 メモリセルのローおよびカラムよりな
り、該セルカラムは複数の個別にアドレス可能なグルー
プを含むメモリアレイへのアクセス方法であって、 アクセスのために該アレイのローを選択する工程と、 該カラムグループのうちの第1の選択されたグループに
行うアクセスのタイプを選択する工程と、 該第1の選択されたカラムグループへ該選択されたタイ
プのアクセスを行う工程と、 該カラムグループのうちの第2の選択されたグループに
行うアクセスのタイプを選択する工程と、 該第2の選択されたカラムグループへ該選択されたタイ
プのアクセスを行う工程とを包含するアクセス方法。 - 【請求項29】 前記アクセスのタイプを選択する工程
のそれぞれは、アクセスのタイプをランダムモードアク
セスおよびページモードアクセスよりなる群から選択す
る工程を包含する、請求項28に記載のアクセス方法。 - 【請求項30】 前記アクセスを行う工程はほぼ同時に
行われる、請求項28に記載のアクセス方法。 - 【請求項31】 メモリセルのローおよびカラムよりな
るアレイと、該カラムの第1のグループ内の少なくとも
1つの位置を選択するカラムデコーダ回路と、該カラム
の第2のグループへのシリアルアクセスを提供する少な
くとも1つのシフトレジスタとを備えたメモリへのアク
セス方法であって、 アクセスのために該アレイのローを選択する工程と、 アクセスのために該第1のグループの少なくとも1つの
カラムを選択するために少なくとも1つのアドレスを該
カラムデコーダ回路に与える工程と、 該選択されたローと該第1のグループの該選択されたカ
ラムとに沿った少なくとも1つの対応するセルに、ラン
ダムモードアクセスおよびページモードアクセスから選
択されるアクセスタイプでアクセスする工程と、 該第2のグループ内の少なくとも1つのカラムに対応す
る該選択されたローに沿った少なくとも1つのセルに連
続してデータアクセスを行う工程とを包含するアクセス
方法。 - 【請求項32】 前記アクセスする工程と前記連続して
データアクセスを行う工程とがほぼ同時に行われる、請
求項31に記載のアクセス方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/538,903 | 1995-10-04 | ||
US08/538,903 US5654932A (en) | 1995-10-04 | 1995-10-04 | Memory devices with selectable access type and methods using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09237491A true JPH09237491A (ja) | 1997-09-09 |
JP2978784B2 JP2978784B2 (ja) | 1999-11-15 |
Family
ID=24148904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8264943A Expired - Fee Related JP2978784B2 (ja) | 1995-10-04 | 1996-10-04 | メモリ、処理システムおよびアクセス方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5654932A (ja) |
EP (1) | EP0771007A3 (ja) |
JP (1) | JP2978784B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003223785A (ja) * | 2001-12-27 | 2003-08-08 | Elpida Memory Inc | 高速で動作する半導体メモリ装置及びその使用方法及び設計方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6525971B2 (en) | 1995-06-30 | 2003-02-25 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
US5526320A (en) | 1994-12-23 | 1996-06-11 | Micron Technology Inc. | Burst EDO memory device |
US6804760B2 (en) | 1994-12-23 | 2004-10-12 | Micron Technology, Inc. | Method for determining a type of memory present in a system |
US7681005B1 (en) | 1996-01-11 | 2010-03-16 | Micron Technology, Inc. | Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation |
JPH09198873A (ja) * | 1996-01-19 | 1997-07-31 | Sharp Corp | 半導体記憶装置 |
US6401186B1 (en) | 1996-07-03 | 2002-06-04 | Micron Technology, Inc. | Continuous burst memory which anticipates a next requested start address |
US7103742B1 (en) | 1997-12-03 | 2006-09-05 | Micron Technology, Inc. | Burst/pipelined edo memory device |
US5917773A (en) * | 1998-01-14 | 1999-06-29 | Advanced Array Corporation | Apparatus and method for writing to multiple addresses |
DE19808347B4 (de) * | 1998-02-27 | 2009-06-04 | Qimonda Ag | Integrierter Speicher |
JP4226686B2 (ja) * | 1998-05-07 | 2009-02-18 | 株式会社東芝 | 半導体メモリシステム及び半導体メモリのアクセス制御方法及び半導体メモリ |
US6295231B1 (en) | 1998-07-17 | 2001-09-25 | Kabushiki Kaisha Toshiba | High-speed cycle clock-synchronous memory device |
US6141286A (en) * | 1998-08-21 | 2000-10-31 | Micron Technology, Inc. | Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines |
WO2012064670A1 (en) * | 2010-11-09 | 2012-05-18 | Rambus Inc. | Area-efficient multi-modal signaling interface |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57117168A (en) * | 1981-01-08 | 1982-07-21 | Nec Corp | Memory circuit |
JPH0799616B2 (ja) * | 1984-08-30 | 1995-10-25 | 三菱電機株式会社 | 半導体記憶装置 |
JPH01224993A (ja) * | 1988-03-04 | 1989-09-07 | Nec Corp | マルチポートメモリ |
JP2895488B2 (ja) * | 1988-04-18 | 1999-05-24 | 株式会社東芝 | 半導体記憶装置及び半導体記憶システム |
US5200925A (en) * | 1988-07-29 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Serial access semiconductor memory device and operating method therefor |
US5161221A (en) * | 1988-12-12 | 1992-11-03 | Eastman Kodak Company | Multi-memory bank system for receiving continuous serial data stream and monitoring same to control bank switching without interrupting continuous data flow rate |
US4964078A (en) * | 1989-05-16 | 1990-10-16 | Motorola, Inc. | Combined multiple memories |
US5291584A (en) * | 1991-07-23 | 1994-03-01 | Nexcom Technology, Inc. | Methods and apparatus for hard disk emulation |
US5377154A (en) * | 1992-01-31 | 1994-12-27 | Oki Electric Industry Co., Ltd. | Multiple serial-access memory |
JPH0636560A (ja) * | 1992-07-21 | 1994-02-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2894170B2 (ja) * | 1993-08-18 | 1999-05-24 | 日本電気株式会社 | メモリ装置 |
JPH07211077A (ja) * | 1993-12-03 | 1995-08-11 | Toshiba Micro Electron Kk | 半導体記憶装置 |
US5506810A (en) * | 1994-08-16 | 1996-04-09 | Cirrus Logic, Inc. | Dual bank memory and systems using the same |
US5473566A (en) * | 1994-09-12 | 1995-12-05 | Cirrus Logic, Inc. | Memory architecture and devices, systems and methods utilizing the same |
-
1995
- 1995-10-04 US US08/538,903 patent/US5654932A/en not_active Expired - Lifetime
-
1996
- 1996-10-04 EP EP96307293A patent/EP0771007A3/en not_active Withdrawn
- 1996-10-04 JP JP8264943A patent/JP2978784B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003223785A (ja) * | 2001-12-27 | 2003-08-08 | Elpida Memory Inc | 高速で動作する半導体メモリ装置及びその使用方法及び設計方法 |
JP4667708B2 (ja) * | 2001-12-27 | 2011-04-13 | エルピーダメモリ株式会社 | 半導体メモリ装置及びコンピュータシステム |
Also Published As
Publication number | Publication date |
---|---|
EP0771007A2 (en) | 1997-05-02 |
US5654932A (en) | 1997-08-05 |
EP0771007A3 (en) | 1997-11-26 |
JP2978784B2 (ja) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2968486B2 (ja) | メモリ、メモリサブシステム、メモリ装置およびメモリシステムアドレス方法 | |
US5636174A (en) | Fast cycle time-low latency dynamic random access memories and systems and methods using the same | |
US5815456A (en) | Multibank -- multiport memories and systems and methods using the same | |
US5920885A (en) | Dynamic random access memory with a normal precharge mode and a priority precharge mode | |
JP3046075B2 (ja) | デュアルバンクメモリおよび同メモリを用いたシステム | |
US5537353A (en) | Low pin count-wide memory devices and systems and methods using the same | |
KR100227133B1 (ko) | 보존된 어드레싱을 이용하는 메모리 장치 및 이를 이용한 시스템및 방법 | |
US5210723A (en) | Memory with page mode | |
US5687132A (en) | Multiple-bank memory architecture and systems and methods using the same | |
JP2978784B2 (ja) | メモリ、処理システムおよびアクセス方法 | |
US6018793A (en) | Single chip controller-memory device including feature-selectable bank I/O and architecture and methods suitable for implementing the same | |
US6256256B1 (en) | Dual port random access memories and systems using the same | |
US5982696A (en) | Memories with programmable address decoding and systems and methods using the same | |
JPH0816882B2 (ja) | 半導体記憶装置 | |
JP2931412B2 (ja) | 連続ページランダムアクセスメモリと、連続ページランダムアクセスメモリを使用するシステムおよび方法 | |
US5910919A (en) | Circuits, systems and methods for modifying data stored in a memory using logic operations | |
US5906003A (en) | Memory device with an externally selectable-width I/O port and systems and methods using the same | |
JPH1040679A (ja) | シングルチップフレームバッファ、単一のチップ上に製造されたフレームバッファ、ディスプレイサブシステムおよびフレームバッファ構成方法 | |
JPH1050055A (ja) | 半導体記憶装置及びデータ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990826 |
|
LAPS | Cancellation because of no payment of annual fees |