JPH0923384A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH0923384A
JPH0923384A JP7173222A JP17322295A JPH0923384A JP H0923384 A JPH0923384 A JP H0923384A JP 7173222 A JP7173222 A JP 7173222A JP 17322295 A JP17322295 A JP 17322295A JP H0923384 A JPH0923384 A JP H0923384A
Authority
JP
Japan
Prior art keywords
signal
charge
clamp
solid
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7173222A
Other languages
English (en)
Other versions
JP3612803B2 (ja
Inventor
Masaru Yoshihara
賢 吉原
Yasuto Maki
康人 真城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17322295A priority Critical patent/JP3612803B2/ja
Priority to US08/676,731 priority patent/US6480228B1/en
Priority to TW085108340A priority patent/TW300160B/zh
Priority to EP96401514A priority patent/EP0758182A3/en
Publication of JPH0923384A publication Critical patent/JPH0923384A/ja
Priority to US10/247,557 priority patent/US7071977B2/en
Application granted granted Critical
Publication of JP3612803B2 publication Critical patent/JP3612803B2/ja
Priority to US11/073,870 priority patent/US7535507B2/en
Priority to US11/478,685 priority patent/US7573521B2/en
Priority to US11/594,905 priority patent/US7589776B2/en
Priority to US12/457,619 priority patent/US8159590B2/en
Priority to US12/458,660 priority patent/US7893982B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Picture Signal Circuits (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】 【課題】 固体撮像素子の出力信号を所定の基準電位に
クランプする際に、クランプ以降に発生する転送中断期
間での高い電圧がそのまま後段のＡ／Ｄコンバータに入
力されてしまう。 【解決手段】 クランプパルスφＣＬＰ１によって１ラ
イン前の最終画素の信号の途中から空送り部１３ａの信
号の転送クロックφＨ１，φＨ２の停止期間終了後まで
のサンプルホールド出力ＶａをクランプレベルＶｒｅｆ
にクランプし、さらにクランプパルスφＣＬＰ２によっ
てＯＰＢ部１１ａの２画素目以降のサンプルホールド出
力ＶａをクランプレベルＶｒｅｆにクランプし、後段の
Ａ／Ｄコンバータにその基準電圧を越える信号電圧Ｖｏ
ｕｔを出力しないようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、エリアセンサやリ
ニアセンサと称される固体撮像素子を用いた固体撮像装
置に関し、特に固体撮像素子の出力信号を所定の基準電
位にクランプするクランプ回路を具備した固体撮像装置
に関する。
【０００２】
【従来の技術】ＣＣＤ固体撮像素子、例えば図１に示す
如きＣＣＤリニアセンサを用いた固体撮像装置におい
て、センサ列１１から読み出された信号電荷を転送する
ＣＣＤシフトレジスタ（電荷転送部）１３での光透過に
伴うオフセット分を補正したり、ダーク（暗電流）成分
をキャンセルするために、後段の信号処理部１５（図２
に、その具体的な回路構成を示す）にて、黒レベルをク
ランプあるいはサンプルホールドして差動をとることが
行われる。ここに、黒レベルとは、センサ列１１におけ
るオプティカルブラック（ＯＰＢ）と称される遮光部
（以下、ＯＰＢ部と称する）１１ａ，１１ｂの画素信号
の信号レベルである。
【０００３】ところで、信号出力Ｖｏｕｔをディジタル
的に処理するには、信号処理部１５の後段にＡ／Ｄコン
バータ１６を配置し、このＡ／Ｄコンバータ１６にてク
ランプ回路２２のクランプ出力である信号出力Ｖｏｕｔ
をディジタル化することが行われる。この場合、クラン
プ回路２２のクランプレベルをＡ／Ｄコンバータ１６の
基準電位Ｖｒｅｆに設定することにより、Ａ／Ｄコンバ
ータ１６の入力Ｄ（ダイナミック）レンジを広く使える
ことになる。ここで、Ａ／Ｄコンバータ１６の基準電位
Ｖｒｅｆについては、入力Ｄレンジ内の最大レベルに設
定されるのが一般的である。
【０００４】この黒レベルのクランプ処理において、セ
ンサ列１１の後側のＯＰＢ部１１ｂの画素信号のみをＡ
／Ｄコンバータ１６の基準電位Ｖｒｅｆにクランプした
のでは、ＣＣＤシフトレジスタ１３での光透過のオフセ
ット分やダーク成分が大なる場合に、ＣＣＤシフトレジ
スタ１３の空送り部１３ａの信号レベルがＯＰＢ部１１
ａ，１１ｂの画素信号の信号レベルよりもダーク等の分
だけ高くなるため、そのクランプ出力をそのままＡ／Ｄ
コンバータ１６に入力すると、Ａ／Ｄコンバータ１６に
はＤレンジ内の最大レベルに設定された基準電位Ｖｒｅ
ｆよりも高い信号電圧が入力されることになる。その結
果、Ａ／Ｄコンバータ１６が誤動作したり、Ａ／Ｄ変換
後のデータが破壊されたり、或いは最悪の場合にはＡ／
Ｄコンバータ１６そのものが破壊されるという不具合が
発生する。
【０００５】また、ＣＣＤシフトレジスタ１３の空送り
部１３ａの信号をＡ／Ｄコンバータ１６の基準電位Ｖｒ
ｅｆにクランプすることも考えられるが、この場合に
は、信号に使えるＤレンジ（Ａ／Ｄコンバータ１６のＤ
レンジ）がダーク分だけ狭くなり、さらには温度変化等
でダーク分が変化すると、撮像画素信号もダーク分だけ
レベルシフトするため、ダーク分の引き算を行う等の信
号処理が必要になり、その分だけ回路構成が複雑になっ
てしまう。
【０００６】かかる不具合を解消するために、タイミン
グジェネレータ１７において、図２２のタイミングチャ
ートに示すように、ＣＣＤシフトレジスタ１３の空送り
部１３ａ及びセンサ列１１の後側のＯＰＢ部１１ｂの各
信号をそれぞれ一画素相当分だけクランプするクランプ
パルスφＣＬＰ１，φＣＬＰ２を生成するとともに、ク
ランプパルスφＣＬＰ１を空送り部１３ａの信号のうち
の最初の一画素相当分の信号のクランプタイミングに、
クランプパルスφＣＬＰ２を後側のＯＰＢ部１１ｂの信
号のうちの２画素目以降の信号のクランプタイミングに
それぞれ設定する一方、後段のＡ／Ｄコンバータ１６の
Ａ／Ｄタイミングを空送り部１３ａの最初の一画素相当
分の信号をサンプリングしないタイミングに設定した構
成の固体撮像装置が提案されている（特開平７−３０８
２０号公報参照）。
【０００７】なお、図２２のタイミングチャートにおい
て、φＲＯＧはセンサ列１１から信号電荷を読み出すた
めのシフトゲート１２に印加される読出しゲートパル
ス、φＨ１，φＨ２はＣＣＤシフトレジスタ１３の転送
クロック、φＲＳは電荷検出部１４をリセットするリセ
ットパルス、φＳＨは信号処理部１５におけるサンプル
ホールド回路２１のサンプルホールドパルス、Ｖａはサ
ンプルホールド回路２１のサンプルホールド出力、φＣ
ＬＰ（φＣＬＰ１，φＣＬＰ２）はクランプ回路２２の
クランプパルス、Ｖｏｕｔは信号出力である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記構
成の従来の固体撮像装置では、クランプパルスφＣＬＰ
１によって空送り部１３ａの信号のうちの最初の一画素
相当分の信号をクランプするようにしたことで、Ａ／Ｄ
コンバータ１６にその基準電位Ｖｒｅｆよりも高い信号
電圧が空送り全期間に亘って入力されるのを防止できる
ものの、以下のような問題に対しての配慮はなされてい
ない。
【０００９】すなわち、読出しゲートパルスφＲＯＧの
印加によってセンサ列１１からＣＣＤシフトレジスタ１
３に信号電荷を読み出す際には、転送クロックφＨ１，
φＨ２を停止することによってＣＣＤシフトレジスタ１
３の転送動作を一時的に中断することになる。この転送
中断期間では、電荷検出部１４のＦＤ部には電荷が注入
されず、しかもリセットパルスφＲＳが印加されること
によってリセット状態にあるため、電荷検出部１４の検
出出力は電位的に最も高い状態にある。したがって、ク
ランプパルスφＣＬＰ１によって空送り部１３ａの信号
のうちの最初の一画素相当分の信号をクランプしただけ
では、それ以降に発生する転送中断期間での高い電圧
（ａ）がそのまま信号出力ＶｏｕｔとしてＡ／Ｄコンバ
ータ１６に入力されてしまうことになる。
【００１０】また、上述した従来技術では、クランプパ
ルスφＣＬＰ１によって空送り部１３ａの信号のうちの
最初の一画素相当分の信号をクランプすることで、Ａ／
Ｄコンバータ１６にその基準電位Ｖｒｅｆよりも高い信
号電圧が入力されるのを、空送り期間のうちの最小単位
期間だけに抑える一方、Ａ／Ｄコンバータ１６では空送
り部１３ａの最初の一画素相当分の信号をサンプリング
しないようにすることで、等価的に、Ａ／Ｄコンバータ
１６には基準電位Ｖｒｅｆよりも高い信号電圧が入力さ
れないようにしている。しかしながら、これを実現する
ためには、Ａ／Ｄコンバータ１６のサンプリングタイミ
ングを空送り部１３ａの最初の一画素相当分の信号をサ
ンプリングしないように設定する必要があり、外付け回
路であるＡ／Ｄコンバータ１６のサンプリングタイミン
グを変更しなければならない煩わしさがあった。
【００１１】また、露光時間を変えることなどを目的と
して強制リセットをかける場合などのように、信号電荷
の転送途中にリセットをかけてリセットパルスφＲＯＧ
を立てると、ＣＣＤシフトレジスタ１３において転送途
中の残留信号と新しく読み出された信号とが加算され、
ＯＰＢ部１１ａ，１１ｂの画素信号が残留信号分だけ増
加する。したがって、ＯＰＢ部１１ｂでクランプを行う
と、図２３に示すように、残留信号のない撮像画素信号
部、ＯＰＢ部１１ａ及び空送り部１３ａの信号電圧が基
準電位Ｖｒｅｆ以上となるため、先述した場合と同様
に、そのクランプ出力をそのままＡ／Ｄコンバータ１６
に入力すると、Ａ／Ｄコンバータ１６が誤動作したり、
Ａ／Ｄ変換後のデータが破壊されたり、或いは最悪の場
合にはＡ／Ｄコンバータ１６そのものが破壊されること
になる。
【００１２】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、固体撮像素子の出力
信号を所定の基準電位にクランプすることに伴って後段
のＡ／Ｄコンバータに対して悪影響が及ばないようにし
た固体撮像装置を提供することにある。
【００１３】
【課題を解決するための手段】請求項１記載の固体撮像
装置におけるタイミングジェネレータでは、固体撮像素
子の出力信号中の後側のＯＰＢ部の信号の少なくとも一
画素相当分をクランプするとともに、電荷転送部の空送
り部の信号をその電荷転送部の転送クロックの停止期間
の前後に亘ってクランプするためのクランプパルスを発
生する構成となっている。
【００１４】請求項２記載の固体撮像装置におけるタイ
ミングジェネレータでは、固体撮像素子の出力信号中の
後側のＯＰＢ部の信号の少なくとも一画素相当分をクラ
ンプするとともに、前側のＯＰＢ部の信号の途中から電
荷転送部の空送り部の信号の途中までの期間に亘ってク
ランプするためのクランプパルスを発生する構成となっ
ている。
【００１５】請求項３記載の固体撮像装置におけるタイ
ミングジェネレータでは、固体撮像素子の出力信号中の
後側のＯＰＢ部の信号の少なくとも一画素相当分をクラ
ンプするとともに、前側のＯＰＢ部の信号の途中から電
荷転送部の空送り部の信号のその電荷転送部の転送クロ
ックの停止期間終了までの期間に亘ってクランプするた
めのクランプパルスを発生する構成となっている。
【００１６】請求項４記載の固体撮像装置におけるタイ
ミングジェネレータでは、固体撮像素子の出力信号中の
後側のＯＰＢ部の信号の少なくとも一画素相当分をクラ
ンプするとともに、１ライン前の最終画素の信号の途中
から電荷転送部の空送り部の信号のその電荷転送部の転
送クロックの停止期間終了までの期間に亘ってクランプ
するためのクランプパルスを発生する構成となってい
る。
【００１７】請求項５記載の固体撮像装置におけるタイ
ミングジェネレータでは、信号電荷の転送期間中に信号
電荷の読み出し動作が起こった場合に、少なくとも前回
読み出しの画素信号と重畳されていない画素信号をクラ
ンプするためのクランプパルスを発生する構成となって
いる。
【００１８】請求項６記載の固体撮像装置におけるタイ
ミングジェネレータでは、信号電荷の転送期間中に信号
電荷の読み出し動作が起こった場合に、その読み出し動
作に同期して発生されるクランプパルスの出力を禁止す
る禁止回路を有する構成となっている。
【００１９】請求項１記載の固体撮像装置において、固
体撮像素子の出力信号中の後側のＯＰＢ部の信号をクラ
ンプすることで、ダーク等のレベル検出の基準となるＯ
ＰＢ部の信号レベルを検出する。また、電荷転送部の空
送り部の信号をその電荷転送部の転送クロックの停止期
間の前後に亘ってクランプすることで、当該転送クロッ
クの停止による転送中断に伴って発生する高い信号電圧
をマスキングし、後段のＡ／Ｄコンバータに出力されな
いようにする。
【００２０】請求項２記載の固体撮像装置において、固
体撮像素子の出力信号中の後側のＯＰＢ部の信号をクラ
ンプすることで、ダーク等のレベル検出の基準となるＯ
ＰＢ部の信号レベルを検出する。また、前側のＯＰＢ部
の信号の途中から電荷転送部の空送り部の信号の途中ま
での期間に亘ってクランプすることで、ダーク等に伴う
基準電圧よりも高い信号電圧が空送り部全体に亘って全
く発生しない。
【００２１】特に、請求項３記載の固体撮像装置におい
ては、前側のＯＰＢ部の信号の途中から電荷転送部の空
送り部の信号のその電荷転送部の転送クロックの停止期
間終了までの期間に亘ってクランプすることで、ダーク
等に伴う基準電圧よりも高い信号電圧が空送り部全体に
亘って全く発生しないばかりか、転送クロックの停止に
よる転送中断に伴って発生する高い信号電圧をもマスキ
ングできる。
【００２２】請求項４記載の固体撮像装置において、固
体撮像素子の出力信号中の後側のＯＰＢ部の信号をクラ
ンプすることで、ダーク等のレベル検出の基準となるＯ
ＰＢ部の信号レベルを検出する。また、１ライン前の最
終画素の信号の途中から電荷転送部の空送り部の信号の
その電荷転送部の転送クロックの停止期間終了までの期
間に亘ってクランプすることで、ダーク等に伴う基準電
圧よりも高い信号電圧が空送り部全体に亘って全く発生
せず、しかも転送クロックの停止による転送中断に伴っ
て発生する高い信号電圧をマスキングできることに加
え、前側のＯＰＢ部の信号電圧をマスキングできる。
【００２３】請求項５記載の固体撮像装置において、信
号電荷の転送期間中に信号電荷の読み出し動作が起こっ
た場合に、少なくとも前回読み出しの画素信号と重畳さ
れていない画素信号をクランプすることで、残留信号の
ない撮像画素信号部、ＯＰＢ部及び空送り部の信号電圧
を基準電圧以下に抑える。その結果、信号電荷の転送途
中でリセットがかかり、電荷転送部において転送途中の
残留信号と新しく読み出された信号とが重畳されても、
残留信号のない撮像画素信号部、ＯＰＢ部及び空送り部
の信号電圧が基準電圧を越えることはない。
【００２４】請求項６記載の固体撮像装置において、信
号電荷の転送期間中に信号電荷の読み出し動作が起こっ
た場合に、その読み出し動作に同期して発生されるクラ
ンプパルスの出力を禁止することで、信号電荷の転送途
中でリセットがかかり、電荷転送部において転送途中の
残留信号と新しく読み出された信号とが重畳され、ＯＰ
Ｂ部の画素信号が残留信号分だけ増加したとしても、Ｏ
ＰＢ部のクランプが行われないことになる。その結果、
残留信号のない撮像画素信号部、ＯＰＢ部及び空送り部
の信号電圧を基準電圧以下に抑えられる。
【００２５】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しつつ詳細に説明する。図１は、本発明が適用
される例えばリニアセンサを用いた固体撮像装置の一例
を示す構成図である。図１において、入射光をその光量
に応じた電荷量の信号電荷に光電変換して蓄える複数個
のフォトセンサＰＳが一次元配列されてセンサ列（セン
サ部）１１を構成している。このセンサ列１１の時間軸
方向における前後の両端部には、複数画素分が遮光され
たＯＰＢ部（図に編み目で示す部分）１１ａ，１１ｂが
設けられている。このセンサ列１１に画素単位で蓄えら
れた信号電荷は、シフトゲート１２を介してＣＣＤシフ
トレジスタ（電荷転送部）１３に読み出される。
【００２６】この読み出された信号電荷は、ＣＣＤシフ
トレジスタ１３によって順次転送されて電荷検出部１４
に供給される。なお、ＣＣＤシフトレジスタ１３には、
図１から明らかなように、センサ列１１の各画素に対応
した転送領域の他に、信号電荷を単に空送りするための
空送り部１３ａが電荷検出部１４との間に設けられてい
る。電荷検出部１４は、例えばフローティング・ディフ
ュージョン（ＦＤ）によって構成され、ＣＣＤシフトレ
ジスタ１３によって転送されかつＦＤ部に注入された信
号電荷を検出し、これを信号電圧に変換して後段の信号
処理部１５に供給する。
【００２７】図２に、信号処理部１５の具体的な回路構
成の一例を示す。この信号処理部１５は、電荷検出部１
４からバッファ２３を介して供給される信号電圧をサン
プルホールドするサンプルホールド回路２１と、このサ
ンプルホールド回路２１からバッファ２４及び交流結合
コンデンサＣを介して供給されるサンプルホールド出力
をクランプし、そのクランプレベルをバッファ２５を介
してＡ／Ｄコンバータ１６に供給するクランプ回路２２
とを有し、ＣＣＤチップと同一基板上に作られている。
クランプ回路２２のクランプレベルは、Ａ／Ｄコンバー
タ１６の基準レベルＶｒｅｆに設定されている。
【００２８】なお、本例では、クランプ回路２２をサン
プルホールド回路２１の後段に配置してサンプルホール
ド出力をクランプする回路構成を採っているが、クラン
プ回路２２をサンプルホールド回路２１の前段に配置し
て電荷検出部１４の検出出力を直接クランプする回路構
成とすることも可能である。
【００２９】また、ＣＣＤチップと同一基板上に、各種
のタイミング信号を発生するタイミングジェネレータ１
７が作製されている。このタイミングジェネレータ１７
は、センサ列１１からＣＣＤシフトレジスタ１３に信号
電荷を読み出すためのシフトゲート１２に印加する読出
しゲートパルスφＲＯＧ、ＣＣＤシフトレジスタ１３を
２相駆動する転送クロックφＨ１，φＨ２、電荷検出部
１４のＦＤをリセットするリセットパルスφＲＳ、信号
処理部１５におけるサンプルホールド回路２１のサンプ
ルホールドパルスφＳＨ、読み出しゲートパルスφＲＯ
Ｇに基づくクランプパルスφＣＬＰ０を、外部から入力
されるマスタークロックφｃｌｋ及び読出しゲートパル
スφｒｏｇに基づいて生成するとともに、読出しゲート
パルスφＲＯＧ及び転送クロックφＨ１に基づいて最終
的なクランプパルスφＣＬＰを生成する。
【００３０】このタイミングジェネレータ１７におい
て、本発明では、クランプパルスφＣＬＰの生成タイミ
ングを特徴としている。以下、本発明の第１実施例の特
徴部分について、図３のタイミングチャートに基づいて
説明する。なお、図３のタイミングチャートは、一例と
して、読出しパルスφＲＯＧの立下がり時点から考える
と、空送り部１３ａが３画素相当分、ＯＰＢ部１１ａが
４画素、撮像画素が例えば２０４８画素、ＯＰＢ部１１
ａが２画素、空送り部１３ａが３画素相当分の画素シー
ケンスの場合を示している。
【００３１】また、図３のタイミングチャートには、上
記の各種のタイミング信号（φＲＯＧ，φＨ１，φＨ
２，φＲＳ，φＳＨ，φＣＬＰ０，φＣＬＰ）に加え、
サンプルホールド回路２１のサンプルホールド出力Ｖ
ａ、クランプ回路２２のクランプ出力である信号出力Ｖ
ｏｕｔ及びＡ／Ｄコンバータ１６のＡ／Ｄタイミングパ
ルスがそれぞれ示されている。
【００３２】第１実施例では、タイミングジェネレータ
１７において、リニアセンサの出力信号のうち、センサ
列１１の後側のＯＰＢ部１１ｂの信号をクランプするク
ランプパルスφＣＬＰ２のみならず、ＣＣＤシフトレジ
スタ１３の空送り部１３ａの信号をもクランプするクラ
ンプパルスφＣＬＰ１が生成される。特に、クランプパ
ルスφＣＬＰ１は、ＣＣＤシフトレジスタ１３の空送り
部１３ａの信号を転送クロックφＨ１，φＨ２の停止期
間の前後に亘ってクランプするタイミングで生成され
る。一方、クランプパルスφＣＬＰ２は、ＯＰＢ部１１
ａの信号のうちの２画素目以降の信号をクランプするタ
イミングで生成される。
【００３３】図４は、タイミングジェネレータ１７に内
蔵される第１実施例に係るクランプパルス生成回路の一
例を示すブロック図である。このクランプパルス生成回
路は、転送クロックφＨ１をカウント入力としかつ読み
出しゲートパルスφＲＯＧをＣＬ（クリア）入力とする
１１ビットカウンタ４１と、このカウンタ４１の出力を
Ｊ入力としかつ読み出しゲートパルスφＲＯＧをＫ入力
とするＪＫフリップフロップ４２と、このＪＫフリップ
フロップ４２のＱ出力を入力としかつ転送クロックφＨ
１をＣＫ（クロック）入力とし、２ビット遅延出力及び
１１ビット遅延出力をそれぞれ導出するシフトレジスタ
４３と、このシフトレジスタ４３の２ビット遅延出力及
び１１ビット遅延出力を２入力とするＡＮＤ回路４４
と、このＡＮＤ回路４４の出力及びクランプパルスφＣ
ＬＰ０を２入力とするＯＲ回路４５とから構成されてい
る。１１ビットカウンタ４１は、図５に示すように、互
いに縦続接続された１１個のＴフリップフロップ５０1
〜５０11によって構成されている。
【００３４】次に、上記構成のクランプパルス生成回路
の回路動作について、図６のタイミングチャートを参照
しつつ説明する。なお、図６において、Ｖ１は１１ビッ
トカウンタ４１の出力、Ｖ２はＪＫフリップフロップ４
２のＱ出力である。図４において、１１ビットカウンタ
４１は、読み出しゲートパルスφＲＯＧによってクリア
され、転送クロックφＨ１を１１個カウントするごとに
その出力Ｖ１の極性が反転する。また、ＪＫフリップフ
ロップ４２は、１１ビットカウンタ４１の出力Ｖ１が
“Ｈ”レベルに立ち上がるタイミングでセットされ、読
み出しゲートパルスφＲＯＧが入力されることでリセッ
トされる。その結果、Ｑ出力Ｖ２は、リセット後の出力
Ｖ１の立ち上がりタイミングから次のリセットタイミン
グまでの期間に亘って“Ｈ”レベルとなる。
【００３５】このＪＫフリップフロップ４２のＱ出力Ｖ
２は、シフトレジスタ４３で２ビット分だけ遅延され、
さらに１１ビット分だけ遅延される。このシフトレジス
タ４３の両遅延出力の論理積がＡＮＤ回路４４でとら
れ、さらにその論理積出力とクランプパルスφＣＬＰ０
との論理和がＯＲ回路４５でとられることで、上述した
クランプパルスφＣＬＰ１，φＣＬＰ２からなるクラン
プパルスφＣＬＰが生成される。
【００３６】そして、このクランプパルスφＣＬＰが図
２のクランプ回路２２に与えられることにより、当該ク
ランプ回路２２では、クランプパルスφＣＬＰ１に応答
して転送クロックφＨ１，φＨ２の停止期間の前後に亘
る空送り部１３ａのサンプルホールド出力Ｖａがクラン
プレベルＶｒｅｆにクランプされ、さらにクランプパル
スφＣＬＰ２に応答してＯＰＢ部１１ａの２画素目以降
のサンプルホールド出力ＶａがクランプレベルＶｒｅｆ
にクランプされる。
【００３７】このように、ＯＰＢ部１１ａのサンプルホ
ールド出力Ｖａのみならず、転送クロックφＨ１，φＨ
２の停止期間の前後に亘る空送り部１３ａのサンプルホ
ールド出力ＶａをもクランプレベルＶｒｅｆにクランプ
するようにしたことにより、転送クロックφＨ１，φＨ
２の停止による転送中断に伴って図３のタイミングチャ
ートに示す如くサンプルホールド出力Ｖａが電位的に最
も高い状態になったとしても、その部分の高い信号電圧
（ａ）がクランプパルスφＣＬＰ１によるクランプによ
ってマスキングされるため、その高い信号電圧（ａ）が
そのままＡ／Ｄコンバータ１６に入力されることはなく
なる。
【００３８】また、クランプパルスφＣＬＰ２に応答し
てＯＰＢ部１１ａの２画素目以降のサンプルホールド出
力Ｖａをクランプするようにしたことにより、ＯＰＢ部
１１ａの１画素目のサンプルホールド出力Ｖａを検出で
きるので、この１画素目のサンプルホールド出力Ｖａに
基づいてダーク（暗電流）等のレベルを検出することが
できる。
【００３９】ただし、第１実施例の場合には、転送中断
に伴う高い信号電圧（ａ）のＡ／Ｄコンバータ１６への
入力は防止できるものの、空送り部１３ａにおける転送
中断以前のダーク等に伴う基準電位Ｖｒｅｆよりも高い
信号電圧（ｂ）については、Ａ／Ｄコンバータ１６に入
力されることになる。しかしながら、転送中断に伴う信
号電圧（ａ）の方がダーク等に伴う信号電圧（ｂ）より
も電位的に高いため、この転送中断に伴う高い信号電圧
（ａ）のＡ／Ｄコンバータ１６への入力を防止できるだ
けでも、Ａ／Ｄコンバータ１６の破壊阻止を図る観点か
らすれば、それ相応に所期の目的を達成することができ
る。
【００４０】次に、本発明の第２実施例について、図７
のタイミングチャートに基づいて説明する。なお、図７
のタイミングチャートの画素シーケンスは、図３のタイ
ミングチャートの場合と同じであるものとする。
【００４１】第２実施例では、タイミングジェネレータ
１７において、リニアセンサの出力信号のうち、センサ
列１１の後側のＯＰＢ部１１ｂの信号をクランプするク
ランプパルスφＣＬＰ２と共に、空送り部１３ａの信号
のみならずセンサ列１１の前側のＯＰＢ部１１ａの信号
をもクランプするクランプパルスφＣＬＰ１が生成され
る。特に、クランプパルスφＣＬＰ１は、センサ列１１
の前側のＯＰＢ部１１ａの信号の途中からＣＣＤシフト
レジスタ１３の空送り部１３ａの信号の転送クロックφ
Ｈ１，φＨ２の停止期間終了までの期間に亘ってクラン
プするタイミングで生成される。クランプパルスφＣＬ
Ｐ２は、第１実施例の場合と同様に、後側のＯＰＢ部１
１ｂの信号のうちの２画素目以降の信号をクランプする
タイミングで生成される。
【００４２】図８は、タイミングジェネレータ１７に内
蔵される第２実施例に係るクランプパルス生成回路の一
例を示すブロック図であり、図中、図４と同等部分には
同一符号を付して示してある。この第２実施例に係るク
ランプパルス生成回路は、第１実施例に係るクランプパ
ルス生成回路と基本的に同じ回路構成となっている。異
なるのは、シフトレジスタ４３ａが、ＪＫフリップフロ
ップ４２のＱ出力Ｖ２を４ビット遅延及び８ビット遅延
する構成となっている点だけである。図９に、その各部
の信号のタイミングチャートを示す。
【００４３】この第２実施例に係るクランプパルス生成
回路において、ＪＫフリップフロップ４２のＱ出力Ｖ２
を、シフトレジスタ４３ａで４ビット分だけ遅延し、さ
らに８ビット分だけ遅延し、このシフトレジスタ４３ａ
の両遅延出力の論理積をＡＮＤ回路４４でとり、さらに
その論理積出力とクランプパルスφＣＬＰ０との論理和
をＯＲ回路４５でとることにより、上述したクランプパ
ルスφＣＬＰ１，φＣＬＰ２からなるクランプパルスφ
ＣＬＰが生成される。
【００４４】そして、このクランプパルスφＣＬＰが図
２のクランプ回路２２に与えられることにより、当該ク
ランプ回路２２では、クランプパルスφＣＬＰ１に応答
して前側のＯＰＢ部１１ａの信号の途中から空送り部１
３ａの信号の転送クロックφＨ１，φＨ２の停止期間終
了後までの期間に亘るサンプルホールド出力Ｖａがクラ
ンプレベルＶｒｅｆにクランプされ、さらにクランプパ
ルスφＣＬＰ２に応答して後側のＯＰＢ部１１ｂの２画
素目以降のサンプルホールド出力Ｖａがクランプレベル
Ｖｒｅｆにクランプされる。
【００４５】このように、前側のＯＰＢ部１１ａの信号
の途中から空送り部１３ａの信号の転送クロックφＨ
１，φＨ２の停止期間終了後までの期間に亘るサンプル
ホールド出力ＶａをクランプレベルＶｒｅｆにクランプ
するようにしたことにより、第１実施例の場合と同様
に、転送クロックφＨ１，φＨ２の停止による転送中断
に伴う高い信号電圧（ａ）がそのままＡ／Ｄコンバータ
１６に入力されるのを防止できることに加え、空送り部
１３ａにおけるダーク等に伴う基準電位Ｖｒｅｆよりも
高い信号電圧についても全くＡ／Ｄコンバータ１６に入
力されないようにすることができるため、第１実施例で
の不具合を解消できることになる。
【００４６】また、クランプパルスφＣＬＰ２に応答し
てＯＰＢ部１１ａの２画素目以降のサンプルホールド出
力Ｖａをクランプするようにしたことにより、第１実施
例の場合と同様に、ＯＰＢ部１１ａの１画素目のサンプ
ルホールド出力Ｖａを検出できるので、この１画素目の
サンプルホールド出力Ｖａに基づいてダーク等のレベル
を検出することができる。
【００４７】なお、本実施例では、クランプパルスφＣ
ＬＰ１を、前側のＯＰＢ部１１ａの途中から空送り部１
３ａの転送クロックφＨ１，φＨ２の停止期間終了まで
の期間に亘って発生させるとしたが、前側のＯＰＢ部１
１ａの途中から空送り部１３ａの途中まで、例えば転送
クロックφＨ１，φＨ２の停止期間前までの期間に亘っ
て発生させるようにしても良い。この場合には、転送中
断に伴う高い信号電圧（ａ）についてはＡ／Ｄコンバー
タ１６への入力を防止することはできないものの、空送
り部１３ａにおけるダーク等に伴う基準電位Ｖｒｅｆよ
りも高い信号電圧については、外付け回路であるＡ／Ｄ
コンバータ１６のサンプリングタイミングを変更しなく
ても、Ａ／Ｄコンバータ１６への入力を防止することが
できる利点がある。
【００４８】次に、本発明の第３実施例について、図１
０のタイミングチャートに基づいて説明する。なお、図
１０のタイミングチャートの画素シーケンスは、図３の
タイミングチャートの場合と同じであるものとする。
【００４９】第３実施例では、タイミングジェネレータ
１７において、リニアセンサの出力信号のうち、センサ
列１１の後側のＯＰＢ部１１ｂの信号をクランプするク
ランプパルスφＣＬＰ２と共に、センサ列１１の前側の
ＯＰＢ部１１ａ及びＣＣＤシフトレジスタ１３の空送り
部１３ａの各信号のみならず、１ライン前の撮像画素信
号部分の最終画素の信号の一部をもクランプするクラン
プパルスφＣＬＰ１が生成される。特に、クランプパル
スφＣＬＰ１は、１ライン前の最終画素の信号の途中か
ら空送り部１３ａの信号の転送クロックφＨ１，φＨ２
の停止期間終了までの期間に亘ってクランプするタイミ
ングで生成される。クランプパルスφＣＬＰ２は、第
１，第２実施例の場合と同様に、後側のＯＰＢ部１１ｂ
の信号のうちの２画素目以降の信号をクランプするタイ
ミングで生成される。
【００５０】図１１は、タイミングジェネレータ１７に
内蔵される第３実施例に係るクランプパルス生成回路の
一例を示すブロック図であり、図中、図４と同等部分に
は同一符号を付して示してある。この第３実施例に係る
クランプパルス生成回路は、第１実施例に係るクランプ
パルス生成回路と基本的に同様の回路構成となってい
る。異なるのは、シフトレジスタ４３ｂが、ＪＫフリッ
プフロップ４２のＱ出力Ｖ２を４ビット遅延及び７ビッ
ト遅延する構成となっている点だけである。図１２に、
その各部の信号のタイミングチャートを示す。
【００５１】この第３実施例に係るクランプパルス生成
回路において、ＪＫフリップフロップ４２のＱ出力Ｖ２
を、シフトレジスタ４３ｂで４ビット分だけ遅延し、さ
らに７ビット分だけ遅延し、このシフトレジスタ４３ｂ
の両遅延出力の論理積をＡＮＤ回路４４でとり、さらに
その論理積出力とクランプパルスφＣＬＰ０との論理和
をＯＲ回路４５でとることにより、上述したクランプパ
ルスφＣＬＰ１，φＣＬＰ２からなるクランプパルスφ
ＣＬＰが生成される。
【００５２】そして、このクランプパルスφＣＬＰが図
２のクランプ回路２２に与えられることにより、当該ク
ランプ回路２２では、クランプパルスφＣＬＰ１に応答
して１ライン前の最終画素の信号の途中から空送り部１
３ａの信号の転送クロックφＨ１，φＨ２の停止期間終
了後までのサンプルホールド出力Ｖａがクランプレベル
Ｖｒｅｆにクランプされ、さらにクランプパルスφＣＬ
Ｐ２に応答してＯＰＢ部１１ａの２画素目以降のサンプ
ルホールド出力ＶａがクランプレベルＶｒｅｆにクラン
プされる。
【００５３】このように、１ライン前の最終画素の信号
の途中から空送り部１３ａの信号の転送クロックφＨ
１，φＨ２の停止期間終了後までサンプルホールド出力
ＶａをクランプレベルＶｒｅｆにクランプするようにし
たことにより、第１実施例の場合と同様に、転送クロッ
クφＨ１，φＨ２の停止による転送中断に伴う高い信号
電圧（ａ）がそのままＡ／Ｄコンバータ１６に入力され
るのを防止でき、しかも第２実施例の場合と同様に、空
送り部１３ａにおけるダーク等に伴う基準電位Ｖｒｅｆ
よりも高い信号電圧についても全くＡ／Ｄコンバータ１
６に入力されないようにすることができることに加え、
次のような効果を得ることができる。
【００５４】すなわち、クランプパルスφＣＬＰ２に応
答して後側のＯＰＢ部１１ｂの２画素目以降のサンプル
ホールド出力Ｖａをクランプすることで、第１，第２実
施例の場合と同様に、後側のＯＰＢ部１１ｂの１画素目
のサンプルホールド出力Ｖａに基づいてダーク等のレベ
ルを検出することができるが、前側のＯＰＢ部１１ａの
信号レベルと後側のＯＰＢ部１１ｂの信号レベルとに差
があり、前側の信号レベルが後側の信号レベルよりも高
い場合に、後側のＯＰＢ部１１ｂのサンプルホールド出
力Ｖａのみをクランプしたのでは、そのレベル差分だけ
基準電位Ｖｒｅｆよりも高い信号電圧がＡ／Ｄコンバー
タ１６に入力されることになる。
【００５５】ところが、この第３実施例のように、１ラ
イン前の最終画素の信号の途中からクランプを行うよう
にしたことにより、前側のＯＰＢ部１１ａの高い信号電
圧がクランプパルスφＣＬＰ１によるクランプによって
マスキングされるため、前側のＯＰＢ部１１ａと後側の
ＯＰＢ部１１ｂとにレベル差がある場合の上述した如き
不具合、即ちそのレベル差分だけ基準電位Ｖｒｅｆより
も高い信号電圧がＡ／Ｄコンバータ１６に入力されるの
を未然に防止できることになる。
【００５６】なお、上記第１〜第３実施例では、ダーク
レベル検出仕様の固体撮像装置に対応するために、後側
のＯＰＢ部１１ｂの２画素目以降のサンプルホールド出
力ＶａをクランプするためのクランプパルスφＣＬＰ２
を、クランプパルスφＣＬＰ１と独立して生成する構成
としたが、固体撮像装置によってはダークレベルの検出
が不要な仕様のものもある。本発明の第４実施例は、こ
のダークレベルの検出が不要な固体撮像装置に適用した
場合である。この第４実施例について、図１３のタイミ
ングチャートに基づいて説明する。
【００５７】第４実施例では、タイミングジェネレータ
１７において、クランプパルスφＣＬＰとして、１ライ
ン前の最終画素の信号の途中から後側のＯＰＢ部１１ｂ
の信号のうちの２画素目まで連続した単一のパルスを生
成する構成となっている。すなわち、ダークレベルの検
出が不要なことから、後側のＯＰＢ部１１ｂの信号をク
ランプするための第１〜第３実施例におけるクランプパ
ルスφＣＬＰ２を独立に発生しないようにしている。
【００５８】図１４は、タイミングジェネレータ１７に
内蔵される第４実施例に係るクランプパルス生成回路の
一例を示すブロック図であり、図中、図４と同等部分に
は同一符号を付して示してある。この第４実施例に係る
クランプパルス生成回路は、第１実施例に係るクランプ
パルス生成回路と基本的に同様の回路構成となってい
る。異なるのは、シフトレジスタ４３ｃが、ＪＫフリッ
プフロップ４２のＱ出力Ｖ２を７ビット遅延及び８ビッ
ト遅延するとともに、この７ビット遅延出力及び８ビッ
ト遅延出力を２入力とするＯＲ回路４６を設けた点だけ
である。図１５に、その各部の信号のタイミングチャー
トを示す。
【００５９】この第４実施例に係るクランプパルス生成
回路において、ＪＫフリップフロップ４２のＱ出力Ｖ２
を、シフトレジスタ４３ｃで７ビット分だけ遅延し、さ
らに８ビット分だけ遅延し、このシフトレジスタ４３ｃ
の両遅延出力の論理和をＯＲ回路４６でとることによ
り、１ライン前の最終画素の信号の途中から後側のＯＰ
Ｂ部１１ｂの信号のうちの２画素目まで連続した単一の
パルスからなるクランプパルスφＣＬＰが生成される。
そして、このクランプパルスφＣＬＰが図２のクランプ
回路２２に与えられることにより、当該クランプ回路２
２では、１ライン前の最終画素の信号の途中から後側の
ＯＰＢ部１１ｂの信号のうちの２画素目までのサンプル
ホールド出力ＶａがクランプレベルＶｒｅｆにクランプ
される。
【００６０】このように、１ライン前の最終画素の信号
の途中から後側のＯＰＢ部１１ｂの信号のうちの２画素
目までのサンプルホールド出力ＶａをクランプレベルＶ
ｒｅｆにクランプするようにしたことにより、ダーク等
のレベルを検出できないこと以外は、第３実施例の場合
と全く同様の効果を得ることができる。すなわち、転送
クロックφＨ１，φＨ２の停止による転送中断に伴う高
い信号電圧及び空送り部１３ａにおけるダーク等に伴う
基準電位Ｖｒｅｆよりも高い信号電圧をＡ／Ｄコンバー
タ１６に入力されないようにすることができるととも
に、前側のＯＰＢ部１１ａと後側のＯＰＢ部１１ｂとに
レベル差がある場合のレベル差分だけ基準電位Ｖｒｅｆ
よりも高い信号電圧がＡ／Ｄコンバータ１６に入力され
るのを防止できることになる。
【００６１】また、この第４実施例によれば、クランプ
パルスφＣＬＰとして、第３実施例に対応させて１ライ
ン前の最終画素の信号の途中から後側のＯＰＢ部１１ｂ
の２画素目までのサンプルホールド出力Ｖａをクランプ
レベルＶｒｅｆにクランプする単一のパルスを生成する
構成としたことにより、図１１と図１４の回路構成の対
比から明らかなように、ゲート回路を１つ削減できるた
め、回路構成を第３実施例の場合よりも簡略化できる効
果がある。
【００６２】なお、第４実施例では、クランプパルスφ
ＣＬＰとして、第３実施例に対応させて１ライン前の最
終画素の信号の途中から後側のＯＰＢ部１１ｂの２画素
目までのサンプルホールド出力ＶａをクランプレベルＶ
ｒｅｆにクランプする単一のパルスを生成するとした
が、第２実施例に対応させて前側のＯＰＢ部１１ａの途
中から後側のＯＰＢ部１１ｂの２画素目までのサンプル
ホールド出力ＶａをクランプレベルＶｒｅｆにクランプ
する単一のパルスを生成したり、あるいは第１実施例に
対応させてＣＣＤシフトレジスタ１３の空送り部１３ａ
の信号を転送クロックφＨ１，φＨ２の停止期間の前か
ら後側のＯＰＢ部１１ｂの２画素目までのサンプルホー
ルド出力ＶａをクランプレベルＶｒｅｆにクランプする
単一のパルスを生成するようにすることも可能である。
【００６３】次に、本発明の第５実施例について、図１
６のタイミングチャートに基づいて説明する。なお、図
１６のタイミングチャートは、図３，図７，図１０及び
図１３の各タイミングチャートと同様に、一例として、
読出しパルスφＲＯＧの立下がり時点から考えると、空
送り部１３ａが３画素相当分、ＯＰＢ部１１ａが４画
素、撮像画素が例えば２０４８画素、ＯＰＢ部１１ａが
２画素、空送り部１３ａが３画素相当分の画素シーケン
スの場合を示している。
【００６４】第５実施例では、例えば第２実施例で説明
したように、センサ列１１の前側のＯＰＢ部１１ａの信
号の途中からＣＣＤシフトレジスタ１３の空送り部１３
ａの信号の転送クロックφＨ１，φＨ２の停止期間終了
までをクランプするクランプパルスφＣＬＰ１と、後側
のＯＰＢ部１１ｂの信号のうちの２画素目以降の信号を
クランプするクランプパルスφＣＬＰ２を生成する構成
のタイミングジェネレータ１７において、ＣＣＤシフト
レジスタ１３での信号電荷の転送途中（画素信号の出力
期間中）にリセットがかかることによって読み出しゲー
トパルスφＲＯＧが立った場合に、例えばそのリセット
タイミングから次のリセットに伴うクランプ期間まで継
続してクランプパルスφＣＬＰ１を発生する構成となっ
ている。
【００６５】図１７は、タイミングジェネレータ１７に
内蔵される第５実施例に係るクランプパルス生成回路の
一例を示すブロック図であり、図中、第２実施例の回路
構成を示す図８と同等部分には同一符号を付して示して
ある。この第５実施例においては、シフトレジスタ４３
ａの４ビット遅延出力と８ビット遅延出力との論理積を
ＡＮＤ回路４４でとり、さらにその論理積出力とクラン
プパルスφＣＬＰ０との論理和をＯＲ回路４５でとると
ころまでの構成は図８のそれと同じであり、それに加
え、ＯＲ回路４５の出力とＪＫフリップフロップ４２の
Ｑ出力Ｖ２とを２入力とするＯＲ回路４７を有する構成
となっている。図１８に、その各部の信号のタイミング
チャートを示す。
【００６６】この第５実施例のクランプパルス生成回路
において、シフトレジスタ４３ａの４ビット遅延出力と
８ビット遅延出力との論理積をＡＮＤ回路４４でとり、
その論理積出力とクランプパルスφＣＬＰ０との論理和
をＯＲ回路４５でとり、さらにその論理和出力とＪＫフ
リップフロップ４２のＱ出力Ｖ２との論理和をＯＲ回路
４７でとることにより、ＣＣＤシフトレジスタ１３での
信号電荷の転送途中にリセットがかかったときにはその
リセットタイミングから次のリセットに伴うクランプ期
間まで継続して“Ｈ”レベルとなるクランプパルスφＣ
ＬＰ１を含むクランプパルスφＣＬＰが生成される。
【００６７】そして、このクランプパルスφＣＬＰ１を
含むクランプパルスφＣＬＰが図２のクランプ回路２２
に与えられることにより、当該クランプ回路２２では、
ＣＣＤシフトレジスタ１３での信号電荷の転送途中（画
素信号の出力期間中）にリセットがかかることによって
読み出しゲートパルスφＲＯＧが立った際に、そのリセ
ット時点から次のリセットに伴うクランプ期間に亘るサ
ンプルホールド出力ＶａがクランプレベルＶｒｅｆにク
ランプされる。
【００６８】なお、通常のリセットタイミングでリセッ
トがかかったときは、第２実施例の場合と同様に、クラ
ンプパルスφＣＬＰ１に応答して前側のＯＰＢ部１１ａ
の信号の途中から空送り部１３ａの信号の転送クロック
φＨ１，φＨ２の停止期間終了後までのサンプルホール
ド出力ＶａがクランプレベルＶｒｅｆにクランプされ、
さらにクランプパルスφＣＬＰ２に応答して後側のＯＰ
Ｂ部１１ｂの２画素目以降のサンプルホールド出力Ｖａ
がクランプレベルＶｒｅｆにクランプされる。
【００６９】ところで、ＣＣＤシフトレジスタ１３での
信号電荷の転送途中にリセットがかかると、ＣＣＤシフ
トレジスタ１３において転送途中の残留信号と新しく読
み出された信号とが加算され、ＯＰＢ部１１ａ，１１ｂ
の画素信号が残留信号分だけ増加し、ＯＰＢ部１１ｂで
クランプを行うと、残留信号のない撮像画素信号部、Ｏ
ＰＢ部１１ａ及び空送り部１３ａが基準電位Ｖｒｅｆ以
上となり、そのクランプ出力をそのままＡ／Ｄコンバー
タ１６に入力すると、Ａ／Ｄコンバータ１６が誤動作し
たり、Ａ／Ｄ変換後のデータが破壊されたり、或いは最
悪の場合にはＡ／Ｄコンバータ１６そのものが破壊され
ることになる。
【００７０】ところが、上述したように、ＣＣＤシフト
レジスタ１３での信号電荷の転送途中（画素信号の出力
期間中）にリセットがかかることによって読み出しゲー
トパルスφＲＯＧが立った場合に、そのリセット時点か
ら次のリセットに伴うクランプ期間に亘るサンプルホー
ルド出力ＶａをクランプレベルＶｒｅｆにクランプする
ことにより、残留信号のない撮像画素信号部、ＯＰＢ部
１１ａ及び空送り部１３ａを基準電位Ｖｒｅｆ以下に抑
えることができる。その結果、基準電位Ｖｒｅｆよりも
高い信号電圧がＡ／Ｄコンバータ１６に入力されるのを
未然に防止できることになる。
【００７１】なお、本実施例では、ＣＣＤシフトレジス
タ１３での信号電荷の転送途中にリセットがかかった場
合に、そのリセット時点から次のリセットに伴うクラン
プ期間に亘るサンプルホールド出力Ｖａをクランプレベ
ルＶｒｅｆにクランプする構成としたが、これに限定さ
れるものではなく、少なくとも残留信号分がなくなった
撮像画素信号についてそのサンプルホールド出力Ｖａを
クランプレベルＶｒｅｆにクランプする構成であれば、
上記の効果を得ることができる。なぜならば、電位的に
クランプレベルＶｒｅｆを越えるのは、撮像画素信号部
分だけだからである。
【００７２】また、本実施例においては、第２実施例と
組み合わせて構成した場合について説明したが、第２実
施例との組み合わせに限らず、第１実施例、第３実施例
又は第４実施例と組み合わせて構成することも可能であ
る。
【００７３】次に、本発明の第６実施例について、図１
９のタイミングチャートに基づいて説明する。なお、図
１９のタイミングチャートの画素シーケンスは、図１６
のタイミングチャートの場合と同じものであるとする。
【００７４】第６実施例では、例えば第２実施例で説明
したように、センサ列１１の前側のＯＰＢ部１１ａの信
号の途中からＣＣＤシフトレジスタ１３の空送り部１３
ａの信号の転送クロックφＨ１，φＨ２の停止期間終了
までをクランプするクランプパルスφＣＬＰ１と、後側
のＯＰＢ部１１ｂの信号のうちの２画素目以降の信号を
クランプするクランプパルスφＣＬＰ２を生成する構成
のタイミングジェネレータ１７において、ＣＣＤシフト
レジスタ１３での信号電荷の転送途中（画素信号の出力
期間中）にリセットがかかることによって読み出しゲー
トパルスφＲＯＧが立った場合に、そのリセットに同期
して発生するクランプパルスφＣＬＰの出力を禁止する
構成となっている。
【００７５】図２０は、タイミングジェネレータ１７に
内蔵される第６実施例に係るクランプパルス生成回路の
一例を示すブロック図であり、図中、第２実施例の回路
構成を示す図８と同等部分には同一符号を付して示して
ある。この第６実施例においては、シフトレジスタ４３
ａの４ビット遅延出力と８ビット遅延出力との論理積を
ＡＮＤ回路４４でとり、さらにその論理積出力とクラン
プパルスφＣＬＰ０との論理和をＯＲ回路４５でとると
ころまでの構成は図８のそれと同じであり、それに加
え、ＪＫフリップフロップ４２のＱ出力Ｖ２の極性を反
転するインバータ４８と、このインバータ４８の出力と
ＯＲ回路４５の出力とを２入力とするＡＮＤ回路４９を
有する構成となっている。
【００７６】この第５実施例のクランプパルス生成回路
において、シフトレジスタ４３ａの４ビット遅延出力と
８ビット遅延出力との論理積をＡＮＤ回路４４でとり、
その論理積出力とクランプパルスφＣＬＰ０との論理和
をＯＲ回路４５でとることにより、第２実施例と同じク
ランプパルスφＣＬＰ１，φＣＬＰ２からなるクランプ
パルスφＣＬＰが生成される一方、ＣＣＤシフトレジス
タ１３での信号電荷の転送途中にリセットがかかったと
きには、そのことを示すＱ出力Ｖ２によってクランプパ
ルスφＣＬＰの出力に対してＡＮＤ回路４９で禁止がか
かる。
【００７７】このように、ＣＣＤシフトレジスタ１３で
の信号電荷の転送途中（画素信号の出力期間中）にリセ
ットがかかることによって読み出しゲートパルスφＲＯ
Ｇが立った場合に、クランプパルスφＣＬＰ（ｃ）を発
生させないようにすることにより、ＣＣＤシフトレジス
タ１３において転送途中の残留信号と新しく読み出され
た信号とが加算され、ＯＰＢ部１１ａ，１１ｂの画素信
号が残留信号分だけ増加しても、このＯＰＢ部１１ａ，
１１ｂでクランプが行われないため、残留信号のない撮
像画素信号部、ＯＰＢ部１１ａ及び空送り部１３ａを基
準電位Ｖｒｅｆ以下に抑えることができる。その結果、
基準電位Ｖｒｅｆよりも高い信号電圧がＡ／Ｄコンバー
タ１６に入力されるのを未然に防止できることになる。
【００７８】なお、通常のリセットタイミングでリセッ
トがかかり、読み出しゲートパルスφＲＯＧが立ったと
きは、第２実施例の場合と同様に、クランプパルスφＣ
ＬＰ１に応答して前側のＯＰＢ部１１ａの信号の途中か
ら空送り部１３ａの信号の転送クロックφＨ１，φＨ２
の停止期間終了後までのサンプルホールド出力Ｖａがク
ランプレベルＶｒｅｆにクランプされ、さらにクランプ
パルスφＣＬＰ２に応答して後側のＯＰＢ部１１ｂの２
画素目以降のサンプルホールド出力Ｖａがクランプレベ
ルＶｒｅｆにクランプされる。
【００７９】また、本実施例においては、第２実施例と
組み合わせて構成した場合について説明したが、第５実
施例の場合と同様に、第２実施例との組み合わせに限ら
ず、第１実施例、第３実施例又は第４実施例と組み合わ
せて構成することも可能である。
【００８０】以上説明した各実施例では、ＣＣＤ固体撮
像素子としてリニアセンサを用いた固体撮像装置に適用
した場合について説明したが、図２１に示す如きエリア
センサを用いた固体撮像装置にも適用し得る。図２１に
おいて、マトリクス状に２次元配列された多数のフォト
センサＰＳと、これらフォトセンサＰＳの垂直列毎に配
されかつ読出しゲート５１を介して読み出された信号電
荷を垂直方向に転送する垂直ＣＣＤシフトレジスタ５２
とによって撮像部５３が構成されている。この撮像部５
３において、その両端部には複数列分の画素が遮光され
たＯＰＢ部（図に編み目で示す部分）５３ａ，５３ｂが
設けられている。
【００８１】垂直ＣＣＤシフトレジスタ５２に読み出さ
れた信号電荷は、１走査線に相当する部分ずつ順にシフ
トゲート５４を介して水平ＣＣＤシフトレジスタ５５へ
転送される。この１走査線分の信号電荷は、水平ＣＣＤ
シフトレジスタ５５によって水平方向に順次転送されて
電荷検出部５６に供給される。なお、水平ＣＣＤシフト
レジスタ５５には、図２１から明らかなように、撮像部
５３の各画素に対応した転送領域の他に、信号電荷を単
に空送りするための空送り部５５ａが電荷検出部５６と
の間に設けられている。
【００８２】電荷検出部５６は、例えばフローティング
・ディフュージョンによって構成され、ＣＣＤシフトレ
ジスタ５３によって転送されてきた信号電荷を検出し、
これを信号電圧に変換して後段の信号処理部５７に供給
する。信号処理部５７としては、図２と同じ回路構成の
ものが用いられる。この信号処理部５７はＣＣＤチップ
と同一基板上に作られている。同様に、各種のタイミン
グを発生するタイミングジェネレータ５８もＣＣＤチッ
プと同一基板上に作られている。
【００８３】このタイミングジェネレータ５８では、先
述したリセットパルスφＲＳ、サンプルホールドパルス
φＳＨ、クランプパルスφＣＬＰに加え、フォトセンサ
ＰＳから垂直ＣＣＤシフトレジスタ５２に信号電荷を読
み出すための読出しゲート５１に印加する読出しゲート
パルスφＲＯＧ１、垂直ＣＣＤシフトレジスタ５２を４
相駆動する垂直転送クロックφＶ１〜φＶ４、垂直ＣＣ
Ｄシフトレジスタ５２から水平ＣＣＤシフトレジスタ５
５に信号電荷を読み出すためのシフトゲート５４に印加
する読出しゲートパルスφＲＯＧ２、水平ＣＣＤシフト
レジスタ５５を２相駆動する水平転送クロックφＨ１，
φＨ２が生成される。
【００８４】上記構成のエリアセンサを用いた固体撮像
装置でも、水平ＣＣＤシフトレジスタ５５、電荷検出部
５６及び信号処理部５７における動作は、先述したリニ
アセンサを用いた固体撮像装置でのＣＣＤシフトレジス
タ１３、電荷検出部１４及び信号処理部１５における動
作と同じである。よって、タイミングジェネレータ５８
において、クランプパルスφＣＬＰとして、第１，第
２，第３，第４，第５又は第６実施例に係るクランプパ
ルスを生成することで、上記各実施例の場合と同様の効
果を得ることができる。
【００８５】すなわち、信号処理部５７のクランプ回路
２２（図２を参照）において、撮像部５３の後側のＯＰ
Ｂ部５３ｂの信号のみならず、水平ＣＣＤシフトレジス
タ５５の空送り部５５ａの信号、または前側のＯＰＢ部
５３ａの信号の一部若しくは１ライン前の最終画素の信
号の一部を含めて空送り部５５ａの信号のサンプルホー
ルド出力をも、信号処理部５７の後段に接続されるＡ／
Ｄコンバータ（図示せず）の基準電位Ｖｒｅｆにクラン
プすることにより、当該Ａ／Ｄコンバータにその基準電
位Ｖｒｅｆよりも高い信号電圧が入力されるのを未然に
防止できる。
【００８６】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、固体撮像素子の出力信号中の後側のＯＰＢ
部の信号の少なくとも一画素相当分をクランプするとと
もに、電荷転送部の空送り部の信号をその転送クロック
の停止期間の前後に亘ってクランプするようにしたこと
により、当該転送クロックの停止による転送中断に伴っ
て発生する高い信号電圧をマスキングし、後段のＡ／Ｄ
コンバータに出力されないようにすることができるの
で、Ａ／Ｄコンバータの誤動作、Ａ／Ｄ変換後のデータ
の破壊、或いはＡ／Ｄコンバータそのものの破壊を未然
に防止でき、しかもダーク等のレベル検出の基準となる
ＯＰＢ部の信号レベルをも検出することができる。
【００８７】請求項２記載の発明によれば、固体撮像素
子の出力信号中の後側のＯＰＢ部の信号をクランプする
とともに、前側のＯＰＢ部の信号の途中から電荷転送部
の空送り部の信号の途中までの期間に亘ってクランプす
るようにしたとにより、空送り部全体に亘ってダーク等
に伴う基準電圧よりも高い信号電圧が全く発生せず、後
段のＡ／Ｄコンバータに出力されないため、Ａ／Ｄコン
バータの誤動作、Ａ／Ｄ変換後のデータの破壊、或いは
Ａ／Ｄコンバータそのものの破壊を未然に防止でき、し
かもダーク等のレベル検出の基準となるＯＰＢ部の信号
レベルをも検出することができる。
【００８８】請求項３記載の発明によれば、前側のＯＰ
Ｂ部の信号の途中から電荷転送部の空送り部の信号のそ
の電荷転送部の転送クロックの停止期間終了までの期間
に亘ってクランプするようにしたことにより、請求項２
記載の発明の効果に加え、転送クロックの停止による転
送中断に伴って発生する高い信号電圧をもマスキングで
きるため、Ａ／Ｄコンバータの誤動作、Ａ／Ｄ変換後の
データの破壊、或いはＡ／Ｄコンバータそのものの破壊
をより確実に防止できる。
【００８９】請求項４記載の発明によれば、固体撮像素
子の出力信号中の後側のＯＰＢ部の信号をクランプする
とともに、１ライン前の最終画素の信号の途中から電荷
転送部の空送り部の信号のその転送クロックの停止期間
終了までの期間に亘ってクランプするようにしたことに
より、請求項３記載の発明の効果に加え、前側のＯＰＢ
部の信号電圧をマスキングでき、前側のＯＰＢ部と後側
のＯＰＢ部とにレベル差があった場合でも、そのレベル
差分だけ基準電位よりも高い信号電圧がＡ／Ｄコンバー
タに入力されることはないため、Ａ／Ｄコンバータの誤
動作、Ａ／Ｄ変換後のデータの破壊、或いはＡ／Ｄコン
バータそのものの破壊をより確実に防止できる。
【００９０】請求項５記載の発明によれば、信号電荷の
転送期間中に信号電荷の読み出し動作が起こった場合
に、少なくとも前回読み出しの画素信号と重畳されてい
ない画素信号をクランプし、残留信号のない撮像画素信
号部、ＯＰＢ部及び空送り部の信号電圧を基準電圧以下
に抑えるようにしたことにより、信号電荷の転送途中で
リセットがかかり、電荷転送部において転送途中の残留
信号と新しく読み出された信号とが重畳されても、残留
信号のない撮像画素信号部、ＯＰＢ部及び空送り部の信
号電圧が基準電圧を越えることはないため、Ａ／Ｄコン
バータの誤動作、Ａ／Ｄ変換後のデータの破壊、或いは
Ａ／Ｄコンバータそのものの破壊を未然に防止できる。
【００９１】請求項６記載の発明によれば、信号電荷の
転送期間中に信号電荷の読み出し動作が起こった場合に
は、その読み出し動作に同期して発生されるクランプパ
ルスの出力を禁止するようにしたことにより、信号電荷
の転送途中でリセットがかかり、電荷転送部において転
送途中の残留信号と新しく読み出された信号とが重畳さ
れ、ＯＰＢ部の画素信号が残留信号分だけ増加したとし
ても、ＯＰＢ部のクランプが行われず、残留信号のない
撮像画素信号部、ＯＰＢ部及び空送り部の信号電圧が基
準電圧を越えることはないため、Ａ／Ｄコンバータの誤
動作、Ａ／Ｄ変換後のデータの破壊、或いはＡ／Ｄコン
バータそのものの破壊を未然に防止できる。
【図面の簡単な説明】
【図１】本発明が適用されるリニアセンサを用いた固体
撮像装置の一例を示す構成図である。
【図２】信号処理部の具体的な構成の一例を示す回路図
である。
【図３】本発明の第１実施例の動作説明のためのタイミ
ングチャートである。
【図４】第１実施例に係るクランプパルス生成回路の一
例を示すブロック図である。
【図５】１１ビットカウンタの一例を示すブロック図で
ある。
【図６】図４の動作説明のためのタイミングチャートで
ある。
【図７】本発明の第２実施例の動作説明のためのタイミ
ングチャートである。
【図８】第２実施例に係るクランプパルス生成回路の一
例を示すブロック図である。
【図９】図８の動作説明のためのタイミングチャートで
ある。
【図１０】本発明の第３実施例の動作説明のためのタイ
ミングチャートである。
【図１１】第３実施例に係るクランプパルス生成回路の
一例を示すブロック図である。
【図１２】図１１の動作説明のためのタイミングチャー
トである。
【図１３】本発明の第４実施例の動作説明のためのタイ
ミングチャートである。
【図１４】第４実施例に係るクランプパルス生成回路の
一例を示すブロック図である。
【図１５】図１４の動作説明のためのタイミングチャー
トである。
【図１６】本発明の第５実施例の動作説明のためのタイ
ミングチャートである。
【図１７】第５実施例に係るクランプパルス生成回路の
一例を示すブロック図である。
【図１８】図１７の動作説明のためのタイミングチャー
トである。
【図１９】本発明の第６実施例の動作説明のためのタイ
ミングチャートである。
【図２０】第６実施例に係るクランプパルス生成回路の
一例を示すブロック図である。
【図２１】本発明が適用されるエリアセンサを用いた固
体撮像装置の一例を示す構成図である。
【図２２】従来例の動作説明のためのタイミングチャー
ト（その１）である。
【図２３】従来例の動作説明のためのタイミングチャー
ト（その２）である。
【符号の説明】
１１ センサ列 １１ａ，５１ａ ＯＰＢ部 １３ ＣＣＤシフトレジスタ １３ａ，５５ａ 空送り部 １５，５７ 信号処理部 １６ Ａ／Ｄコンバータ １７，５８ タイミングジェネレータ ２１ サンプルホールド回路 ２２ クランプ回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１列分のセンサ列からなりか
    つ時間軸方向における前後の複数画素分が遮光されたセ
    ンサ部、このセンサ部から画素単位で読み出された信号
    電荷を転送する電荷転送部及びこの電荷転送部によって
    転送された信号電荷を検出しかつ電気信号に変換して出
    力する電荷検出部を有する固体撮像素子と、 前記固体撮像素子の出力信号を基準電位にクランプする
    クランプ回路と、 前記センサ部から信号電荷を読み出すための読出しゲー
    トパルス、前記電荷転送部を駆動するための転送クロッ
    ク及び前記クランプ回路のクランプパルスを発生するタ
    イミングジェネレータとを具備し、 前記タイミングジェネレータは、前記固体撮像素子の出
    力信号中の後側の遮光画素部分の信号の少なくとも一画
    素相当分をクランプするとともに、前記電荷転送部の空
    送り部の信号を前記転送クロックの停止期間の前後に亘
    ってクランプするためのクランプパルスを発生すること
    を特徴とする固体撮像装置。
  2. 【請求項２】 少なくとも１列分のセンサ列からなりか
    つ時間軸方向における前後の複数画素分が遮光されたセ
    ンサ部、このセンサ部から画素単位で読み出された信号
    電荷を転送する電荷転送部及びこの電荷転送部によって
    転送された信号電荷を検出しかつ電気信号に変換して出
    力する電荷検出部を有する固体撮像素子と、 前記固体撮像素子の出力信号を基準電位にクランプする
    クランプ回路と、 前記センサ部から信号電荷を読み出すための読出しゲー
    トパルス、前記電荷転送部を駆動するための転送クロッ
    ク及び前記クランプ回路のクランプパルスを発生するタ
    イミングジェネレータとを具備し、 前記タイミングジェネレータは、前記固体撮像素子の出
    力信号中の後側の遮光画素部分の信号の少なくとも一画
    素相当分をクランプするとともに、前側の遮光画素部分
    の信号の途中から前記電荷転送部の空送り部の信号の途
    中までの期間に亘ってクランプするためのクランプパル
    スを発生することを特徴とする固体撮像装置。
  3. 【請求項３】 前記タイミングジェネレータは、前記固
    体撮像素子の出力信号中の後側の遮光画素部分の信号の
    少なくとも一画素相当分をクランプするとともに、前側
    の遮光画素部分の信号の途中から前記電荷転送部の空送
    り部の信号の前記転送クロックの停止期間終了までの期
    間に亘ってクランプするためのクランプパルスを発生す
    ることを特徴とする請求項２記載の固体撮像装置。
  4. 【請求項４】 少なくとも１列分のセンサ列からなりか
    つ時間軸方向における前後の複数画素分が遮光されたセ
    ンサ部、このセンサ部から画素単位で読み出された信号
    電荷を転送する電荷転送部及びこの電荷転送部によって
    転送された信号電荷を検出しかつ電気信号に変換して出
    力する電荷検出部を有する固体撮像素子と、 前記固体撮像素子の出力信号を基準電位にクランプする
    クランプ回路と、 前記センサ部から信号電荷を読み出すための読出しゲー
    トパルス、前記電荷転送部を駆動するための転送クロッ
    ク及び前記クランプ回路のクランプパルスを発生するタ
    イミングジェネレータとを具備し、 前記タイミングジェネレータは、前記固体撮像素子の出
    力信号中の後側の遮光画素部分の信号の少なくとも一画
    素相当分をクランプするとともに、１ライン前の最終画
    素の信号の途中から前記電荷転送部の空送り部の信号の
    前記転送クロックの停止期間終了までの期間に亘ってク
    ランプするためのクランプパルスを発生することを特徴
    とする固体撮像装置。
  5. 【請求項５】 少なくとも１列分のセンサ列からなりか
    つ時間軸方向における前後の複数画素分が遮光されたセ
    ンサ部、このセンサ部から画素単位で読み出された信号
    電荷を転送する電荷転送部及びこの電荷転送部によって
    転送された信号電荷を検出しかつ電気信号に変換して出
    力する電荷検出部を有する固体撮像素子と、 前記固体撮像素子の出力信号を基準電位にクランプする
    クランプ回路と、 前記センサ部から信号電荷を読み出すための読出しゲー
    トパルス、前記電荷転送部を駆動するための転送クロッ
    ク及び前記クランプ回路のクランプパルスを発生するタ
    イミングジェネレータとを具備し、 前記タイミングジェネレータは、信号電荷の転送期間中
    に信号電荷の読み出し動作が起こった場合に、少なくと
    も前回読み出しの画素信号と重畳されていない画素信号
    をクランプするためのクランプパルスを発生することを
    特徴とする固体撮像装置。
  6. 【請求項６】 少なくとも１列分のセンサ列からなりか
    つ時間軸方向における前後の複数画素分が遮光されたセ
    ンサ部、このセンサ部から画素単位で読み出された信号
    電荷を転送する電荷転送部及びこの電荷転送部によって
    転送された信号電荷を検出しかつ電気信号に変換して出
    力する電荷検出部を有する固体撮像素子と、 前記固体撮像素子の出力信号を基準電位にクランプする
    クランプ回路と、 前記センサ部から信号電荷を読み出すための読出しゲー
    トパルス、前記電荷転送部を駆動するための転送クロッ
    ク及び前記クランプ回路のクランプパルスを発生するタ
    イミングジェネレータとを具備し、 前記タイミングジェネレータは、信号電荷の転送期間中
    に信号電荷の読み出し動作が起こった場合に、その読み
    出し動作に同期して発生されるクランプパルスの出力を
    禁止する禁止回路を有することを特徴とする固体撮像装
    置。
JP17322295A 1995-07-10 1995-07-10 固体撮像装置及び固体撮像素子の出力信号処理方法 Expired - Fee Related JP3612803B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP17322295A JP3612803B2 (ja) 1995-07-10 1995-07-10 固体撮像装置及び固体撮像素子の出力信号処理方法
US08/676,731 US6480228B1 (en) 1995-07-10 1996-07-08 Solid-state image sensing device
EP96401514A EP0758182A3 (en) 1995-07-10 1996-07-10 Solid-state image sensing device
TW085108340A TW300160B (ja) 1995-07-10 1996-07-10
US10/247,557 US7071977B2 (en) 1995-07-10 2002-09-20 Solid-state image sensing device
US11/073,870 US7535507B2 (en) 1995-07-10 2005-03-08 Solid-state image sensing device
US11/478,685 US7573521B2 (en) 1995-07-10 2006-07-03 Solid-state image sensing device
US11/594,905 US7589776B2 (en) 1995-07-10 2006-11-09 Solid-state image sensing device
US12/457,619 US8159590B2 (en) 1995-07-10 2009-06-17 Solid-state image sensing device
US12/458,660 US7893982B2 (en) 1995-07-10 2009-07-20 Solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17322295A JP3612803B2 (ja) 1995-07-10 1995-07-10 固体撮像装置及び固体撮像素子の出力信号処理方法

Publications (2)

Publication Number Publication Date
JPH0923384A true JPH0923384A (ja) 1997-01-21
JP3612803B2 JP3612803B2 (ja) 2005-01-19

Family

ID=15956405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17322295A Expired - Fee Related JP3612803B2 (ja) 1995-07-10 1995-07-10 固体撮像装置及び固体撮像素子の出力信号処理方法

Country Status (4)

Country Link
US (7) US6480228B1 (ja)
EP (1) EP0758182A3 (ja)
JP (1) JP3612803B2 (ja)
TW (1) TW300160B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003244556A (ja) * 2002-02-18 2003-08-29 Nikon Corp 撮像装置
JP2005065109A (ja) * 2003-08-19 2005-03-10 Canon Inc 撮像装置及び撮像方法
US7053941B1 (en) 1999-08-19 2006-05-30 Canon Kabushiki Kaisha Image input apparatus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3612803B2 (ja) * 1995-07-10 2005-01-19 ソニー株式会社 固体撮像装置及び固体撮像素子の出力信号処理方法
US6452634B1 (en) * 1996-12-26 2002-09-17 Sony Corporation Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same
US6243134B1 (en) 1998-02-27 2001-06-05 Intel Corporation Method to reduce reset noise in photodiode based CMOS image sensors
JP2002077739A (ja) * 2000-08-30 2002-03-15 Chinon Ind Inc 固体撮像素子、レンズ装置および撮像装置
JP2004088323A (ja) * 2002-08-26 2004-03-18 Sanyo Electric Co Ltd 撮像装置
JP4295703B2 (ja) * 2004-08-23 2009-07-15 富士フイルム株式会社 固体撮像装置の駆動方法及び固体撮像装置
JP4771535B2 (ja) * 2005-05-17 2011-09-14 キヤノン株式会社 撮像装置及び制御方法
US8194297B2 (en) * 2007-08-07 2012-06-05 Canon Kabushiki Kaisha Method for controlling linear sensor, and image reading apparatus
CN101995742B (zh) 2009-08-19 2012-07-04 扬明光学股份有限公司 投影模组及其调整机构
US8610044B2 (en) 2010-12-17 2013-12-17 Truesence Imaging, Inc. Method for producing a linear image sensor having multiple outputs
WO2012044464A1 (en) * 2010-09-30 2012-04-05 Image Sensor Technologies Acquisition Corporation Method and apparatus for deinterlaching video data
US8564707B2 (en) 2010-09-30 2013-10-22 Truesense Imaging, Inc. Linear image sensor with multiple outputs
JP2018195975A (ja) * 2017-05-17 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および方法、撮像素子、並びに、電子機器
KR20230032217A (ko) * 2021-08-30 2023-03-07 에스케이하이닉스 주식회사 데이터 출력 제어 회로 및 이를 포함하는 반도체 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742392A (en) * 1983-08-04 1988-05-03 Canon Kabushiki Kaisha Clamp circuit with feed back
JPS6134798A (ja) * 1984-07-25 1986-02-19 Sharp Corp 電荷転送素子の出力信号処理回路
US5121230A (en) * 1987-01-19 1992-06-09 Canon Kabushiki Kaisha Image reading apparatus having adjusting circuits for matching the level of and compensating for fluctuation among a plurality of sensing elements
JPS63215274A (ja) * 1987-03-04 1988-09-07 Sony Corp 固体撮像装置のクランプ回路
US4819070A (en) * 1987-04-10 1989-04-04 Texas Instruments Incorporated Image sensor array
JPH01106677A (ja) * 1987-10-20 1989-04-24 Sony Corp 電荷転送素子の出力回路
US5043821A (en) * 1988-08-31 1991-08-27 Canon Kabushiki Kaisha Image pickup device having a frame-size memory
JPH0775385B2 (ja) * 1989-02-20 1995-08-09 シャープ株式会社 読取装置
JPH0732447B2 (ja) * 1989-05-16 1995-04-10 シャープ株式会社 読取装置
JP2544671B2 (ja) * 1990-01-19 1996-10-16 シャープ株式会社 画像情報処理装置
JPH03250856A (ja) * 1990-02-28 1991-11-08 Sharp Corp 固体撮像素子の読み出し回路
JPH03285459A (ja) * 1990-03-31 1991-12-16 Canon Inc 画像読取装置
US5539536A (en) * 1992-03-19 1996-07-23 Sony Corporation Linear imaging sensor having improved charged transfer circuitry
US5235412A (en) * 1992-08-17 1993-08-10 Eastman Kodak Company Electronic color imaging system and analog signal processor therefor
JP3241882B2 (ja) 1993-07-08 2001-12-25 ソニー株式会社 固体撮像装置
US5650784A (en) * 1994-01-13 1997-07-22 Mita Industrial Co., Ltd. Digital AGC circuit for image processing
JP3612803B2 (ja) * 1995-07-10 2005-01-19 ソニー株式会社 固体撮像装置及び固体撮像素子の出力信号処理方法
JP4329128B2 (ja) * 1996-07-12 2009-09-09 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法およびカメラ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053941B1 (en) 1999-08-19 2006-05-30 Canon Kabushiki Kaisha Image input apparatus
US7542081B2 (en) 1999-08-19 2009-06-02 Canon Kabushiki Kaisha Image input apparatus
JP2003244556A (ja) * 2002-02-18 2003-08-29 Nikon Corp 撮像装置
JP2005065109A (ja) * 2003-08-19 2005-03-10 Canon Inc 撮像装置及び撮像方法
JP4549040B2 (ja) * 2003-08-19 2010-09-22 キヤノン株式会社 撮像装置

Also Published As

Publication number Publication date
US7893982B2 (en) 2011-02-22
US20030030736A1 (en) 2003-02-13
JP3612803B2 (ja) 2005-01-19
US20050151865A1 (en) 2005-07-14
EP0758182A3 (en) 1999-06-09
US7535507B2 (en) 2009-05-19
TW300160B (ja) 1997-03-11
US6480228B1 (en) 2002-11-12
US7589776B2 (en) 2009-09-15
US7573521B2 (en) 2009-08-11
US8159590B2 (en) 2012-04-17
US20070052828A1 (en) 2007-03-08
EP0758182A2 (en) 1997-02-12
US20090256944A1 (en) 2009-10-15
US20060250512A1 (en) 2006-11-09
US7071977B2 (en) 2006-07-04
US20090278972A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
US7573521B2 (en) Solid-state image sensing device
US8363137B2 (en) Image sensing apparatus and imaging system
EP0286123B1 (en) Solid-state imaging device having high-speed shutter function and method of realizing high-speed function in solid-state imaging device
US7952634B2 (en) Image sensing apparatus, imaging system, and image sensing apparatus driving method
JP3241882B2 (ja) 固体撮像装置
JPS63177664A (ja) 電子スチルカメラ
TW576108B (en) Imaging device
JPH04237271A (ja) 撮像装置
JP2690186B2 (ja) 固体撮像装置
JPH10210370A (ja) 固体撮像装置
JPH01125073A (ja) 固体撮像装置
JP3103086B2 (ja) 固体撮像装置の駆動方法
JP2549653B2 (ja) 固体撮像素子カメラ
JP3352097B2 (ja) 光電変換素子の信号出力装置
JP2002281397A (ja) 撮像装置
JPH07284025A (ja) 固体撮像装置
JPS63164578A (ja) 固体撮像装置
JPH04140985A (ja) 固体撮像素子の出力電位クランプ装置
JPH0795484A (ja) 固体撮像素子及び駆動方法
JPH02119473A (ja) 固体撮像装置
JP2000134543A (ja) 固体撮像素子の位置合わせ方法
JP2000125211A (ja) 固体撮像装置
JPH04237272A (ja) 撮像装置
JPS62147873A (ja) 固体イメ−ジ・センサ
JPH1051692A (ja) 固体撮像装置の駆動方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees