JPH09232369A - テープキャリア型半導体装置及びテープキャリア - Google Patents
テープキャリア型半導体装置及びテープキャリアInfo
- Publication number
- JPH09232369A JPH09232369A JP3382596A JP3382596A JPH09232369A JP H09232369 A JPH09232369 A JP H09232369A JP 3382596 A JP3382596 A JP 3382596A JP 3382596 A JP3382596 A JP 3382596A JP H09232369 A JPH09232369 A JP H09232369A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tape
- decoupling capacitor
- tape carrier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 実装により生じる寄生インダクタンスを減少
させることによって、誤動作を少なくし信頼性を向上さ
せる。 【解決手段】 ＩＣチップ１の電極に形成されたバンプ
３に、ＩＣチップ用テープ２のＩＣチップ用リード２ａ
が接続される。ＩＣチップ用テープ２には、デカップリ
ングコンデンサ用テープ４が積層される。デカップリン
グコンデンサ用テープ４の表面には電源用デカップリン
グコンデンサとしてチップコンデンサ６が設けられる。
チップコンデンサ６は、デカップリングコンデンサ用リ
ード４ａと接続されており、デカップリングコンデンサ
用リード４ａの端部に形成されたＡｇペーストバンプ５
を介してＩＣチップ用リード２ａと接続される。
させることによって、誤動作を少なくし信頼性を向上さ
せる。 【解決手段】 ＩＣチップ１の電極に形成されたバンプ
３に、ＩＣチップ用テープ２のＩＣチップ用リード２ａ
が接続される。ＩＣチップ用テープ２には、デカップリ
ングコンデンサ用テープ４が積層される。デカップリン
グコンデンサ用テープ４の表面には電源用デカップリン
グコンデンサとしてチップコンデンサ６が設けられる。
チップコンデンサ６は、デカップリングコンデンサ用リ
ード４ａと接続されており、デカップリングコンデンサ
用リード４ａの端部に形成されたＡｇペーストバンプ５
を介してＩＣチップ用リード２ａと接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、テープキャリアに
半導体チップを組み込んだテープキャリア型半導体装
置、及びテープキャリアに関する。
半導体チップを組み込んだテープキャリア型半導体装
置、及びテープキャリアに関する。
【０００２】
【従来の技術】ＩＣやＬＳＩの代表的なパッケージ形態
の一つに、テープキャリア方式（ＴＡＢ）がある。この
方式は、長尺のスプロケットホイール付きのポリイミド
テープに半導体チップを連続的に組込んでいく方法で、
自動化に適しているとともに、小型化、高密度実装が可
能である。
の一つに、テープキャリア方式（ＴＡＢ）がある。この
方式は、長尺のスプロケットホイール付きのポリイミド
テープに半導体チップを連続的に組込んでいく方法で、
自動化に適しているとともに、小型化、高密度実装が可
能である。
【０００３】従来のテープキャリア型半導体装置につい
て、図７及び図８を参照して説明する。図７において、
ＩＣチップ１０１の電極にはＡｕからなるバンプ１０３
が形成され、このバンプ１０３にテープキャリア１０４
のリード１０４ａが接続されている。
て、図７及び図８を参照して説明する。図７において、
ＩＣチップ１０１の電極にはＡｕからなるバンプ１０３
が形成され、このバンプ１０３にテープキャリア１０４
のリード１０４ａが接続されている。
【０００４】一方、このテープキャリア型半導体装置を
実装する配線基板１２０には、図８に示すように、リー
ド１０４ａを介してＩＣチップ１０１に接続される電源
線１２１、グランド用電路１２２及び信号用電路１２３
が設けられている。また、電源線１２１とグランド用電
路１２２との間には、リード１０４アに近い位置で、電
源用のデカップリングコンデンサ１２４が接続されてい
る。デカップリングコンデンサ１２４としては、チップ
コンデンサを用いている。
実装する配線基板１２０には、図８に示すように、リー
ド１０４ａを介してＩＣチップ１０１に接続される電源
線１２１、グランド用電路１２２及び信号用電路１２３
が設けられている。また、電源線１２１とグランド用電
路１２２との間には、リード１０４アに近い位置で、電
源用のデカップリングコンデンサ１２４が接続されてい
る。デカップリングコンデンサ１２４としては、チップ
コンデンサを用いている。
【０００５】そして、ＩＣチップ１０１を半田またはＡ
ｇペースト等により配線基板１２０に固着し、配線基板
１２０の電源線１２１、グランド用電路１２２及び信号
用電路１２３を、それぞれリード１０４ａと半田で接続
することにより、テープキャリア型半導体装置が配線基
板１２０に実装される。
ｇペースト等により配線基板１２０に固着し、配線基板
１２０の電源線１２１、グランド用電路１２２及び信号
用電路１２３を、それぞれリード１０４ａと半田で接続
することにより、テープキャリア型半導体装置が配線基
板１２０に実装される。
【０００６】ここで、ＩＣチップ１０１とデカップリン
グコンデンサ１２４との接続についての等価回路を図９
に示す。図９からわかるように、デカップリングコンデ
ンサ１２４はＩＣチップ１０１に供給する電源に並列に
接続されており、それぞれの電路には、寄生インダクタ
ンス１３１，１３２，１３３が存在する。
グコンデンサ１２４との接続についての等価回路を図９
に示す。図９からわかるように、デカップリングコンデ
ンサ１２４はＩＣチップ１０１に供給する電源に並列に
接続されており、それぞれの電路には、寄生インダクタ
ンス１３１，１３２，１３３が存在する。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
テープキャリア型半導体装置では、上述した寄生インダ
クタンスにより誤動作が生じる場合があるという問題点
があった。
テープキャリア型半導体装置では、上述した寄生インダ
クタンスにより誤動作が生じる場合があるという問題点
があった。
【０００８】以下に、この問題点について図９を参照し
て説明する。寄生インダクタンス１３１，１３２，１３
３のうち、デカップリングコンデンサ１２４と電源線１
２１との間、及びデカップリングコンデンサ１２４とグ
ランド用電路１２２との間の寄生インダクタンスについ
て１３１は、デカップリングコンデンサ１２４を電源線
１２１及びグランド用電路１２２に直接半田付けしてお
り電路の距離が短いため、インダクタンス成分は低い。
しかし、電源線１２１の寄生インダクタンス１３２及び
グランド用電路１２２の寄生インダクタンス１３３は、
ＩＣチップ１０１までの間にリードが存在し、その分だ
け配線長が長くなるため、インダクタンス成分が大きく
なる。インダクタンス成分が大きいと、電源やアースに
ノイズが加わり、これがＩＣチップ１０１の誤動作の原
因となる。
て説明する。寄生インダクタンス１３１，１３２，１３
３のうち、デカップリングコンデンサ１２４と電源線１
２１との間、及びデカップリングコンデンサ１２４とグ
ランド用電路１２２との間の寄生インダクタンスについ
て１３１は、デカップリングコンデンサ１２４を電源線
１２１及びグランド用電路１２２に直接半田付けしてお
り電路の距離が短いため、インダクタンス成分は低い。
しかし、電源線１２１の寄生インダクタンス１３２及び
グランド用電路１２２の寄生インダクタンス１３３は、
ＩＣチップ１０１までの間にリードが存在し、その分だ
け配線長が長くなるため、インダクタンス成分が大きく
なる。インダクタンス成分が大きいと、電源やアースに
ノイズが加わり、これがＩＣチップ１０１の誤動作の原
因となる。
【０００９】そこで本発明は、実装により生じる寄生イ
ンダクタンスを減少させることによって、誤動作が少な
く信頼性の高いテープキャリア型半導体装置を提供する
ことを目的とする。さらに本発明は、本発明のテープキ
ャリア型半導体装置を製造するのに好適に用いられるテ
ープキャリアを提供することを第２の目的とする。
ンダクタンスを減少させることによって、誤動作が少な
く信頼性の高いテープキャリア型半導体装置を提供する
ことを目的とする。さらに本発明は、本発明のテープキ
ャリア型半導体装置を製造するのに好適に用いられるテ
ープキャリアを提供することを第２の目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
本発明のテープキャリア型半導体装置は、電極にバンプ
が形成された半導体チップに、テープキャリアのリード
が接続されたテープキャリア型半導体装置において、デ
カップリングコンデンサが設けられた少なくとも１つの
デカップリングコンデンサ用テープが前記半導体チップ
上に前記リードを挟んで積層され、前記デカップリング
コンデンサは、前記リードを介して前記半導体チップと
接続されていることを特徴とする。
本発明のテープキャリア型半導体装置は、電極にバンプ
が形成された半導体チップに、テープキャリアのリード
が接続されたテープキャリア型半導体装置において、デ
カップリングコンデンサが設けられた少なくとも１つの
デカップリングコンデンサ用テープが前記半導体チップ
上に前記リードを挟んで積層され、前記デカップリング
コンデンサは、前記リードを介して前記半導体チップと
接続されていることを特徴とする。
【００１１】このように、デカップリングコンデンサが
設けられたデカップリングコンデンサ用テープを半導体
チップ上に積層することで、半導体チップからデカップ
リングコンデンサまでの電路の距離が短くなり、寄生イ
ンダクタンスが減少する。また、半導体チップ上にデカ
ップリングコンデンサが配置されることになるので、配
線基板にはデカップリングコンデンサは必要なくなる。
デカップリングコンデンサは、チップコンデンサを用い
てもよいし、デカップリングコンデンサ用テープに形成
したプリントパターン素子で構成してもよい。
設けられたデカップリングコンデンサ用テープを半導体
チップ上に積層することで、半導体チップからデカップ
リングコンデンサまでの電路の距離が短くなり、寄生イ
ンダクタンスが減少する。また、半導体チップ上にデカ
ップリングコンデンサが配置されることになるので、配
線基板にはデカップリングコンデンサは必要なくなる。
デカップリングコンデンサは、チップコンデンサを用い
てもよいし、デカップリングコンデンサ用テープに形成
したプリントパターン素子で構成してもよい。
【００１２】本発明のテープキャリアは、半導体チップ
の電極に形成されたバンプと接続されるチップ用リード
が設けられたチップ用テープと、デカップリングコンデ
ンサが設けられ、前記チップ用テープが前記半導体チッ
プに接続された後に前記半導体チップ上に前記チップ用
リードを挟んで積層されて、前記デカップリングコンデ
ンサが前記半導体チップと接続される、少なくとも１つ
のデカップリングコンデンサ用テープとを有し、前記チ
ップ用テープ及び前記デカップリングテープが前記半導
体チップへの積層順に配列されていることを特徴とす
る。
の電極に形成されたバンプと接続されるチップ用リード
が設けられたチップ用テープと、デカップリングコンデ
ンサが設けられ、前記チップ用テープが前記半導体チッ
プに接続された後に前記半導体チップ上に前記チップ用
リードを挟んで積層されて、前記デカップリングコンデ
ンサが前記半導体チップと接続される、少なくとも１つ
のデカップリングコンデンサ用テープとを有し、前記チ
ップ用テープ及び前記デカップリングテープが前記半導
体チップへの積層順に配列されていることを特徴とす
る。
【００１３】上記のとおり構成された本発明のテープキ
ャリアでは、まず、チップ用テープが半導体チップのバ
ンプに接続される。次いで、チップ用テープをテープキ
ャリアから切り離し、チップ用リードを挟んで半導体チ
ップ上にデカップリングコンデンサ用テープが積層さ
れ、デカップリングコンデンサと半導体チップとが接続
された本発明のテープキャリア型半導体装置が得られ
る。ここで、チップ用テープ及びデカップリングコンデ
ンサ用テープは、半導体チップへの積層順に配列されて
いるので、本発明のテープキャリア型半導体装置が１本
のテープキャリアで製造される。
ャリアでは、まず、チップ用テープが半導体チップのバ
ンプに接続される。次いで、チップ用テープをテープキ
ャリアから切り離し、チップ用リードを挟んで半導体チ
ップ上にデカップリングコンデンサ用テープが積層さ
れ、デカップリングコンデンサと半導体チップとが接続
された本発明のテープキャリア型半導体装置が得られ
る。ここで、チップ用テープ及びデカップリングコンデ
ンサ用テープは、半導体チップへの積層順に配列されて
いるので、本発明のテープキャリア型半導体装置が１本
のテープキャリアで製造される。
【００１４】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００１５】（第１実施例）図１は、本発明のテープキ
ャリア型半導体装置の第１実施例の断面図である。
ャリア型半導体装置の第１実施例の断面図である。
【００１６】図１において、ＩＣチップ１の電極にはバ
ンプ３が形成され、このバンプ３にＩＣチップ用テープ
２のＩＣチップ用リード２ａが接続されている。ＩＣチ
ップ用テープ２には、デカップリングコンデンサ用テー
プ４が積層される。
ンプ３が形成され、このバンプ３にＩＣチップ用テープ
２のＩＣチップ用リード２ａが接続されている。ＩＣチ
ップ用テープ２には、デカップリングコンデンサ用テー
プ４が積層される。
【００１７】デカップリングコンデンサ用テープ４は、
ＩＣチップ用テープ２と対向する面と反対側の面である
表面にデカップリングコンデンサ用リード４ａを有す
る。デカップリングコンデンサ用リード４ａは、一端部
において、デカップリングコンデンサ用テープ４の表面
に実装されたデカップリングコンデンサであるチップコ
ンデンサ６と接続される。デカップリングコンデンサ用
リード４ａの他端部にはＡｇペーストバンプ５が形成さ
れており、このＡｇペーストバンプ５を介してデカップ
リングコンデンサ用リード４ａがＩＣチップ用リード２
ａと接続されている。この接続はＡｇペーストバンプ５
を硬化させることにより行う。
ＩＣチップ用テープ２と対向する面と反対側の面である
表面にデカップリングコンデンサ用リード４ａを有す
る。デカップリングコンデンサ用リード４ａは、一端部
において、デカップリングコンデンサ用テープ４の表面
に実装されたデカップリングコンデンサであるチップコ
ンデンサ６と接続される。デカップリングコンデンサ用
リード４ａの他端部にはＡｇペーストバンプ５が形成さ
れており、このＡｇペーストバンプ５を介してデカップ
リングコンデンサ用リード４ａがＩＣチップ用リード２
ａと接続されている。この接続はＡｇペーストバンプ５
を硬化させることにより行う。
【００１８】図２に示すように、デカップリングコンデ
ンサ用リード４は、電源用導体７とグランド用導体８と
で構成され、チップコンデンサ６はこれら電源用導体７
及びグランド用導体８に半田９で接続されている。ここ
で、電源用導体７はＩＣチップ用リード２ａの電源用導
体と接続され、グランド用導体８はＩＣチップ用リード
２ａのグランド用導体と接続される。従って、チップコ
ンデンサ６は、ＩＣチップ１の電源用のデカップリング
コンデンサとして機能する。
ンサ用リード４は、電源用導体７とグランド用導体８と
で構成され、チップコンデンサ６はこれら電源用導体７
及びグランド用導体８に半田９で接続されている。ここ
で、電源用導体７はＩＣチップ用リード２ａの電源用導
体と接続され、グランド用導体８はＩＣチップ用リード
２ａのグランド用導体と接続される。従って、チップコ
ンデンサ６は、ＩＣチップ１の電源用のデカップリング
コンデンサとして機能する。
【００１９】以上説明したように、ＩＣチップ１をＩＣ
チップ用テープ２に接続した上に、さらに、電源デカッ
プリング用のチップコンデンサ６が実装されるデカップ
リング用テープ４を積層し、チップコンデンサ６をＩＣ
チップ１と接続することで、チップコンデンサ６はＩＣ
チップ１上に配置されることになり、チップコンデンサ
６からＩＣチップ１までの電源線及びグランド用電路の
距離が短くなる。その結果、寄生インダクタンスが減少
し、電源やアースに加わるノイズが減少するので、ＩＣ
チップ１の誤動作を減少させることができる。
チップ用テープ２に接続した上に、さらに、電源デカッ
プリング用のチップコンデンサ６が実装されるデカップ
リング用テープ４を積層し、チップコンデンサ６をＩＣ
チップ１と接続することで、チップコンデンサ６はＩＣ
チップ１上に配置されることになり、チップコンデンサ
６からＩＣチップ１までの電源線及びグランド用電路の
距離が短くなる。その結果、寄生インダクタンスが減少
し、電源やアースに加わるノイズが減少するので、ＩＣ
チップ１の誤動作を減少させることができる。
【００２０】また、配線基板（不図示）への実装に際し
ては、配線基板に電源用デカップリングコンデンサを設
ける必要がなくなる。従って、その分だけ配線基板のス
ペースを有効に利用でき、より高密度の実装が可能とな
る。
ては、配線基板に電源用デカップリングコンデンサを設
ける必要がなくなる。従って、その分だけ配線基板のス
ペースを有効に利用でき、より高密度の実装が可能とな
る。
【００２１】本実施例のようなテープキャリア型半導体
装置を構成するには、図３に示すようなテープキャリア
１０を用いるのがよい。このテープキャリア１０は、Ｉ
Ｃチップ用テープ２とデカップリングコンデンサ用テー
プ４とが交互に配列されている。そして、ＩＣチップ１
をＩＣチップ用テープ２のＩＣチップ用リード２ａと接
続した後、ＩＣチップ用テープ２をテープキャリア１０
から切り離し、ＩＣチップ用テープ２にデカップリング
コンデンサ用テープ４を積層する。このようなテープキ
ャリア１０を用いることで、１本のテープキャリア１０
で図１に示したような積層構造のテープキャリア型半導
体装置を製造することができる。なお、デカップリング
コンデンサ用テープ４にはランド１１が設けられてお
り、このランド１１にチップコンデンサ６が実装され
る。
装置を構成するには、図３に示すようなテープキャリア
１０を用いるのがよい。このテープキャリア１０は、Ｉ
Ｃチップ用テープ２とデカップリングコンデンサ用テー
プ４とが交互に配列されている。そして、ＩＣチップ１
をＩＣチップ用テープ２のＩＣチップ用リード２ａと接
続した後、ＩＣチップ用テープ２をテープキャリア１０
から切り離し、ＩＣチップ用テープ２にデカップリング
コンデンサ用テープ４を積層する。このようなテープキ
ャリア１０を用いることで、１本のテープキャリア１０
で図１に示したような積層構造のテープキャリア型半導
体装置を製造することができる。なお、デカップリング
コンデンサ用テープ４にはランド１１が設けられてお
り、このランド１１にチップコンデンサ６が実装され
る。
【００２２】（第２実施例）図４は、本発明のテープキ
ャリア型半導体装置の第２実施例の断面図である。
ャリア型半導体装置の第２実施例の断面図である。
【００２３】本実施例は、第１実施例と同様の構造に、
さらに、第２のデカップリングコンデンサ用テープ３４
を積層したものである。
さらに、第２のデカップリングコンデンサ用テープ３４
を積層したものである。
【００２４】第２のデカップリングコンデンサ用テープ
３４は、デカップリングコンデンサ用テープ２４と同様
に、電源用導体とグランド用導体で構成される第２のデ
カップリングコンデンサ用リード３４ａを有する。第２
のデカップリングコンデンサ用リード３４ａは、一端部
において、第２のデカップリングコンデンサ用テープ３
４の表面に実装されたデカップリングコンデンサである
チップコンデンサ３６と接続される。チップコンデンサ
３６は、第２のデカップリングコンデンサ用リード３４
ａの電源用導体及びグランド用導体に半田で接続されて
いる。
３４は、デカップリングコンデンサ用テープ２４と同様
に、電源用導体とグランド用導体で構成される第２のデ
カップリングコンデンサ用リード３４ａを有する。第２
のデカップリングコンデンサ用リード３４ａは、一端部
において、第２のデカップリングコンデンサ用テープ３
４の表面に実装されたデカップリングコンデンサである
チップコンデンサ３６と接続される。チップコンデンサ
３６は、第２のデカップリングコンデンサ用リード３４
ａの電源用導体及びグランド用導体に半田で接続されて
いる。
【００２５】第２のデカップリングコンデンサ用リード
３４ａの他端部にはＡｇペーストバンプ３５が形成され
ており、このＡｇペーストバンプ３５を介して第２のデ
カップリングコンデンサ用リード３４ａがデカップリン
グコンデンサ用リード２４ａと接続されている。この接
続はＡｇペーストバンプ３５を硬化させることにより行
う。
３４ａの他端部にはＡｇペーストバンプ３５が形成され
ており、このＡｇペーストバンプ３５を介して第２のデ
カップリングコンデンサ用リード３４ａがデカップリン
グコンデンサ用リード２４ａと接続されている。この接
続はＡｇペーストバンプ３５を硬化させることにより行
う。
【００２６】これにより、ＩＣチップ２１をＩＣチップ
用テープ２２に接続した上に、デカップリングコンデン
サ用テープ２４のチップコンデンサ２６、及び第２のデ
カップリングコンデンサ用テープ３４のチップコンデン
サ３６が、積み重ねられて接続されることになる。
用テープ２２に接続した上に、デカップリングコンデン
サ用テープ２４のチップコンデンサ２６、及び第２のデ
カップリングコンデンサ用テープ３４のチップコンデン
サ３６が、積み重ねられて接続されることになる。
【００２７】ＩＣチップ２１の電極数が多い場合、電源
の本数が多くなり、それぞれの電源に対して電源用デカ
ップリングコンデンサが必要となる。この際、１層のデ
カップリングコンデンサ用テープ２４のみではデカップ
リングコンデンサを設けるための領域を確保できなかっ
たり、デカップリングコンデンサをＩＣチップ２１の電
極に対して遠い位置に配置せざるを得なくなってしまう
ことがある。このような場合には、本実施例のように、
デカップリングコンデンサが設けられるテープを複数層
とすることで、より高密度化を達成できるとともに、寄
生インダクタンスを減少させることができる。
の本数が多くなり、それぞれの電源に対して電源用デカ
ップリングコンデンサが必要となる。この際、１層のデ
カップリングコンデンサ用テープ２４のみではデカップ
リングコンデンサを設けるための領域を確保できなかっ
たり、デカップリングコンデンサをＩＣチップ２１の電
極に対して遠い位置に配置せざるを得なくなってしまう
ことがある。このような場合には、本実施例のように、
デカップリングコンデンサが設けられるテープを複数層
とすることで、より高密度化を達成できるとともに、寄
生インダクタンスを減少させることができる。
【００２８】本実施例のようなテープキャリア型半導体
装置を構成するには、図５に示すようなテープキャリア
４０を用いるのがよい。このテープキャリア４０は、Ｉ
Ｃチップ用テープ２２、デカップリングコンデンサ用テ
ープ２４、及び第２のデカップリングコンデンサ用テー
プ３４が積層順に配列されている。このようなテープキ
ャリア４０を用いることで、１本のテープキャリア４０
で図４に示したような積層構造のテープキャリア型半導
体装置を製造することができる。なお、デカップリング
コンデンサ用テープ２４及び第２のデカップリングコン
デンサ用テープ３４にはそれぞれランド４１，４２が設
けられており、これらランド４１，４２にチップコンデ
ンサ２６，３６が実装される。
装置を構成するには、図５に示すようなテープキャリア
４０を用いるのがよい。このテープキャリア４０は、Ｉ
Ｃチップ用テープ２２、デカップリングコンデンサ用テ
ープ２４、及び第２のデカップリングコンデンサ用テー
プ３４が積層順に配列されている。このようなテープキ
ャリア４０を用いることで、１本のテープキャリア４０
で図４に示したような積層構造のテープキャリア型半導
体装置を製造することができる。なお、デカップリング
コンデンサ用テープ２４及び第２のデカップリングコン
デンサ用テープ３４にはそれぞれランド４１，４２が設
けられており、これらランド４１，４２にチップコンデ
ンサ２６，３６が実装される。
【００２９】本実施例では、デカップリングコンデンサ
用テープが２層に積層された構造を示したが、さらに、
３層以上とすることもできる。
用テープが２層に積層された構造を示したが、さらに、
３層以上とすることもできる。
【００３０】以上説明した実施例では、電源用デカップ
リングコンデンサとしてチップコンデンサを用いた例を
示したが、図６に示すように、プリントパターン素子５
６で構成してもよい。
リングコンデンサとしてチップコンデンサを用いた例を
示したが、図６に示すように、プリントパターン素子５
６で構成してもよい。
【００３１】図６において、デカップリングコンデンサ
用テープ５４には、誘電性材料５８及び導体５９，６０
が所定のパターンに形成されてコンデンサを構成するプ
リントパターン素子５６が設けられている。プリントパ
ターンによりコンデンサを構成する方法は周知であるの
で、ここではその説明は省略する。プリントパターン素
子５６の各導体５９，６０には、それぞれデカップリン
グコンデンサ用リード５４ａが接続される。
用テープ５４には、誘電性材料５８及び導体５９，６０
が所定のパターンに形成されてコンデンサを構成するプ
リントパターン素子５６が設けられている。プリントパ
ターンによりコンデンサを構成する方法は周知であるの
で、ここではその説明は省略する。プリントパターン素
子５６の各導体５９，６０には、それぞれデカップリン
グコンデンサ用リード５４ａが接続される。
【００３２】このデカップリングコンデンサ用テープ５
４は、第１実施例と同様に、テープキャリア６０にＩＣ
チップ用テープ５２と交互に配列される。そして、ＩＣ
チップ用テープ５２上にデカップリングコンデンサ用テ
ープ５４を積層することで、第１実施例と同様のテープ
キャリア型半導体装置が構成される。さらに、デカップ
リングコンデンサ用テープ５４に隣接して、これと同様
の構成の第２のデカップリングコンデンサ用テープ（不
図示）を配列し、第２実施例と同様の３層構造のテープ
キャリア型半導体装置を構成することもできる。
４は、第１実施例と同様に、テープキャリア６０にＩＣ
チップ用テープ５２と交互に配列される。そして、ＩＣ
チップ用テープ５２上にデカップリングコンデンサ用テ
ープ５４を積層することで、第１実施例と同様のテープ
キャリア型半導体装置が構成される。さらに、デカップ
リングコンデンサ用テープ５４に隣接して、これと同様
の構成の第２のデカップリングコンデンサ用テープ（不
図示）を配列し、第２実施例と同様の３層構造のテープ
キャリア型半導体装置を構成することもできる。
【００３３】以上説明したように、デカップリングコン
デンサ用テープ５４に設けられる電源用デカップリング
コンデンサをプリントパターン素子５６で構成すること
で、部品点数を少なくすることができる。また、プリン
トパターン素子５６は、デカップリングコンデンサ用テ
ープ５４のパターン形成と同時に作製されるので、後工
程でコンデンサ部品を搭載する必要がなくなり、製造工
程が簡略化される。
デンサ用テープ５４に設けられる電源用デカップリング
コンデンサをプリントパターン素子５６で構成すること
で、部品点数を少なくすることができる。また、プリン
トパターン素子５６は、デカップリングコンデンサ用テ
ープ５４のパターン形成と同時に作製されるので、後工
程でコンデンサ部品を搭載する必要がなくなり、製造工
程が簡略化される。
【００３４】
【発明の効果】本発明は、以上説明したとおり構成され
ているので、以下に記載する効果を奏する。
ているので、以下に記載する効果を奏する。
【００３５】本発明のテープキャリア型半導体装置は、
デカップリングコンデンサが設けられた少なくとも１つ
のデカップリングコンデンサ用テープが半導体チップ上
に積層されているので、チップコンデンサから半導体チ
ップまでの電路の距離が短くなり、寄生インダクタンス
を減少させることができる。その結果、電源やアースに
加わるノイズが減少し、半導体チップの誤動作を減少さ
せることができる。また、配線基板への実装に際して
は、配線基板にデカップリングコンデンサを設ける必要
がなくなるので、配線基板のスペースを有効に利用する
ことができる。特に、デカップリングコンデンサをプリ
ントパターン素子で構成することで、部品点数を減少す
るとともに、製造工程を簡略化することができる。
デカップリングコンデンサが設けられた少なくとも１つ
のデカップリングコンデンサ用テープが半導体チップ上
に積層されているので、チップコンデンサから半導体チ
ップまでの電路の距離が短くなり、寄生インダクタンス
を減少させることができる。その結果、電源やアースに
加わるノイズが減少し、半導体チップの誤動作を減少さ
せることができる。また、配線基板への実装に際して
は、配線基板にデカップリングコンデンサを設ける必要
がなくなるので、配線基板のスペースを有効に利用する
ことができる。特に、デカップリングコンデンサをプリ
ントパターン素子で構成することで、部品点数を減少す
るとともに、製造工程を簡略化することができる。
【００３６】本発明のテープキャリアは、半導体チップ
に接続されるチップ用テープと、これに積層される少な
くとも１つのデカップリングコンデンサ用テープとが、
半導体チップへの積層順に配列されているので、本発明
のテープキャリア型半導体装置を１本のテープキャリア
で製造することができる。
に接続されるチップ用テープと、これに積層される少な
くとも１つのデカップリングコンデンサ用テープとが、
半導体チップへの積層順に配列されているので、本発明
のテープキャリア型半導体装置を１本のテープキャリア
で製造することができる。
【図１】本発明のテープキャリア型半導体装置の第１実
施例の断面図である。
施例の断面図である。
【図２】図１に示したテープキャリア型半導体装置のデ
カップリングコンデンサ用テープの斜視図である。
カップリングコンデンサ用テープの斜視図である。
【図３】図１に示したテープキャリア型半導体装置の製
造に用いられるテープキャリアの要部平面図である。
造に用いられるテープキャリアの要部平面図である。
【図４】本発明のテープキャリア型半導体装置の第２実
施例の断面図である。
施例の断面図である。
【図５】図４に示したテープキャリア型半導体装置の製
造に用いられるテープキャリアの要部平面図である。
造に用いられるテープキャリアの要部平面図である。
【図６】電源用デカップリングコンデンサをプリントパ
ターン素子で構成したデカップリングコンデンサ用テー
プの平面図であり、ＩＣチップへの組み込み前の状態で
示している。
ターン素子で構成したデカップリングコンデンサ用テー
プの平面図であり、ＩＣチップへの組み込み前の状態で
示している。
【図７】従来のテープキャリア型半導体装置の断面図で
ある。
ある。
【図８】従来のテープキャリア型半導体装置の平面図で
ある。
ある。
【図９】図８に示したＩＣチップとチップコンデンサと
の接続についての等価回路図である。
の接続についての等価回路図である。
１，２１ ＩＣチップ ２，２２，５２ ＩＣチップ用テープ ２ａ ＩＣチップ用リード ３ バンプ ４，２４，５４ デカップリングコンデンサ用テープ ４ａ，２４ａ，５４ａ デカップリングコンデンサ用
リード ５，３５ Ａｇペーストバンプ ６，２６，３６ チップコンデンサ ７ 電源用導体 ８ グランド用導体 ９ 半田 １０，４０，６０ テープキャリア １１，４１，４２ ランド ３４ 第２のデカップリングコンデンサ用テープ ３４ａ 第２のデカップリングコンデンサ用リード ５６ プリントパターン素子 ５８ 誘電性材料 ５９，６０ 導体
リード ５，３５ Ａｇペーストバンプ ６，２６，３６ チップコンデンサ ７ 電源用導体 ８ グランド用導体 ９ 半田 １０，４０，６０ テープキャリア １１，４１，４２ ランド ３４ 第２のデカップリングコンデンサ用テープ ３４ａ 第２のデカップリングコンデンサ用リード ５６ プリントパターン素子 ５８ 誘電性材料 ５９，６０ 導体
Claims (6)
- 【請求項１】 電極にバンプが形成された半導体チップ
に、テープキャリアのリードが接続されたテープキャリ
ア型半導体装置において、 デカップリングコンデンサが設けられた少なくとも１つ
のデカップリングコンデンサ用テープが前記半導体チッ
プ上に前記リードを挟んで積層され、前記デカップリン
グコンデンサは、前記リードを介して前記半導体チップ
と接続されていることを特徴とするテープキャリア型半
導体装置。 - 【請求項２】 前記デカップリングコンデンサはチップ
コンデンサである請求項１に記載のテープキャリア型半
導体装置。 - 【請求項３】 前記デカップリングコンデンサは、前記
デカップリングコンデンサ用テープに形成されたプリン
トパターン素子で構成されている請求項１に記載のテー
プキャリア型半導体装置。 - 【請求項４】 半導体チップの電極に形成されたバンプ
と接続されるチップ用リードが設けられたチップ用テー
プと、 デカップリングコンデンサが設けられ、前記チップ用テ
ープが前記半導体チップに接続された後に前記半導体チ
ップ上に前記チップ用リードを挟んで積層されて、前記
デカップリングコンデンサが前記半導体チップと接続さ
れる、少なくとも１つのデカップリングコンデンサ用テ
ープとを有し、 前記チップ用テープ及び前記デカップリングテープが前
記半導体チップへの積層順に配列されていることを特徴
とするテープキャリア。 - 【請求項５】 前記デカップリングコンデンサはチップ
コンデンサである請求項３に記載のテープキャリア。 - 【請求項６】 前記デカップリングコンデンサは、前記
デカップリングコンデンサ用テープに形成されたプリン
トパターン素子で構成されている請求項３に記載のテー
プキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3382596A JPH09232369A (ja) | 1996-02-21 | 1996-02-21 | テープキャリア型半導体装置及びテープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3382596A JPH09232369A (ja) | 1996-02-21 | 1996-02-21 | テープキャリア型半導体装置及びテープキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232369A true JPH09232369A (ja) | 1997-09-05 |
Family
ID=12397274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3382596A Pending JPH09232369A (ja) | 1996-02-21 | 1996-02-21 | テープキャリア型半導体装置及びテープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232369A (ja) |
-
1996
- 1996-02-21 JP JP3382596A patent/JPH09232369A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
| US5708296A (en) | Power-ground plane for a C4 flip-chip substrate | |
| US7889509B2 (en) | Ceramic capacitor | |
| US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
| KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
| US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
| JP2003110084A (ja) | 半導体装置 | |
| JPH0697225A (ja) | 半導体装置 | |
| JP2003197809A (ja) | 半導体装置用パッケージ及びその製造方法並びに半導体装置 | |
| WO1998010630A1 (en) | An integrated circuit package | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| US5977617A (en) | Semiconductor device having multilayer film carrier | |
| JPH0575014A (ja) | 半導体チツプの実装構造 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JPH09232369A (ja) | テープキャリア型半導体装置及びテープキャリア | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2003124430A (ja) | 集積回路装置および集積回路用コンデンサ | |
| JPS6079763A (ja) | 半導体装置 | |
| KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
| JP3831173B2 (ja) | 半導体モジュール | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0661404A (ja) | 半導体装置 |