JPH0922960A - マルチチップモジュール装置とその製造方法 - Google Patents

マルチチップモジュール装置とその製造方法

Info

Publication number
JPH0922960A
JPH0922960A JP17232395A JP17232395A JPH0922960A JP H0922960 A JPH0922960 A JP H0922960A JP 17232395 A JP17232395 A JP 17232395A JP 17232395 A JP17232395 A JP 17232395A JP H0922960 A JPH0922960 A JP H0922960A
Authority
JP
Japan
Prior art keywords
laminated
substrate
terminal
terminal portion
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17232395A
Other languages
English (en)
Inventor
Shigeo Ikeda
重男 池田
Yoshimi Hirata
芳美 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17232395A priority Critical patent/JPH0922960A/ja
Publication of JPH0922960A publication Critical patent/JPH0922960A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージの形成を容易に、またこのパッケ
ージからの外部端子導出を、正確に、かつ高い信頼性を
もって廉価に、またこれの製造に伴う初期の投資額を廉
価にすることができるようにする。 【解決手段】 それぞれ導電層による複数の端子素子1
が絶縁層2を介して相互に積層されて一体化された積層
端子部3を構成する。そして、この積層端子部3が基板
4に配置され、この積層端子部を有する基板上に、もし
くはこの基板上に配置された他の基板上に部品チップ7
をマウントする。この積層端子部3を有する基板4上に
部品チップを覆って封止樹脂モールド体9を施して積層
端子部3を有する基板4と封止樹脂モールド体9とによ
ってパッケージを構成し、積層端子部3の端子素子1の
少なくとも一端をパッケージより外部に導出した構成と
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明マルチチップモジュー
ル装置とその製造方法に係わる。
【0002】
【従来の技術】複数の半導体チップ、例えばIC(集積
回路)チップ等の部品チップがマウントされて所要の電
子回路部が構成されるマルチチップモジュール装置にお
いては、そのパッケージとこれよりの外部端子の導出
が、装置の信頼性、生産性等において問題となる。
【0003】すなわち、この種マルチチップモジュール
装置は、プリント基板等の他の外部配線部に電気的に接
続するための外部への端子導出がなされ、これら端子
を、対応する所定の外部配線部例えばプリント配線に例
えば半田付け等によって電気的に接続され、例えばプリ
ント基板へのマルチチップモジュール装置のマウントあ
るいは外部端子リードの導出がなされる。
【0004】ところで、この場合、外部配線部のプリン
ト基板等への電気的、機械的連結を安定に、したがって
高い信頼性をもって、能率良く行うことができるように
するには、マルチチップモジュール装置の製造におい
て、その複数の外部端子が所定の位置に、所定量突出し
て形成することが望まれる。
【0005】従来、マルチチップモジュール装置におけ
るパッケージおよび外部端子導出の態様として、種々の
方法が提案されているが、一般的方法としては、トラン
スファーモールド構成、セラミックパッケージ等による
ものがあるが、いづれの場合も、多数の外部端子ピンの
導出位置の設定を正確に行うに問題があり、またその製
造装置、例えばその成型の型、これに伴う装置等の初期
の投資額が大きいため、特に少量で多種類のマルチチッ
プモジュール装置を製造する上で、コスト高を来すとい
う問題がある。更に、セラミックパッケージは、これ自
体高価であるという問題がある。
【0006】
【発明が解決しようとする課題】本発明は、上述した問
題の解決すなわちマルチチップモジュール装置における
パッケージの形成を容易に、またこのパッケージからの
外部端子導出を、正確に、かつ高い信頼性をもって廉価
に、またこれの製造に伴う初期の投資額を廉価にするこ
とができるようにして少量多品種のマルチチップモジュ
ール装置に適用して好適ならしめたマルチチップモジュ
ール装置とその製造方法を提供するものである。
【0007】
【課題を解決するための手段】本発明によるマルチチッ
プモジュール装置は、それぞれ導電層による複数の端子
素子が絶縁層を介して相互に積層されて一体化された積
層端子部を構成する。そして、この積層端子部が基板に
配置され、この積層端子部を有する基板上に、もしくは
この基板上に配置された他の基板上に部品チップをマウ
ントする。この積層端子部を有する基板上に部品チップ
を覆って封止樹脂モールド体を施して積層端子部を有す
る基板と封止樹脂モールド体とによってパッケージを構
成し、積層端子部の端子素子の少なくとも一端をパッケ
ージより外部に導出した構成とする。
【0008】また、本発明によるマルチチップモジュー
ル装置の製造方法においては、導電層が絶縁層を介して
積層されてなる積層ブロックを作製する工程と、この積
層ブロックを上記導電層と上記絶縁層とを横切る方向に
所要の厚さに切断する工程と、この切断体の、上記導電
層と上記絶縁層とが交互に配列されて臨む少なくとも一
方の面に対してこの面から所要の深さに各導電層間の絶
縁層を除去して、この面に各導電層よりなる端子素子の
少なくとも一端を突出させる突出処理工程とを採って複
数の端子素子が絶縁層を介して積層されてなる積層端子
部を形成し、この積層端子部を、基板に配置する工程
と、積層端子部を有する基板上に、もしくはこの基板上
に配置される他の基板上に部品チップをマウントする工
程と、積層端子部を有する基板上に部品チップを覆い、
かつ積層端子部の端子層の少なくとも一端を外部に導出
して封止樹脂モールド体のモールド工程とを採って積層
端子を有する基板と封止樹脂モールド体とによってパッ
ケージを構成し、積層端子部の端子素子の少なくとも一
端をパッケージより外部に導出した構成のマルチチップ
モジュール装置を作製する。
【0009】本発明装置および本発明方法によれば、積
層端子部を外部導出端子とするものであり、この積層端
子部は、それぞれ導電層よりなる複数の端子素子が絶縁
層を介して積層された構成とするものであることから、
相互の位置関係を正確に設定できる。そして、このよう
に複数の端子が積層されて一体化された状態で、基板に
配置する構成としたことから、基板に対する複数の端子
素子の配列およびパッケージからの突出量の設定が正確
になされる。
【0010】
【発明の実施の形態】図面を参照して本発明装置および
その製造方法の実施例を説明する。図1は、本発明によ
るマルチチップモジュール装置の一例の概略斜視図を示
し、図2にその概略断面図を示す。この例では、方形の
基板4が樹脂モールドによって構成され、この基板4の
各側面に沿って、それぞれ複数の端子素子1が絶縁層2
を介して相互に積層されて一体化された積層端子部3
が、基板4のモールド成型時に埋め込まれて一体化され
た端子基板5を構成した場合である。
【0011】端子基板5上、すなわち基板4上には、他
の基板例えば半導体回路素子等の半導体集積回路ICが
形成されたIC基板6が接着される。そして、このIC
基板6上の所定の回路部上に、部品チップ7例えばIC
チップがマウントされる。このチップ7のマウントは、
例えばチップ7の、IC基板6の回路と接続されるべき
電極ないしは配線部に例えば金属バンプが配置され、こ
の金属バンプをIC基板6の所定の回路部の配線層上に
直接接触載置して電気的および機械的接合を行ういわゆ
るフェースダウンボンドすることによって行う。
【0012】そして、図示の例では、IC基板6の所定
の配線ないしは端子と対応する積層端子部3の端子素子
1とをリードワイヤ8によって電気的に接続する。
【0013】この状態で端子基板5上を覆って、すなわ
ちこの例ではIC基板6とこれの上の部品チップ7を包
み込んでこれを覆って封止樹脂をモールドする。このよ
うにして基板、この例では端子基板5と封止樹脂モール
ド体9によってパッケージを形成する。
【0014】このときその積層端子部5の端子層4の一
端がパッケージより外部に導出する構成とするものであ
る。
【0015】この構成によるマルチチップモジュール装
置の積層端子部3の一製造方法を、図3〜図6を参照し
て説明する。この場合、図3にその斜視図を示すよう
に、複数枚の導電層例えば厚さ0.3mmの銅Cuの薄板
よりなる導電層31を、例えばガラス繊維にエポキシ樹
脂を含浸させたいわゆるガラスエポキシによる厚さ0.
35mmの絶縁層2を介して積層し、全体として一体化さ
れた積層ブロック21を構成する。導電層よりなる端子
層1は、上述したようにCu等の金属薄板によって構成
することもできるし、絶縁層2に金属のスパッタないし
は蒸着を行うことによって構成することもできる。
【0016】この積層ブロック21を、図3に鎖線
1 、a2 、a3 ・・・で示すように、各導電層31お
よび絶縁層2の積層方向に沿って、すなわち各層と例え
ば直交するように横切って切断して図4に示すように、
所要の厚さtを有する切断体22を形成する。
【0017】この切断体22の一側面に臨む絶縁層2に
対して選択的に、例えば水に研磨剤を混合したいわゆる
液体ホーニングにより、あるいはサンドブラストによっ
て、または絶縁層2を導電層31に比して大なる侵蝕量
を示す排除法によって、選択的に所要の深さをもって除
去し、図5に示すように、導電層31一端縁すなわち、
最終的に得る端子素子の少なくとも一端縁を絶縁層2よ
り突出させる突出処理工程を行う。この場合、この導電
層31の突出量は、均一に所定量に設定できる。
【0018】このようにして、一端縁が突出した導電層
31を各端子素子1として各端子素子1の一端縁が絶縁
層2から所定量突出して配列された積層端子部3を形成
するか、あるいは更に必要に応じて、図6に示すよう
に、図5の切断体22を各導電層31および絶縁層2の
積層方向に沿って各導電層31および絶縁層2と直交す
る方向に所要の幅Wに切断し、それぞれ導電層1からな
る端子素子1が絶縁層2を介して電気的に絶縁されて配
列され、各端子素子1の一端縁が絶縁層2から所定量突
出して配列された積層端子部3を形成する。
【0019】このようにして得た積層端子部3に対して
例えば電気メッキによって端子素子1の露出面にAuメ
ッキ層(図示せず)を施し、端子素子1の耐蝕性の向上
と、これに対する他部との半田付け、リードワイヤのボ
ンディング等を良好に行うことができるようにする。
【0020】このようにして形成した積層端子部3は、
例えば図1および図2で示した基板4の各側面の凹部4
G内に、例えば基板4の厚さ方向に端子素子1の板面が
基板4の各側面と直交しかつ基板4の厚さ方向に沿うよ
うに配置する。すなわち、端子素子1の軸心方向が基板
4の厚さ方向に沿うに配置する。図示の例では、各端子
素子1の絶縁層2から突出させた端縁部が、基板4のI
C基板6等が載置された側とは反対側から突出するよう
にした場合である
【0021】その後、前述したように、例えばIC基板
6の載置、リードワイヤ8のボンディング、部品チップ
7のマウント、封止樹脂モールド体9の被覆等がなさ
れ、目的とするマルチチップモジュール装置10が構成
される。
【0022】このようにして形成されたマルチチップモ
ジュール装置10は、外部配線例えば図1および図2に
示すように、配線層24を有する剛性のもしくはフレキ
シブルのプリント基板23上に、その端子素子1の突出
端を対応する配線層24上に当接させて例えば半田付け
することによって電気的および機械的に連結される。
【0023】図1および図2の例では、他の基板例えば
IC基板6が端子基板4上に載置された構成とした場合
であるが、図7に概略断面図を示すように、基板4の基
板6の載置部に凹部4Hを形成し、この凹部4H内に基
板6を嵌め込む構成とすることもできる。尚、図7にお
いて、図1および図2と対応する部分には同一符号を付
して重複説明を省略する。
【0024】また、上述した例では、端子基板5を構成
する基板4を樹脂モールド体によって構成した場合であ
るが、この基板4をガラスエポキシ基板等の絶縁基板に
よって構成し、その側面例えば四側面に沿って溝を形成
し、この溝内にそれぞれ上述の積層端子部3を嵌め込
み、これを必要に応じて溝内に接着することができる。
【0025】また、積層端子部3が配置される基板4と
しては、上述の樹脂等による構成に限られるものではな
く、基板4全体をもしくは基板4の、例えばIC基板6
の載置部を、熱伝導性にすぐれ、これに載置される例え
ばSiによるIC基板6と同程度の熱膨張率を有する4
2合金による基板によって構成することもできる。図8
は、この場合の一例の概略断面図を示し、図9にその基
板4の平面図を示す。この例においては、42合金基板
4の各側面に沿ってそれぞれ上述したと同様の方法、構
成による積層端子部3を配置して樹脂モールド11によ
って各積層端子部3を基板4の4側面に配置して全体を
機械的に一体化する。この場合、基板4の上面に必要に
応じて凹部12等を設けて樹脂モールド時の基準マーク
とすることができる。
【0026】そして、この基板4上に、IC半導体チッ
プ等の部品チップ7がマウントされた基板6例えばIC
基板例えばシリコン基板が載置され、リードワイヤ8に
よって端子素子1との電気的接続、封止樹脂モールド9
のモールドを行う。このようにして、この封止樹脂モー
ルド体9と基板4とによってパッケージされたマルチチ
ップモジュール装置10が構成される。
【0027】この構成による場合においても、積層端子
部3の各端子素子1はその一端がパッケージから導出さ
れる。すなわち、この例では、各積層端子部3の各端子
素子1の一端が基板4の裏面から外部にそれぞれ一定量
をもって突出するようになされる。
【0028】尚、図8において、図2と対応する部分に
は同一符号を付して重複説明を省略する。
【0029】この例では例えば42合金よりなる基板4
の外側に、積層端子部3を配置して樹脂モールド11に
よって、全体の機械的一体化を行った場合であるが、あ
る場合は、基板4の各側縁に、積層端子部3をそれぞれ
収容配置する凹部を設け、これにそれぞれ積層端子部3
を嵌め込み例えば紫外線硬化樹脂によって仮どめを行
い、前述したと同様に、この基板4上に、例えばICチ
ップ等の部品チップがマウントされた他の基板例えばI
C基板6を載置し、リードワイヤ8によって端子素子1
との電気的接続、封止樹脂モールド9のモールドを行
う。このように基板4として42アロイ等の金属基板を
用いることにより、放熱効果の向上と熱歪みの発生を効
果的に回避できる。
【0030】上述した例では、積層端子部3の作製に当
たって図5および図6に示すように、切断体22の一方
の面に関してのみ絶縁層2を一部の深さに排除する方法
をとり、端子素子1の一方の端縁のみを突出させるよう
にした場合であるが、切断体22の両面に対して端子素
子1の両端縁を絶縁層2から突出させる突出処理工程を
行って図10に示すように、端子素子1の両端が突出し
た積層端子部3を構成するようにすることもできる。
【0031】図11は、このように端子素子1の両端縁
が絶縁層2から導出された積層端子部3を用いてマルチ
チップモジュール装置10を構成した場合の一例の断面
図を示す。この例においては、基板4が例えば単層ない
しは多層の配線層41を有するプリント基板等の配線基
板よりなり、これの上にその外側縁に沿って図10で説
明した端子素子1の両端縁を絶縁層2から突出させた積
層端子部3を、端子素子1の一端縁において基板4の対
応する所定の配線層41上に載置して半田付け等によっ
て電気的接続する。一方基板4上に半導体チップ等の部
品チップ7を例えばフェースダウンボンドによってマウ
ントするか、あるいは図示しないが、半導体チップ等の
部品チップ7を例えばフェースダウンボンドによってマ
ウントした図1で説明したような例えばIC基板を載置
し、これらを覆って封止樹脂モールド体9を施し、例え
ば全体の一体化をはかるとともに、この封止樹脂モール
ド体9と基板4の共働によってパッケージを構成する。
そして、この場合、封止樹脂モールド体9から、各積層
端子部3の各端子素子1の他方の端縁の突出部が外部に
突出するようになされて、この突出端において外部との
接続がなされるようにする。
【0032】また、この場合、外部との接続が、封止樹
脂モールド体9側からなされることから、この構成によ
るマルチチップモジュール装置10は、その放熱効果を
上げるための例えば複数の放熱フィン51が形成された
良熱伝導性の金属等よりなる放熱体52を基板4の背面
に熱的に結合して配置する構成とすることもできる。
【0033】また、本発明の他の例としては、図12に
その斜視図を示し、図13にその要部の断面図を示すよ
うに、端子素子1が絶縁層2から両端で突出させて、一
方の突出端を基板4の板面に沿うように配置することも
できる。図12および図13に示す例においては、基板
4が例えば複数の配線層61が層間絶縁層62を介して
積層され、各配線層61が所定部において、層間絶縁層
62に形成したコンタクト孔を通じて連結された多層配
線基板よりなり、この基板4上の各側縁に沿って積層端
子部3がそれぞれ配置された構成とされる。そしてこの
場合、各積層端子部3の各端子素子1の一方の突出端が
基板4の上層配線層の所定部に接触するように配置した
場合である。また、基板4上もしくはこの基板4に配置
された他の基板(図示せず)上に半導体チップ等の部品
チップが例えばフェースダウンボンドによって接続され
てマウントされこれを覆って封止樹脂モールド体9が形
成される。図示の例では、基板4上に封止樹脂モールド
9の外周縁位置を規制する枠体71を、基板4上に突設
してこの枠体71内に封止樹脂モールド体9をモールド
する構成とすることもできる。
【0034】上述の本発明構成によれば、複数の端子導
出がなされるにもかかわらず、これら端子は、それぞれ
端子となる端子素子1が絶縁層2を介して積層配列され
た積層端子部3によって構成するので、端子相互の位置
関係を正確に設定できる。そして、このように複数の端
子が積層されて一体化された状態で、基板に配置する構
成としたことから、基板に対する複数の端子素子の配列
およびパッケージからの突出量の設定が正確になされ
る。
【0035】尚、積層端子部3の端子素子1は、柱状構
造とする場合に限られるものではなく、図14もしくは
図15に、各一例の概略断面図を示すように、断面L字
状に形成することもできるなど、端子素子1の形状、導
出態様に、種々の変形変更を行うことができる。
【0036】そして、図13〜図15において、図2と
対応する部分には同一符号を付して重複説明を省略す
る。
【0037】また、上述した例では、基板4の各側面に
沿って積層端子部3を配置した場合であるが、一部の側
面に沿って形成するとか上述した例に限られるものでは
ないなど種々の構成を採ることができる。
【0038】
【発明の効果】上述したように、本発明装置および本発
明方法によれば、積層端子部を外部導出端子とするもの
であり、この積層端子部すなわち外部導出端子は、複数
の端子層が絶縁層を介して積層された構成によるもので
あることから、相互の位置関係を正確に設定できる。そ
して、このように複数の端子が積層されて一体化された
状態で、基板に配置する構成としたことから、基板に対
する複数の端子の配置が、容易に正確に行うことができ
るものである。また、このように基板の所定位置に端子
が配置された状態で樹脂モールドを施すことができるこ
とによって、そのモールドの型は簡易な構成となり、ま
たモールドに際しての取扱も簡単となる。したがって、
量産性の向上をはかることができる。
【0039】また、本発明方法によれば、端子部の形成
を複数の端子層を絶縁層を介して積層し、これを切断す
ることによって得るものであるので、それぞれ外部端子
となる端子層の相互の位置設定、および各端子層の長さ
の設定は正確になされるものであり、また、樹脂モール
ドからの端子層の端部の突出量の設定は、端子層間の絶
縁層の選択的排除によって設定することから正確になさ
れてその突出端縁を一様の高さ、言い換えれば位置平面
に形成することができるることから、各端子層を外部配
線例えばプリント基板に対する対応するプリント配線層
への接続は、一部に浮き上がりを生じさせることなく、
いわゆるコプラナリティにばらつきのない、したがって
信頼性の高い接続を行うことができる。
【図面の簡単な説明】
【図1】本発明によるマルチチップモジュール装置の一
例の概略斜視図である。
【図2】本発明によるマルチチップモジュール装置の一
例の概略断面図である。
【図3】本発明製造方法の一例の積層端子部の一製造工
程における斜視図である。
【図4】本発明製造方法の一例の積層端子部の一製造工
程における斜視図である。
【図5】本発明製造方法の一例の積層端子部の一製造工
程における斜視図である。
【図6】本発明製造方法の一例の積層端子部の一製造工
程における斜視図である。
【図7】本発明によるマルチチップモジュール装置の他
の例の概略断面図である。
【図8】本発明によるマルチチップモジュール装置の更
に他の例の概略断面図である。
【図9】図8に示した本発明によるマルチチップモジュ
ール装置の積層端子部が配置された基板の概略平面図で
ある。
【図10】本発明装置の積層端子部の他の例の斜視図で
ある。
【図11】本発明によるマルチチップモジュール装置の
他の例の概略断面図である。
【図12】本発明によるマルチチップモジュール装置の
他の例の概略斜視図である。
【図13】図12に示した本発明によるマルチチップモ
ジュール装置の要部の断面図である。
【図14】本発明によるマルチチップモジュール装置の
概略断面図である。
【図15】本発明によるマルチチップモジュール装置の
概略断面図である。
【符号の説明】
1 端子素子 2 絶縁層 3 積層端子部 4 基板 7 部品チップ 8 リードワイヤ 9 封止樹脂モールド体 10 マルチチップモジュール装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 導電層による複数の端子素子が絶縁層を
    介して相互に積層されて一体化された積層端子部が、基
    板に配置され、 上記積層端子部を有する上記基板上に、もしくは該基板
    上に配置された他の基板上に部品チップがマウントさ
    れ、 上記積層端子部を有する上記基板上に上記部品チップを
    覆って封止樹脂モールド体が施されて上記積層端子を有
    する基板と上記封止樹脂モールド体によってパッケージ
    が構成され、 上記積層端子部の端子素子の少なくとも一端が上記パッ
    ケージより外部に導出されたことを特徴とするマルチチ
    ップモジュール装置。
  2. 【請求項2】 導電層が絶縁層を介して積層されてなる
    積層ブロックを作製する工程と、 該積層ブロックを上記導電層と上記絶縁層とを横切る方
    向に所要の厚さに切断する工程と、 該切断体の、上記導電層と上記絶縁層とが交互に配列さ
    れて臨む少なくとも一方の面に対して該面から所要の深
    さに上記絶縁層を除去して、該面に上記各導電層よりな
    る端子素子の少なくとも一端を突出させる突出処理工程
    とを採って複数の端子素子が絶縁層を介して積層されて
    なる積層端子部を形成し、 該積層端子部を、基板に配置する工程と、 上記積層端子部を有する上記基板上に、もしくは該基板
    上に配置される他の基板上に部品チップをマウントする
    工程と、 上記積層端子部を有する上記基板上に上記部品チップを
    覆い、かつ上記積層端子部の端子層の少なくとも一端を
    外部に導出して封止樹脂モールド体のモールド工程とを
    採ることを特徴とするマルチチップモジュール装置の製
    造方法。
JP17232395A 1995-07-07 1995-07-07 マルチチップモジュール装置とその製造方法 Pending JPH0922960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17232395A JPH0922960A (ja) 1995-07-07 1995-07-07 マルチチップモジュール装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17232395A JPH0922960A (ja) 1995-07-07 1995-07-07 マルチチップモジュール装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH0922960A true JPH0922960A (ja) 1997-01-21

Family

ID=15939787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17232395A Pending JPH0922960A (ja) 1995-07-07 1995-07-07 マルチチップモジュール装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH0922960A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008504706A (ja) * 2004-06-30 2008-02-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子的回路ユニット
JP2009123869A (ja) * 2007-11-14 2009-06-04 Panasonic Corp モジュールとこれを用いた電子機器
US7598605B2 (en) 2001-03-08 2009-10-06 Hitachi, Ltd. Semiconductor device having capacitive insulation means and communication terminal using the device
JP2016219785A (ja) * 2015-05-25 2016-12-22 パナソニックIpマネジメント株式会社 電子部品パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598605B2 (en) 2001-03-08 2009-10-06 Hitachi, Ltd. Semiconductor device having capacitive insulation means and communication terminal using the device
JP2008504706A (ja) * 2004-06-30 2008-02-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子的回路ユニット
JP4728330B2 (ja) * 2004-06-30 2011-07-20 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子的回路ユニット
JP2009123869A (ja) * 2007-11-14 2009-06-04 Panasonic Corp モジュールとこれを用いた電子機器
JP2016219785A (ja) * 2015-05-25 2016-12-22 パナソニックIpマネジメント株式会社 電子部品パッケージ

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US6246114B1 (en) Semiconductor device and resin film
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US6531784B1 (en) Semiconductor package with spacer strips
US4647959A (en) Integrated circuit package, and method of forming an integrated circuit package
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
EP0179577B1 (en) Method for making a semiconductor device having conductor pins
US7521290B2 (en) Method of manufacturing circuit device
US7910406B2 (en) Electronic circuit device and method for manufacturing same
JPS6324647A (ja) 半導体パッケ−ジ
JP2002510148A (ja) 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JPH06244360A (ja) 半導体装置
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH0922960A (ja) マルチチップモジュール装置とその製造方法
JP2008078164A (ja) 半導体装置とその製造方法
JP4376448B2 (ja) プリント配線基板およびそれを用いたicカード用モジュールならびにその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
US7635642B2 (en) Integrated circuit package and method for producing it
TW201036113A (en) Substrateless chip package and fabricating method
JP2612468B2 (ja) 電子部品搭載用基板
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル
JP2003197814A (ja) 半導体チップ、半導体装置及びそれらの製造方法