JPH09219393A - Method for finely processing - Google Patents
Method for finely processingInfo
- Publication number
- JPH09219393A JPH09219393A JP2419596A JP2419596A JPH09219393A JP H09219393 A JPH09219393 A JP H09219393A JP 2419596 A JP2419596 A JP 2419596A JP 2419596 A JP2419596 A JP 2419596A JP H09219393 A JPH09219393 A JP H09219393A
- Authority
- JP
- Japan
- Prior art keywords
- sio
- oxide film
- film
- silicon oxide
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、被加工物の微細加
工方法に係わり、特にレジストを用いないでシリコン酸
化膜をパターニングするための微細加工方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for finely processing a work piece, and more particularly to a fine processing method for patterning a silicon oxide film without using a resist.
【０００２】[0002]
【従来の技術】従来の微細加工技術は、フォトレジスト
を光や電子線で露光してパターニングし、これをマスク
として被加工物をエッチングする方法を基盤としてい
る。ここで、フォトレジストは有機分子を主成分とする
ため、加工寸法の限界は有機分子の大きさ程度、つまり
２０〜３０ｎｍ程度である。これ以下の加工には、無機
レジストが適している。代表的なのは、アルカリハライ
ド系レジストだが、このレジストは水に溶けてしまい、
エッチング耐性が弱い上金属のリフトオフも難しいので
実用的ではない。2. Description of the Related Art Conventional microfabrication technology is based on a method in which a photoresist is exposed to light or an electron beam to be patterned, and a workpiece is etched using this as a mask. Here, since the photoresist contains organic molecules as a main component, the limit of the processing dimension is about the size of the organic molecules, that is, about 20 to 30 nm. An inorganic resist is suitable for processing below this. A typical example is an alkali halide resist, but this resist dissolves in water,
It is not practical because it has weak etching resistance and it is difficult to lift off metal.
【０００３】これに対し、シリコン酸化膜（ＳｉＯ2 ）
はエッチング耐性もあり、金属のリフトオフも可能であ
る。さらに、ＳｉＯ2 は安定な物質で、ＣＶＤ法などで
比較的簡単に良質な膜が形成できる。特に、Ｓｉ基板を
用いる場合には、酸素雰囲気や水蒸気中で酸化させた
り、溶液の中で表面を酸化させることで、容易に良質の
膜ができる。On the other hand, a silicon oxide film (SiO 2 )
Also has etching resistance and is capable of metal lift-off. Further, SiO 2 is a stable substance, and a high quality film can be formed relatively easily by the CVD method or the like. Particularly when a Si substrate is used, a good quality film can be easily formed by oxidizing it in an oxygen atmosphere or water vapor or by oxidizing the surface in a solution.
【０００４】ＳｉＯ2 をレジストなしにパターニングす
る、又はＳｉＯ2 をレジストとして使うには、電子線で
露光した後、ＨＦとＮＨ4 Ｆの混合液で現像して露光部
分を除去するという方法が、一般的である。しかしなが
ら、この方法では、現像後のＳｉＯ2 の断面のアスペク
ト比が低く、約７０度の傾斜ができてしまう（文献：Hi
roshi Hiroshima and Masanori Komuro,Japanese Journ
al of Appleid Physics,volume 32,(1993)pp.6153-615
7）。[0004] patterning the SiO 2 without resist, or the use of SiO 2 as a resist, after exposure with an electron beam, a method that was developed with a mixture of HF and NH 4 F to remove the exposed portion, It is common. However, with this method, the aspect ratio of the SiO 2 cross section after development is low, and a tilt of about 70 degrees can be obtained (Reference: Hi
roshi Hiroshima and Masanori Komuro, Japanese Journ
al of Appleid Physics, volume 32, (1993) pp.6153-615
7).
【０００５】また、ＨＦとＮＨ4 Ｆの混合液は、Ｓｉを
もエッチングしてしまう。ＨＦとＮＨ4 Ｆの混合液にお
けるＳｉＯ2 とＳｉとのエッチング速度の比は高々３：
１程度であり、この混合液はＳｉ用のレジストには適し
ていない。さらに、露光後に大気中に取り出すことと、
溶液中に浸して現像することから、現像後の表面が汚染
されてしまう。特に、加工寸法が小さい場合、この汚染
は重大な問題であり、加工してできた半導体デバイスの
性能に大きく影響する場合が多い。Further, the mixed solution of HF and NH 4 F also etches Si. The ratio of the etching rates of SiO 2 and Si in the mixed liquid of HF and NH 4 F is at most 3:
It is about 1, and this mixed solution is not suitable for a resist for Si. Furthermore, taking out into the atmosphere after exposure,
Since it is immersed in a solution and developed, the surface after development is contaminated. In particular, when the processing size is small, this contamination is a serious problem and often greatly affects the performance of the processed semiconductor device.
【０００６】[0006]
【発明が解決しようとする課題】このように従来、シリ
コン酸化膜をレジストなしにパターニングする、又はシ
リコン酸化膜をパターニングのためのレジストとして用
いるために、電子線による露光と溶液による現像を行う
方法があるが、この方法では、開口部にテーパが形成さ
れて加工精度が低下する。さらに、溶液に晒すことか
ら、不純物汚染を招く問題があった。Thus, conventionally, a method of exposing with an electron beam and developing with a solution in order to pattern a silicon oxide film without a resist or to use the silicon oxide film as a resist for patterning. However, in this method, the taper is formed in the opening and the processing accuracy is lowered. Further, since it is exposed to the solution, there is a problem that impurities are contaminated.
【０００７】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、レジストなしにシリコ
ン酸化膜を直接加工する際に、溶液を用いた場合のよう
な不純物汚染を招くことがなく、かつ高精度にパターニ
ングすることができる微細加工方法を提供することにあ
る。The present invention has been made in consideration of the above circumstances, and an object thereof is to prevent impurity contamination such as when using a solution when directly processing a silicon oxide film without a resist. It is an object of the present invention to provide a microfabrication method capable of performing patterning with high accuracy without inviting.
【０００８】[0008]
（構成）上記課題を解決するために本発明は、次のよう
な構成を採用している。即ち本発明は、シリコン酸化膜
をパターニングするための微細加工方法において、シリ
コン酸化膜に電子ビーム，イオンビーム，又は光ビーム
を選択的に照射した後、前記シリコン酸化膜に加熱処理
を施し、該酸化膜のビーム照射された領域を選択的に加
熱脱離させることを特徴とする。(Structure) In order to solve the above problem, the present invention employs the following structure. That is, in the present invention, in a fine processing method for patterning a silicon oxide film, after selectively irradiating the silicon oxide film with an electron beam, an ion beam, or a light beam, the silicon oxide film is subjected to a heat treatment, It is characterized in that a region of the oxide film irradiated with the beam is selectively desorbed by heating.
【０００９】また本発明は、シリコン酸化膜をマスクに
所望のパターンを形成するための微細加工方法におい
て、基板上に形成されたシリコン酸化膜に電子ビーム，
イオンビーム，又は光ビームを選択的に照射した後、前
記シリコン酸化膜に加熱処理を施し、該酸化膜のビーム
照射された領域を選択的に加熱脱離し、次いで加熱脱離
により露出した基板上及び残った前記シリコン酸化膜上
に該酸化膜以外の材料を堆積し、しかるのち前記シリコ
ン酸化膜を該酸化膜上の堆積膜と共に除去することを特
徴とする。Further, according to the present invention, in a fine processing method for forming a desired pattern by using a silicon oxide film as a mask, an electron beam is applied to the silicon oxide film formed on a substrate.
After selectively irradiating with an ion beam or a light beam, the silicon oxide film is subjected to heat treatment, the beam-irradiated region of the oxide film is selectively desorbed by heat, and then the substrate exposed by the desorption is heated. And a material other than the oxide film is deposited on the remaining silicon oxide film, and then the silicon oxide film is removed together with the deposited film on the oxide film.
【００１０】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) シリコン酸化膜の加熱処理を、１×１０-5Torr以下
の真空中で行うこと。 (2) シリコン酸化膜の加熱処理時の温度は、８００℃以
下であること。 (3) 下地にシリコン基板を用い、この基板を５００℃以
上で酸素雰囲気中で加熱させることでシリコン酸化膜を
形成すること。 (4) (3) において、ベース圧力が１×１０-5Torr以下の
真空装置を用い、この装置内に酸素ガスを流し込むこと
でできる酸素雰囲気中でシリコン基板を加熱させること
により、シリコン酸化膜を形成すること。 (5) シリコン酸化膜の形成，露光，加熱脱離の工程を、
全て大気に晒すことなく１×１０-5Torr以下の真空中で
行うこと。 (6) シリコン酸化膜の加熱脱離から、別の膜の堆積、及
びシリコン酸化膜の除去の工程を、全て大気に晒すこと
なく１×１０-5Torr以下の真空中で行うこと。 (7) シリコン酸化膜の形成，露光，加熱脱離、別の膜の
堆積、及びシリコン酸化膜の除去の工程を、全て大気に
晒すことなく１×１０-5Torr以下の真空中で行うこと。 (8) シリコン酸化膜の以外の材料を堆積する前に、１μ
ｍ以下の厚さのシリコンを堆積させ、シリコン酸化膜を
より脱離（蒸発）しやすくすること。 (9) 基板の上の堆積物が、基板上に直接載っていて、か
つシリコン酸化膜で囲まれていること。 (10)基板と堆積物との界面に存在する不純物が、１×１
０17ｃｍ-3以下であること。 (11)基板の上から見て堆積物の縦と横の寸法の狭い方の
寸法が、１０ｎｍ以下であること。 （作用）シリコン酸化膜（ＳｉＯ2 ）に電子ビーム，イ
オンビーム，又は光ビーム（紫外線，Ｘ線，γ線）を照
射すると、 ＳｉＯ2 → Ｓｉ＋Ｏ2 …（１） という反応が励起されるため、表面から酸素の脱離が起
きて、ＳｉＯ2 の表面付近はＳｉが過剰に存在するよう
になる。図７（ａ）にこの状態の断面図を示す。１はＳ
ｉ基板、２はＳｉＯ2 膜、３は電子ビーム照射領域であ
り、ビーム照射領域３はＳｉ過剰となっている。Here, preferred embodiments of the present invention include the following. (1) The heat treatment of the silicon oxide film is performed in a vacuum of 1 × 10 −5 Torr or less. (2) The temperature during the heat treatment of the silicon oxide film shall be 800 ° C or lower. (3) A silicon substrate is used as a base, and this substrate is heated at 500 ° C. or higher in an oxygen atmosphere to form a silicon oxide film. (4) In (3), a silicon oxide film is formed by heating a silicon substrate in an oxygen atmosphere created by flowing oxygen gas into the device using a vacuum device with a base pressure of 1 × 10 −5 Torr or less. To form. (5) The steps of silicon oxide film formation, exposure, and thermal desorption are
Perform all in a vacuum of 1 × 10 -5 Torr or less without exposing to the atmosphere. (6) The steps from the thermal desorption of the silicon oxide film to the deposition of another film and the removal of the silicon oxide film are all performed in a vacuum of 1 × 10 −5 Torr or less without being exposed to the atmosphere. (7) Perform the steps of silicon oxide film formation, exposure, thermal desorption, deposition of another film, and removal of the silicon oxide film in a vacuum of 1 × 10 -5 Torr or less without exposing to the atmosphere. . (8) 1μ before depositing materials other than silicon oxide film
To deposit silicon with a thickness of m or less so that the silicon oxide film can be more easily desorbed (evaporated). (9) The deposit on the substrate is placed directly on the substrate and surrounded by the silicon oxide film. (10) Impurities existing at the interface between the substrate and the deposit are 1 × 1
It should be 0 17 cm -3 or less. (11) When viewed from above the substrate, the smaller vertical and horizontal dimensions of the deposit are 10 nm or less. (Function) When a silicon oxide film (SiO 2 ) is irradiated with an electron beam, an ion beam, or a light beam (ultraviolet rays, X-rays, γ rays), a reaction of SiO 2 → Si + O 2 (1) is excited. Oxygen is desorbed from the surface, and Si becomes excessively present near the surface of SiO 2 . FIG. 7A shows a sectional view of this state. 1 is S
The i substrate, 2 is a SiO 2 film, 3 is an electron beam irradiation region, and the beam irradiation region 3 is excessive in Si.
【００１１】この後に、６００℃以上で加熱すると、 Ｓｉ（固体）＋ＳｉＯ2 （固体） → ２ＳｉＯ（気体） …（２） という反応が起きて、電子ビーム照射領域３ではＳｉＯ
2 が分解し蒸発する。これによりＳｉＯ2 開口部４が形
成される。図７（ｂ）（ｃ）にこの状態の断面図を示
す。After that, when heated at 600 ° C. or higher, a reaction of Si (solid) + SiO 2 (solid) → 2SiO (gas) (2) occurs, and SiO is irradiated in the electron beam irradiation region 3.
2 decomposes and evaporates. As a result, the SiO 2 opening 4 is formed. 7 (b) and 7 (c) are sectional views of this state.
【００１２】一方、ビームが照射されなかった領域で
は、Ｓｉ（固体）が存在しないので、（２）の反応が起
きにくく、さらに加熱温度上げて、（１）の反応を起こ
さないと、（２）の反応による分解蒸発は起きない。つ
まり、Ｓｉ上のＳｉＯ2 であっても、（２）の反応は界
面でしか起きないので、ＳｉＯがＳｉＯ2 中を拡散して
表面から脱離しなければならないので、加熱温度を上げ
ないとＳｉＯ2 の分解蒸発は起きない。On the other hand, since Si (solid) does not exist in the region where the beam is not irradiated, the reaction (2) is difficult to occur, and if the heating temperature is further raised and the reaction (1) does not occur, (2) Decomposition evaporation by the reaction of 1) does not occur. In other words, even with SiO 2 on Si, the reaction (2) occurs only at the interface, so SiO must diffuse out of SiO 2 and be desorbed from the surface, so the heating temperature must be raised. No decomposition evaporation of 2 occurs.
【００１３】従って、ビーム照射の有無により、ＳｉＯ
2 が分解蒸発する温度に差ができることになる。そし
て、この２つの温度の間で加熱すると、ビームを照射し
た領域のみが分解蒸発して、レジストとしてのＳｉＯ2
を選択的に現像できる。Therefore, depending on the presence or absence of beam irradiation, SiO
There will be a difference in the temperature at which 2 decomposes and evaporates. Then, when heated between these two temperatures, only the region irradiated with the beam is decomposed and evaporated, and SiO 2 as a resist is evaporated.
Can be selectively developed.
【００１４】なお、ビーム照射によりＳｉ過剰となる領
域は必ずしもＳｉＯ2 の膜厚方向全体である必要はな
い。Ｓｉ過剰のためにＳｉＯ2 の分解蒸発が進んで膜厚
が薄くなると、下地基板Ｓｉとの界面で生じた（２）の
反応によるＳｉＯがＳｉＯ2 中を拡散して脱離しやすく
なる。従って、ビーム照射領域がＳｉＯ2 の分解蒸発で
ある程度薄くなると、Ｓｉ過剰でなくてもこの領域のＳ
ｉＯ2 の分解蒸発が進むことになる。つまり、Ｓｉ過剰
によるＳｉＯ2 の分解蒸発促進効果と、膜厚減少による
ＳｉＯの拡散促進効果との相乗効果により、ビーム照射
領域の選択的なエッチングが可能となるのである。The region in which Si is excessively irradiated by the beam irradiation does not necessarily have to be the entire SiO 2 film thickness direction. When SiO 2 is decomposed and evaporated due to excess Si to reduce the film thickness, SiO due to the reaction (2) generated at the interface with the underlying substrate Si diffuses in SiO 2 and is easily desorbed. Therefore, if the beam irradiation area becomes thin to some extent due to the decomposition and evaporation of SiO 2 , the S
The decomposition and evaporation of iO 2 will proceed. That is, selective etching of the beam irradiation region becomes possible due to the synergistic effect of the decomposition and evaporation promotion effect of SiO 2 due to excess Si and the diffusion promotion effect of SiO due to film thickness reduction.
【００１５】このように本発明では、単純な加熱脱離反
応を利用するので、アスペクト比もウェットエッチング
で現像する方法より良好なものが得られる。また、分解
蒸発するときには、基板のＳｉの脱離量はせいぜい１原
子層程度なので、殆ど問題にならない。さらに、脱離す
る際に露出したＳｉがアニールされるため、表面が清浄
で、かつ結晶性が良くなるという特徴もある。例えば、
Ｓｉ（１１１）面の場合、ＳｉＯ2 脱離後の表面は７×
７の超周期構造になるが、これはＳｉの清浄表面が形成
されていることを示している。As described above, in the present invention, since the simple thermal desorption reaction is utilized, the aspect ratio can be improved as compared with the method of developing by wet etching. Further, when decomposing and evaporating, since the amount of Si desorbed from the substrate is at most about one atomic layer, there is almost no problem. Further, since the exposed Si is annealed at the time of desorption, the surface is clean and the crystallinity is good. For example,
In the case of Si (111) surface, the surface after desorption of SiO 2 is 7 ×
7 has a super periodic structure, which indicates that a clean surface of Si is formed.
【００１６】なお、加工後のＳｉＯ2 は、いわゆるレジ
ストとして適当な方法でエッチングして除去するだけで
なく、そのまま絶縁材料として積極的に使うことも可能
である。また、蒸発脱離速度は、加熱温度と時間によっ
て制御できるので、露光したＳｉＯ2 を完全に脱離させ
ずにＳｉＯ2 の一部を残して、それを利用することも可
能である。The processed SiO 2 can be not only etched and removed by a suitable method as a so-called resist, but also can be positively used as it is as an insulating material. Further, since the evaporation / desorption rate can be controlled by the heating temperature and the time, it is possible to utilize the exposed SiO 2 without completely desorbing it and leaving a part of the SiO 2 .
【００１７】また、本発明の方法だと、大気中に取り出
すことなく、全て真空中で加工できるため、加工プロセ
ス用の装置間が真空を保ったままサンプル移動できるよ
うになっていれば、Ｓｉ表面を汚染させることがないま
まに、加工することも可能になる。Further, according to the method of the present invention, since all can be processed in a vacuum without taking out into the atmosphere, if the sample can be moved while maintaining the vacuum between the devices for the processing process, Si can be used. It is also possible to process without contaminating the surface.
【００１８】[0018]
【発明の実施の形態】以下、発明の詳細について図示の
実施形態を用いて説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係わるＳｉ細線の製造工程を示す断面図である。BEST MODE FOR CARRYING OUT THE INVENTION The details of the present invention will be described below with reference to the embodiments shown in the drawings. (First Embodiment) FIG. 1 is a sectional view showing a manufacturing process of a Si thin wire according to a first embodiment of the present invention.
【００１９】まず、図１（ａ）に示すように、面方位
（１１１）のＳｉ基板１１を酸化炉に入れ、１０００℃
で０．１気圧の酸素雰囲気中で、Ｓｉ基板１１上にＳｉ
Ｏ2 膜１２を１０ｎｍ形成した。この基板を酸化炉から
電子ビーム描画装置内に移し、これに加速電圧２５ｋ
Ｖ、ビーム径５ｎｍの電子ビームをライン状に照射し
た。図中の１３が電子ビーム照射領域である。First, as shown in FIG. 1 (a), a Si substrate 11 having a plane orientation (111) is placed in an oxidation furnace and heated to 1000.degree.
Si on the Si substrate 11 in an oxygen atmosphere of 0.1 atm.
An O 2 film 12 having a thickness of 10 nm was formed. This substrate was moved from the oxidation furnace into the electron beam lithography system, and the acceleration voltage of 25k
The electron beam with V and a beam diameter of 5 nm was linearly irradiated. Reference numeral 13 in the drawing is an electron beam irradiation region.
【００２０】次いで、これを真空中で、８００℃で１分
間加熱したところ、図１（ｂ）に示すように、描画エリ
アのＳｉＯ2 が分解蒸発し、幅１０ｎｍのＳｉＯ2 開口
部１４にＳｉの領域が線状に露出した。このＳｉＯ2 膜
１２の選択的な除去は、前記（作用）の項で説明した
（２）式のメカニズムに基づくものである。Then, when this was heated in vacuum at 800 ° C. for 1 minute, as shown in FIG. 1B, SiO 2 in the drawing area was decomposed and evaporated, and Si was formed in the SiO 2 opening 14 having a width of 10 nm. Area was exposed linearly. The selective removal of the SiO 2 film 12 is based on the mechanism of the equation (2) described in the section (action).
【００２１】次いで、これを取り出してＣＶＤ装置に移
し、基板温度７００℃で、ジシランとジボランを混合し
て、ｐ型のＳｉを１μｍ成長させた。このとき、図１
（ｃ）に示すように、ＳｉＯ2 膜１２の上にはＳｉ層は
成長せず、ＳｉＯ2 膜１２が脱離してＳｉが露出した領
域のみに選択的にｐ型Ｓｉ層１５は成長した。Then, this was taken out and transferred to a CVD apparatus, and disilane and diborane were mixed at a substrate temperature of 700 ° C. to grow p-type Si to a thickness of 1 μm. At this time, FIG.
As shown in (c), on the SiO 2 film 12 is not Si layer is grown selectively p-type Si layer 15 only in the region where the SiO 2 film 12 is Si desorbed is exposed grew.
【００２２】従って、この後にＳｉＯ2 膜１２を除去す
ることにより、図１（ｅ）に示すように、Ｓｉ基板１１
上に幅８ｎｍのｐ型Ｓｉ細線１５が形成された。一方、
ＳｉＯ2 膜１２を選択脱離でパターニングした後に、Ｃ
ＶＤ装置の代わりにＭＢＥ装置に移し、ＳｉとＧａを同
時に供給し、基板温度５００℃でｐ型のＳｉ層を１０ｎ
ｍ成長させた。このとき、図１（ｄ）に示すように、Ｓ
ｉＯ2 膜１２が脱離してＳｉが露出した領域には結晶性
の良いＳｉ層１５が成長したが、ＳｉＯ2 膜１２の上に
はアモルファスのＳｉ層１６が成長した。Therefore, by removing the SiO 2 film 12 after this, as shown in FIG.
A p-type Si thin wire 15 having a width of 8 nm was formed on the top. on the other hand,
After patterning the SiO 2 film 12 by selective desorption, C
Transfer to MBE device instead of VD device, supply Si and Ga at the same time, and p-type Si layer 10n at substrate temperature 500 ° C.
m. At this time, as shown in FIG.
The Si layer 15 having good crystallinity grew in the region where the SiO 2 film 12 was detached and the Si was exposed, but the amorphous Si layer 16 grew on the SiO 2 film 12.
【００２３】この後、真空中で７５０℃で５分間加熱し
たところ、ＳｉＯ2 膜１２とアモルファスＳｉ膜１６は
脱離した。この際の脱離過程は、前記（作用）の項で説
明した（２）式のメカニズムと同様に、ＭＢＥ成長させ
たアモルファスＳｉ層１６と下地のＳｉＯ2 膜１２とが
反応してＳｉＯとして蒸発するというものである。こう
して、前記図１（ｅ）に示すのと同様に、ＣＶＤ選択成
長でできたのと同様な幅９ｎｍのｐ型Ｓｉ細線１５が形
成された。After that, when heated at 750 ° C. for 5 minutes in vacuum, the SiO 2 film 12 and the amorphous Si film 16 were detached. In the desorption process at this time, the amorphous Si layer 16 grown by MBE and the underlying SiO 2 film 12 react with each other to evaporate as SiO, similarly to the mechanism of the formula (2) described in the above (Function). Is to do. Thus, similarly to the case shown in FIG. 1E, a p-type Si thin wire 15 having a width of 9 nm similar to that formed by the CVD selective growth was formed.
【００２４】このように本実施形態では、ＳｉＯ2 をレ
ジストとして用いることにより、通常のフォトレジスト
を用いては形成できないような、数ｎｍの幅のＳｉ細線
を簡易に形成することができる。しかも、ＳｉＯ2 の現
像に際して溶液を用いることなく加熱脱離するのみであ
るので、ＳｉＯ2 開口部にテーパが形成されてアスペク
ト比が小さくなることもなく、加工精度が極めて高い。
さらに、溶液による汚染もなく、将来の微細デバイスの
形成方法として極めて有効である。 （第２の実施形態）図２は、本発明の第２の実施形態に
係わる微細金属配線の製造工程を示す断面図である。As described above, in this embodiment, by using SiO 2 as a resist, it is possible to easily form a Si thin wire having a width of several nm, which cannot be formed by using a normal photoresist. In addition, since the SiO 2 is simply desorbed by heating without using a solution during the development, the processing accuracy is extremely high without forming a taper in the SiO 2 opening and decreasing the aspect ratio.
Furthermore, there is no contamination with a solution, and it is extremely effective as a method for forming future fine devices. (Second Embodiment) FIG. 2 is a sectional view showing a manufacturing process of a fine metal wiring according to a second embodiment of the present invention.
【００２５】まず、図２（ａ）に示すように、面方位
（１１１）のＳｉ基板２１を酸化炉に入れ、９００℃
で、１気圧の酸素雰囲気中で、Ｓｉ基板２１上にＳｉＯ
2 膜２２を３０ｎｍ形成した。この基板を酸化炉から電
子ビーム描画装置内に移し、これに加速電圧５０ｋＶ、
ビーム径３ｎｍの電子ビームをライン状に照射した。First, as shown in FIG. 2A, a Si substrate 21 having a plane orientation (111) is placed in an oxidation furnace and heated to 900 ° C.
Then, in an oxygen atmosphere of 1 atm, SiO is deposited on the Si substrate 21.
Two films 22 having a thickness of 30 nm were formed. This substrate was transferred from the oxidation furnace into the electron beam drawing apparatus, and the acceleration voltage was set to 50 kV,
An electron beam having a beam diameter of 3 nm was linearly irradiated.
【００２６】これを真空中で、８００℃で１分間加熱し
たところ、描画エリアのＳｉＯ2 膜１２が分解蒸発し、
１０ｎｍのＳｉＯ2 開口部２４にＳｉ領域が露出した。
ここまでは、先に説明した第１の実施形態と基本的に同
様である。When this was heated in vacuum at 800 ° C. for 1 minute, the SiO 2 film 12 in the drawing area was decomposed and evaporated,
The Si region was exposed in the 10 nm SiO 2 opening 24.
The processes up to this point are basically the same as those of the first embodiment described above.
【００２７】次いで、これを取り出して、金属蒸着装置
に移し、図２（ｂ）に示すように、アルミニウム膜を１
０ｎｍ蒸着した。このとき、Ｓｉの露出部にアルミニウ
ム膜２５が形成されると共に、ＳｉＯ2 膜２２上にもア
ルミニウム膜２６が形成された。Then, this is taken out and transferred to a metal vapor deposition apparatus, and as shown in FIG.
0 nm was deposited. At this time, the aluminum film 25 was formed on the exposed portion of Si, and the aluminum film 26 was also formed on the SiO 2 film 22.
【００２８】次いで、９５０℃に加熱して、ＳｉＯ2 膜
２２をその上のアルミニウム膜２６と共に脱離させた。
その結果、図２（ｃ）に示すように、幅７ｎｍのアルミ
ニウム配線がＳｉ基板２１上に形成された。Then, the film was heated to 950 ° C. to separate the SiO 2 film 22 together with the aluminum film 26 thereon.
As a result, as shown in FIG. 2C, an aluminum wiring having a width of 7 nm was formed on the Si substrate 21.
【００２９】このアルミニウム配線は、例えばＳｉのＬ
ＳＩデバイスに利用できる。また、ＳｉＯ2 膜の上に直
接アルミニウムを堆積させる前に、Ｓｉを数百ｎｍ堆積
させておくと、そのＳｉとＳｉＯ2 とが前記（２）式で
示したのと同様な反応を起こすので、アルミニウムがよ
り脱離しやすくなる。This aluminum wiring is, for example, L of Si.
It can be used for SI devices. Further, if Si is deposited to a thickness of several hundreds nm before directly depositing aluminum on the SiO 2 film, the Si and SiO 2 cause a reaction similar to that shown in the equation (2). , Aluminum is more easily desorbed.
【００３０】このような方法で、１０ｎｍ以下のサイズ
で自由な配線パターンを形成できることになる。なお、
配線金属としては、アルミニウム以外でも利用可能であ
る。また、ＳｉＯ2 は、Ｓｉをエッチングするためのマ
スクにも使える。普通、電子ビーム描画装置では、細束
電子線をスキャンして露光するため、スループットが低
くなってしまうので、寸法の小さいところを電子ビーム
を使ってパターニングし、広いところはイオンビームや
光（紫外線，Ｘ線）を使うか、又は比較的広いところを
一度に電子ビームで露光する“ブロック露光法”を併用
すればよい。 （第３の実施形態）図３は、本発明の第３の実施形態に
係わる量子ドットの製造工程を示す断面図である。By such a method, a free wiring pattern having a size of 10 nm or less can be formed. In addition,
As the wiring metal, a material other than aluminum can be used. SiO 2 can also be used as a mask for etching Si. Usually, in an electron beam lithography system, since a fine-bundle electron beam is scanned and exposed, the throughput becomes low.Therefore, patterning is performed using an electron beam in a small size area and ion beam or light (ultraviolet light) is used in a wide area. , X-ray) or a "block exposure method" in which a relatively wide area is exposed with an electron beam at once. (Third Embodiment) FIG. 3 is a sectional view showing a manufacturing process of a quantum dot according to a third embodiment of the present invention.
【００３１】まず、図３（ａ）に示すように、面方位
（１１１）のＳｉ基板３１を酸化炉に入れ、８００℃
で、０．０１気圧の酸素雰囲気中で、Ｓｉ基板３１上に
ＳｉＯ2膜３２を１０ｎｍ形成した。この基板を酸化炉
から収束イオンビーム（ＦＩＢ）装置内に移し、これに
加速電圧５０ｋＶのイオンビームを選択的に照射する。First, as shown in FIG. 3A, a Si substrate 31 having a plane orientation (111) is placed in an oxidation furnace and the temperature is set to 800 ° C.
Then, a SiO 2 film 32 having a thickness of 10 nm was formed on the Si substrate 31 in an oxygen atmosphere of 0.01 atm. This substrate is moved from the oxidation furnace into a focused ion beam (FIB) device, and the ion beam having an accelerating voltage of 50 kV is selectively irradiated on the substrate.
【００３２】ここで、イオンビームの照射は電子ビーム
照射と同様に、ＳｉＯ2 膜１２を部分的にＳｉ過剰とす
るためである。なお、イオンビーム径自体は１００ｎｍ
以上であるが、イオンビームのイオンドーズ量に分布が
あり、中心ほどドーズ量が多い。このため、ＳｉＯ2 膜
１２の厚さと加熱温度を適切に選んでやれば、中心付近
の部分のみ脱離させることができる。イオンビーム照射
後に、真空中で７５０℃で１０分間加熱したところは、
描画エリアのＳｉＯ2 が分解蒸発し、１０ｎｍ径のＳｉ
Ｏ2 開口部３４をマトリックス状にパターニングするこ
とができた。Here, the irradiation of the ion beam is to partially make the SiO 2 film 12 excessively Si, similarly to the irradiation of the electron beam. The ion beam diameter itself is 100 nm.
As described above, the ion dose amount of the ion beam has a distribution, and the dose amount increases toward the center. Therefore, if the thickness of the SiO 2 film 12 and the heating temperature are appropriately selected, only the portion near the center can be desorbed. After irradiation with ion beam, heating in vacuum at 750 ° C for 10 minutes
SiO 2 in the drawing area decomposes and evaporates, and Si with a diameter of 10 nm
The O 2 openings 34 could be patterned in a matrix.
【００３３】次いで、これの上に、ＭＢＥ法でＧｅを厚
さ５ｎｍ成長させる。その後、ＳｉＯ2 をＧｅと共に加
熱脱離させると、図３（ｂ）に示すような１０ｎｍ径の
円柱状のＧｅのアイランド３５ができる。Next, on this, Ge is grown to a thickness of 5 nm by the MBE method. Thereafter, when SiO 2 is thermally desorbed together with Ge, a cylindrical Ge island 35 having a diameter of 10 nm is formed as shown in FIG. 3B.
【００３４】次いで、ＳｉをＧｅと相互拡散が起きない
ような温度で低温成長させ、Ｇｅ間をＳｉで埋め込む。
その後、酸素雰囲気中で加熱し、表面から酸化膜を形成
させると、Ｇｅは酸化されにくいので、Ｓｉのみ酸化さ
れてＳｉＯ2 膜が形成される。そして、図３（ｃ）に示
すように、ＳｉＯ2 膜３７の中に１０ｎｍのＧｅのアイ
ランド３５があるような構造ができる。Next, Si is grown at a low temperature such that mutual diffusion with Ge does not occur, and Si is embedded between Ge.
After that, when heated in an oxygen atmosphere to form an oxide film from the surface, Ge is not easily oxidized, so only Si is oxidized and a SiO 2 film is formed. Then, as shown in FIG. 3C, a structure in which there is a 10 nm Ge island 35 in the SiO 2 film 37 is formed.
【００３５】このようにして形成されたＧｅのアイラン
ドは量子閉じ込めされているため、量子ドットになる。
この試料のフォトルミネッセンスセンス発光特性を調べ
たところ、量子閉じ込めに付随した発光が見られた。 （第４の実施形態）図４は、本発明の第４の実施形態に
係わる超微細ＭＥＳＦＥＴの製造工程を示す断面図であ
る。Since the Ge islands thus formed are quantum confined, they become quantum dots.
When the photoluminescence emission characteristics of this sample were examined, light emission associated with quantum confinement was observed. (Fourth Embodiment) FIG. 4 is a sectional view showing a manufacturing process of an ultrafine MESFET according to a fourth embodiment of the present invention.
【００３６】まず、図４（ａ）に示すように、ｉ型のＧ
ａＡｓ基板５１の表面をイオン打ち込みしてｎ型層５１
ａにした基板上に、ＳｉＯ2 膜５２を熱ＣＶＤ法で５０
ｎｍ成長させる。続いて、適当な素子分離を行った後、
この基板に電子ビーム露光を施し、真空中で７５０℃で
加熱して露光領域を蒸発脱離させ、幅１０ｎｍのＳｉＯ
2 開口５４を形成する。First, as shown in FIG. 4A, an i-type G
The surface of the aAs substrate 51 is ion-implanted to form an n-type layer 51.
A SiO 2 film 52 is formed on the substrate made into a by thermal CVD method.
nm. Then, after performing appropriate element isolation,
This substrate was subjected to electron beam exposure, heated at 750 ° C. in vacuum to evaporate and desorb the exposed region, and SiO 2 having a width of 10 nm was used.
2 Form the opening 54.
【００３７】次いで、図４（ｂ）に示すように、ＧａＡ
ｓ基板５１のｎ型層５１ａ上に、厚さ３００ｎｍのタン
グステン膜５５をスパッタで堆積させる。次いで、図４
（ｃ）に示すように、電子ビーム照射と加熱脱離により
形成したＳｉＯ2 開口５４を中心に、従来の光露光技術
にて幅０．５μｍだけレジスト５７が残るようにパター
ニングし、これをマスクにイオンスパッタでタングステ
ン膜５５を選択エッチングしてゲート電極を形成する。Then, as shown in FIG. 4B, GaA
A 300 nm-thickness tungsten film 55 is deposited on the n-type layer 51a of the s substrate 51 by sputtering. Then, FIG.
As shown in (c), patterning is performed by a conventional light exposure technique so as to leave a resist 57 with a width of 0.5 μm around the SiO 2 opening 54 formed by electron beam irradiation and thermal desorption, and this is masked. Then, the tungsten film 55 is selectively etched by ion sputtering to form a gate electrode.
【００３８】その後、再び従来の光露光技術とリフトオ
フ法により、図４（ｄ）に示すように、ソース・ドレイ
ン電極５９を形成する。具体的には、ＳｉＯ2 膜５２に
対してソース領域とドレイン領域のパターニングを行っ
た後、全面に金属膜を被着する。その後、ＳｉＯ2 膜５
２を弗化アンモニウムでエッチング除去し、リフトオフ
法でソース・ドレイン電極５９を形成する。After that, the source / drain electrodes 59 are formed again as shown in FIG. 4D by the conventional light exposure technique and the lift-off method. Specifically, after patterning the source region and the drain region of the SiO 2 film 52, a metal film is deposited on the entire surface. After that, the SiO 2 film 5
2 is removed by etching with ammonium fluoride, and a source / drain electrode 59 is formed by a lift-off method.
【００３９】こうして、１０ｎｍゲートのＭＥＳＦＥＴ
が完成する。同様の工程で、ＨＥＭＴのゲート電極を形
成することもできる。従来、ＭＥＳＦＥＴやＨＥＭＴの
ゲート電極を作るには、有機レジストを電子ビーム露光
でパターニングする方法が使われるが、この従来方法だ
と０．１μｍのゲート長が限界である。本実施形態によ
るＭＥＳＦＥＴは、ゲート長が０．１μｍで、他の構造
は同じであるＭＥＳＦＥＴに比べ、相互コンダクタンス
は約２倍に、２ＧＨｚでの雑音は約半分になった。 （第５の実施形態）図５は、本発明の第５の実施形態に
係わる超微細ＭＯＳＦＥＴの製造工程を示す断面図であ
る。Thus, a 10 nm gate MESFET
Is completed. A HEMT gate electrode can also be formed in the same process. Conventionally, a method of patterning an organic resist by electron beam exposure has been used to form a gate electrode of MESFET or HEMT, but this conventional method has a limit of 0.1 μm in gate length. The MESFET according to the present embodiment has a gate length of 0.1 μm, the transconductance is about twice as much, and the noise at 2 GHz is about half that of the MESFET having the same other structure. (Fifth Embodiment) FIG. 5 is a sectional view showing a manufacturing process of an ultrafine MOSFET according to a fifth embodiment of the present invention.
【００４０】まず、図５（ａ）に示すように、Ｓｉ絶縁
基板６１上を、適当な手段で素子分離した後、イオン打
ち込みによって、Ｓｉ表面をｐ型層６１ａにする。次い
で、酸素雰囲気中で加熱して、ＳｉＯ2 膜６２を厚さ３
０ｎｍ形成する。次いで、これを電子ビームで露光し、
真空中で７５０℃で加熱して、時間を調整して露光した
ＳｉＯ2 膜６２を２８ｎｍだけ蒸発脱離させ、幅１０ｎ
ｍで深さ２８ｎｍ（残ったＳｉＯ2 の厚さ２ｎｍ）の溝
６４を形成する。First, as shown in FIG. 5A, the Si insulating substrate 61 is separated into elements by an appropriate means, and then the Si surface is formed into a p-type layer 61a by ion implantation. Then, the SiO 2 film 62 is heated in an oxygen atmosphere to a thickness of 3
0 nm is formed. Then expose it with an electron beam,
The SiO 2 film 62 exposed by heating at 750 ° C. in a vacuum and adjusting the time is evaporated and desorbed by 28 nm to have a width of 10 n.
A groove 64 having a depth of 28 nm (thickness of remaining SiO 2 is 2 nm) is formed by m.
【００４１】次いで、図５（ｂ）に示すように、この領
域の上に厚さ３００ｎｍのタングステン膜６５をスパッ
タで堆積させる。次いで、図５（ｃ）に示すように、電
子ビーム照射と加熱脱離により形成したＳｉＯ2 溝６４
を中心に、従来の光露光技術にて幅０．３μｍだけレジ
ストが残るようにパターニングし、これをマスクにイオ
ンスパッタでタングステン膜６５を除去し、残ったタン
グステンでゲート電極を形成する。ここで、タングステ
ン電極自体の大きさは０．３μｍであるが、その下のＳ
ｉＯ2 膜６２の厚さが２ｎｍの領域が実効的ＭＯＳ型ゲ
ートとなるので、ゲート長は１０ｎｍとなる。その後、
ゲート電極として形成したタングステン膜６５をマスク
にＳｉＯ2 膜６２を適当なドライエッチングで除去し、
イオン打ち込み法で高濃度のｎ型領域６８を形成する。Next, as shown in FIG. 5B, a 300 nm-thickness tungsten film 65 is deposited on this region by sputtering. Then, as shown in FIG. 5C, a SiO 2 groove 64 formed by electron beam irradiation and thermal desorption.
Patterning is performed by using the conventional photo-exposure technique so that a resist having a width of 0.3 μm remains, the tungsten film 65 is removed by ion sputtering using this as a mask, and the remaining tungsten forms a gate electrode. Here, the size of the tungsten electrode itself is 0.3 μm, but the S
Since the region where the thickness of the iO 2 film 62 is 2 nm is the effective MOS type gate, the gate length is 10 nm. afterwards,
Using the tungsten film 65 formed as the gate electrode as a mask, the SiO 2 film 62 is removed by an appropriate dry etching,
A high concentration n-type region 68 is formed by the ion implantation method.
【００４２】次いで、図５（ｄ）に示すように、ｎ型領
域６８上にソース・ドレイン電極６９を形成する。こう
して１０ｎｍのゲートＳｉＯ2 の厚さ２ｎｍの超微細Ｍ
ＯＳＦＥＴが完成する。本実施形態における１０ｎｍゲ
ートＭＯＳＦＥＴのスイッチング時間は、従来の手法で
作った１００ｎｍゲートＭＯＳＦＥＴの半分以下となっ
た。 （第６の実施形態）図６は、本発明の第６の実施形態に
係わる超微細ＭＯＳＦＥＴの製造工程を示す断面図であ
る。Next, as shown in FIG. 5D, source / drain electrodes 69 are formed on the n-type region 68. In this way, an ultra-fine M of 10 nm gate SiO 2 with a thickness of 2 nm
The OSFET is completed. The switching time of the 10 nm gate MOSFET in the present embodiment is less than half that of the 100 nm gate MOSFET manufactured by the conventional method. (Sixth Embodiment) FIG. 6 is a sectional view showing a manufacturing process of an ultrafine MOSFET according to a sixth embodiment of the present invention.
【００４３】まず、図６（ａ）に示すように、Ｓｉ絶縁
基板７１上を、適当な手段で素子分離した後、イオン打
ち込みによって、Ｓｉ表面をｐ型層７１ａにする。次い
で、酸素雰囲気中で加熱して、ＳｉＯ2 膜７２を厚さ
０．５μｍ形成する。次いで、これをビーム径２ｎｍの
電子ビームで幅５ｎｍの領域が残るように露光する。図
中の７３が電子ビーム露光領域である。First, as shown in FIG. 6A, the Si insulating substrate 71 is separated into elements by an appropriate means, and then the Si surface is made into a p-type layer 71a by ion implantation. Then, it is heated in an oxygen atmosphere to form a SiO 2 film 72 having a thickness of 0.5 μm. Next, this is exposed with an electron beam having a beam diameter of 2 nm so that a region having a width of 5 nm remains. Reference numeral 73 in the drawing is an electron beam exposure region.
【００４４】次いで、図６（ｂ）に示すように、この領
域に厚さ５ｎｍのタングステン膜７５をスパッタで堆積
させる。次いで、真空中で７２０℃で加熱して、ビーム
照射領域７３のＳｉＯ2 膜７２を蒸発脱離させ、その上
のタングステン膜７５と共に除去し、図６（ｃ）に示す
ように、幅５ｎｍのタングステン膜７５とＳｉＯ2 膜７
２を積層した領域を形成する。次いで、これをマスクに
して、イオン打ち込み法で高濃度のｎ型領域７８を形成
する。Then, as shown in FIG. 6B, a 5 nm-thickness tungsten film 75 is deposited in this region by sputtering. Then, it is heated at 720 ° C. in a vacuum to evaporate and desorb the SiO 2 film 72 in the beam irradiation region 73 and remove it together with the tungsten film 75 thereon, and as shown in FIG. Tungsten film 75 and SiO 2 film 7
A region in which two layers are stacked is formed. Next, using this as a mask, a high concentration n-type region 78 is formed by an ion implantation method.
【００４５】次いで、図６（ｄ）に示すように、タング
ステン電極に対して従来の手法で、ＳｉＯ2 サイドウォ
ール７６を形成する。次いで、図６（ｅ）に示すよう
に、ゲート電極７５を覆うようにさらにタングステンの
ゲート電極７７を形成すると共に、ｎ型領域７８上にソ
ース・ドレイン電極７９を形成する。Next, as shown in FIG. 6D, the SiO 2 sidewall 76 is formed on the tungsten electrode by a conventional method. Next, as shown in FIG. 6E, a tungsten gate electrode 77 is further formed so as to cover the gate electrode 75, and a source / drain electrode 79 is formed on the n-type region 78.
【００４６】こうして５ｎｍゲートの超微細ＭＯＳＦＥ
Ｔが完成する。本実施形態における５ｎｍゲートＭＯＳ
ＦＥＴのスイッチング時間は、従来の手法で作った１０
０ｎｍゲートＭＯＳＦＥＴの１／３以下となった。Thus, 5 nm gate ultra-fine MOSFE
T is completed. 5 nm gate MOS in this embodiment
The switching time of the FET is 10 according to the conventional method.
It became 1/3 or less of 0 nm gate MOSFET.
【００４７】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態ではＳｉＯ2 にビーム照
射する手段として電子ビームやイオンビームを用いた
が、ビーム照射によりＳｉＯ2 をＳｉ過剰にできる方法
であればよく、光（紫外線，Ｘ線，γ線）を用いること
も可能である。また、ＳｉＯ2 を選択的に加熱脱離させ
るための条件としては、１×１０-5Torr以下の真空、加
熱温度８００℃以下が望ましい。その他、本発明の要旨
を逸脱しない範囲で、種々変形して実施することができ
る。The present invention is not limited to the above embodiments. In the embodiment, an electron beam or an ion beam was used as a means for irradiating the SiO 2 with a beam, but any method that can make SiO 2 into Si excess by beam irradiation may be used, and light (ultraviolet ray, X-ray, γ-ray) is used. Is also possible. As conditions for selectively desorbing SiO 2 by heating, a vacuum of 1 × 10 −5 Torr or less and a heating temperature of 800 ° C. or less are desirable. In addition, various modifications can be made without departing from the scope of the present invention.
【００４８】[0048]
【発明の効果】以上説明したように本発明によれば、シ
リコン酸化膜に電子ビーム，イオンビーム，又は光ビー
ムを選択的に照射した後、加熱処理を施してシリコン酸
化膜のビーム照射された領域を選択的に加熱脱離させる
ことにより、レジストレスでシリコン酸化膜を加工する
ことができ、しかも不純物汚染を招くことなく、高いア
スペクト比で高精度にパターニングすることができる。
従って、今後の各種超微細デバイスの製造に適用して絶
大なる効果を発揮すると期待される。As described above, according to the present invention, the silicon oxide film is selectively irradiated with an electron beam, an ion beam, or a light beam, and then subjected to heat treatment to be irradiated with the beam of the silicon oxide film. By selectively desorbing the region by heating, the silicon oxide film can be processed without a resist, and further, patterning can be performed with a high aspect ratio and high accuracy without causing impurity contamination.
Therefore, it is expected to be applied to the production of various ultra-fine devices in the future and exert a great effect.
【図１】第１の実施形態に係わるｐ型Ｓｉ細線の製造工
程を示す斜視図。FIG. 1 is a perspective view showing a manufacturing process of a p-type Si thin wire according to a first embodiment.
【図２】第２の実施形態に係わる微細Ａｌ配線の製造工
程を示す斜視図。FIG. 2 is a perspective view showing a manufacturing process of a fine Al wiring according to the second embodiment.
【図３】第３の実施形態に係わる量子ドットの製造工程
を示す斜視図。FIG. 3 is a perspective view showing a manufacturing process of quantum dots according to the third embodiment.
【図４】第４の実施形態に係わる微細ゲートＭＥＳＦＥ
Ｔの製造工程を示す断面図。FIG. 4 is a fine gate MESFE according to a fourth embodiment.
Sectional drawing which shows the manufacturing process of T.
【図５】第５の実施形態に係わる微細ゲートＭＯＳＦＥ
Ｔの製造工程を示す断面図。FIG. 5 is a fine gate MOSFE according to a fifth embodiment.
Sectional drawing which shows the manufacturing process of T.
【図６】第６の実施形態に係わる微細ゲートＭＯＳＦＥ
Ｔの製造工程を示す断面図。FIG. 6 is a fine gate MOSFE according to a sixth embodiment.
Sectional drawing which shows the manufacturing process of T.
【図７】本発明の作用を説明するための模式図。FIG. 7 is a schematic diagram for explaining the operation of the present invention.
１１，２１，３１，４１…Ｓｉ基板 １２，２２，３２，３７，４２，５２，６２，７２…Ｓ
ｉＯ2 膜 １３，７３…電子ビーム照射領域 １４，２４，３４，４４，５４…ＳｉＯ2 開口部 １５…ｐ型Ｓｉ層（Ｓｉ細線） １６…アモルファスＳｉ層 ２５…Ｓｉ上のアルミニウム膜 ２６…ＳｉＯ2 上のアルミニウム膜 ３５…Ｇｅのアイランド ４５…Ｓｉバッファ層 ４６…ｐ型Ｓｉ層 ４７，４８…電極 ５１…ＧａＡｓ基板 ５５，６５，７５，７７…タングステン膜（ゲート電
極） ５７…レジスト ５９，６９，７９…ソース・ドレイン電極 ６１，７１…Ｓｉ絶縁基板 ６４…ＳｉＯ2 溝 ６８，７８…ｎ型領域 ７３…電子ビーム露光領域 ７６…ＳｉＯ2 サイドウォール11, 21, 31, 41 ... Si substrate 12, 22, 32, 37, 42, 52, 62, 72 ... S
iO 2 film 13, 73 ... Electron beam irradiation region 14, 24, 34, 44, 54 ... SiO 2 opening 15 ... P-type Si layer (Si thin wire) 16 ... Amorphous Si layer 25 ... Aluminum film on Si 26 ... SiO Aluminum film 35 on 2 ... Ge island 45 ... Si buffer layer 46 ... P-type Si layer 47, 48 ... Electrode 51 ... GaAs substrate 55, 65, 75, 77 ... Tungsten film (gate electrode) 57 ... Resist 59, 69 , 79 ... Source / drain electrodes 61, 71 ... Si insulating substrate 64 ... SiO 2 groove 68, 78 ... N-type region 73 ... Electron beam exposure region 76 ... SiO 2 sidewall
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 忍 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 丸野 茂光 東京都千代田区丸の内２丁目２番３号 三 菱電機株式会社内 (72)発明者 渡部 平司 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 市川 昌和 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Shinobu Fujita, 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Incorporated, Toshiba Research and Development Center (72) Inventor Shigemitsu Maruno 2-2 Marunouchi, Chiyoda-ku, Tokyo No. 3 In Sanryo Electric Co., Ltd. (72) Inventor Heiji Watanabe 5-7 Shiba 5-chome, Minato-ku, Tokyo Inside NEC Corporation (72) Inventor Masakazu Ichikawa 1-280 Higashikoigakubo, Kokubunji, Tokyo Hitachi Central Research Laboratory
Claims (3)
ム，又は光ビームを選択的に照射する工程と、前記シリ
コン酸化膜に加熱処理を施し、該酸化膜のビーム照射さ
れた領域を選択的に加熱脱離させる工程とを含むことを
特徴とする微細加工方法。1. A step of selectively irradiating a silicon oxide film with an electron beam, an ion beam, or a light beam, and a step of subjecting the silicon oxide film to a heat treatment to selectively select a region of the oxide film irradiated with the beam. And a step of desorbing by heating.
-5Torr以下の真空中で行うことを特徴とする請求項１記
載の微細加工方法。2. The heat treatment of the silicon oxide film is performed at 1 × 10.
The microfabrication method according to claim 1, wherein the microfabrication is performed in a vacuum of -5 Torr or less.
ビーム，イオンビーム，又は光ビームを選択的に照射す
る工程と、前記シリコン酸化膜に加熱処理を施し、該酸
化膜のビーム照射された領域を選択的に加熱脱離させる
工程と、前記シリコン酸化膜の加熱脱離により露出した
基板上及び残った前記シリコン酸化膜上に該酸化膜以外
の材料を堆積する工程と、前記シリコン酸化膜を該酸化
膜上の堆積膜と共に除去する工程とを含むことを特徴と
する微細加工方法。3. A step of selectively irradiating a silicon oxide film formed on a substrate with an electron beam, an ion beam, or a light beam, and a step of subjecting the silicon oxide film to a heat treatment to irradiate the beam of the oxide film. The selectively desorbed region by thermal desorption, depositing a material other than the oxide film on the substrate exposed by the thermal desorption of the silicon oxide film and the remaining silicon oxide film, and the silicon oxide film. A step of removing the film together with the deposited film on the oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8024195A JP2922149B2 (en) | 1996-02-09 | 1996-02-09 | Fine processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8024195A JP2922149B2 (en) | 1996-02-09 | 1996-02-09 | Fine processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219393A true JPH09219393A (en) | 1997-08-19 |
| JP2922149B2 JP2922149B2 (en) | 1999-07-19 |
Family
ID=12131554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8024195A Expired - Fee Related JP2922149B2 (en) | 1996-02-09 | 1996-02-09 | Fine processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2922149B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280541A (en) * | 2001-03-16 | 2002-09-27 | Sharp Corp | Method for forming fine pattern, unit electronic element and quantum dot laser |
| JP2003300200A (en) * | 2001-12-13 | 2003-10-21 | Sony Internatl Europ Gmbh | Engineering processing method of defect and electric conductivity of conductive nanoscale structure |
| KR20200000377A (en) * | 2018-06-22 | 2020-01-02 | 도쿄엘렉트론가부시키가이샤 | Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces |
-
1996
- 1996-02-09 JP JP8024195A patent/JP2922149B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280541A (en) * | 2001-03-16 | 2002-09-27 | Sharp Corp | Method for forming fine pattern, unit electronic element and quantum dot laser |
| JP2003300200A (en) * | 2001-12-13 | 2003-10-21 | Sony Internatl Europ Gmbh | Engineering processing method of defect and electric conductivity of conductive nanoscale structure |
| JP4614303B2 (en) * | 2001-12-13 | 2011-01-19 | ソニー ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for engineering defects and conductivity of conductive nanoscale structures |
| KR20200000377A (en) * | 2018-06-22 | 2020-01-02 | 도쿄엘렉트론가부시키가이샤 | Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2922149B2 (en) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| JPS6127661A (en) | Method of forming conductive thin layer | |
| KR100306434B1 (en) | Mask for selective growth of solid, manufacturing method thereof, and method for selectively growing solid using the same | |
| JP2922149B2 (en) | Fine processing method | |
| KR940002735B1 (en) | Manufacturing method of semiconductor device | |
| US5399230A (en) | Method and apparatus for etching compound semiconductor | |
| JP2771472B2 (en) | Method for manufacturing semiconductor device | |
| JP2003115472A (en) | Semiconductor device manufacturing method | |
| JP2694625B2 (en) | Method for etching compound semiconductor substrate and method for manufacturing the same | |
| JP2500443B2 (en) | Compound semiconductor dry etching method | |
| JPH06105718B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3059121B2 (en) | Method for forming semiconductor microstructure | |
| JP4813675B2 (en) | Method for forming fine pattern | |
| JPH04181731A (en) | Method of processing surface of compound semiconductor crystal | |
| JP2803555B2 (en) | Fabrication method of ultra-fine tunnel barrier | |
| EP1070768B1 (en) | Method for making silicon nanocluster monolayers in silicon oxide | |
| JP2891114B2 (en) | Semiconductor pattern formation method | |
| JPH0831775A (en) | Fine processing method for compound semiconductor | |
| JPH06208965A (en) | Manufacture of semiconductor device | |
| JP2000091331A (en) | Formation of insulation film and manufacture of semiconductor device | |
| JP4027913B2 (en) | Manufacturing method of semiconductor device | |
| JP2717165B2 (en) | Method for forming structure of compound semiconductor | |
| JPH0661261A (en) | Manufacture of compound semiconductor device | |
| JPH03201434A (en) | Formation of silicon oxide film | |
| JPS63155770A (en) | Manufacture of field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080430 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080430 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090430 |
|
| LAPS | Cancellation because of no payment of annual fees |