JPH09213899A

JPH09213899A - 強誘電体膜を有する不揮発性メモリ装置

Info

Publication number: JPH09213899A
Application number: JP8044158A
Authority: JP
Inventors: Hisami Okuwada; 久美奥和田; Hiroshi Nozawa; 博野沢
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-02-06
Filing date: 1996-02-06
Publication date: 1997-08-15

Abstract

(57)【要約】【課題】ＰｂやＢｉを含まない新規な組成の強誘電体
膜によって信頼性の高い高集積化された不揮発性メモリ
（ＦＲＡＭ）を提供する。【解決手段】強誘電体膜１２は、半導体基板１上のＭ
ＦＭ構造の強誘電体素子或いはＭＦＳ構造又はＭＦＭＩ
Ｓ構造やＭＦＩＳ構造の電界効果型強誘電体素子に形成
される。強誘電体膜１２（Ｆ）は、Ｍ１₂（Ｍ２_ｘ、Ｔ
ａ_1-ｘ）₂Ｏ₇構造を持つ固溶体から構成される。ただ
し、Ｍ１がＳｒ、Ｃａ、Ｌａ、Ｎｄのうちの少なくとも
１つの元素、Ｍ２がＮｂ、Ｔｉのうち少なくとも１つの
元素であり、０．１≦ｘ≦０．５である、ｘが０．１よ
り小さい場合は室温より高い温度領域でキュリー点を持
つことができず、結晶異方性も大きい。また、ｘが０．
５より大きい場合は固溶体が形成されない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体膜を用い
た不揮発性メモリ装置に関し、とくに強誘電体膜の材料
に関するものである。

【０００２】

【従来の技術】強誘電体膜は、電界が印加された時に一
旦発生した電気分極がこの電界が印加されなくなっても
残留し、前記電界とは反対方向の向きにある程度以上の
強さの電界が印加された時に分極の向きが反転する特性
を有している。この強誘電体膜の分極の向きが反転する
分極特性に着目し、メモリセルの情報記憶用キャパシタ
の誘電体膜に強誘電体を用いて不揮発性の強誘電体メモ
リセルを実現する技術が開発されている。強誘電体膜の
強誘電性を利用した不揮発性メモリは、低消費電力の汎
用不揮発メモリのほか、非接触カード（ＲＦＩＤ：Radi
o Frequency Identification）などへの応用があり期待
されている。この不揮発性メモリには、ＭＦＭ（金属−
強誘電体−金属）構造をＭＯＳトランジスタ上に構成す
るタイプが実用化されている。また、究極の非破壊メモ
リになる電界効果型素子としては、ＭＦＳ（金属−強誘
電体−シリコン）構造又はＭＦＭＩＳ（金属−強誘電体
−金属−絶縁体−シリコン）構造又はＭＦＩＳ（金属−
強誘電体−絶縁体−シリコン）構造の電界効果型強誘電
体素子が提案されている。これらの素子では金属Ｍの代
わりに導電性酸化物が用いられることもある。

【０００３】これらの強誘電体膜において、強誘電体と
しては、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）０₃）、ＰＬＺＴ
（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）０₃）、ＰＬＴ（（Ｐ
ｂ，Ｌａ）Ｔｉ０₃）などのＰｂを含有する強誘電体あ
るいはＢｉを含有する層状化合物のＳｒＢｉ₂Ｔａ₂０
₉が知られている。

【０００４】

【発明が解決しようとする課題】しかし、これら強誘電
体における製造上の大きな問題点は、ＰｂやＢｉの電極
及びシリコンへの拡散や熱工程における蒸発である。こ
れらの元素は融点が低く蒸気圧が高いのでスパッタリン
グやＣＶＤの膜形成プロセスにおいて、他の元素成分と
の組成比を制御することが大変難しい。蒸発元素は、Ｍ
ＯＳ構造などの他の層を汚染するばかりでなく、ミスト
となってチャンバーや熱処理炉内でのパーティクルの原
因になり、素子の量産性を著しく低下させる。また、こ
れらの元素は熱処理時に電極あるいはその他の層へ拡散
することによって、メモリの誤動作やコンタクト抵抗あ
るいは配線抵抗の増加を招くため、厚いパッシベーショ
ン膜による隔離が必要であり、素子の高集積化をはかる
上での大きな障害となっている。さらに、製造上の問題
のみならず組成が化学量論比からずれることによって格
子欠陥や酸素空孔を生じ、その結果、強誘電体膜の疲労
特性が大幅に低下する原因になっている。本発明は、こ
のような事情によりなされたものであり、ＰｂやＢｉを
含まない強誘電体膜によって信頼性の高い高集積化され
た不揮発性メモリを提供する。

【０００５】

【課題を解決するための手段】本発明は、ＭＦＭ構造の
強誘電体素子或いはＭＦＳ構造又はＭＦＭＩＳ構造やＭ
ＦＩＳ構造の電界効果型強誘電体素子において、強誘電
体膜Ｆが、Ｍ１₂（Ｍ２_ｘ、Ｔａ_1-ｘ）₂Ｏ₇構造を持
つことを特徴とする。ただし、Ｍ１がＳｒ、Ｃａ、Ｌ
ａ、Ｎｄのうちの少なくとも１つの元素、Ｍ２がＮｂ、
Ｔｉのうち少なくとも１つの元素であり、０．１≦ｘ≦
０．５であることを特徴とする。本発明の強誘電体膜
は、Ｍ１₂Ｍ２₂Ｏ₇とＭ１₂Ｔａ₂Ｏ₇の固溶体から
なる。これら二つの系は、それぞれ室温で強誘電体（キ
ュリー点（Ｔｃ）＝１３４２℃）と常誘電体（キュリー
点（Ｔｃ）＝−１０７℃）であり、図６及び図７に示す
ように、いづれも酸素八面体が低密度層に挟まれた構造
をしている。両者の違いは、層間の酸素八面体がねじれ
た構造を取っているか否かである。キュリー点以下での
誘電体構造では、このねじれが強誘電性の発現に寄与し
ている。

【０００６】このうち常温で強誘電性を持つＭ１₂Ｍ２
₂Ｏ₇構造の物質は、強誘電体メモリ用の薄膜材料とし
ては次の２つの問題点を有する。１つは、キュリー点が
室温よりはるかに高い１０００℃以上にあり、室温で分
極させるには大きな電圧が必要なこと、もう１つはねじ
れ構造のために結晶異方性が強く、薄膜化すると分極困
難軸に配向する傾向があるので大きな残留分極が得られ
ないことである。これら２つの問題点を解決すべく、発
明者は、この固溶系において、室温で５Ｖ以下の実用的
な低電圧領域で、大きな残留分極が得られる強誘電体膜
が得られることを見出だした。これは、キュリー点の低
いＭ１₂Ｔａ₂Ｏ₇構造の固溶によりキュリー点を９０
０℃以下にすることができ、分極が容易な温度領域とす
ることができること、また、Ｍ１₂Ｍ２₂Ｏ₇構造に比
較して結晶異方性が非常に小さいＭ１₂Ｔａ₂Ｏ₇構造
の固溶により、無配向膜あるいは分極容易軸を多く含む
膜を形成できることによる。この強誘電体膜を構成する
固溶体は、Ｍ１₂（Ｍ２_ｘ、Ｔａ_1-ｘ）₂Ｏ₇なる組成
を有しているが、ｘが０．１より小さい場合は室温より
高い温度領域でキュリー点を持つことができず、結晶異
方性も大きい。また、ｘが０．５より大きい場合は固溶
体が形成されない。

【０００７】

【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。強誘電体膜は、電界が印加された時
に一旦発生した電気分極は上記電界が印加されなくなっ
ても残留し、上記電界とは反対方向の向きにある程度以
上の強さの電界が印加された時に分極の向きが反転する
特性を有している。本発明は、この誘電体の分極の向き
が反転する分極特性に着目し、メモリセルの情報記憶用
のキャパシタの絶縁膜に強誘電体を用いて不揮発性の強
誘電体メモリセルを実現しており、その強誘電体膜は、
Ｍ１₂Ｍ２₂Ｏ₇とＭ１₂Ｔａ₂Ｏ₇との固溶体からな
り、とくに、Ｍ１₂Ｍ２₂Ｏ₇は、この固溶体の１０〜
５０モル％を占めていることを特徴としている。Ｍ１
は、Ｓｒ、Ｃａ、Ｌａ、Ｎｄの少なくも１つの元素であ
り、Ｍ２は、Ｎｂ及びＴｉの少なくとも１つの元素であ
る。図５は、１トランジスタ・１キャパシタ構成の強誘
電体メモリセルの等価回路を示しており、これは、ＤＲ
ＡＭセルの等価回路と同じ回路接続を有する。

【０００８】ここで、Ｃはペロブスカイト構造を有する
強誘電体を電極間絶縁膜に用いた情報記録用のキャパシ
タ１０、Ｑはこのキャパシタに直列に接続されている電
荷転送用のＭＯＳトランジスタ２０、ＷＬはこのＭＯＳ
トランジスタのゲートに接続されているワード線、ＢＬ
はＭＯＳトランジスタのソース／ドレイン領域の一方に
接続されているビット線、ＰＬは上記キャパシタの一端
（プレート）に接続されているプレート線、ＶＰＬはプ
レート線電圧である。強誘電体膜を半導体デバイスに用
いる方式は（１）絶縁膜として強誘電体を用いるＭ（金
属）−Ｆ（強誘電体）−Ｓ（半導体）構造又はＭＦＩ
Ｓ、ＭＦＭＩＳ構造の電界効果型トランジスタ（ＭＦＳ
ＦＥＴ）として利用する場合と、（２）強誘電体を蓄積
容量として利用する場合（その高誘電率を利用し単に常
誘電体として用いる場合を除く）の２方法が考えられ
る。本発明はいづれかを強誘電体メモリ（ＦＲＡＭ；Fe
rroelectric Random Access Memory）、すなわち強誘電
体膜を用いた不揮発性メモリ装置として用いる。ＦＲＡ
Ｍは、いくつかの方式が提案されている。容量の比較的
小さいメモリでは、２トランジスタ２キャパシタ（２Ｔ
／２Ｃ）セルでもよいが、チップコストをＤＲＡＭ並み
に近づけるためには１トランジスタ１強誘電体キャパシ
タ（１Ｔ／ｌＣ）セルを用いた動作方式が有利である。
図１はメモリセルの断面構造である。

【０００９】不揮発性メモリにおいて、キャパシタ絶縁
膜を形成後、各メモリセルのキャパシタとして微細加工
する必要がある。強誘電体膜の加工技術としては、ウェ
ットエッチング、イオンミリング、イオンビームエッチ
ング、レーザエッチング、プラズマエッチング、ＥＣＲ
エッチングなどが知られている。とくにプラズマエッチ
ングは、プラズマ放電により高いエネルギーを得て活性
化された反応種が、蒸気圧の高い反応生成物を形成しエ
ッチングが進行するため貴金属電極を用いても微細加工
が可能である。シリコンプロセスに適用する場合、強誘
電体膜に用いる電極材料として要求される特徴は、
（１）耐酸化性にすぐれているか、導電性酸化物であ
る。（２）強誘電体膜との整合性が良い。（３）シリコ
ンや強誘電体膜に対して相互拡散がないなどにある。Ｐ
ｔ又はＩｒは耐酸化性にすぐれた電極であり、強誘電体
膜との整合性も良い。しかし、付着力には問題がある。
このため、Ｐｔ又はＩｒとシリコン基板界面にＴｉ、Ｔ
ａ、ＩｒＯ₂などの介在層を形成して用いるのが望まし
い。窒化物ＴｉＮやＺｒＮなども利用が可能である。例
えば、ＭＦＭ構造では、キャパシタ構造は下から順にＣ
ＭＯＳ／ＢＰＳＧ層／下部電極（チタン又はチタンナイ
トライド／プラチナ）／強誘電体膜／上部電極（プラチ
ナ／チタンナイトライド／アルミニウム）となる。

【００１０】本発明の不揮発性メモリの「データ」の不
揮発性は、強誘電体膜のヒステリシスを有する分極特性
を利用し、無電界（Ｅ＝０）状態でも正負２つの残留分
極に対応した２値の情報を記憶できることによる。ＤＲ
ＡＭのようにリフレッシュサイクルが不要という特徴も
ある。本発明の不揮発性メモリの「データ書き込み・消
去の高速性」は、外部電圧印加による強誘電体の分極反
転速度（スイッチング速度）が低電界でもｌ０ｎｓｅｃ
以下と高速であることによる。これは、高電界（１０⁷
Ｖ／ｃｍオーダー）下で絶縁膜へのホットキャリアの注
入・引き抜きにより書き込み・消去動作（μｓｅｃオー
ダーの動作時間）を行うＥＥＰＲＯＭより有利である。
強誘電体膜の形成にあたって、単相膜で目的とする組成
比からずれない、結晶性が良くバルク体と同等或いはそ
れ以上の特性を示す、膜厚のコントロールが容易であ
る、などを注意することが必要である。強誘電体膜の代
表的成膜法として、図９に示すゾルゲル又はＭＯＤ法、
スパッタ法、ＭＯＣＶＤ法があり、これらの概要を述べ
る。ゾルゲル法又はＭＯＤ法は、有機金属化合物などを
ソース原料とする溶液をディッピングやスピンコートに
より基板上に塗布し、それを熱分解して得る方法であ
る。これは、大気中でも成膜が可能で、膜の大面積化が
容易である。

【００１１】スパッタ法は、薄膜となるべき材料のター
ゲットに、グロー放電中でイオン化したガス（Ａｒガス
など）を衝突させて叩き出した粒子を基板に堆積させる
方法であり、真空蒸着法では作りにくい高融点材料など
の膜形成が可能である。この成膜法には直流スパッタ、
高周波（ＲＦ）スパッタ、マグネトロンスパッタ、イオ
ンビームスパッタ、反応性スパッタ、レーザアブレーシ
ョンなどがある。ターゲットとしては焼結体又は粉末を
用い、アルゴンと酸素雰囲気でスパッタする。ターゲッ
トの近傍にマグネットを置くと、スパッタイオンはその
磁場に拘束され、低ガス圧（〜１０^-4Ｔｏｒｒ）でスパ
ッタが可能になり、膜成長速度を数倍高めることにな
る。強誘電体膜の微細構造と特性は、スパッタ条件（ス
パッタ電圧、ガス組成とガス圧、膜形成速度、基板材
料、基板温度など）に依存する。ＣＶＤの基本は、薄膜
にしたい元素の化合物のうちでガスになるものを高温炉
の中に導入して、基板表面に堆積させて膜形成すること
にあり、これにより基板表面で平衡状態で成膜されるた
め、より均質な結晶膜が得られる可能性がある。ＭＯＣ
ＶＤは、原料としてアセチルアセトナトやアルコキシド
などの有機金属から強誘電体膜が形成されている。

【００１２】次に、本発明の、例えば、２トランジスタ
・２キャパシタ型ＦＲＡＭセルとその動作原理を示す。
図１０及び図１１は、図４のメモリセルを２個用いた２
トランジスタ、２キャパシタ構成の強誘電体メモリセル
の書き込み動作及び読み出し動作の原理を説明をするた
めに、強誘電体キャパシタの印加電界、電気分極の状態
を示している。この強誘電体メモリセルは、ゲートにそ
れぞれワード線ＷＬが接続された第１のトランジスタＱ
１及び第２のトランジスタＱ２と、プレートにそれぞれ
プレート線ＰＬが接続された第１のキャパシタＣ１及び
第２のキャパシタＣ２とからなり、第１のトランジスタ
Ｑ１及び第１のキャパシタＣ１が直列に接続され、第２
のトランジスタＱ２及び第２のキャパシタＣ２が直列に
接続されている。そして、第１のトランジスタＱ１及び
第２のトランジスタＱ２の各一端は第１のビット線ＢＬ
１及び第２のビット線ＢＬ２に接続されている。ワード
線ＷＬ及びプレート線ＰＬは平行に設けられており、ワ
ード線ＷＬはワード線用のロウデコーダ（図示せず）か
らワード線信号が供給され、プレート線ＰＬはプレート
デコーダ（図示せず）からプレート線電圧ＶPLが供給さ
れる。この場合、全てのプレート線ＰＬが共通に接続さ
れているのではなく、ＤＲＡＭのようにプレート線ＰＬ
に所定電位（例えばＶss／２）が印加されるのとは異な
る点である。

【００１３】また、２本のビット線ＢＬ１、ＢＬ２に
は、ビット線電位センス増幅用のセンスアンプ（図示せ
ず）、書き込み回路（図示せず）及びプリチャージ回路
（図示せず）が接続されている。強誘電体メモリセルに
対するデータの書き込み、読み出しに際しては、選択さ
れたメモリセルのプレート線ＰＬの電位を、例えば、０
Ｖ〜５Ｖ〜０Ｖと変化させることにより、誘電分極の向
きを制御する。即ち、書き込み動作に際しては、初期状
態では、プレート線ＰＬを接地電位Ｖss（０Ｖ）に設定
し、２本のビット線ビット線ＢＬ１、ＢＬ２をそれぞれ
０Ｖにプリチャージしておく。まず、２本のビット線Ｂ
Ｌ１、ＢＬ２のうちの一方（例えば第２のビット線ＢＬ
２）を例えば５Ｖに設定し、ワード線ＷＬに５Ｖを印加
して２このトランジスタＱ１、Ｑ２をオンの状態にする
と、第２のキャパシタＣ２の両端間に電位差が生じて例
えば図中下向きの分極が発生するが、第１のキャパシタ
Ｃ１の分極は発生しない（図１０（ａ））。次に、プレ
ート線ＰＬを５Ｖに設定すると、第１のキャパシタＣ１
の両端間に電位差が生じ、図中上向きの分極が発生する
が、第２のキャパシタＣ２の分極は反転しない。これに
より、２個のキャパシタＣ１、Ｃ２に図示したように互
いに逆向きの分極が発生した状態になり、この状態はデ
ータ“１”または“０”の書き込み状態に対応する（図
１０（ｂ））。

【００１４】次に、プレート線ＰＬを０Ｖに設定し、ワ
ード線ＷＬを０Ｖにして２個のトランジスタＱ１、Ｑ２
をオフ状態にする（図１０（ｃ））。読み出し動作に際
しては、初期状態では、プレート線ＰＬを０Ｖに設定
し、２本のビット線ＢＬ１、ＢＬ２をそれぞれ０Ｖにプ
リチャージしておく。この状態では、２個のキャパシタ
Ｃ１、Ｃ２には例えば図１１（ａ）に示すように互いに
逆向きの分極が発生した状態のデータが書き込まれてい
る場合を想定する（図１１（ａ））。そして、まず、図
１１（ｂ）に示すように、プレート線ＰＬを５Ｖに設定
し、ワード線ＷＬに例えば５Ｖを印加して２個のトラン
ジスタＱ１，Ｑ２をオン状態にすると、第２のキャパシ
タＣ２の両端間に電位差が生じてその分極の向きが反転
するが、第１のキャパシタＣ１の分極の向きは反転しな
い。この２つのキャパシタＣ１、Ｃ２からの読み出し電
位はセンスアンプによりセンス増幅され、このセンスア
ンプの出力により２本のビット線ＢＬ１、ＢＬ２は対応
して０Ｖ、５Ｖに設定され、センスアンプの出力に基づ
いて読み出しデータの“１”、“０”を判明する（図１
１（ｂ））。次に、プレート線ＰＬを０Ｖに設定する
と、第２のキャパシタＣ２の両端間に電位差が生じてそ
の分極の向きが反転し、第１のキャパシタＣ１の分極の
向きは反転せず、初期状態に戻る（図１１（ｃ））。

【００１５】次に、図１を参照して第１の実施例の強誘
電体膜を有する不揮発性メモリ装置を説明する。図は、
ＭＯＳトランジスタ及びＭＦＭ構造を持つキャパシタが
形成された半導体基板の断面図である。ｐ型シリコン半
導体基板１の主面を表面処理して素子分離領域にフィー
ルド酸化膜２を形成する。そしてこの半導体基板１に熱
処理などによりにシリコン酸化膜からなる絶縁膜３を形
成し、絶縁膜３をゲート酸化膜とするＭＯＳトランジス
タ２０を形成する。ＭＯＳトランジスタ２０は、ｎ^＋ソ
ース／ドレイン領域４とこのソース／ドレイン領域間の
上に形成されたゲート酸化膜３と、ゲート酸化膜３上に
形成されたポリシリコンなどのゲート２２とを備えてい
る。ゲート２２は、シリコン酸化膜などの層間絶縁膜５
により被覆されている。次に、ＭＯＳトランジスタ２０
の上にＭＦＭ構造のキャパシタ１０及びその配線３０を
形成する工程を説明する。まず、層間絶縁膜５の上に連
続スパッタして下部電極１１となるＴｉ／Ｐｔ膜を形成
する。つぎに、膜厚約２００ｎｍのＳｒ₂（Ｎｄ_0.4，
Ｔａ_0.6）₂Ｏ₇膜からなる強誘電体膜１２をＴｉ／Ｐ
ｔ膜の上にゾルゲル法で成膜し、これをアニールする。
アニール後に上部電極１３となるＰｔ膜を強誘電体膜１
２の上にスパッタする。

【００１６】次に、これら積層されたＴｉ／Ｐｔ膜、強
誘電体膜及びＰｔ膜をＲＩＥでパターニングし、下部電
極１１、強誘電体膜１２及び上部電極１３からなるＭＦ
Ｍ構造のキャパシタ１０を形成する。このキャパシタ１
０を被覆するように層間絶縁膜５にシリコン酸化膜など
の絶縁膜１５を堆積する。この絶縁膜１５をエッチング
してＭＯＳトランジスタ２０のソース／ドレイン領域４
の一方、上部電極１３及び下部電極１１にコンタクト孔
を開け、その後、絶縁膜１５の上に内部配線３１を形成
する。この内部配線３１は、パターニングされて、ソー
ス／ドレイン領域４の一方と上部電極１３とを電気的に
接続する内部配線３１（Ａ）と下部電極１１の引き出し
電極となる内部配線３１（Ｂ）とを有する。内部配線３
１を被覆するように絶縁膜１５の上にシリコン酸化膜な
どの絶縁膜６を形成する。この絶縁膜６をエッチングし
て内部配線３１Ｂにコンタクト孔を開ける。そして絶縁
膜６の上に所定のパターンを有する外部配線となるアル
ミニウム配線３３を形成する。アルミニウム配線３３
は、このコンタクト孔においてバリア層３２を介して内
部配線３１Ｂと電気的に接続されている。最後にこれら
の回路にパッシベーション膜（図示せず）を堆積して不
揮発性メモリ装置を形成する。

【００１７】不揮発性メモリ装置のメモリセルの回路構
成は、図５に示す通りであり、この回路図のＭＯＳトラ
ンジスタＱは図１のＭＯＳトランジスタ２０に相当し、
キャパシタＣはキャパシタ１０に相当する。ワード線Ｗ
Ｌはゲート２２に接続され、ビット線ＢＬは、ソース／
ドレイン領域４の他方と電気的に接続される。配線３０
は、プレート線ＰＬとして用いられる。この実施例の不
揮発性メモリ装置のメモリセルは、２Ｖで駆動でき、１
０¹⁰回以上の耐疲労特性を示した。スイッチング速度
は、１００ｎｓ以下であった。また、スイッチング電荷
量を測定したところ、１５μＣ／ｃｍ²であった。ま
た、不揮発性メモリ装置を完成してから、配線及びＭＦ
Ｍ構造をエッチングし、ＭＯＳトランジスタを取り出
し、成分分析を行ったところ強誘電体成分の拡散は見ら
れなかった。

【００１８】（比較例１）この比較例の不揮発性メモリ
装置は、第１の実施例と同様の素子構成であるが、強誘
電体膜の組成が両者は異なる。ＭＯＳトランジスタ２０
を形成してから、キャパシタ１０を形成する。下部電極
１１のＴｉ／Ｐｔ膜上に、Ｓｒ₂（Ｎｂ_0. ₁，Ｔ
ａ_0.9）₂Ｏ₇膜（膜厚２００ｎｍ）をゾルゲル法で成
膜し、これをアニールしてから上部電極１３のＰｔ膜を
スパッタする（図１参照）。これ以外の工程は第１の実
施例と同じであるので、省略するが、この不揮発性メモ
リ素子は、データを書き込むことができなかった。Ｔｉ
／Ｐｔ膜の上のＳｒ₂（Ｎｂ_0.1，Ｔａ_0.9）₂Ｏ₇膜
をＸ線回折で調査したところ、常誘電体構造のＸ線パタ
ーンしか得られなかった。

【００１９】次に、図２を参照して第２の実施例を説明
する。図は、ＭＯＳトランジスタ及びＭＦＭ構造を持つ
キャパシタが形成された半導体基板の断面図である。ｐ
型シリコン半導体基板１の主面を表面処理して素子分離
領域にフィールド酸化膜２を形成する。次に、半導体基
板１に熱処理などによりにシリコン酸化膜からなる絶縁
膜３を形成し、絶縁膜３をゲート酸化膜とするＭＯＳト
ランジスタ２０を形成する。ＭＯＳトランジスタ２０は
ｎ^＋ソース／ドレイン領域４と、このソース／ドレイン
領域間の上に形成されたゲート酸化膜３と、ゲート酸化
膜３上に形成されたポリシリコンなどのゲート２２とを
備えている。ゲート２２は、シリコン酸化膜などの層間
絶縁膜により被覆されている。この層間絶縁膜をエッチ
ングしてＭＯＳトランジスタ２０のソース／ドレイン領
域４の一方の上にコンタクト孔を形成する。そして、こ
のコンタクト孔にポリシリコンを埋め込んでプラグ２１
を形成する。プラグ２１の上にＭＦＭ構造のキャパシタ
１０を形成する。ＭＦＭ構造は、プラグ２１に接続され
る下部電極１１のＩｒＯ₂／Ｉｒ膜の積層膜と、強誘電
体膜１２のＬａ₂（Ｔｉ_0.3, Ｔａ_0.7）₂Ｏ₇膜（膜
厚２００ｎｍ）と、上部電極１３のＩｒＯ₂／Ｉｒ膜か
ら構成されている。

【００２０】下部電極のＩｒＯ₂／Ｉｒ膜をスパッタリ
ングで積層し、これをアニールする。その後、下部電極
の上にＬａ₂（Ｔｉ_0.3, Ｔａ_0.7）₂Ｏ₇膜をスパッ
タで形成し、さらにＩｒＯ₂／Ｉｒ膜１３を積層して不
揮発性メモリ素子を構成する。ＭＯＳトランジスタ２０
のソース／ドレイン領域４の他方は、ビット線ＢＬに用
いられるアルミニウムなどの外部配線３４に接続され、
ゲート２２はワード線ＷＬに用いられる。上部電極１３
は、プレート線ＰＬに用いられる配線３５に電気的に接
続される。このメモリセルのスイッチング電荷量は、１
０μＣ／ｃｍ²であった。このメモリセルの回路構成
は、図５と同じである。この不揮発性メモリ素子は、第
１の実施例と同等の特性を維持しながら、セル面積を４
０％削減できる。

【００２１】（比較例２）この比較例の不揮発性メモリ
装置は、第２の実施例と同様の素子構成であるが強誘電
体膜の組成が両者は異なる。ＭＯＳトランジスタ２０を
形成してから、キャパシタ１０を形成する。下部電極１
１のＩｒＯ₂／Ｉｒ膜の上に膜厚２００ｎｍのＳｒ
₂（Ｎｂ_0.5, Ｔａ_0.5）₂Ｏ₇膜をスパッタで形成
し、これをアニールしてから上部電極１３のＩｒＯ₂／
Ｉｒ膜をスパッタする（図２参照）。これ以外の工程は
第２の実施例と同じであるので、省略するが、この不揮
発性メモリ素子は、データを書き込むことができなかっ
た。また、同様に強誘電体膜としてＬａ₂Ｔｉ₂Ｏ₇膜
をスパッタで形成して不揮発性メモリ素子を形成する。
このメモリ素子は、データを書き込むことができなかっ
た。Ｓｒ₂（Ｎｂ_0.5，Ｔａ_0.5）₂Ｏ₇膜及びＬａ₂
Ｔｉ₂Ｏ₇膜をＸ線回折で調査したところ、いずれも分
極が困難なｂ軸配向性が強く現れた。

【００２２】次に、図３を参照して第３の実施例を説明
する。図は、ＭＦＭＩＳ構造の電界効果型強誘電体素子
の断面図である。ｐ型シリコン半導体基板１の表面領域
にはソース／ドレイン領域４が形成されている。このソ
ース／ドレイン領域４の間の上にはゲート酸化膜３を介
して両面に金属層１５、１６が形成された強誘電体膜１
２が配置されている。この素子は、強誘電体膜で電荷蓄
積がされ、電界効果素子の部分で読み出しが行われる。
ＡｒＦエキシマレーザ光を回転するＣａ₂（Ｎｂ_0.2，
Ｔａ_0.8）₂Ｏ₇からなるセラミックターゲット表面に
照射してその粒子を叩き出し、それをシリコン半導体基
板１上に基板温度６００℃で堆積させて強誘電体膜を形
成する。強誘電体膜のＣ−Ｖ特性を測定した結果、図８
に示すような分極履歴に対応したヒステリシスループが
得られた。Ｐｓは、飽和分極率、Ｐｒは、残留分極率で
ある。スイッチング電荷量（＝２Ｐｒ）は、残留分極率
の２倍に等しい。Ｅｃは、抗電界である。この強誘電体
膜の誘電率は６０であった。同様の成膜をＮｂ₂（Ｔｉ
_0.2，Ｔａ_0.8）₂Ｏ₇からなるセラミックターゲット
を用いて行っても、同様のヒステリシスループが得られ
た。また、シリコン半導体基板上にゲート酸化膜（膜厚
１５ｎｍ）３、Ｐｔ電極１５、Ｃａ₂（Ｎｂ_0.2Ｔａ
_0.8）₂Ｏ₇膜（膜厚２００ｎｍ）１２、Ｐｔ電極１６
を順次堆積し、図３に示すＭＦＭＩＳ構造の強誘電体素
子を形成する。この不揮発性メモリ素子は３Ｖ以下でス
イッチングすることができた。

【００２３】（比較例３）第３の実施例中のＣａ₂（Ｎ
ｂ_0.2Ｔａ_0.8）₂Ｏ₇膜をＰＺＴ膜に代えて、シリコ
ン半導体基板上にゲート酸化膜（膜厚１５ｎｍ）、Ｐｔ
電極、ＰＺＴ膜（膜厚２００ｎｍ）、Ｐｔ電極を順次堆
積し、図３と同様の構造のＭＦＭＩＳ構造の膜を形成す
る。この不揮発性メモリは、強誘電体ＰＺＴの誘電率が
大きいため、積層キャパシタであるゲート酸化膜との容
量比が大きくなる。そこで、強誘電体膜にかかる実質的
な電圧が小さくなってしまい、３Ｖではスイッチングす
ることができなかった。

【００２４】次に、図４を参照して第４の実施例を説明
する。図は、ＭＯＳトランジスタ及びＭＦＭ構造を持つ
キャパシタが形成された半導体基板の断面図である。こ
の実施例は、基本的に第２の実施例と同じプロセスを用
いて形成され、前記実施例と同じ組成の強誘電体膜を用
いる。第２の実施例では、キャパシタは、ソース／ドレ
イン領域の上に形成されているが、この実施例では、ゲ
ートの上に形成されている。そのため前記実施例よりさ
らにセル面積を小さくすることができる。ｐ型シリコン
半導体基板１の主面を表面処理して素子分離領域にフィ
ールド酸化膜２を形成する。次に、半導体基板１に熱処
理などによりにシリコン酸化膜からなる絶縁膜３を形成
し、絶縁膜３をゲート酸化膜とするＭＯＳトランジスタ
２０を形成する。ＭＯＳトランジスタ２０はｎ^＋ソース
／ドレイン領域４とこのソース／ドレイン領域間の上に
形成されたゲート酸化膜３とゲート酸化膜３上に形成さ
れたポリシリコンなどのゲート２２とを備えている。ゲ
ート２２は、シリコン酸化膜などの絶縁膜１５により被
覆されている。絶縁膜１５の上にＭＦＭ構造のキャパシ
タ１０を形成する。ＭＦＭ構造は、下部電極１１のＩｒ
Ｏ₂／Ｉｒ膜の積層膜と、強誘電体膜１２のＬａ₂（Ｔ
ｉ_0.3, Ｔａ_0.7）₂Ｏ₇膜（膜厚２００ｎｍ）と、上
部電極１３のＩｒＯ₂／Ｉｒ膜から構成されている。

【００２５】下部電極のＩｒＯ₂／Ｉｒ膜をスパッタリ
ングで積層し、これをアニールする。エッチングパター
ニング後、Ｌａ₂（Ｔｉ_0.3, Ｔａ_0.7）₂Ｏ₇膜をス
パッタにより形成し、さらにＩｒＯ₂／Ｉｒ膜１３を積
層して不揮発性メモリ素子を構成する。キャパシタ１０
は、絶縁膜６により被覆保護されている。ＭＯＳトラン
ジスタ２０のソース／ドレイン領域４の一方は、ビット
線ＢＬに用いられるアルミニウムなどの配線３６に接続
され、ゲート２２はワード線ＷＬに用いられる。上部電
極１３は、絶縁膜６、１５のコンタクト孔を介してソー
ス／ドレイン領域４の他方に接続されているアルミニウ
ムなどの金属配線３７に電気的に接続される。このメモ
リセルの回路構成は、図５と同じである。この不揮発性
メモリ素子は、第２の実施例と同等の特性を維持しなが
ら、セル面積を第２の実施例と同じ様に第１の実施例よ
り小さくできる。下部電極１１は、プレート線ＰＬに接
続されている。

【００２６】

【発明の効果】本発明の強誘電体薄膜を用いた不揮発性
メモリ素子は、拡散しやすいＰｄあるいはＢｉを含まな
いことから、誘電体膜内に組成ずれが生じにくく、その
結果酸素空孔が生じないために疲労特性にすぐれる。ま
た、拡散元素が他層に影響しないため、高集積化が可能
である。また、蒸発しやすい成分がないことから、蒸発
成分のもたらすパーティクルの問題が起こらないため、
量産性にもすぐれる。さらに、本発明のメモリ素子にお
ける誘電体膜は、誘電率が１００未満と小さく容量負荷
が小さいので、低消費電力化でき、反転速度向上も達成
できる。

【図面の簡単な説明】

【図１】本発明の発明の実施の形態のメモリ素子の断面
図。

【図２】本発明の発明の実施の形態のメモリ素子の断面
図。

【図３】本発明の発明の実施の形態のメモリ素子の断面
図。

【図４】本発明の発明の実施の形態のメモリ素子の断面
図。

【図５】図１乃至図４に示すメモリ素子の回路図。

【図６】従来のメモリ素子の強誘電体膜における強誘電
体構造を示す結晶構成図。

【図７】本発明のメモリ素子の強誘電体膜における強誘
電体構造を示す結晶構成図。

【図８】強誘電体膜の分極特性を示すＰｓ−Ｅｃ特性
図。

【図９】本発明の強誘電体膜の製造方法を示す概略断面
図。

【図１０】本発明のメモリ素子の書き込み／読み出し動
作を説明する回路図。

【図１１】本発明のメモリ素子の書き込み／読み出し動
作を説明する回路図。

【符号の説明】

１・・・半導体基板、２・・・フィールド酸化膜、
３・・・ゲート酸化膜、４・・・ソース／ドレイン
領域、５、６、７、８、１５・・・絶縁膜、１０・・
・ＭＦＭ構造のキャパシタ、１１・・・キャパシタの下
部電極、１２・・・強誘電体膜、１３・・・キャパ
シタの上部電極、１５、１６・・・金属層（Ｐｔ電
極）、２０・・・ＭＯＳトランジスタ、２１・・・プ
ラグ、２２・・・ゲート、３０、３３、３４、３
５、３６、３７・・・配線、３１・・・内部配線及び電
極、３２…金属配線。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/792

Claims

【特許請求の範囲】

【請求項１】電極間の誘電体に強誘電体膜を用いた情
報記憶用キャパシタと電荷転送用ＭＯＳトランジスタと
が直列に接続されてなる複数のメモリセルが行列状に配
列されているメモリセルアレイと、それぞれ同一行の前記メモリセルのＭＯＳトランジスタ
のゲートに共通に接続されている複数本のワード線と、それぞれ同一行の前記メモリセルのキャパシタのプレー
トに共通に接続された複数本のプレート線と、それぞれ同一列の前記メモリセルのＭＯＳトランジスタ
のソース／ドレイン領域のいづれかに共通に接続された
複数本のビット線とを備え、前記強誘電体膜は、Ｍ１₂Ｍ２₂Ｏ₇及びＭ１₂Ｔａ₂
Ｏ₇（但し、Ｍ１は、Ｓｒ、Ｃａ、Ｌａ、Ｎｄから選ば
れた少なくとも１つの元素、Ｍ２は、Ｎｂ、Ｔｉから選
ばれた少なくとも１つの元素である。）の固溶体からな
ることを特徴とする不揮発性メモリ装置。
【請求項２】前記強誘電体膜を構成する前記固溶体
は、Ｍ１₂（Ｍ２_ｘ，Ｔａ_1-x）₂Ｏ₇で表され、０．
１≦ｘ≦０．５であることを特徴とする請求項１に記載
の不揮発性メモリ装置。
【請求項３】半導体基板と、前記半導体基板の表面領域に形成されたソース／ドレイ
ン領域と、前記ソース／ドレイン領域間の上に形成されたゲート絶
縁膜と、前記ゲート絶縁膜の上に形成された第１の金属膜と、前記第１の金属膜上に形成された強誘電体膜と、前記強誘電体膜上に形成された第２の金属膜とを備え、前記強誘電体膜は、Ｍ１₂Ｍ２₂Ｏ₇及びＭ１₂Ｔａ₂
Ｏ₇（但し、Ｍ１は、Ｓｒ、Ｃａ、Ｌａ、Ｎｄから選ば
れた少なくとも１つの元素、Ｍ２は、Ｎｂ、Ｔｉから選
ばれた少なくとも１つの元素である。）の固溶体からな
り、且つその自発分極特性を利用して情報を記憶するこ
とを特徴とする不揮発性メモリ装置。