JPH09213009A - 再生装置 - Google Patents
再生装置Info
- Publication number
- JPH09213009A JPH09213009A JP1533896A JP1533896A JPH09213009A JP H09213009 A JPH09213009 A JP H09213009A JP 1533896 A JP1533896 A JP 1533896A JP 1533896 A JP1533896 A JP 1533896A JP H09213009 A JPH09213009 A JP H09213009A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- clock
- frequency
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
してクロックを発生すると共に、常に良好な等化特性を
実現する。 【解決手段】 再生装置は、再生データを等化する等化
手段と、クロックを発生する発振手段と、前記発振手段
の出力クロックと前記再生データとの位相差を検出する
位相差検出手段と、前記発振手段の出力クロックの周波
数と所定の周波数との誤差を検出する周波数検出手段
と、前記周波数検出手段の出力を用いて前記等化手段の
等化特性を制御する等化制御手段と、前記位相検出手段
の出力と前記周波数検出手段の出力とを用いて前記発振
手段の発振動作を制御する発振制御手段とを備えて構成
されている。
Description
に関し、特には、デジタル信号の再生に関するものであ
る。
のデータを伝送(記録再生)する装置において、受信デ
ータ列からクロックを抽出する場合に、図14に示した
ようなフェイズロックドループ(以下PLL)を用いる
ことが知られている。
り再生データとクロックとの位相差を検出し、これらの
間の位相誤差を示す信号にLPF502によりフィルタ
処理を施してVCO503に出力する。VCO503は
制御信号の電圧に対応した周波数のクロックを発生す
る。分周器504はクロックを分周して位相比較回路5
01に帰還する。
如き装置では、クロックを発生するためのPLL回路を
すべてアナログ回路で構成しているため、温度変化や経
時変化等の周囲の環境の変化により回路の特性が変動し
やすく、クロックの発生動作が不安定になってしまう。
VTRと同様に早送り、スロー再生などの特殊再生機能
を実現することが求められているが、このような特殊再
生時においては、ヘッドとテープとの相対速度が変化
し、それに伴って再生信号の周波数が変化してしまう。
なると、再生信号周波数がPLLのロックレンジからは
ずれてしまい、クロックを得ることができなくなってし
まう。
は、より良好なデータを得るために再生信号の波形を等
化するイコライザが用いられているが、イコライザの等
化特性が通常再生時に最適な信号波形になるような特性
に設定されたまま固定されてしまうと、前述のように特
殊再生時には再生信号の周波数が変動するので、特殊再
生時においては最適な特性にはならず、再生データ中の
エラーが多くなり、再生画質が劣化してしまう。
目的とする。
の影響を受けず、安定してクロックを発生すると共に、
常に良好な等化特性を実現可能とすることを目的とす
る。
決し、前記目的を達成するため、本発明は再生データを
等化する等化手段と、クロックを発生する発振手段と、
前記発振手段の出力クロックと前記再生データとの位相
差を検出する位相差検出手段と、前記発振手段の出力ク
ロックの周波数と所定の周波数との誤差を検出する周波
数検出手段と、前記周波数検出手段の出力を用いて前記
等化手段の等化特性を制御する等化制御手段と、前記位
相検出手段の出力と前記周波数検出手段の出力とを用い
て前記発振手段の発振動作を制御する発振制御手段とを
備えて構成されている。
て図面を用いて詳細に説明する。
に適用した場合について説明する。図1はこのようなデ
ジタルVTRの再生系の構成を示すブロック図である。
ド101により再生された信号は、ヘッドアンプ103
により増幅されてイコライザ105に出力される。
おいては1フレーム分のビデオ信号をテープT上に形成
される10本のヘリカルトラックに記録しているが、も
ちろんこれ以外でもよい。
ゆる積分等化処理を施す。そして、等化された再生信号
はVCA(Variable Cntrol Amplifier )107に出力
され、増幅される。VCA107はゲインを制御可能な
増幅器であり、後述のようにD/A変換器133からの
制御信号によりゲインが制御される。
にD/A変換器115,117から出力される制御信号
を加算してVCO119に出力する。
号の電圧に応じた周波数のクロックを発生し、逓倍回路
121に出力する。逓倍回路121はVCO119から
のクロックの周波数を2倍に逓倍する。
ジタル回路で構成されており、D/A変換器117を除
き逓倍回路121からのクロックで動作する。また、こ
れ以外の部分についてはアナログ回路で同一集積回路上
に構成している。
いて説明する。
御された再生信号は、A/D変換器109によりサンプ
リングされると共に、1サンプル複数ビット(本実施例
では5ビット)のデジタル信号に変換される。
もちろんデジタル信号であるが、再生信号はアナログ的
な波形を有する信号である。ここでは、このアナログ的
な波形の再生信号をA/D変換することにより再びデジ
タル的な波形を有する信号に変換している。
号は、位相・振幅検出回路111,PR4イコライザ1
23及びATF回路139に供給される。
5によりA/D変換器109から出力されたデータに対
してラッチ123aにより遅延された2クロック前のデ
ータとの減算処理を施してPR4(Partial R
esponse Class4)の特性を与えてビタビ
デコーダ135に出力する。ビタビデコーダ135は周
知のビタビ検出法を用い、入力する3値データの尤度に
基づいて再生データ中から1サンプル1ビットのデータ
を検出し、デコーダ137に出力する。デコーダ137
はビタビデコーダ135からの再生データを復号すると
共にその情報量を伸長してもとの形態のビデオ信号に変
換する。
ら出力された再生データ中のパイロット信号成分を抽出
する。そして、このパイロット信号成分に基づいてヘッ
ド101とテープTの各ヘリカルトラックとのトラッキ
ングずれを示すエラー信号を生成し、テープの搬送動作
を行うテープ駆動系を制御してトラッキングずれを補正
する。なお、このATF回路については、特願平6−2
77832号に開示のものを用いることが可能である。
イザ105から出力される再生信号と逓倍回路121か
らのクロックとの位相差を検出すると共に、A/D変換
器109におけるサンプリング点(逓倍回路121から
出力されるクロックのタイミング)におけるVCA10
7からの出力信号の振幅を検出する。そして、位相検出
出力についてはループフィルタ113に出力し、また、
振幅検出出力については減算器127に出力する。
て説明する。
示すブロック図である。
換器109から出力されたデジタル信号を1クロック毎
に遅延させる遅延回路、215は入力端子201からの
データ及び遅延回路203〜209の出力から特定のパ
ターンを検出する論理演算回路からなるデコーダであ
る。
する符号反転回路、217,219はそれぞれ、符号反
転回路213の入力と出力とを切り換えて出力するスイ
ッチ、221はスイッチ217の出力をデコーダ215
から出力される信号phでサンプルホールドし、位相検
出出力として出力するラッチ回路、225はスイッチ2
19の出力をデコーダ215から出力される信号ahで
サンプルホールドし、振幅検出出力として出力するラッ
チ回路である。
た再生信号は201に入力され、各遅延回路203〜2
09により順次遅延される。遅延回路203,207の
出力は減算器211に出力され、その出力はPR4信号
となる。
〜209の5ビット出力データのMSBをa,b,c,
d,eとする。また、再生信号をA/D変換する際に再
生信号の平均値はA/D変換レンジの中央にくる様に設
定しておけば、a,b,c,d,eは再生データを積分
等化して2値化した2値データとなる。このデータ列を
デコーダ415に入力し、後述のような論理演算により
特定パターンを検出し、信号s,ph及びahを得る。
211の出力と、この出力を符号反転回路213で符号
反転した信号とを選択的に出力する。また、信号phを
ラッチ回路221の端子Eに供給することによりラッチ
回路223を制御し、スイッチ417の出力を信号ph
のタイミングでサンプルホールドする。
について説明する。
ーンを示す図である。このアイパターンはデータ検出点
で3値の値をとる。そして、このアイパターンのゼロク
ロス点を見ると、ゼロクロス点を通過する信号はデータ
と検出点との位相差に比例した傾きをもっていることが
わかる。
いる。そのため、デコーダ215において信号sがこの
傾きの正負を判別し、信号phがゼロクロス点であるこ
とを判別するように所定の論理演算を行うことによって
再生信号中の特定パターンを検出する。従って、位相検
出出力223はその平均レベルがデータ検出点とクロッ
クとの位相差に比例した値となる。
として、本実施形態では再生データから論理演算によっ
て特定パターンを検出し、信号s及びphを出力する。
図4に信号s及びphの真理値表の一例を示す。
てb−d、即ち減算器411の出力及び信号s,phの
論理を示した。sはb−dの傾きが正か負か、phはb
−dがゼロクロス点であるかどうか、即ち特定パターン
のデータが入力されたかどうかを示す。この真理値表か
ら、信号s,phは簡単な論理演算で表せることがわか
る。例えば、
deに誤りがない場合に成立する。データとクロックと
の位相がずれるに従って、検出出力223としてそのず
れ量に比例した値が検出される。その結果、A/D変換
器109も誤ったタイミングでサンプリングするように
なるが、後述のように検出出力223がループフィルタ
113を介してVCO119に出力され、クロックを再
生信号とが同期するようになる。
ータは、前述のように図3に示したアイパターンとなっ
ている。データ検出点における3値のうち、ゼロクロス
点以外の2値は再生データの振幅を示している。
のパターンを検出し、減算器211の出力がゼロクロス
点以外のときサンプルホールドすることにより、検出点
における再生データの振幅を正確に検出している。
点以外であることを検出するには、前述の位相検出動作
で説明したのと同様の手法を用いればよい。すなわち、
デコーダ215により減算器211の出力がゼロクロス
点以外である場合の特定パターンを検出し、信号ahを
ラッチ回路225に出力する。ラッチ回路225は信号
ahが入力されたタイミングでスイッチ219からの出
力データをラッチして出力する。
ahが0のタイミングでラッチ回路225が動作する。
遅延回路203の出力及び遅延回路207の出力のMS
Bをb,dとすると、
4データの符号(MSB)(図2においてはb−dの中
央のデータ)を用いてもよいが、図4のsignをみる
とdまたはbの反転データを用いてもよいことがわか
る。
データからデジタル回路にて直接位相検出出力を得るよ
うに構成しているので、クロックの位相がデータのサン
プリング点に自動的に追従し、正確にデータを検出する
ことができる。
振幅を表している場合の特定パターンを検出し、この検
出出力に基づいてPR4データをサンプルホールドする
ことにより再生信号の振幅を検出しているので、位相が
正確に保たれているとき、つまりPLLがロックしてい
るときには、再生信号のエンベロープではなくサンプル
点の振幅値を忠実に検出することができる。
再生データを検出する場合に、データの検出点における
振幅を正確に検出することができる。
より検出された振幅検出出力は減算器127に出力され
る。減算器127のもう一方の端子にはレジスタ129
から振幅の目標値が与えられており、減算結果を振幅誤
差としてループフィルタ131に出力する。ループフィ
ルタ131はこの振幅誤差データを平均化し、D/A変
換器133に出力する。D/A変換器133は振幅誤差
データをアナログ値に変換してVCA107に帰還し
て、VCA107のゲインを制御する。
れた位相検出出力はループフィルタ113に出力され
る。
基づいてPLL及びAFCの動作を行うための回路であ
り、その構成を図5に示す。
において、311には位相・振幅検出回路111からの
位相検出出力が入力し、317には逓倍回路121から
のクロックが供給されている。301から入力した位相
検出出力は、ループフィルタ303によりフィルタ処理
が施され、端子305からD/A変換器115に出力さ
れる。D/A変換器115はこの位相検出出力をアナロ
グ信号に変換し、加算器117を介してVCO119に
出力することによりクロックの周波数を制御する。この
ように、位相・振幅検出回路111〜ループフィルタ1
13〜加算器117〜VCO119〜逓倍回路121で
構成されるフィードバックループで、再生データに同期
したクロックを発生するPLLの基本的なループが構成
されている。
中心に保持し、温度変化・経時変化などに追従するため
の発振周波数の自動制御、いわゆるAFCの動作につい
て説明する。
7に出力される。LPF307は入力データをヘッドが
1トラックをトレースする期間(以下Ttr)積分する
ことにより平均化し、平均値をレジスタ309に出力す
る。レジスタ309はLPF307からのデータを図6
(b)に示したTtrのタイミングでホールドし、その
結果を減算器311の正の入力端子に出力する。
タイミング信号形成回路141により得られる。図1に
おいて、タイミング信号形成回路141は、不図示の回
転ドラムの回転位相を検出するPGヘッドにより得られ
るPG信号に基づいてTtrを示すタイミング信号を形
成し、これを出力する。図6において(a)はヘッド1
01により再生された信号のエンベロープを示し、
(b)は前記タイミング信号形成回路141から出力さ
れるタイミング信号の様子を示している。
ックはカウンタ319に入力される。カウンタ319
は、Ttr期間に供給されるクロック数をカウントし、
その結果を減算器321の正の入力端子に出力する。減
算器321はレジスタ323に設定されている目標値と
カウンタ319のカウント値との差を求めることにより
目標周波数とクロック周波数との誤差を検出し、結果を
係数器325に出力する。
する周波数をFcentとすると、Fcent×Ttr
なる値を設定することにより減算器321の出力として
目標周波数とクロックの周波数との誤差を得ることがで
きる。
号は係数器325でレベルが調整され、減算器311の
負の入力端子に出力される。減算器311はレジスタ2
09の出力から係数器325の出力を減算して積分器3
13に出力する。
り、積分値があらかじめ決められたリミット範囲内にあ
るうちは加算器401により入力データとレジスタ40
5のデータとを加算して積分していくように動作する。
また、リミッタ403により積分値が前記リミット値以
上になるのを制限している。なお、レジスタ405は前
述のレジスタ309と同様にタイミング信号形成回路1
41からのTtr期間を示す信号が供給されており、1
トラックに1回、積分値をホールドする。
D/A変換器117に出力され、D/A変換器117は
この積分値をアナログ信号に変換して加算器117及び
イコライザ105に出力する。
何らかの外部要因によりVCO119の発振周波数が低
下しようとすると、逓倍回路121を介して位相・振幅
検出回路111に供給されるクロックの周波数も低下
し、位相・振幅検出回路111により位相差を示す信号
が得られる。それに応じてD/A変換器115から出力
される制御信号の電圧が変動し、VCO119の発振周
波数を高くしてクロック周波数がその変動に追従するよ
うになる。
ロック周波数も変化させている場合には、ループフィル
タ303の出力データも上昇(下降)してしまってお
り、PLLのロックレンジの中心から外れてしまってい
る。従って、このような状態から更に再生データとクロ
ックとの位相誤差を補正しようとしてもVCO119が
追従しにくくなり、位相の変動に対してPLLのループ
が外れやすくなる。
7〜レジスタ309〜積分器313〜D/A変換器11
7〜加算器117のパスにより、ループフィルタ303
の出力データの偏りを検出して積分し、加算器117に
よりD/A変換器115の出力と加算することにより、
前述のPLLのループに比べて遅い時定数でループフィ
ルタ303の出力データの偏りを積分器313にかたが
わりさせることができ、ループフィルタ303の出力デ
ータを常にPLLのロックレンジの中心付近に保持する
ことが可能になる。
特性の制御について説明する。
ック図である。図8において、R1,R2 ,R3 ,L1
とアンプ1で1次のフィルタ1,R4 ,L2 ,C2 とア
ンプで2次のフィルタ2,R5 ,L3 ,C3 とアンプ3
で2次のフィルタ3を構成し、この3つのフィルタでイ
コライザを構成している。
る。図9において、L4 ,C4 及びアンプ4によりVC
Oの発振周波数を決定する2次のフィルタ4を構成し、
このフィルタの出力を電流源に帰還することにより発振
出力を得ている。
おいては、集積回路上に同様の回路形式、マスク構成で
作られたジャイレータを用いて等価インダクタとされた
L1,L2 ,L3 ,L4 がほぼ同じインダクタンスにな
るようにジャイレータ負荷となるコンデンサC0 (図1
0に示す)が等しく選ばれているとする。
レータの構成例を示す図である。
る電流i1 と両端子間の電圧V1 の関係は次式となる。
現できることになる。そして、I3 を固定し、I1 を可
変すればL値を変化させることが可能である。
3それぞれの周波数特性は、ジャイレータび基準電流が
中心値であると、図11(a),(b),(c)のよう
な遮断周波数、Qとなるように抵抗、コンデンサの値が
選ばれている。
号伝送理論として知られるナイキスト基準を満足する信
号伝送速度(再生クロック周波数)fbの1/2程度と
している。
フィルタ4の周波数特性は、ジャイレータの基準電流が
中心値であると図12のようにfb/2に鋭いピークを
持つ特性であるのでfb/2を中心周波数として発振す
ることがわかる。
る場合について説明する。
Cループによりクロックの周波数を再生データの周波数
に調整し、PLLのロックレンジに入れる。その後、位
相・振幅検出回路111によりイコライザ出力105に
より等化された再生データとクロックとの位相差を検出
し、その位相検出信号をループフィルタ113,D/A
変換器115及び加算器117を介してVCO119に
負帰還するので、フィルタ4の遮断周波数により決まる
VCO119の発振周波数はfb/2に自動調整され
る。
で用いるコンデンサの値(C3 とC4 )を同じものにす
れば、ジャイレータの浮遊容量も含めてフィルタ3の遮
断周波数を常にfb/2とすることができ、このフィル
タ3を基準としてフィルタ2で扱うコンデンサ(C2 )
を容易に求めることができる。
ィルタとVCOを構成するフィルタとで同一の回路形式
で形成されたジャイレータによる等価インダクタンスを
用い、これらのジャイレータをVCO119を制御する
同じ基準電流で制御して遮断周波数を制御しているの
で、クロックの変動に応じてイコライザの等化特性を自
動的に制御できる。
は再生信号の周波数が変化するが、本実施形態では、レ
ジスタ223の設定値を変えることによりVCO119
の発振周波数を変化させて逓倍回路121の出力クロッ
クの周波数を再生信号の周波数近傍に移動させることが
できる。そして、この状態でPLLのループがこれに追
従すれば、ループフィルタ203の出力がロックレンジ
の中心付近になるように積分器213が位相検出出力の
偏りを吸収する。このとき、VCO119の中心周波数
を決定するD/A変換器117の出力によりイコライザ
105の特性を制御することで、図13に示したように
再生信号の周波数変動に応じてイコライザ差の等化特性
が最適な等化特性になるように自動的に制御することが
できる。
してはD/A変換器115と117との加算出力により
制御を行うが、イコライザ105に対してはD/A変換
器117の出力のみにより制御を行っている。
周波数は通常数kHzにもなり、これをそのままイコラ
イザ105のジャイレータに供給した場合、再生データ
中にノイズが混入してしまうおそれがある。
低い(1フレーム10トラックなので、タイミング信号
形成回路141から出力されるTtr期間を示す信号の
周波数は300Hzとなる)D/A変換器117の出力
信号でイコライザ105ジャイレータを制御することに
より、このようなノイズの混入を防止している。
COとイコライザとを同じ集積回路上に同様の回路形式
・マスク構成で作られたジャイレータを用いて集積し、
位相検出出力を積分した信号によりイコライザを制御
し、位相検出出力と積分出力を加算した出力によりVC
Oを制御している。
ジの中心に保つと共に、温度変化・経時変化等によるク
ロックの変動を補償することができる。
性を制御し、AFCループとPLLループとによりVC
Oを制御しているので、再生信号の周波数の変動に対し
てクロックの周波数を追従させてイコライザの等化特性
を制御することができ、さらには、イコライザとVCO
とを集積したアナログ集積回路の温度やロットによるば
らつきを吸収し、常に等化特性を最適なものにすること
ができる。
313及びカウンタ319〜係数器325の構成は同様
の機能をマイコンでも達成することができる。
5,117により図3のループフィルタ303,積分器
313の出力をそれぞれアナログ信号に変換してから加
算していたが、加算器117をデジタル加算器とし、ル
ープフィルタ303,積分器313の出力をそれぞれデ
ジタル信号の状態で加算してからアナログ信号に変換し
てVCO119に出力する構成も可能である。
させることにより、イコライザの特性を制御したが、同
様の回路形式で同じ集積回路上に構成されたものであれ
ばこれ以外の回路も制御可能である。
タルVTRに適用した場合について説明したが、本発明
はこれに限られることはなく、デジタル信号を伝送,記
録再生する系、例えば電波や光等による通信、光ディス
ク等にも適用可能であり、同様の作用効果を有するもの
である。
では、再生データとクロックとの周波数誤差を用いて等
化特性を制御し、この周波数誤差と、再生データとクロ
ックとの位相誤差とを用いて発振動作を制御しているの
で、クロックの変動に応じて最適に等化特性を制御する
ことができる。
クロックとの位相差の傾向の検知結果を用いて等化特性
を制御し、前記傾向と、再生データとクロックとの位相
誤差とを用いて発振動作を制御しているので、やはり、
クロックの変動に応じて等化特性を制御することができ
る。
制御の応答速度よりも遅くすることができるので、再生
データに対するノイズの混入を防止することが可能にな
る。
を示すブロック図である。
ブロック図である。
ック図である。
る。
る。
ャイレータの構成を示す図である。
Claims (16)
- 【請求項1】 再生データを等化する等化手段と、 クロックを発生する発振手段と、 前記発振手段の出力クロックと前記再生データとの位相
差を検出する位相差検出手段と、 前記発振手段の出力クロックの周波数と所定の周波数と
の誤差を検出する周波数検出手段と、 前記周波数検出手段の出力を用いて前記等化手段の等化
特性を制御する等化制御手段と、 前記位相検出手段の出力と前記周波数検出手段の出力と
を用いて前記発振手段の発振動作を制御する発振制御手
段とを備える再生装置。 - 【請求項2】 前記等化制御手段は、前記発振手段の出
力クロックをカウントするカウント手段と、前記所定の
周波数に応じた比較値を保持する保持手段と、前記カウ
ント手段の出力と前記比較値との差を求める誤差検出手
段とを有し、前記誤差検出手段の出力を用いて前記等化
特性を制御することを特徴とする請求項1に記載の再生
装置。 - 【請求項3】 前記等化制御手段は更に、前記誤差検出
手段の出力を積分する積分手段を有し、前記積分検出手
段の出力を用いて前記等化特性を制御することを特徴と
する請求項2に記載の再生装置。 - 【請求項4】 記録媒体から前記再生データを再生する
再生手段を備え、 前記比較値は、前記記録媒体から再生される再生データ
の周波数に対応した値であることを特徴とする請求項2
に記載の再生装置。 - 【請求項5】 前記クロックに応じて前記等化手段から
出力されたデータをサンプリングし、1サンプル複数ビ
ットのデジタルデータを出力する変換手段を備え、 前記位相検出手段及び周波数検出手段はそれぞれ、前記
位相差及び周波数誤差をデジタルデータとして出力する
ことを特徴とする請求項1に記載の再生装置。 - 【請求項6】 前記位相差検出手段から出力される前記
デジタルデータをアナログデータに変換する第1のD/
A変換手段と、 前記周波数検出手段から出力される前記デジタルデータ
をアナログデータに変換する第2のD/A変換手段と、 前記第1のD/A変換手段からの出力データと前記第2
のD/A変換手段からの出力データとを加算する加算手
段とを備え、 前記発振制御手段は前記加算手段の出力を用いて前記発
振動作を制御することを特徴とする請求項5に記載の再
生装置。 - 【請求項7】 前記等化手段と前記発振手段とは同一の
回路形式のフィルタを用いて構成されており、前記等化
制御手段及び発振制御手段は前記等化手段及び発振手段
における前記フィルタの特性を制御することを特徴とす
る請求項1に記載の再生装置。 - 【請求項8】 前記クロックに応じて前記等化手段から
出力されたデータをサンプリングしてデジタルデータに
変換する変換手段を備え、 前記位相検出手段は、前記変換手段からのデジタルデー
タ中の特定パターンを検出するパターン検出手段と、前
記パターン検出手段の出力に応じたタイミングで前記デ
ジタルデータの一部を抽出する抽出手段と、前記抽出手
段の出力に応じて前記位相差を検出する手段とを有する
ことを特徴とする請求項1に記載の再生装置。 - 【請求項9】 イコライザにより等化された再生データ
に同期したクロックを発生するクロック発生手段と、 前記再生データとクロックとの位相差に基づいて前記ク
ロック発生手段を制御する第1制御手段と、 前記クロックの周波数と所望の周波数との周波数誤差に
基づいて前記イコライザを制御する第2制御手段とを備
える再生装置。 - 【請求項10】 再生データを等化する等化手段と、 クロックを発生する発振手段と、 前記発振手段の出力クロックと前記再生データとの位相
差を検出する位相差検出手段と、 前記位相差検出手段の出力の傾向を検出する検知手段
と、 前記検知手段の出力を用いて前記等化手段の等化特性を
制御する第1の制御手段と、 前記位相差検出手段と前記検知手段の出力とを用いて前
記発振手段の発振動作を制御する第2の制御手段とを備
える再生装置。 - 【請求項11】 前記位相差検出手段の出力を入力する
ループフィルタを備え、前記検知手段は、前記ループフ
ィルタの出力を平均化する平均化手段と、前記平均化手
段の出力をラッチするラッチ手段と、前記ラッチ手段の
出力を積分する積分手段とを備え、前記第1の制御手段
は前記積分手段の出力を用いて前記等化特性を制御する
ことを特徴とする請求項10に記載の再生装置。 - 【請求項12】 前記クロックに応じて前記等化手段に
より等化された再生データをサンプリングし、デジタル
データに変換する変換手段を備え、 前記位相差検出手段は前記位相差をデジタルデータとし
て出力することを特徴とする請求項11に記載の再生装
置。 - 【請求項13】 前記積分手段は積分結果をデジタルデ
ータとして出力し、前記検知手段は更に、前記積分手段
からの出力される前記デジタルデータをアナログデータ
に変換する第1のD/A変換手段を備え、前記第1の制
御手段は前記D/A変換手段の出力を用いて前記等化特
性を制御することを特徴とする請求項12に記載の再生
装置。 - 【請求項14】 前記ループフィルタからの出力デジタ
ルデータをアナログデータに変換する第2のD/A変換
手段を備え、 前記第2の制御手段は、前記第1のD/A変換手段の出
力と前記第2のD/A変換手段の出力とを加算する加算
手段を有し、前記加算手段の出力を用いて前記発振動作
を制御することを特徴とする請求項13に記載の再生装
置。 - 【請求項15】 再生データを等化する等化手段と、 クロックを発生する発生手段と、 前記再生データと前記クロックとの位相差を検出する位
相差検出手段と、 前記位相差検出手段の高周波成分及び低周波成分を用い
て前記発生手段を制御する第1制御手段と、 前記位相差検出手段の低周波成分を用いて前記等化手段
を制御する第1の制御手段とを備える再生装置。 - 【請求項16】 前記第1の制御手段は前記ループフィ
ルタの出力を積分する積分手段を有し、 前記第2の制御手段は前記ループフィルタの出力と前記
積分手段の出力とを加算する加算手段を有することを特
徴とする請求項15に記載の再生装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01533896A JP3576675B2 (ja) | 1996-01-31 | 1996-01-31 | 再生装置 |
US09/229,949 US6351507B1 (en) | 1995-09-07 | 1999-01-13 | Reproducing apparatus capable of generating clock signal synchronized in phase with reproduced data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01533896A JP3576675B2 (ja) | 1996-01-31 | 1996-01-31 | 再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09213009A true JPH09213009A (ja) | 1997-08-15 |
JP3576675B2 JP3576675B2 (ja) | 2004-10-13 |
Family
ID=11886008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01533896A Expired - Fee Related JP3576675B2 (ja) | 1995-09-07 | 1996-01-31 | 再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3576675B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006093119A1 (ja) * | 2005-03-02 | 2006-09-08 | Pioneer Corporation | 情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記録媒体 |
-
1996
- 1996-01-31 JP JP01533896A patent/JP3576675B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006093119A1 (ja) * | 2005-03-02 | 2006-09-08 | Pioneer Corporation | 情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記録媒体 |
US7791991B2 (en) | 2005-03-02 | 2010-09-07 | Pioneer Corporation | Information reproducing apparatus, information reproducing method, information reproducing program, and information recording medium |
Also Published As
Publication number | Publication date |
---|---|
JP3576675B2 (ja) | 2004-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028727A (en) | Method and system to improve single synthesizer setting times for small frequency steps in read channel circuits | |
JP2727256B2 (ja) | デジタル磁気記録システムにおいて使用するための読取りチャネル検出器 | |
KR100983991B1 (ko) | 주파수 및 위상 제어 장치와 최대 우도 디코더 | |
JP3683120B2 (ja) | クロック再生装置 | |
JP3129156B2 (ja) | 位相検出方法およびその実施装置 | |
US20020027963A1 (en) | Information regenerating apparatus and information regenerating method | |
JP2581074B2 (ja) | デジタルpll回路 | |
US6097560A (en) | Reproducing apparatus having clock generator controlled by detected phase-difference and tendency of phase-difference | |
JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
US6781938B2 (en) | Expected value generation unit and a data reproduction apparatus | |
US5812508A (en) | Digital bit signal detection circuit for reproducing optical data | |
US6351507B1 (en) | Reproducing apparatus capable of generating clock signal synchronized in phase with reproduced data | |
JP3576675B2 (ja) | 再生装置 | |
JP3411711B2 (ja) | ディジタルデータ再生装置 | |
JPH0896516A (ja) | クロック発生装置 | |
JP3639618B2 (ja) | 信号処理装置 | |
JP2000182335A (ja) | Pll回路及びそれを備えた光ディスク装置 | |
JPH08154053A (ja) | クロック信号再生回路およびデータ再生回路 | |
JP3618787B2 (ja) | 信号処理装置 | |
KR100654274B1 (ko) | 위상-동기 루프용의 위상 검출기 및 위상 검출기를 사용하는 방법 | |
JP3818031B2 (ja) | 記録情報再生装置 | |
JPH1011899A (ja) | デジタル信号処理装置 | |
JP2001014807A (ja) | 再生装置 | |
JP3140298B2 (ja) | チャージポンプ型d/aコンバータ | |
JP2008146696A (ja) | データ再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20040210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20040408 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040708 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080716 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080716 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090716 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |