JPH09186171A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH09186171A JPH09186171A JP8326323A JP32632396A JPH09186171A JP H09186171 A JPH09186171 A JP H09186171A JP 8326323 A JP8326323 A JP 8326323A JP 32632396 A JP32632396 A JP 32632396A JP H09186171 A JPH09186171 A JP H09186171A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- indium
- equation
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002019 doping agent Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052738 indium Inorganic materials 0.000 claims description 21
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910001449 indium ion Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- 229910052796 boron Inorganic materials 0.000 description 14
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002471 indium Chemical class 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 高速で高いコレクター電流を有しながら、初
期電圧とパンチスルーの性能劣化のないバイポーラ素子
を提供する。 【解決手段】 半導体基板１１上に第１のｎ型ドープ領
域を形成してコレクタ領域１５を形成し、 このｎ型ド
ープ領域（コレクタ領域）１５にインジウムイオンを注
入してベース領域２５を形成し、 その後ベース領域２
５に接触してエミッタ領域３３を形成する。
期電圧とパンチスルーの性能劣化のないバイポーラ素子
を提供する。 【解決手段】 半導体基板１１上に第１のｎ型ドープ領
域を形成してコレクタ領域１５を形成し、 このｎ型ド
ープ領域（コレクタ領域）１５にインジウムイオンを注
入してベース領域２５を形成し、 その後ベース領域２
５に接触してエミッタ領域３３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタの製造方法に関する。
ジスタの製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタとバイポーラ集
積回路は、速度が優先するアプリケーションに広く用い
られている。
積回路は、速度が優先するアプリケーションに広く用い
られている。
【０００３】様々な製造プロセスを用いてバイポーラ集
積回路を形成している。例えば以下の参照文献では、一
般的な製造方法を示している。BICMOS Technology and
Applications, Second Edition（ A. R. Alvarez 著、K
luwer Academic Publishers,1993.）
積回路を形成している。例えば以下の参照文献では、一
般的な製造方法を示している。BICMOS Technology and
Applications, Second Edition（ A. R. Alvarez 著、K
luwer Academic Publishers,1993.）
【０００４】
【発明が解決しようとする課題】本発明の目的は、バイ
ポーラ技術でもってより高速でより高いコレクター電流
を有しながら、初期電圧とパンチスルーの性能劣化のな
い素子を提供することである。
ポーラ技術でもってより高速でより高いコレクター電流
を有しながら、初期電圧とパンチスルーの性能劣化のな
い素子を提供することである。
【０００５】
【課題を解決するための手段】本発明は、半導体基板上
に第１のｎ型ドープ領域（コレクタ領域）を形成し、イ
ンジウムイオンをこのｎ型ドープ領域に注入してベース
領域を形成し、 その後ベース領域に接触してエミッタ
領域を形成することを特徴とする。
に第１のｎ型ドープ領域（コレクタ領域）を形成し、イ
ンジウムイオンをこのｎ型ドープ領域に注入してベース
領域を形成し、 その後ベース領域に接触してエミッタ
領域を形成することを特徴とする。
【０００６】
【発明の実施の形態】図１において、ｐ型基板１１の上
にｎ＋領域１３とｎ−エピタキシャル領域１５が堆積さ
れる。一方、フィールド酸化物１７が形成され、その下
にｐ型ウェル１９と２１がそれぞれ形成される。この図
１の構造体は、多くのバイポーラトランジスタの形成プ
ロセスの開始点としての従来の構造である。通常このｐ
型ウェル１９，２１は、ボロンでドーピングされる。一
方、領域１３は、砒素あるいはアンチモンでドーピング
され、その濃度は、１０19−１０21ｃｍ-3である。領域
１５は、燐または砒素でドーピングされ、その濃度は、
１０15−１０18ｃｍ-3である。
にｎ＋領域１３とｎ−エピタキシャル領域１５が堆積さ
れる。一方、フィールド酸化物１７が形成され、その下
にｐ型ウェル１９と２１がそれぞれ形成される。この図
１の構造体は、多くのバイポーラトランジスタの形成プ
ロセスの開始点としての従来の構造である。通常このｐ
型ウェル１９，２１は、ボロンでドーピングされる。一
方、領域１３は、砒素あるいはアンチモンでドーピング
され、その濃度は、１０19−１０21ｃｍ-3である。領域
１５は、燐または砒素でドーピングされ、その濃度は、
１０15−１０18ｃｍ-3である。
【０００７】図２において、インジウム２３でもってイ
オン注入し、そのときのエネルギは２０Ｋｅｖ〜２００
Ｋｅｖで、ドーズ量は、１０12〜１０15ｃｍ-2である。
このインジウムドーパントが、ベース領域２５を形成す
る。以下に説明するように、インジウムをドーピングし
てできたベースは、高速且つ狭いベースを有するトラン
ジスタとなる。さらにまた、インジウムドーパントの不
完全なイオン化により、高いコレクタ電流と初期電圧と
ベースパンチスルーの性能劣化のない素子の形成が可能
となる。例えば、ベース領域の幅が１５０〜１５００オ
ングストロームの場合には、ベースをＢＦ2 あるいはボ
ロンでそのドーズ量が１０12〜１０14ｃｍ-2で、エネル
ギが２０Ｋｅｖ〜１００Ｋｅｖでドーピングするのが好
ましい。
オン注入し、そのときのエネルギは２０Ｋｅｖ〜２００
Ｋｅｖで、ドーズ量は、１０12〜１０15ｃｍ-2である。
このインジウムドーパントが、ベース領域２５を形成す
る。以下に説明するように、インジウムをドーピングし
てできたベースは、高速且つ狭いベースを有するトラン
ジスタとなる。さらにまた、インジウムドーパントの不
完全なイオン化により、高いコレクタ電流と初期電圧と
ベースパンチスルーの性能劣化のない素子の形成が可能
となる。例えば、ベース領域の幅が１５０〜１５００オ
ングストロームの場合には、ベースをＢＦ2 あるいはボ
ロンでそのドーズ量が１０12〜１０14ｃｍ-2で、エネル
ギが２０Ｋｅｖ〜１００Ｋｅｖでドーピングするのが好
ましい。
【０００８】図３においてブランケット酸化物層が形成
され、パターン化されて、酸化物セグメント２７，２９
が残る。その後ポリシリコン製のブランケット層が１０
００〜３０００オングストロームの厚さで堆積される。
その後このポリシリコン層をパターン化してエミッタコ
ンタクト３１を形成する。次にエミッタコンタクト３１
に砒素または燐で通常５０〜１００Ｋｅｖのエネルギで
１０16ｃｍ-2のドーズ量でもって注入する。
され、パターン化されて、酸化物セグメント２７，２９
が残る。その後ポリシリコン製のブランケット層が１０
００〜３０００オングストロームの厚さで堆積される。
その後このポリシリコン層をパターン化してエミッタコ
ンタクト３１を形成する。次にエミッタコンタクト３１
に砒素または燐で通常５０〜１００Ｋｅｖのエネルギで
１０16ｃｍ-2のドーズ量でもって注入する。
【０００９】次に図４において、急速熱アニール（rapi
d thermal anneal（ＲＴＡ））あるいは炉内ドライブイ
ン（furnace drive-in）を実行する。ポリシリコン製の
エミッタコンタクト３１からの砒素あるいは燐のドーパ
ントが導出されて、ｎ+ 領域３３を形成する。かくし
て、エミッタ３３，ベース領域２５，コネクタ１５を有
するバイポーラトランジスタが形成される。このトラン
ジスタのベース幅は、図４でＷb で示される。
d thermal anneal（ＲＴＡ））あるいは炉内ドライブイ
ン（furnace drive-in）を実行する。ポリシリコン製の
エミッタコンタクト３１からの砒素あるいは燐のドーパ
ントが導出されて、ｎ+ 領域３３を形成する。かくし
て、エミッタ３３，ベース領域２５，コネクタ１５を有
するバイポーラトランジスタが形成される。このトラン
ジスタのベース幅は、図４でＷb で示される。
【００１０】次に図５において、酸化物セグメント２
９，２７がパターン化されて、ボロンと燐（または砒
素）のイオン注入を実行してドープ領域３５，３７をそ
れぞれ形成し、これらはそれぞれベース領域２５，コネ
クタ１５に対する接点として機能する。
９，２７がパターン化されて、ボロンと燐（または砒
素）のイオン注入を実行してドープ領域３５，３７をそ
れぞれ形成し、これらはそれぞれベース領域２５，コネ
クタ１５に対する接点として機能する。
【００１１】次に、エミッタプロファイルとベースプロ
ファイルとが同一の２個のバイポーラトランジスタに対
し、一方はインジウムをドープしたベースを有するトラ
ンジスタの場合には、ボロンをドープしたベースを有す
るトランジスタに比較して、より高いゲイン（ｈfe）
と、より高いコレクタ電流を有するが、初期電圧
（ＶA）の性能劣化はないことを以下に示す。さらにま
た、同一のコレクタ電流（ＩC） とゲイン（ｈfe）を有
する２個のバイポーラトランジスタに対し、インジウム
をベースのドーパントとして用いたものは、ボロンをベ
ースのドーパントとして用いたものに比較して、より高
い初期電圧（ＶA） を有することが示された。
ファイルとが同一の２個のバイポーラトランジスタに対
し、一方はインジウムをドープしたベースを有するトラ
ンジスタの場合には、ボロンをドープしたベースを有す
るトランジスタに比較して、より高いゲイン（ｈfe）
と、より高いコレクタ電流を有するが、初期電圧
（ＶA）の性能劣化はないことを以下に示す。さらにま
た、同一のコレクタ電流（ＩC） とゲイン（ｈfe）を有
する２個のバイポーラトランジスタに対し、インジウム
をベースのドーパントとして用いたものは、ボロンをベ
ースのドーパントとして用いたものに比較して、より高
い初期電圧（ＶA） を有することが示された。
【００１２】ベース幅がＷB で、ベースアクセプタドー
ピングはＮB のトランジスタに対しては、初期電圧は以
下で示される。
ピングはＮB のトランジスタに対しては、初期電圧は以
下で示される。
【数１】 このトランジスタのコレクタ電流（ＩC） は、次式で示
される。
される。
【数２】 ここで、ｑ，Ａ，Ｎｉ，Ｄは定数で、ＶBEは印加電圧で
ある。以下の積分は、ガンメル数である。
ある。以下の積分は、ガンメル数である。
【数３】 ここでｐは疑似中性ベース（quasi-neutral base）のホ
ール濃度である。それ故にコレクタ電流は、ガンメル数
を減少することにより増加し、さらに疑似中性ベース内
の積分ホール濃度を減少することにより増加する。ベー
スドーパントがボロンの場合（ボロンは価電子帯（vale
nce band）から４５ｍｅＶのアクセクプタ状態を有す
る）には、一般的な動作温度では、全てのこれらのアク
セプタ状態はイオン化され、ホール濃度はドーピング濃
度に等しくなる、即ちｐ＝ＮB である。
ール濃度である。それ故にコレクタ電流は、ガンメル数
を減少することにより増加し、さらに疑似中性ベース内
の積分ホール濃度を減少することにより増加する。ベー
スドーパントがボロンの場合（ボロンは価電子帯（vale
nce band）から４５ｍｅＶのアクセクプタ状態を有す
る）には、一般的な動作温度では、全てのこれらのアク
セプタ状態はイオン化され、ホール濃度はドーピング濃
度に等しくなる、即ちｐ＝ＮB である。
【００１３】ボロンをベースドーパントとして使用した
場合には、コレクタ電流は、ベースドーピング濃度に反
比例する。
場合には、コレクタ電流は、ベースドーピング濃度に反
比例する。
【数４】 ベース電流は、次式で与えられる。（ただしベース電流
は、ホールのエミッタへの注入に起因するトランジスタ
と仮定して）
は、ホールのエミッタへの注入に起因するトランジスタ
と仮定して）
【数５】 ここで、エミッタの幅（ＷE）がホール拡散長（hole di
ffusion length（ＬE））よりも大きいか否かによって
ＸE＝ＷEあるいはＸE＝ＬEとする。しかし、本発明にお
いては、これは定数とする。そしてベースドーパントが
ボロンの場合のバイポーラのゲインは、次式で表され
る。
ffusion length（ＬE））よりも大きいか否かによって
ＸE＝ＷEあるいはＸE＝ＬEとする。しかし、本発明にお
いては、これは定数とする。そしてベースドーパントが
ボロンの場合のバイポーラのゲインは、次式で表され
る。
【数６】
【００１４】インジウムをベースドーパントとして用い
た場合には、式（２）が成立する。しかし、ｐはＮB に
等しくない。実際には、ｐはＮB よりはるかに小さい。
その理由は、インジウムのアクセプタ状態は、価電子帯
よりも高い１５６ｍｅＶであり、室温では完全にはイオ
ン化されないからである。このことは、D. Antoniadis
および J. Moskovitz 著の Journal of Applied Physic
s, Vol. 53, pp. 9214-9216 1982 に記載されたイオン
化アクセプタ（Ｎ-）の番号で公知である。
た場合には、式（２）が成立する。しかし、ｐはＮB に
等しくない。実際には、ｐはＮB よりはるかに小さい。
その理由は、インジウムのアクセプタ状態は、価電子帯
よりも高い１５６ｍｅＶであり、室温では完全にはイオ
ン化されないからである。このことは、D. Antoniadis
および J. Moskovitz 著の Journal of Applied Physic
s, Vol. 53, pp. 9214-9216 1982 に記載されたイオン
化アクセプタ（Ｎ-）の番号で公知である。
【数７】 疑似中性ベースｐ＝Ｎ- のイオン化アクセプタの場合に
は、式（６）は、以下のｐの式で表される。
は、式（６）は、以下のｐの式で表される。
【数８】 ここで、ＮV ＝１．０２×１０19ｃｍ-3，ｇ＝４，ΔＥ
in＝０．１５６ｅＶ，ＮB ＝ベースドーピングである。
ＮB ＝５×１０18ｃｍ-3の場合には、ｐ＝１．７×１０
17ｃｍ-3（非常に濃いベースドーピング）で、そのため
ｐはＮB よりはるかに小さい。これは、ボロンをドープ
したベースと比較すると、インジウムをベースにしたド
ープにおいては、非常に大きなＩC となる。式（２），
（３）を参照のこと。
in＝０．１５６ｅＶ，ＮB ＝ベースドーピングである。
ＮB ＝５×１０18ｃｍ-3の場合には、ｐ＝１．７×１０
17ｃｍ-3（非常に濃いベースドーピング）で、そのため
ｐはＮB よりはるかに小さい。これは、ボロンをドープ
したベースと比較すると、インジウムをベースにしたド
ープにおいては、非常に大きなＩC となる。式（２），
（３）を参照のこと。
【数９】 トランジスタゲインｈfeは、次式となる。ただしＩB
は、両方について同一とする。
は、両方について同一とする。
【数１０】 次に、これら２種類の素子が、同一（ほぼ等しい）初期
電圧を有することを以下に示す。ボロンをドープしたベ
ースと、インジウムをドープしたベースに対する初期電
圧は等しいが、その理由は、初期電圧はコレクタ−ベー
ス接合部の逆バイアス特性に依存しているからである。
この接合部に逆バイアスを掛けると接合領域はキャリア
（ホールと電子）がディプレートされる（空になる）。
式（６）を用いると次のようになる。
電圧を有することを以下に示す。ボロンをドープしたベ
ースと、インジウムをドープしたベースに対する初期電
圧は等しいが、その理由は、初期電圧はコレクタ−ベー
ス接合部の逆バイアス特性に依存しているからである。
この接合部に逆バイアスを掛けると接合領域はキャリア
（ホールと電子）がディプレートされる（空になる）。
式（６）を用いると次のようになる。
【数１１】 その結果Ｎ- ＝ＮB となる。すると、
【数１２】 このため一定の初期電圧ＶA に対しては、インジウムを
用いることにより、ｈfeを増加することができる。
用いることにより、ｈfeを増加することができる。
【００１５】同一のゲイン（ｈfe）を有する２個の素子
（一方はインジウムベースで、他方はボロンベース）で
は、インジウムベースの素子は、より大きなＶA を有す
る。ここで、ＷB は一定とし、エミッタプロファイル
は、同一とする。
（一方はインジウムベースで、他方はボロンベース）で
は、インジウムベースの素子は、より大きなＶA を有す
る。ここで、ＷB は一定とし、エミッタプロファイル
は、同一とする。
【数１３】 その結果ＮB（ボロン）＜＜ＮB（インジウム）、即ち同
一のゲインを得るためには、インジウムベースをより高
くドープすることができる。その結果、
一のゲインを得るためには、インジウムベースをより高
くドープすることができる。その結果、
【数１４】 以上解析した結果、ベース内のバンドギャプ狭小化は、
無視される。
無視される。
【００１６】
【発明の効果】インジウムをｎｐｎバイポーラトランジ
スタのｐベース領域に対し、アクセプタドーパントとし
て用いると、以下のような利点がある。 （１）インジウムは、ボロン（従来のベースドーパン
ト）よりもはるかに遅く、拡散するので狭いベース幅
（ＷB）と、より改良されたベース移動位相時間とｆtを
有するトランジスタを形成できる。 （２）ボロンに比較してインジウムは、より深いアクセ
プタレベルを有する。このインジウムの特性を用いて、
疑似中立ベースのガンメル数を減少させることができる
が、一方ベースは、パンチスルーをすることがない。そ
の理由は、インジウムアクセプタ状態の完全なイオン化
がディプレーション領域（空乏領域）で達成されるから
である。その結果、ボロンをドープしたベースの構造体
に対し、より改良されたｈfe×ＶA （ゲイン−初期電圧
の積）が得られる。
スタのｐベース領域に対し、アクセプタドーパントとし
て用いると、以下のような利点がある。 （１）インジウムは、ボロン（従来のベースドーパン
ト）よりもはるかに遅く、拡散するので狭いベース幅
（ＷB）と、より改良されたベース移動位相時間とｆtを
有するトランジスタを形成できる。 （２）ボロンに比較してインジウムは、より深いアクセ
プタレベルを有する。このインジウムの特性を用いて、
疑似中立ベースのガンメル数を減少させることができる
が、一方ベースは、パンチスルーをすることがない。そ
の理由は、インジウムアクセプタ状態の完全なイオン化
がディプレーション領域（空乏領域）で達成されるから
である。その結果、ボロンをドープしたベースの構造体
に対し、より改良されたｈfe×ＶA （ゲイン−初期電圧
の積）が得られる。
【図１】本発明の一実施例によるトランジスタの製造プ
ロセスのＡステップを表す図
ロセスのＡステップを表す図
【図２】本発明の一実施例によるトランジスタの製造プ
ロセスのＢステップを表す図
ロセスのＢステップを表す図
【図３】本発明の一実施例によるトランジスタの製造プ
ロセスのＣステップを表す図
ロセスのＣステップを表す図
【図４】本発明の一実施例によるトランジスタの製造プ
ロセスのＣステップを表す図
ロセスのＣステップを表す図
【図５】本発明の一実施例によるトランジスタの製造プ
ロセスの最終ステップを表す図
ロセスの最終ステップを表す図
１１ ｐ型基板 １３ ｎ＋領域 １５ ｎ−エピタキシャル領域（コネクタ） １７ フィールド酸化物 １９，２１ ｐ型ウェル ２３ インジウム ２５ ベース領域 ２７，２９ 酸化物セグメント ３１ エミッタコンタクト ３３ ｎ＋領域（エミッタ） ３５ ボロンドープ領域 ３７ 燐（または砒素）ドープ領域
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 イシク シー．キジルヤリ アメリカ合衆国、32819 フロリダ、オー ランド、ダブルトレイス レーン 6535
Claims (4)
- 【請求項１】 （Ａ） 半導体基板（１１）にコレクタ
ー領域となる第１のｎ型ドープ領域（１５）を形成する
ステップ（図１）と、 （Ｂ） 前記ｎ型ドープ領域（１５）にインジウムイオ
ン（２３）を注入してベース領域（２５）を形成するス
テップ（図２）と、 （Ｃ） 前記ベース領域（２５）と接触してエミッタ領
域（３３）を形成するステップ（図３，４）とからなる
ことを特徴とするバイポーラトランジスタの製造方法。 - 【請求項２】 前記インジウム（２３）は、２０Ｋｅｖ
−２００Ｋｅｖのエネルギでもって注入されることを特
徴とする請求項１の方法。 - 【請求項３】 前記インジウム（２３）は、１０12−１
０15ｃｍ-2のドーズ量でもって注入されることを特徴と
する請求項１の方法。 - 【請求項４】 前記（Ｃ）のステップは、 （Ｃ１） 前記ベース領域（２５）上に、前記ベース領
域を露出する開口を有するパターン化酸化物層（２７）
を形成するステップと、 （Ｃ２） 前記開口内にポリシリコン（３１）を堆積し
ドーピングするステップと、 （Ｃ３） 前記ポリシリコン（３１）からドーパントを
前記領域内に導出するために、前記ドープしたポリシリ
コンを加熱するステップとからなることを特徴とする請
求項１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/581,665 US5681763A (en) | 1995-12-29 | 1995-12-29 | Method for making bipolar transistors having indium doped base |
| US581665 | 1995-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186171A true JPH09186171A (ja) | 1997-07-15 |
Family
ID=24326083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8326323A Pending JPH09186171A (ja) | 1995-12-29 | 1996-12-06 | バイポーラトランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5681763A (ja) |
| JP (1) | JPH09186171A (ja) |
| KR (1) | KR970052997A (ja) |
| TW (1) | TW363227B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087683A (en) * | 1998-07-31 | 2000-07-11 | Lucent Technologies | Silicon germanium heterostructure bipolar transistor with indium doped base |
| SE517434C3 (sv) * | 1999-10-08 | 2002-08-07 | Ericsson Telefon Ab L M | Bipolär högfrekvenskiseltransistor och förfarande för att förbättra karakeristiken för en sådan transistor genom tillägg av indium i transistors bas |
| US6822314B2 (en) | 2002-06-12 | 2004-11-23 | Intersil Americas Inc. | Base for a NPN bipolar transistor |
| KR100466594B1 (ko) * | 2002-06-29 | 2005-01-24 | 주식회사 팬택앤큐리텔 | 연성회로기판의 가이드장치 및 이를 구비한 이동 단말기 |
| US6830982B1 (en) * | 2002-11-07 | 2004-12-14 | Newport Fab, Llc | Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor |
| US7195959B1 (en) | 2004-10-04 | 2007-03-27 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor device and method of fabrication |
| US7592642B1 (en) | 2003-09-25 | 2009-09-22 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor device with indium-carbon implant and method of fabrication |
| DE10357796B4 (de) * | 2003-12-10 | 2007-09-27 | Infineon Technologies Ag | Stossstromfestes Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung |
| KR100835113B1 (ko) | 2006-08-22 | 2008-06-03 | 동부일렉트로닉스 주식회사 | 바이폴라 접합 트랜지스터 및 그 제조 방법과, 이를 갖는씨모스 이미지 센서 및 그 제조 방법 |
| EP2499927A1 (en) | 2011-03-15 | 2012-09-19 | Lien-Chun Tai | Decorated lacing |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5284783A (en) * | 1988-10-27 | 1994-02-08 | Fujitsu Limited | Method of fabricating a heterojunction bipolar transistor |
| JPH07142419A (ja) * | 1993-11-15 | 1995-06-02 | Toshiba Corp | 半導体装置の製造方法 |
-
1995
- 1995-12-29 US US08/581,665 patent/US5681763A/en not_active Expired - Lifetime
-
1996
- 1996-12-06 JP JP8326323A patent/JPH09186171A/ja active Pending
- 1996-12-27 KR KR1019960074077A patent/KR970052997A/ko active IP Right Grant
-
1997
- 1997-02-18 TW TW086101900A patent/TW363227B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052997A (ko) | 1997-07-29 |
| TW363227B (en) | 1999-07-01 |
| US5681763A (en) | 1997-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475887B1 (en) | Method of manufacturing semiconductor device | |
| US5424572A (en) | Spacer formation in a semiconductor structure | |
| EP0481153B1 (en) | Process for the accomplishment of power MOS transistors with vertical current flow | |
| US7498620B1 (en) | Integration of phosphorus emitter in an NPN device in a BiCMOS process | |
| US5082796A (en) | Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers | |
| JP2000058556A (ja) | ヘテロ構造バイポ―ラトランジスタの製造方法 | |
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| JPH0583195B2 (ja) | ||
| JP3012246B2 (ja) | 導電率変調ｍｏｓ半導体パワーデバイスの製造方法及びこの方法により得られるデバイス | |
| JPH09186171A (ja) | バイポーラトランジスタの製造方法 | |
| US4980304A (en) | Process for fabricating a bipolar transistor with a self-aligned contact | |
| KR100227874B1 (ko) | 보로실리케이트 유리 스페이서를 갖는 반도체 디바이스 및 그 제조방법 | |
| JP3442154B2 (ja) | 半導体装置の製造方法 | |
| US4755487A (en) | Method for making bipolar transistors using rapid thermal annealing | |
| KR100234550B1 (ko) | 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법 | |
| JP4276705B2 (ja) | ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 | |
| JPH0519979B2 (ja) | ||
| JP3165715B2 (ja) | 半導体装置の製造方法 | |
| JPH06318600A (ja) | 半導体デバイス | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| KR101044325B1 (ko) | 표준 ｃｍｏｓ 공정을 이용한 바이씨모스 소자 및 그 제조방법 | |
| US7465638B2 (en) | Bipolar transistor and fabricating method thereof | |
| JPH06132523A (ja) | Ｍｏｓトランジスタの製造方法 |