JPH09185074A - 液晶素子及びその製造方法 - Google Patents
液晶素子及びその製造方法Info
- Publication number
- JPH09185074A JPH09185074A JP34405895A JP34405895A JPH09185074A JP H09185074 A JPH09185074 A JP H09185074A JP 34405895 A JP34405895 A JP 34405895A JP 34405895 A JP34405895 A JP 34405895A JP H09185074 A JPH09185074 A JP H09185074A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- auxiliary electrode
- transparent
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】基板と透明電極間の段差を小さくして、この段
差による表示不良領域の発生を抑制する。 【解決手段】ガラス基板５上にＩＴＯ膜からなる透明電
極７と、その上層にモリブデン膜からなる補助電極１０
を有する液晶素子１において、補助電極１０とアライメ
ントされてパタンニングされる透明電極７を、５０〜３
００Åの膜厚で成膜することによって、ガラス基板５と
透明電極７間の段差部１１の段差が非常に小さくなり、
段差部１１の領域近傍で強誘電性液晶１２の反転速度の
違いからくる表示不良領域の発生が抑制される。
差による表示不良領域の発生を抑制する。 【解決手段】ガラス基板５上にＩＴＯ膜からなる透明電
極７と、その上層にモリブデン膜からなる補助電極１０
を有する液晶素子１において、補助電極１０とアライメ
ントされてパタンニングされる透明電極７を、５０〜３
００Åの膜厚で成膜することによって、ガラス基板５と
透明電極７間の段差部１１の段差が非常に小さくなり、
段差部１１の領域近傍で強誘電性液晶１２の反転速度の
違いからくる表示不良領域の発生が抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶素子及びその
製造方法に係り、詳しくは基板とその上に形成される透
明電極間の段差を小さくして表示品位の向上を図れるよ
うにした液晶素子及びその製造方法に関する。
製造方法に係り、詳しくは基板とその上に形成される透
明電極間の段差を小さくして表示品位の向上を図れるよ
うにした液晶素子及びその製造方法に関する。
【０００２】
【従来の技術】液晶素子に用いられる一対のガラス基板
の少なくとも一方のガラス基板上に、透明電極と、その
上に配線抵抗の低減化を目的とした補助電極が形成され
ているものがある。
の少なくとも一方のガラス基板上に、透明電極と、その
上に配線抵抗の低減化を目的とした補助電極が形成され
ているものがある。
【０００３】従来、ガラス基板上に透明電極と補助電極
を形成する場合、透明電極は、ガラス基板上に透明導電
膜（ＩＴＯ膜）をスパッタ法などにより成膜し、その
後、フォトリソグラフィー法によりレジスト塗布、パタ
ーン露光、現像、エッチング、レジスト剥離という工程
を経て所望パターンに形成される。この時、同時に上層
の補助電極とのアライメント用のマークを、透明電極の
電極パターン露光時に形成しておく。
を形成する場合、透明電極は、ガラス基板上に透明導電
膜（ＩＴＯ膜）をスパッタ法などにより成膜し、その
後、フォトリソグラフィー法によりレジスト塗布、パタ
ーン露光、現像、エッチング、レジスト剥離という工程
を経て所望パターンに形成される。この時、同時に上層
の補助電極とのアライメント用のマークを、透明電極の
電極パターン露光時に形成しておく。
【０００４】そして、補助電極は、この透明電極上に金
属膜をスパッタ法などにより全面成膜し、その後、フォ
トリソグラフィー法により透明電極と同様の工程を経て
所望パターンに形成される。
属膜をスパッタ法などにより全面成膜し、その後、フォ
トリソグラフィー法により透明電極と同様の工程を経て
所望パターンに形成される。
【０００５】この際、補助電極の電極パターン露光時
に、透明電極の電極パターン露光時に形成したアライメ
ント用のマークを利用して透明電極に対しアライメント
を行い、透明電極上に補助電極が形成される。
に、透明電極の電極パターン露光時に形成したアライメ
ント用のマークを利用して透明電極に対しアライメント
を行い、透明電極上に補助電極が形成される。
【０００６】
【発明が解決しようとする課題】上述したように従来で
は、補助電極の電極パターンを透明電極上に形成する際
の露光工程において、補助電極の電極パターン露光時に
形成した透明導電膜（ＩＴＯ膜）からなるアライメント
用のマークを利用して透明電極とのアライメントを行う
が、ガラス基板上に成膜される透明導電膜（ＩＴＯ膜）
の膜厚があまり薄いと、補助電極の電極パターンを露光
する露光装置は、上述したアライメント用のマークをア
ライメントマークとして認識することができなかった。
は、補助電極の電極パターンを透明電極上に形成する際
の露光工程において、補助電極の電極パターン露光時に
形成した透明導電膜（ＩＴＯ膜）からなるアライメント
用のマークを利用して透明電極とのアライメントを行う
が、ガラス基板上に成膜される透明導電膜（ＩＴＯ膜）
の膜厚があまり薄いと、補助電極の電極パターンを露光
する露光装置は、上述したアライメント用のマークをア
ライメントマークとして認識することができなかった。
【０００７】このため、従来、ガラス基板上に成膜され
る透明導電膜（ＩＴＯ膜）の膜厚は、例えば６００Å程
度以上に成膜されていた。
る透明導電膜（ＩＴＯ膜）の膜厚は、例えば６００Å程
度以上に成膜されていた。
【０００８】そして、上述した透明電極と補助電極が形
成された一対のガラス基板間に強誘電性液晶が挟持され
る液晶素子は、基板間の隙間（セルギャップ）が１μｍ
程度と極めて狭いことから、配向処理の際のラビング方
向によっては、従来のＴＮ（Twisted Nematic ）型液晶
では大きな問題にならなかったガラス基板と透明電極間
の段差によっても表示品位に影響が現れることが判明し
た。
成された一対のガラス基板間に強誘電性液晶が挟持され
る液晶素子は、基板間の隙間（セルギャップ）が１μｍ
程度と極めて狭いことから、配向処理の際のラビング方
向によっては、従来のＴＮ（Twisted Nematic ）型液晶
では大きな問題にならなかったガラス基板と透明電極間
の段差によっても表示品位に影響が現れることが判明し
た。
【０００９】即ち、図４に示すように、強誘電性液晶１
００がその間に注入された一対のガラス基板１０１，１
０２に、ＩＴＯ膜からなる透明電極（膜厚６００Å程度
以上）１０３，１０４と配向膜１０５，１０６等がそれ
ぞれ形成され、一方の透明電極１０４に、補助電極１０
７と未表示領域である段差部１０８が形成されている従
来の液晶素子において、透明電極１０３，１０４間の表
示領域でのギャップＤ１と、透明電極１０３と段差部１
０８間の未表示領域でのギャップＤ２は大きく異なって
いる。
００がその間に注入された一対のガラス基板１０１，１
０２に、ＩＴＯ膜からなる透明電極（膜厚６００Å程度
以上）１０３，１０４と配向膜１０５，１０６等がそれ
ぞれ形成され、一方の透明電極１０４に、補助電極１０
７と未表示領域である段差部１０８が形成されている従
来の液晶素子において、透明電極１０３，１０４間の表
示領域でのギャップＤ１と、透明電極１０３と段差部１
０８間の未表示領域でのギャップＤ２は大きく異なって
いる。
【００１０】特に、透明電極１０３，１０４間の表示領
域でのギャップＤ１が約１μｍの時には、透明電極１０
３と段差部１０８間の未表示領域でのギャップＤ２は、
透明電極１０４の膜厚分（６００Å程度以上）だけ厚く
なる。
域でのギャップＤ１が約１μｍの時には、透明電極１０
３と段差部１０８間の未表示領域でのギャップＤ２は、
透明電極１０４の膜厚分（６００Å程度以上）だけ厚く
なる。
【００１１】そして、この段差部１０８のある領域での
強誘電性液晶１００の配向状態があまり大きいと不安定
になり、特に透明電極１０３，１０４間に駆動電圧を印
加して強誘電性液晶１００を駆動すると、図５に示すよ
うに、段差部１０８の領域近傍で反転速度の違いからく
る表示不良領域（斜線部分）１０９が発生し、この表示
不良領域（斜線部分）１０９によって駆動マージンが狭
くなり、表示品位が低下するという問題があった。
強誘電性液晶１００の配向状態があまり大きいと不安定
になり、特に透明電極１０３，１０４間に駆動電圧を印
加して強誘電性液晶１００を駆動すると、図５に示すよ
うに、段差部１０８の領域近傍で反転速度の違いからく
る表示不良領域（斜線部分）１０９が発生し、この表示
不良領域（斜線部分）１０９によって駆動マージンが狭
くなり、表示品位が低下するという問題があった。
【００１２】尚、この図において、１０７は補助電極、
１０８は段差部、１１０は透明電極１０３，１０４間で
形成される画素の表示領域、Ａはラビング方向である。
１０８は段差部、１１０は透明電極１０３，１０４間で
形成される画素の表示領域、Ａはラビング方向である。
【００１３】そこで、本発明は、基板と透明電極間の段
差を小さくし、駆動マージンを広くして表示品位の向上
を図ることができる液晶素子及びその製造方法を提供す
ることを目的とする。
差を小さくし、駆動マージンを広くして表示品位の向上
を図ることができる液晶素子及びその製造方法を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、互いに対向するように配置さ
れた一対の基板と、前記基板にそれぞれ形成された透明
導電膜からなる透明電極と、少なくとも一方の前記基板
の前記透明電極上に形成された金属膜からなる補助電極
と、前記一対の基板間に挟持された液晶とを有する液晶
素子において、前記補助電極とアライメントされてパタ
ーニングされる前記透明電極を、５０〜３００Åの膜厚
で成膜したことを特徴としている。
みなされたものであって、互いに対向するように配置さ
れた一対の基板と、前記基板にそれぞれ形成された透明
導電膜からなる透明電極と、少なくとも一方の前記基板
の前記透明電極上に形成された金属膜からなる補助電極
と、前記一対の基板間に挟持された液晶とを有する液晶
素子において、前記補助電極とアライメントされてパタ
ーニングされる前記透明電極を、５０〜３００Åの膜厚
で成膜したことを特徴としている。
【００１５】また、好ましくは、前記透明電極を、前記
補助電極に対して±２．０μｍ以内でアライメントす
る。
補助電極に対して±２．０μｍ以内でアライメントす
る。
【００１６】また、液晶がその間に注入される一対の基
板の少なくとも一方の前記基板に、透明導電膜からなる
透明電極と、前記透明電極の上層に金属膜からなる補助
電極とを形成する工程を少なくとも有する液晶素子の製
造方法において、前記基板上に前記透明導電膜を５０〜
３００Åの膜厚で成膜する工程と、前記透明導電膜上に
前記金属膜を成膜する工程と、前記金属膜をフォトリソ
グラフィー法により前記補助電極としてパターニングす
る工程と、前記補助電極のパターニング時に前記金属膜
により前記補助電極の所定位置にアライメントマークを
形成する工程と、前記透明導電膜をフォトリソグラフィ
ー法により、前記補助電極のパターニング時に形成した
前記アライメントマークによりアライメントして前記透
明電極としてパターニングする工程とを有することを特
徴としている。
板の少なくとも一方の前記基板に、透明導電膜からなる
透明電極と、前記透明電極の上層に金属膜からなる補助
電極とを形成する工程を少なくとも有する液晶素子の製
造方法において、前記基板上に前記透明導電膜を５０〜
３００Åの膜厚で成膜する工程と、前記透明導電膜上に
前記金属膜を成膜する工程と、前記金属膜をフォトリソ
グラフィー法により前記補助電極としてパターニングす
る工程と、前記補助電極のパターニング時に前記金属膜
により前記補助電極の所定位置にアライメントマークを
形成する工程と、前記透明導電膜をフォトリソグラフィ
ー法により、前記補助電極のパターニング時に形成した
前記アライメントマークによりアライメントして前記透
明電極としてパターニングする工程とを有することを特
徴としている。
【００１７】
【発明の実施の形態】以下、図面に基づいて本発明に係
る実施の形態について説明する。
る実施の形態について説明する。
【００１８】図１は、第 1の実施の形態に係る液晶素子
を示す概略断面図である。この液晶素子１は、偏光板
２，３の間に対向して配置された一対のガラス基板４，
５を備えており、ガラス基板４，５には、それぞれ透明
電極６，７、配向膜８，９、絶縁膜（図示省略）等が形
成されている。
を示す概略断面図である。この液晶素子１は、偏光板
２，３の間に対向して配置された一対のガラス基板４，
５を備えており、ガラス基板４，５には、それぞれ透明
電極６，７、配向膜８，９、絶縁膜（図示省略）等が形
成されている。
【００１９】また、透明電極７には、補助電極１０が形
成され、補助電極１０近傍には、ガラス基板５と透明電
極７との間で段差部１１が形成されている。
成され、補助電極１０近傍には、ガラス基板５と透明電
極７との間で段差部１１が形成されている。
【００２０】そして、配向膜８，９の間に径が均一なス
ペーサ（図示省略）を散布してガラス基板４，５が貼り
付けられており、その間に電界に対して双安定性を有す
る強誘電性液晶１２が注入されている。
ペーサ（図示省略）を散布してガラス基板４，５が貼り
付けられており、その間に電界に対して双安定性を有す
る強誘電性液晶１２が注入されている。
【００２１】透明電極６，７は、膜厚の非常に薄いＩＴ
Ｏ膜からなり、マトリクス状に配置されている。
Ｏ膜からなり、マトリクス状に配置されている。
【００２２】補助電極１０は、モリブデン等の金属膜か
らなり、透明電極７に対して±２μｍ以内に精密にアラ
イメントされて形成されている。
らなり、透明電極７に対して±２μｍ以内に精密にアラ
イメントされて形成されている。
【００２３】次に、上述した液晶素子１の製造方法にお
ける透明電極７と補助電極１０の形成方法を、図２
（ａ）〜（ｅ）を参照して説明する。
ける透明電極７と補助電極１０の形成方法を、図２
（ａ）〜（ｅ）を参照して説明する。
【００２４】先ず、ガラス基板（厚さが１．１ｍｍ）５
上に、スパッタ法により５０〜３００Å、好ましくは１
００Å程度の膜厚で透明導電膜であるＩＴＯ膜１３を全
面成膜する（図２（ａ）参照）。
上に、スパッタ法により５０〜３００Å、好ましくは１
００Å程度の膜厚で透明導電膜であるＩＴＯ膜１３を全
面成膜する（図２（ａ）参照）。
【００２５】この時のＩＴＯ膜１３の成膜条件は、例え
ば成膜温度：５０℃、圧力：６．５×１０-1 Pa 、Arガ
ス流量：３３０sccm 、O2ガス流量：１．３２sccm 、
搬送速度：２２０mm／min 、パワー：１．２Kwであり、
スパッタ装置には、日電アネルバ（社）製のＩＬＣ−７
０５を用いた。
ば成膜温度：５０℃、圧力：６．５×１０-1 Pa 、Arガ
ス流量：３３０sccm 、O2ガス流量：１．３２sccm 、
搬送速度：２２０mm／min 、パワー：１．２Kwであり、
スパッタ装置には、日電アネルバ（社）製のＩＬＣ−７
０５を用いた。
【００２６】次に、このＩＴＯ膜１３上に、スパッタ法
により１５００Å程度の膜厚でモリブデンからなる金属
膜１４を全面成膜する（図２（ａ）参照）。
により１５００Å程度の膜厚でモリブデンからなる金属
膜１４を全面成膜する（図２（ａ）参照）。
【００２７】この時の金属膜１４の成膜条件は、例えば
成膜温度：１００℃、圧力：３．５×１０-1 Pa 、Arガ
ス流量：１５０sccm 、搬送速度：２２０mm／min 、パ
ワー：２．２Kwであり、スパッタ装置には、日電アネル
バ（社）製のＩＬＣ−７０５を用いた。
成膜温度：１００℃、圧力：３．５×１０-1 Pa 、Arガ
ス流量：１５０sccm 、搬送速度：２２０mm／min 、パ
ワー：２．２Kwであり、スパッタ装置には、日電アネル
バ（社）製のＩＬＣ−７０５を用いた。
【００２８】次に、フォトリソグラフィー法によって、
この金属膜１４上にフォトレジスト（東京応化工業
（株）社製、ＯＦＰＲ−８００）１５をスピンコート法
により２μｍ程度の膜厚で全面塗布してプリベークし、
所望のストライプパターンのフォトマスク１６を用い
て、露光装置（キヤノン（株）社製、ＭＰＡ−１５０
０）により８０ｍＪ／ｃｍ2 のエネルギーで露光し（図
２（ｂ）参照）、フォトレジスト１５を現像、ポストベ
ークしてフォトレジストパターン１７を形成する（図２
（ｃ）参照）。
この金属膜１４上にフォトレジスト（東京応化工業
（株）社製、ＯＦＰＲ−８００）１５をスピンコート法
により２μｍ程度の膜厚で全面塗布してプリベークし、
所望のストライプパターンのフォトマスク１６を用い
て、露光装置（キヤノン（株）社製、ＭＰＡ−１５０
０）により８０ｍＪ／ｃｍ2 のエネルギーで露光し（図
２（ｂ）参照）、フォトレジスト１５を現像、ポストベ
ークしてフォトレジストパターン１７を形成する（図２
（ｃ）参照）。
【００２９】次に、フォトレジストパターン１７が形成
された上層の金属膜１４だけを選択的にエッチングする
エッチング液（りん酸：酢酸：硝酸：水＝１６：１：
１：１（ｖｏｌ比））によりエッチング処理して補助電
極１０をパターニングし、その後、フォトレジストパタ
ーン１７を剥離する（図２（ｄ）参照）。この時、次に
行う透明電極７のパターニング時のアライメントマーク
（図示省略）を、補助電極１０のパターニング時に同時
に金属膜１４によってＩＴＯ膜１３上に形成しておく。
された上層の金属膜１４だけを選択的にエッチングする
エッチング液（りん酸：酢酸：硝酸：水＝１６：１：
１：１（ｖｏｌ比））によりエッチング処理して補助電
極１０をパターニングし、その後、フォトレジストパタ
ーン１７を剥離する（図２（ｄ）参照）。この時、次に
行う透明電極７のパターニング時のアライメントマーク
（図示省略）を、補助電極１０のパターニング時に同時
に金属膜１４によってＩＴＯ膜１３上に形成しておく。
【００３０】次に、フォトリソグラフィー法により補助
電極１０の形成と同様にして補助電極１０がパターニン
グされたＩＴＯ膜１３上に、フォトレジスト（図示省
略）をスピンコート法により２μｍ程度の膜厚で全面塗
布してプリベークし、所望の電極パターンのフォトマス
ク（図示省略）を用いて、露光装置（キヤノン（株）社
製、ＭＰＡ−１５００）により８０ｍＪ／ｃｍ2 のエネ
ルギーで露光する。
電極１０の形成と同様にして補助電極１０がパターニン
グされたＩＴＯ膜１３上に、フォトレジスト（図示省
略）をスピンコート法により２μｍ程度の膜厚で全面塗
布してプリベークし、所望の電極パターンのフォトマス
ク（図示省略）を用いて、露光装置（キヤノン（株）社
製、ＭＰＡ−１５００）により８０ｍＪ／ｃｍ2 のエネ
ルギーで露光する。
【００３１】この電極パターンの露光時に、補助電極１
０のパターニング時に形成しておいた金属膜１４からな
るアライメントマーク（図示省略）を使用して画像処理
し、補助電極１０とのアライメントを自動で行った。こ
の時のアライメントはコンピュータ制御で行われるの
で、±２μｍ以内に精密にアライメントされた。
０のパターニング時に形成しておいた金属膜１４からな
るアライメントマーク（図示省略）を使用して画像処理
し、補助電極１０とのアライメントを自動で行った。こ
の時のアライメントはコンピュータ制御で行われるの
で、±２μｍ以内に精密にアライメントされた。
【００３２】次に、現像、ポストベークを行ってフォト
レジストパターン１８をＩＴＯ膜１３上に形成する（図
２（ｅ）参照）。
レジストパターン１８をＩＴＯ膜１３上に形成する（図
２（ｅ）参照）。
【００３３】次に、ＩＴＯ膜１３だけを選択的にエッチ
ングするエッチング液であるヨウ化水素酸により液温４
０℃、エッチング時間６０ｓｅｃで、ＩＴＯ膜１３をエ
ッチング処理して透明電極７をパターニングし、その
後、フォトレジストパターン１８を剥離する（図２
（ｆ）参照）。
ングするエッチング液であるヨウ化水素酸により液温４
０℃、エッチング時間６０ｓｅｃで、ＩＴＯ膜１３をエ
ッチング処理して透明電極７をパターニングし、その
後、フォトレジストパターン１８を剥離する（図２
（ｆ）参照）。
【００３４】透明電極７のパターニングにより、ガラス
基板５と透明電極７との間に透明電極７の膜厚分（本実
施の形態では１００Å程度）の段差部１１が形成され
る。尚、ガラス基板４側の透明電極６も同様にして形成
される。
基板５と透明電極７との間に透明電極７の膜厚分（本実
施の形態では１００Å程度）の段差部１１が形成され
る。尚、ガラス基板４側の透明電極６も同様にして形成
される。
【００３５】そして、図１に示したように、透明電極
６，７に絶縁膜（図示省略）、及びポリイミド系の配向
膜８，９（例えば、東レ（株）社製ＬＰ−６４）をそれ
ぞれ５０Å程度の膜厚で形成する。そして、１μｍ程度
のギャップに保持されたガラス基板４，５の配向膜８，
９間に強誘電性液晶１２を注入する。
６，７に絶縁膜（図示省略）、及びポリイミド系の配向
膜８，９（例えば、東レ（株）社製ＬＰ−６４）をそれ
ぞれ５０Å程度の膜厚で形成する。そして、１μｍ程度
のギャップに保持されたガラス基板４，５の配向膜８，
９間に強誘電性液晶１２を注入する。
【００３６】このように、本実施の形態では、ガラス基
板５上にＩＴＯ膜１３と金属膜１４を成膜して、金属膜
１４をフォトリソグラフィー法によってエッチング処理
して補助電極１０を形成する際に同時にアライメントマ
ークを形成し、このアライメントマークを利用してアラ
イメントを行って、ＩＴＯ膜１３に透明電極７の電極パ
ターンを露光することにより、補助電極１０と透明電極
７のパターンをガラス基板５全面において設定した位置
に対して、精密（±２μｍ以内）にアライメントされて
形成することができる。
板５上にＩＴＯ膜１３と金属膜１４を成膜して、金属膜
１４をフォトリソグラフィー法によってエッチング処理
して補助電極１０を形成する際に同時にアライメントマ
ークを形成し、このアライメントマークを利用してアラ
イメントを行って、ＩＴＯ膜１３に透明電極７の電極パ
ターンを露光することにより、補助電極１０と透明電極
７のパターンをガラス基板５全面において設定した位置
に対して、精密（±２μｍ以内）にアライメントされて
形成することができる。
【００３７】また、透明電極７の膜厚を５０〜３００Å
と非常に薄くできるので透過率もよくなり、更に、ガラ
ス基板５と透明電極７との段差部１１の段差が非常に小
さくなるので、透明電極６，７間に駆動電圧を印加して
強誘電性液晶１２を駆動した時に、段差部１１の領域で
の反転速度の違いからくる表示不良領域の発生が抑制さ
れることにより、駆動マージンが広くなって表示品位の
向上を図ることができる。
と非常に薄くできるので透過率もよくなり、更に、ガラ
ス基板５と透明電極７との段差部１１の段差が非常に小
さくなるので、透明電極６，７間に駆動電圧を印加して
強誘電性液晶１２を駆動した時に、段差部１１の領域で
の反転速度の違いからくる表示不良領域の発生が抑制さ
れることにより、駆動マージンが広くなって表示品位の
向上を図ることができる。
【００３８】本実施の形態の比較例として、透明電極７
の膜厚を３００Å以上に形成した場合においては、ガラ
ス基板５と透明電極７との段差部１１の領域での強誘電
性液晶１２の反転速度の違いからくる表示不良領域の発
生が認められた。
の膜厚を３００Å以上に形成した場合においては、ガラ
ス基板５と透明電極７との段差部１１の領域での強誘電
性液晶１２の反転速度の違いからくる表示不良領域の発
生が認められた。
【００３９】一方、透明電極７の膜厚を５０Å以下に形
成した場合においては、成膜された結晶化した透明電極
（ＩＴＯ膜）７は、下地（ガラス基板５等）の表面粗さ
の影響を受けるため、透明電極（ＩＴＯ膜）７がミクロ
的に均一に成膜されないため、電界を印加した時に均一
な電界強度にならず、表示領域（マトリクス状に配置さ
れる透明電極６，７の交差部分）の全域で、反転速度の
違いからくる表示不良の発生が認められた。
成した場合においては、成膜された結晶化した透明電極
（ＩＴＯ膜）７は、下地（ガラス基板５等）の表面粗さ
の影響を受けるため、透明電極（ＩＴＯ膜）７がミクロ
的に均一に成膜されないため、電界を印加した時に均一
な電界強度にならず、表示領域（マトリクス状に配置さ
れる透明電極６，７の交差部分）の全域で、反転速度の
違いからくる表示不良の発生が認められた。
【００４０】次に、第２の実施の形態に係る液晶素子の
製造方法における透明電極と補助電極の形成方法を、図
３（ａ）〜（ｃ）を参照して説明する。
製造方法における透明電極と補助電極の形成方法を、図
３（ａ）〜（ｃ）を参照して説明する。
【００４１】本実施の形態では、液晶素子として大画
面、高精細化した際に配線電極としてさらなる低抵抗化
が必要なことから補助電極材料としてアルミニウム系の
金属材料を使用した例である。
面、高精細化した際に配線電極としてさらなる低抵抗化
が必要なことから補助電極材料としてアルミニウム系の
金属材料を使用した例である。
【００４２】先ず、上述した第１の実施の形態と同様に
ガラス基板（厚さが１．１ｍｍ）５上に、スパッタ法に
より５０〜３００Å、好ましくは２００Å程度の膜厚で
透明導電膜であるアモルファスからなるＩＴＯ膜１３を
全面成膜する（図３（ａ）参照）。
ガラス基板（厚さが１．１ｍｍ）５上に、スパッタ法に
より５０〜３００Å、好ましくは２００Å程度の膜厚で
透明導電膜であるアモルファスからなるＩＴＯ膜１３を
全面成膜する（図３（ａ）参照）。
【００４３】この時のＩＴＯ膜１３の成膜条件は、例え
ば成膜温度：５０℃、圧力：６．５×１０-1 Pa 、Arガ
ス流量：３３０sccm 、O2ガス流量：１．３２sccm 、
搬送速度：２２０mm／min 、パワー：１．２Kwであり、
スパッタ装置には、日電アネルバ（社）製のＩＬＣ−３
９４９を用いた。
ば成膜温度：５０℃、圧力：６．５×１０-1 Pa 、Arガ
ス流量：３３０sccm 、O2ガス流量：１．３２sccm 、
搬送速度：２２０mm／min 、パワー：１．２Kwであり、
スパッタ装置には、日電アネルバ（社）製のＩＬＣ−３
９４９を用いた。
【００４４】次に、このＩＴＯ膜１３上に、３００Å程
度の膜厚でモリブデン−タンタル合金からなる第１の金
属膜２０と、１０００Å程度の膜厚でアルミニウムから
なる第２の金属膜２１と、５００Å程度の膜厚でモリブ
デン−タンタル合金からなる第３の金属膜２２をスパッ
タ法により順次連続的に積層して全面成膜する（図３
（ａ）参照）。
度の膜厚でモリブデン−タンタル合金からなる第１の金
属膜２０と、１０００Å程度の膜厚でアルミニウムから
なる第２の金属膜２１と、５００Å程度の膜厚でモリブ
デン−タンタル合金からなる第３の金属膜２２をスパッ
タ法により順次連続的に積層して全面成膜する（図３
（ａ）参照）。
【００４５】この時の第１，２，３の金属膜２０，２
１，２２の成膜条件は、例えば成膜温度：１００℃、圧
力：３．５×１０-1 Pa 、Arガス流量：１５０sccm 、
搬送速度：２２０mm／min 、パワー：２．０Kwであり、
スパッタ装置には、日電アネルバ（社）製のＩＬＣ−３
９４９を用いた。
１，２２の成膜条件は、例えば成膜温度：１００℃、圧
力：３．５×１０-1 Pa 、Arガス流量：１５０sccm 、
搬送速度：２２０mm／min 、パワー：２．０Kwであり、
スパッタ装置には、日電アネルバ（社）製のＩＬＣ−３
９４９を用いた。
【００４６】次に、フォトリソグラフィー法によって、
第１の実施の形態と同様に最上層の第３の金属膜２２上
にフォトレジスト（図示省略）をスピンコート法により
２μｍ程度の膜厚で全面塗布してプリベークし、所望の
ストライプパターンのフォトマスク（図示省略）を用い
て、露光装置（トプコン（株）社製、ＴＭＥ−５５０）
により１００ｍＪ／ｃｍ2 のエネルギーで露光して、フ
ォトレジスト（図示省略）を現像、ポストベークしてフ
ォトレジストパターン（図示省略）を形成し、モリブデ
ン−タンタル合金及びアルミニウム用のエッチング液
（りん酸：酢酸：硝酸：水＝１６：１：４：１（ｖｏｌ
比））で第１，２，３の金属膜２０，２１，２２を連続
的にエッチング処理して補助電極２３をパタンニング
し、その後、フォトレジストパターン（図示省略）を剥
離する（図３（ｂ）参照）。
第１の実施の形態と同様に最上層の第３の金属膜２２上
にフォトレジスト（図示省略）をスピンコート法により
２μｍ程度の膜厚で全面塗布してプリベークし、所望の
ストライプパターンのフォトマスク（図示省略）を用い
て、露光装置（トプコン（株）社製、ＴＭＥ−５５０）
により１００ｍＪ／ｃｍ2 のエネルギーで露光して、フ
ォトレジスト（図示省略）を現像、ポストベークしてフ
ォトレジストパターン（図示省略）を形成し、モリブデ
ン−タンタル合金及びアルミニウム用のエッチング液
（りん酸：酢酸：硝酸：水＝１６：１：４：１（ｖｏｌ
比））で第１，２，３の金属膜２０，２１，２２を連続
的にエッチング処理して補助電極２３をパタンニング
し、その後、フォトレジストパターン（図示省略）を剥
離する（図３（ｂ）参照）。
【００４７】この時、次に行う透明電極７のパターニン
グ時に使用するアライメントマーク（図示省略）を、補
助電極２３のパターニング時に同時に第１，２，３の金
属膜２０，２１，２２によってＩＴＯ膜１３上に形成し
ておく。
グ時に使用するアライメントマーク（図示省略）を、補
助電極２３のパターニング時に同時に第１，２，３の金
属膜２０，２１，２２によってＩＴＯ膜１３上に形成し
ておく。
【００４８】次に、フォトリソグラフィー法により第１
の実施の形態と同様にして補助電極２３がパターニング
されたＩＴＯ膜１３上に、フォトレジストをスピンコー
ト法により２μｍ程度の膜厚で全面塗布してプリベーク
し、所望の電極パターンのフォトマスク（図示省略）を
用いて、露光装置（トプコン（株）社製、ＴＭＥ−５５
０）により９０ｍＪ／ｃｍ2 のエネルギーで露光する。
の実施の形態と同様にして補助電極２３がパターニング
されたＩＴＯ膜１３上に、フォトレジストをスピンコー
ト法により２μｍ程度の膜厚で全面塗布してプリベーク
し、所望の電極パターンのフォトマスク（図示省略）を
用いて、露光装置（トプコン（株）社製、ＴＭＥ−５５
０）により９０ｍＪ／ｃｍ2 のエネルギーで露光する。
【００４９】この電極パターンの露光時に、補助電極２
３のパターニング時に形成しておいた第１，２，３の金
属膜２０，２１，２２からなるアライメントマーク（図
示省略）を使用して画像処理し、補助電極２３とのアラ
イメントを自動で行った。この時のアライメントはコン
ピュータ制御で行われるので、±２μｍ以内に精密にア
ライメントされた。
３のパターニング時に形成しておいた第１，２，３の金
属膜２０，２１，２２からなるアライメントマーク（図
示省略）を使用して画像処理し、補助電極２３とのアラ
イメントを自動で行った。この時のアライメントはコン
ピュータ制御で行われるので、±２μｍ以内に精密にア
ライメントされた。
【００５０】次に、現像、ポストベークを行ってフォト
レジストパターン（図示省略）を形成して、アモルファ
スからなるＩＴＯ膜１３だけを選択的にエッチングする
弱酸のエッチング液である希釈ヨウ化水素酸溶液（混合
容積比は、１５ｗｔ％ＨＩ：Ｈ2 Ｏ＝２：１）により液
温３５℃、エッチング時間６０ｓｅｃで、ＩＴＯ膜１３
をエッチング処理して透明電極７をパターニングし、そ
の後、フォトレジストパターン（図示省略）を剥離する
（図３（ｃ）参照）。
レジストパターン（図示省略）を形成して、アモルファ
スからなるＩＴＯ膜１３だけを選択的にエッチングする
弱酸のエッチング液である希釈ヨウ化水素酸溶液（混合
容積比は、１５ｗｔ％ＨＩ：Ｈ2 Ｏ＝２：１）により液
温３５℃、エッチング時間６０ｓｅｃで、ＩＴＯ膜１３
をエッチング処理して透明電極７をパターニングし、そ
の後、フォトレジストパターン（図示省略）を剥離する
（図３（ｃ）参照）。
【００５１】次に、パターニングされた透明電極７を２
５０℃で１時間加熱処理して、透明電極７を構成するア
モルファスのＩＴＯ膜１３を結晶化する。
５０℃で１時間加熱処理して、透明電極７を構成するア
モルファスのＩＴＯ膜１３を結晶化する。
【００５２】そして、上述した第１の実施の形態と同様
に、一対のガラス基板（図示省略）の表面を配向処理
し、１μｍ程度のギャップに保持されたガラス基板間に
強誘電性液晶（図示省略）を注入する。透明電極７のパ
ターニングにより、ガラス基板５と透明電極７との間に
透明電極７の膜厚分（本実施の形態では２００Å程度）
の段差部１１が形成される。
に、一対のガラス基板（図示省略）の表面を配向処理
し、１μｍ程度のギャップに保持されたガラス基板間に
強誘電性液晶（図示省略）を注入する。透明電極７のパ
ターニングにより、ガラス基板５と透明電極７との間に
透明電極７の膜厚分（本実施の形態では２００Å程度）
の段差部１１が形成される。
【００５３】このように、本実施の形態においても、上
述した第１の実施の形態と同様に、補助電極２３と透明
電極７のパターンをガラス基板５全面において設定した
位置に対して、精密（±２μｍ以内）にアライメントさ
れて形成することができる。また、透明電極７の膜厚を
５０〜２００Åと非常に薄くできるので透過率がよくな
る。
述した第１の実施の形態と同様に、補助電極２３と透明
電極７のパターンをガラス基板５全面において設定した
位置に対して、精密（±２μｍ以内）にアライメントさ
れて形成することができる。また、透明電極７の膜厚を
５０〜２００Åと非常に薄くできるので透過率がよくな
る。
【００５４】また、ガラス基板５と透明電極７との段差
部１１の段差を非常に小さくできるので、駆動電圧を印
加して強誘電性液晶を駆動した時に、段差部１１の領域
での反転速度の違いからくる表示不良領域の発生が抑制
されることにより、駆動マージンが広くなって表示品位
の向上を図ることができ、更に、スピードアップ化され
た大画面、高精細な液晶素子でも駆動マージンを広くす
ることができる。
部１１の段差を非常に小さくできるので、駆動電圧を印
加して強誘電性液晶を駆動した時に、段差部１１の領域
での反転速度の違いからくる表示不良領域の発生が抑制
されることにより、駆動マージンが広くなって表示品位
の向上を図ることができ、更に、スピードアップ化され
た大画面、高精細な液晶素子でも駆動マージンを広くす
ることができる。
【００５５】
【発明の効果】以上説明したように、本発明によると、
補助電極とアライメントされてパターニングされる透明
電極を、５０〜３００Åと非常に薄い膜厚で成膜して基
板と透明電極との段差を非常に小さくしたことによっ
て、駆動電圧を印加して強誘電性液晶を駆動した時に、
基板と透明電極との段差部の領域での反転速度の違いか
らくる表示不良領域の発生が抑制されて駆動マージンが
広くなり、表示品位の向上を図ることができる。
補助電極とアライメントされてパターニングされる透明
電極を、５０〜３００Åと非常に薄い膜厚で成膜して基
板と透明電極との段差を非常に小さくしたことによっ
て、駆動電圧を印加して強誘電性液晶を駆動した時に、
基板と透明電極との段差部の領域での反転速度の違いか
らくる表示不良領域の発生が抑制されて駆動マージンが
広くなり、表示品位の向上を図ることができる。
【００５６】また、透明電極を、５０〜３００Åと非常
に薄い膜厚で成膜したことにより、可視領域での透過率
をよくすることができる。
に薄い膜厚で成膜したことにより、可視領域での透過率
をよくすることができる。
【図１】本発明の第１の実施の形態に係る液晶素子を示
す概略断面図。
す概略断面図。
【図２】本発明の第１の実施の形態に係る液晶素子の製
造方法を説明するための図で、（ａ）はＩＴＯ膜と金属
膜の成膜工程を示す図、（ｂ）はフォトレジストへの露
光工程を示す図、（ｃ）は補助電極のフォトレジストパ
ターンの形成工程を示す図、（ｄ）は補助電極の形成工
程を示す図、（ｅ）は透明電極のフォトレジストパター
ンの形成工程を示す図、（ｆ）は透明電極の形成工程を
示す図。
造方法を説明するための図で、（ａ）はＩＴＯ膜と金属
膜の成膜工程を示す図、（ｂ）はフォトレジストへの露
光工程を示す図、（ｃ）は補助電極のフォトレジストパ
ターンの形成工程を示す図、（ｄ）は補助電極の形成工
程を示す図、（ｅ）は透明電極のフォトレジストパター
ンの形成工程を示す図、（ｆ）は透明電極の形成工程を
示す図。
【図３】本発明の第２の実施の形態に係る液晶素子の製
造方法を説明するための図で、（ａ）はＩＴＯ膜と３層
からなる金属膜の成膜工程を示す図、（ｂ）は補助電極
の形成工程を示す図、（ｃ）は透明電極の形成工程を示
す図。
造方法を説明するための図で、（ａ）はＩＴＯ膜と３層
からなる金属膜の成膜工程を示す図、（ｂ）は補助電極
の形成工程を示す図、（ｃ）は透明電極の形成工程を示
す図。
【図４】強誘電性液晶が挟持された従来例に係る液晶素
子を示す概略断面図。
子を示す概略断面図。
【図５】従来例に係る液晶素子の駆動状態を説明するた
めの図。
めの図。
１ 液晶素子 ４，５ ガラス基板（基板） ６，７ 透明電極 ８，９ 配向膜 １０，２３ 補助電極 １１ 段差部 １２ 強誘電性液晶（液晶） １３ ＩＴＯ膜 １４ 金属膜 ２０ 第１の金属膜 ２１ 第２の金属膜 ２２ 第３の金属膜
Claims (14)
- 【請求項１】 互いに対向するように配置された一対の
基板と、前記基板にそれぞれ形成された透明導電膜から
なる透明電極と、少なくとも一方の前記基板の前記透明
電極上に形成された金属膜からなる補助電極と、前記一
対の基板間に挟持された液晶とを有する液晶素子におい
て、 前記補助電極とアライメントされてパターニングされる
前記透明電極を、５０〜３００Åの膜厚で成膜した、 ことを特徴とする液晶素子。 - 【請求項２】 前記透明導電膜はＩＴＯ膜である、 請求項１記載の液晶素子。
- 【請求項３】 前記金属膜はモリブデン膜である、 請求項１記載の液晶素子。
- 【請求項４】 前記金属膜は複数段に積層されている、 請求項１記載の液晶素子。
- 【請求項５】 前記金属膜の少なくとも一層は、アルミ
ニウム、又はアルミニウム合金である、 請求項４記載の液晶素子。 - 【請求項６】 前記透明電極は、前記補助電極に対して
±２．０μｍ以内でアライメントされる、 請求項１記載の液晶素子。 - 【請求項７】 前記液晶は、配向状態において少なくと
も２つの安定状態を示す強誘電性液晶である、 請求項１記載の液晶素子。 - 【請求項８】 液晶がその間に注入される一対の基板の
少なくとも一方の前記基板に、透明導電膜からなる透明
電極と、前記透明電極の上層に金属膜からなる補助電極
とを形成する工程を少なくとも有する液晶素子の製造方
法において、前記基板上に前記透明導電膜を５０〜３０
０Åの膜厚で成膜する工程と、 前記透明導電膜上に前記金属膜を成膜する工程と、 前記金属膜をフォトリソグラフィー法により前記補助電
極としてパターニングする工程と、 前記補助電極のパターニング時に前記金属膜により前記
補助電極の所定位置にアライメントマークを形成する工
程と、 前記透明導電膜をフォトリソグラフィー法により、前記
補助電極のパターニング時に形成した前記アライメント
マークによりアライメントして前記透明電極としてパタ
ーニングする工程と、を有する、 ことを特徴とする液晶素子の製造方法。 - 【請求項９】 前記透明導電膜はＩＴＯ膜である、 請求項８記載の液晶素子の製造方法。
- 【請求項１０】 前記金属膜はモリブデン膜である、 請求項８記載の液晶素子の製造方法。
- 【請求項１１】 前記金属膜は複数段に積層されてい
る、 請求項８記載の液晶素子の製造方法。 - 【請求項１２】 前記金属膜の少なくとも一層は、アル
ミニウム、又はアルミニウム合金である、 請求項８記載の液晶素子の製造方法。 - 【請求項１３】 前記透明電極は、前記補助電極に対し
て±２．０μｍ以内でアライメントされる、 請求項８記載の液晶素子の製造方法。 - 【請求項１４】 前記液晶は、配向状態において少なく
とも２つの安定状態を示す強誘電性液晶である、 請求項８記載の液晶素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34405895A JPH09185074A (ja) | 1995-12-28 | 1995-12-28 | 液晶素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34405895A JPH09185074A (ja) | 1995-12-28 | 1995-12-28 | 液晶素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09185074A true JPH09185074A (ja) | 1997-07-15 |
Family
ID=18366335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34405895A Pending JPH09185074A (ja) | 1995-12-28 | 1995-12-28 | 液晶素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09185074A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007009331A (ja) * | 2005-06-28 | 2007-01-18 | Lg Philips Lcd Co Ltd | エッチング組成物、及び液晶表示装置用アレイ基板の製造方法 |
| JP2009211016A (ja) * | 2008-03-06 | 2009-09-17 | Fujitsu Ltd | ドットマトリクス表示装置の透明電極基板および表示装置 |
| US9899618B2 (en) | 2015-03-19 | 2018-02-20 | Kabushiki Kaisha Toshiba | Photoelectric conversion device and manufacturing method thereof |
-
1995
- 1995-12-28 JP JP34405895A patent/JPH09185074A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007009331A (ja) * | 2005-06-28 | 2007-01-18 | Lg Philips Lcd Co Ltd | エッチング組成物、及び液晶表示装置用アレイ基板の製造方法 |
| JP2009211016A (ja) * | 2008-03-06 | 2009-09-17 | Fujitsu Ltd | ドットマトリクス表示装置の透明電極基板および表示装置 |
| US9899618B2 (en) | 2015-03-19 | 2018-02-20 | Kabushiki Kaisha Toshiba | Photoelectric conversion device and manufacturing method thereof |
| US10305055B2 (en) | 2015-03-19 | 2019-05-28 | Kabushiki Kaisha Toshiba | Photoelectric conversion device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3977099B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4932602B2 (ja) | 多層薄膜パターン及び表示装置の製造方法 | |
| KR101167312B1 (ko) | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 | |
| JP3238223B2 (ja) | 液晶表示装置および表示装置 | |
| JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
| JP4516466B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH06337436A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR101147118B1 (ko) | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법 | |
| JP2005338388A (ja) | 液晶表示装置およびその製造方法 | |
| WO2013023561A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| KR20070045751A (ko) | 포토 마스크 | |
| JP2011029310A (ja) | Ｔｆｔ基板及びその製造方法 | |
| JPH09185074A (ja) | 液晶素子及びその製造方法 | |
| JP2005301255A (ja) | 液晶表示装置、配線基板およびこれらの製造方法 | |
| JPH08292426A (ja) | 液晶表示装置およびその製造方法 | |
| JP2004294805A (ja) | 液晶表示装置、表示装置の製造方法、パターニング方法 | |
| JPH1010525A (ja) | 反射型基板およびその製造方法並びに反射型液晶表示装置 | |
| JPH10221712A (ja) | 液晶表示装置の製造方法 | |
| JPH08327814A (ja) | カラーフィルタの製造方法とカラー液晶表示素子 | |
| JPH02215134A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1195248A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2007057905A (ja) | 液晶表示装置用電極基板とその製造方法及び液晶表示装置 | |
| JP2842529B2 (ja) | 反射型液晶表示装置およびその製造方法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JPH09258206A (ja) | カラーフィルタ層付駆動基板の製造方法 |