JP2005301255A - 液晶表示装置、配線基板およびこれらの製造方法 - Google Patents

Abstract

【課題】Ｍｏ層上に形成されたＡｌ層のピンホールに起因する、Ａｌ層の欠落の発生を抑制・防止された液晶表示装置、配線基板およびこれらの製造方法を提供する。
【解決手段】反射電極１２は、Ｍｏを含む第１金属層１６と、第１金属層１６上に形成され、Ａｌを含む第２金属層１４とを有し、第１金属層１６の表面のＭｏの最大粒径は６０ｎｍ以下であり、Ａｌを含む第２金属層１４中にピンホールが発生することが抑制されている。
【選択図】 図２

Description

本発明は、液晶表示装置、配線基板およびこれらの製造方法に関し、特に、周囲光を利用して反射モードで表示を行うことが可能な液晶表示装置およびその製造方法に関する。

近年、ワードプロセッサ、ラップトップ型パーソナルコンピュータ、ポケットテレビなどへの液晶表示装置の応用が急速に進展している。特に、液晶表示装置の中でも周囲光を反射させて表示を行うことが可能な反射型液晶表示装置は、バックライトが不要であるので、消費電力が低く、薄型であり、軽量化が可能であるため注目されている。また、最近、反射モードおよび透過モードの両方で表示が可能な両用型液晶表示装置も開発されている。

周囲光を反射するために、従来は、液晶表示装置の基板（ＴＦＴ基板または観察者とは反対側に設けられた基板）の外側に反射板または反射層を設置していた。液晶表示装置の大容量化に伴い絵素サイズが小さくなると、このような構造では、カラーフィルタ（画素部）と反射板（反射層）との距離の差に起因する視差によって表示品位が低下するという問題が生じる。

この問題を解決するために、反射層を基板の液晶層側に設け、さらに、この反射層自体を、液晶層に電圧を印加するための電極（たとえば、ＴＦＴ型液晶表示装置における絵素電極）として利用する構成が広く用いられるようになった。この反射層を形成する材料としては、高い反射率、優れたパターニング性、低い電気抵抗を有することから、Ａｌ（およびＡｌ合金）が使用されることが多い。

一方、ＩＴＯ層とＡｌ層とが互いに接触した状態でこれらがアルカリ溶液に曝されると、ＩＴＯとＡｌとの間で電食が発生し、ＩＴＯ層およびＡｌ層の一部が欠落するという問題が発生することが知られている。なお、以下の記載において、特にことわらない限り、ＩＴＯ層というときは、パターニング前のＩＴＯ層のみならず、パターニング後のＩＴＯ層をも意味する。

特許文献１は、従来ＩＴＯ層を用いて形成されていた表示電極または配線の電気抵抗を低下させるために採用されている、Ａｌ層／ＩＴＯ層の２層構造において、ＩＴＯ層とＡｌ層との間に、ＭｏまたはＭｏ合金（Ｍｏ−Ｔｉ等）からなる保護層を設けることによって、Ａｌ層にピンホールが存在しても、Ａｌ層上に形成されたレジスト層をアルカリ現像する工程においてＩＴＯ層が欠落する問題を解決できることを開示している。
特開平３−２４６５２４号公報

しかしながら、上記特許文献１に記載されている方法を採用して、ＩＴＯ層とＡｌ層との間にＭｏ層（Ｍｏ合金層を含む）を形成することによってＩＴＯとＡｌとの電食を防止しても、Ａｌ層にピンホールが存在すると、アルカリ系の現像液や剥離液、あるいはエッチャントにＡｌ層が曝されると、ピンホールを中心にＡｌ層が腐食され、部分的に欠落することを本願発明者は見出した。なお、上記特許文献１に開示されている方法は、ＩＴＯとＡｌとの電食を防止するために、Ａｌ層とＩＴＯ層とが直接接触することを防止する中間層として、Ａｌ層のエッチング工程と同一の工程でエッチングされ得るＭｏ層（またはＭｏ合金層）を形成するものであり、Ａｌ層に形成されるピンホールそのものの形成を抑制・防止するものではない。

反射電極の一部としてＡｌ層を用いる構成において、Ａｌ層の一部が欠落すると、反射電極（反射層）の面積が減少することになり、周囲光を反射する機能が低下するという問題が発生する。具体的には、Ａｌ層を反射層として用いる液晶表示装置の製造方法において、例えば、Ａｌ層をパターニングするためのマスクとして用いるレジストパターンを形成するために、レジスト層をアルカリ系現像液を用いて現像する工程や、Ａｌ層をパターニングした後にレジストパターンをアルカリ系剥離液を用いて剥離する工程において、ピンホールを有するＡｌ層がアルカリ系の現像液や剥離液に曝されると、そのピンホールを中心にＡｌ層の一部（典型的には、直径が２〜５μｍの円）が欠落する。なお、Ａｌ層の部分的な欠落の発生（ピンホールの成長）は、現像工程よりも剥離工程において顕著である。これは、剥離液がレジスト層を分解する能力は現像液よりも高いこと、および剥離液に曝されるＡｌ層の表面積が現像液に曝されるＡｌ層の表面積よりも広いことに起因する。

また、Ａｌ層をパターニングする工程においては、Ａｌ層の一部が欠落する現象によって、パターニングされたＡｌ層の周辺がガタガタ（切手の縁のように）になる。Ａｌ層のパターニングは種々の材料（アルカリ性または酸性溶液など）および方法を用いて実行することができる。なお、エッチング法を採用した場合、Ａｌ層の部分的な欠落は、Ａｌ層／Ｍｏ層の積層構造を同一エッチャントを用いてエッチングできるという利点を有するウエットエッチング法においてドライエッチング法よりも顕著である。

Ａｌ層が端子電極の最上層のＩＴＯ層上に一時的に堆積された後、前記Ａｌ層を除去する場合、ＩＴＯとＡｌとの電食によってＩＴＯ層が部分的に欠落して、不具合が生じることがある。例えば、端子領域に形成される走査線端子電極などの端子電極の最上層がＩＴＯ層であって、反射層を形成するためのＡｌ層がこのＩＴＯ層上に一時的に堆積された場合、Ａｌ層をエッチャントにて除去したとき、ＩＴＯ層が電食によって欠落して、端子電極の信頼性が損なわれるおそれがある。

Ａｌ層の部分的な欠落は、Ａｌ層を反射層として用いた液晶表示装置のみならず、配線または電極などにＡｌ層／ＩＴＯ層の２層構造を用いた液晶表示装置または他の装置、例えば有機ＥＬを用いた表示装置および太陽電池などについても不具合を生じさせる。例えば、ＴＦＴアクティブマトリクス型液晶表示装置において、信号線をＡｌ層／ＩＴＯ層の２層構造とした場合、Ａｌ層の欠落の程度が大きいと、Ａｌ層の幅が狭くなり過ぎたり、Ａｌ層の断線が発生し、Ａｌ層がＩＴＯ層の電気伝導度（conductance ）を十分補うことができない状態となる。信号線の電気伝導度が低下すると、信号遅延などにより正常な表示が行えない場合がある。本明細書において、信号線などの配線が電気的に完全に分断された状態のみならず、正常な表示が行えない程度にまで配線の電気伝導度が低下した状態を「断線」と言うことがある。

本発明は、上記課題を解決するためになされたものであり、その主な目的は、Ｍｏ層上に形成されたＡｌ層のピンホールに起因する、Ａｌ層の欠落の発生が抑制・防止された液晶表示装置、配線基板およびこれらの製造方法を提供することである。

本発明の液晶表示装置は、一対の基板と、前記一対の基板の間に設けられた液晶層と、前記液晶層を介して互いに対向する複数の電極対とを有し、前記複数の電極対のそれぞれの一方の電極は反射電極であって、反射モードで表示を行う液晶表示装置であって、前記反射電極は、Ｍｏを含む第１金属層（以下、Ｍｏ層ともいう。）と、前記第１金属層上に形成され、Ａｌを含む第２金属層（以下、Ａｌ層ともいう。）とを有し、前記第１金属層は、表面の結晶粒の最大粒径が６０ｎｍ以下である結晶層、またはアモルファス（非晶質）層であり、そのことによって、上記目的が達成される。

前記第１金属層は、Ｍｏから形成されていることが好ましい。

前記反射電極の一部は、ＩＴＯから形成された透明導電層上に形成されている構成としてもよい。

本発明の液晶表示装置の製造方法は、一対の基板と、前記一対の基板の間に設けられた液晶層と、前記液晶層を介して互いに対向する複数の電極対とを有し、前記複数の電極対のそれぞれの一方の電極は反射電極であって、反射モードで表示を行う液晶表示装置の製造方法であって、前記反射電極を形成する工程は、Ｍｏを含み、且つ、表面の結晶粒の最大粒径が６０ｎｍ以下である結晶層、またはアモルファス層である第１金属層を基板上に堆積する工程と、前記第１金属層上に、Ａｌを含む第２金属層を堆積する工程と、前記第１および第２金属層をパターニングする工程とを包含し、そのことによって上記目的が達成される。

本発明の液晶表示装置の製造方法において、前記第１金属層は、Ｍｏから形成されることが好ましい。

前記第１金属層を形成する工程は、アモルファス層を形成する工程であって、窒素ガスを含む雰囲気中で実行され得る。

前記第１金属層形成工程の前に、前記基板上にＩＴＯからなる透明導電層を形成する工程をさらに包含し、前記第１金属層の少なくとも一部は、前記透明導電層上に形成されてもよい。

前記第２金属層に形成されたピンホールの密度が、２０個／１００００μｍ² 以下であることが好ましい。

前記パターニング工程は、前記第１および第２金属層上にレジスト層を形成する工程と、前記レジスト層を露光する工程と、前記露光されたレジスト層をアルカリ系現像液を用いて現像することによって、所定のパターンを有するレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記第１および第２金属層をパターニングする工程と、前記レジストパターンをアルカリ系剥離液を用いて除去する工程とを包含してもよい。

前記パターニング工程は、前記第１および第２金属層の少なくとも一方をエッチングする工程を包含してもよい。

前記パターニング工程は、前記第１および第２金属層を共通のエッチング液を用いてウエットエッチングする工程であることが好ましい。

本発明のさらなる液晶表示装置の製造方法は、一対の基板と、前記一対の基板の間に設けられた液晶層と、前記一対の基板のうちの少なくとも一方の基板に設けられたＩＴＯからなる透明導電層とを有する液晶表示装置の製造方法であって、前記少なくとも一方の基板上にＩＴＯ層を堆積し、前記ＩＴＯ層をパターニングする工程を含む、透明導電層を形成する工程と、Ｍｏを含み、且つ、表面の結晶粒の最大粒径が６０ｎｍ以下である結晶層、またはアモルファス層である第１金属層を前記ＩＴＯ層上または前記透明導電層上に堆積する工程と、前記第１金属層上に、Ａｌを含む第２金属層を堆積する工程と、前記第１および第２金属層をパターニングする工程と、を包含する。

本発明のさらなる液晶表示装置の製造方法において、前記透明導電層が、表示領域内の配線に接続された端子電極の最上層に形成されても良い。

本発明のさらなる液晶表示装置の製造方法において、前記液晶表示装置がＴＦＴアクティブマトリクス型液晶表示装置であって、信号線、ソース電極およびドレイン電極のうち少なくとも１つは前記透明導電層、前記第１金属層および前記第２金属層が順次積層された構造を有しても良い。

本発明のさらなる液晶表示装置の製造方法において、前記ＩＴＯ層上にレジストパターンを形成し、前記レジストパターンをマスクとして前記ＩＴＯ層をウエットエッチングによってパターニングする工程と、前記第１および第２金属層上にさらなるレジストパターンを形成し、前記さらなるレジストパターンをマスクとして前記第１および第２金属層をウエットエッチングによってパターニングする工程とが別途実行されることが好ましい。

本発明の配線基板は、ＩＴＯからなる透明導電層を含む多層構造の配線または電極を基板上に有する配線基板であって、前記配線または電極は、前記透明導電層上に形成されたＭｏを含む第１金属層と、前記第１金属層上に形成され、Ａｌを含む第２金属層とを有し、前記第１金属層は、表面の結晶粒の最大粒径が６０ｎｍ以下である結晶層、またはアモルファス層である。

本発明の配線基板の製造方法は、ＩＴＯからなる透明導電層を含む多層構造の配線または電極を基板上に有する配線基板の製造方法であって、前記基板上にＩＴＯ層を堆積し、前記ＩＴＯ層をパターニングする工程を含む、透明導電層を形成する工程と、Ｍｏを含み、且つ、表面の結晶粒の最大粒径が６０ｎｍ以下である結晶層、またはアモルファス層である第１金属層を前記ＩＴＯ層上または前記透明導電層上に堆積する工程と、前記第１金属層上に、Ａｌを含む第２金属層を堆積する工程と、前記第１および第２金属層をパターニングする工程と、を包含する。

本発明の配線基板の製造方法において、前記ＩＴＯ層上にレジストパターンを形成し、前記レジストパターンをマスクとして前記ＩＴＯ層をウエットエッチングによってパターニングする工程と、前記第１および第２金属層上にさらなるレジストパターンを形成し、前記さらなるレジストパターンをマスクとして前記第１および第２金属層をウエットエッチングによってパターニングする工程とが別途実行されることが好ましい。

本発明によると、Ｍｏ層上に形成されたＡｌ層にピンホールが発生するのが抑制・防止されるので、Ａｌ層中のピンホールに起因するＡｌ層の欠落の発生が抑制・防止される。したがって、反射層として機能するＡｌ層が、製造プロセスにおいて欠落することを抑制・防止することができるので、設計どおりの反射特性を有する液晶表示装置を製造することができる。

また、Ａｌ層／Ｍｏ層／透明導電層の３層構造を有する配線もしくは電極の電気伝導度の低下または断線の発生を抑制・防止することができるので、不良品の発生を抑え、歩留りが向上するという効果を奏する。

さらに、ＩＴＯ層上に一時的に形成されたＡｌ層を除去する場合においても、本発明によるＡｌ層／Ｍｏ層の２層構造を適用することによって、ＩＴＯとＡｌとの電食に起因するＩＴＯ層の欠落を防止することができる。したがって、端子電極の最上層のＩＴＯ層上に一時的に堆積されたＡｌ層を剥離する際に生じ得るＩＴＯ層の欠落の発生が抑制・防止され、信頼性の高い端子電極を形成することができる。

本発明は、本願発明者が、Ｍｏ層の表面構造（形態）とその上に堆積されたＡｌ層中に形成されるピンホールの数密度（単に「密度」とも言う。）との関係を詳細に検討した結果得られた下記の知見に基づいてなされた。

Ｍｏ層をスパッタリング法を用いて堆積すると、一般にＭｏの柱状結晶（典型的には多結晶）が成長する。Ｍｏ層上に堆積されたＡｌ層のピンホールは、柱状結晶からなる結晶Ｍｏ層の表面の粒界部に多く形成される。また、このＭｏ層の表面における結晶粒の大きさを６０ｎｍ以下にすることによって、Ａｌ層に発生するピンホールの密度を２０個／１００００μｍ² 以下にできる。さらに、Ｍｏ層の表面における結晶粒の大きさを３０ｎｍ以下にすることによって、ピンホールの発生を実質的に防止できる。Ａｌ層におけるピンホールの発生密度はＡｌ層の厚さにも依存する。良好な反射特性を実現するためには、Ａｌ層の厚さは５０ｎｍ以上あることが好ましく、上記の関係は、少なくとも５０ｎｍの厚さを有するＡｌ層において成立する。

なお、「結晶層」とは、結晶粒を含む層の総称であり、複数の結晶粒からなる多結晶層だけでなく、複数の結晶粒（島）がアモルファス相（海）中に分散された層（海島構造）をも包含する。また、「粒界」は、多結晶層における結晶粒間の界面だけでなく、アモルファス相（海）と結晶粒（島）との界面をも指す。また、「Ｍｏ層の表面における結晶粒の大きさ」とは、特にことわらない限り、Ｍｏ層の表面形態観察で得られる２次元平面内における結晶粒（典型的には柱状結晶）の長手方向の長さを指す。表面形態観察は、例えば、光学顕微鏡や電子顕微鏡を用いて実行される。この「Ｍｏ層の表面における結晶粒の大きさ」を単に、「表面粒径」あるいは「粒径」と呼ぶこともある。

Ｍｏ層の粒径の制御は、Ｍｏ層の成膜条件（典型的にはスパッタリングの条件：ガス圧、投入電力、膜厚など）を調整することによってなされ得る。例えば、スパッタリング時の投入電力を高くすることによって、Ｍｏ層の粒径を小さくすることができる。なお、この場合、粒径が約４ｎｍ未満のＭｏ層が堆積されるように投入電力を高くすると、膜厚の制御が困難になったり、Ｍｏ層にスプラッシュが発生することがある。Ｍｏ層にスプラッシュが発生すると、Ｍｏ層が保護層として十分に機能しなくなる。粒径が４ｎｍから６０ｎｍの範囲にあるＭｏ層は、スパッタリング法を用いて、スプラッシュの発生が無く、且つ、設計どおりの膜厚に堆積できるという利点を有している。

また、上述した表面粒径の小さな結晶Ｍｏ層を形成する代わりに、アモルファスＭｏ層を形成してもよい。アモルファスＭｏ層の表面には粒界が存在しないので、その上に堆積されるＡｌ層にピンホールは実質的に形成されない。アモルファスＭｏ層は、例えば、窒素ガスを含む雰囲気中でＭｏ層を堆積することによって形成することができる。この方法で得られたアモルファスＭｏ層は、厳密には窒素元素を少量含む。

なお、アモルファスＭｏ層の窒素含有率が高くなるとＭｏ層の電気抵抗が低下するので、製造する液晶表示装置の構造や性能に合わせて、Ｍｏ層の窒素含有率を適宜変更すればよい。また、窒素含有率が低い場合には、Ｍｏの柱状結晶が成長するが、他の成膜条件とともに成膜雰囲気中の窒素ガス濃度を調節することによって、粒径を６０ｎｍ以下とすることができる。

Ｍｏ層の厚さは、保護層として十分に機能するためには、約４０ｎｍ以上あることが好ましい。Ｍｏ層を積層構造としてもよく、粒径が６０ｎｍより大きな結晶粒を含む結晶層上に、粒径が６０ｎｍ以下の結晶Ｍｏ層やアモルファスＭｏ層を形成してもよく、勿論、粒径が６０ｎｍ以下の結晶Ｍｏ層とアモルファスＭｏ層との積層構造を形成してもよい。

本発明の液晶表示装置の製造工程において、Ｍｏ層上に形成されるＡｌ層中に存在するピンホールの密度は低い（または実質的に存在しない）ので、Ａｌ層をウエットエッチング法を用いてパターニングする工程や、Ａｌ層のパターニングに用いたエッチング用マスクをアルカリ系剥離液を用いて除去する工程において、Ａｌ層の一部がピンホールを中心に欠落することが抑制・防止される。さらに、Ｍｏ層の下にＩＴＯ層を有する構成においては、エッチャントまたはアルカリ系の現像液や剥離液によるＩＴＯとＡｌとの電食をＭｏ層が防止するので、Ａｌ層およびＩＴＯ層の一部が欠落することが防止される。

以下に、図面を参照しながら、反射型液晶表示装置および透過型液晶表示装置を例に本発明による実施形態を説明する。なお、本発明による液晶表示装置におけるＭｏ層とＭｏ層上に形成されたＡｌ層とを含む電極および配線以外の構成には、公知の液晶表示装置の構成を広く採用することができるので、以下の説明では、それらの構成や製造方法の詳細は省略する。また、同じ参照符号が付された構成要素は、実質的に同じ材料から構成される構成要素であることを示す。

（実施形態１）
本発明による実施形態１の液晶表示装置１００の模式的な構造を図１（ａ）および（ｂ）に示す。図１（ａ）は液晶表示装置１００の模式的な断面図であり、図１（ｂ）は模式的な平面図である。液晶表示装置１００は、ＴＦＴを用いたアクティブマトリクス型の反射型液晶表示装置である。

液晶表示装置１００は、反射電極基板１００ａと、対向基板１００ｂと、反射電極基板１００ａと対向基板１００ｂとの間に設けられた液晶層６０とを有している。液晶層６０は、シール部６２によって、両基板１００ａおよび１００ｂの間に封入されている。

反射電極基板１００ａは、例えばガラスからなる基板１０上に反射電極１２を有している。反射電極１２は、Ａｌ層（Ａｌを含む金属層）１４とその直下に形成されたＭｏ層（Ｍｏを含む金属層）１６とを有する。この反射電極１２の構成をＡｌ層／Ｍｏ層の２層構造と呼ぶこともある。図１に示された反射電極１２は、後述するように、マトリクス状に配置され、それぞれがＴＦＴ（不図示）に接続された複数の絵素電極を模式的に示したものである。この反射電極１２は、周囲光を適度な角度分布で拡散反射（「散乱」ということもある）するように、その表面の断面が波状（凹凸）になるように形成されている。ここでは、表面が波状の樹脂層１８を形成し、樹脂層１８の表面上に、Ｍｏ層１６およびＡｌ層１４を順次形成することによって、波状の表面を有する反射電極１２を形成している。反射電極１２が有するＭｏ層１６の表面のＭｏの最大粒径は６０ｎｍ以下であり、その上に形成されているＡｌ層１４は設計どおりの面積と膜厚を有し、設計どおりの反射特性を有している。この反射電極１２の構成およびその形成方法については、後に詳述する。

対向基板１００ｂは、例えばガラスからなる透明基板５０上（液晶層６０側）に、ＩＴＯ（インジウム錫酸化物）などから形成された透明な対向電極５２を有している。対向電極５２は、複数の反射電極（絵素電極）１２に対向する単一の共通電極である。対向電極５２および反射電極１２の表面にはそれぞれ配向膜（不図示）が設けられており、液晶層６０の液晶分子（不図示）は９０°ツイスト配向している。また、ＴＮモードで表示を行うために、対向基板１００ｂの観察者側（液晶層６０とは反対側）には、４分の１波長（λ／４）板７２および偏光板７４が設けられている。また、必要に応じて、カラーフィルタ層（不図示）が形成される。

液晶表示装置１００は、対向電極５２とそれぞれの反射電極１２との間に印加される電圧によって液晶層６０の液晶分子の配向状態が変化し、この配向状態の変化に対応して、反射光の強度が変調され表示が行われる。対向電極５２とそれぞれの反射電極１２とが対向する領域が絵素領域（表示の最小単位である絵素に対応する領域）を規定する。なお、ブラックマトリクスを形成した場合には、ブラックマトリクスの開口部が絵素領域を規定する。

液晶表示装置１００において、複数の絵素領域を含み、表示を行う領域を表示領域１０Ａと称し、表示領域１０Ａの周辺部に位置し、ＴＦＴに電圧を供給するための走査線や信号線（いずれも不図示）の端子電極が形成される領域を端子領域１０Ｔと称する。なお、後述するように、本発明によるＡｌ層／Ｍｏ層の２層構造を有する反射電極１２およびその形成方法は、この端子電極の形成においても、効果を奏する。端子電極の最上層は酸化による接触抵抗の上昇を防止するためにＩＴＯ層で形成される。液晶表示装置１００の製造プロセスにおいて、このＩＴＯ層上にＡｌ層が一時的に形成され、そのＡｌ層をパターニングする必要が生じると、Ａｌとの電食によってこのＩＴＯ層の一部が欠落することがある。後述するように、本発明によるＡｌ層／Ｍｏ層の２層構造を有する反射電極１２を用いることによって、端子電極のＩＴＯ層の欠落の問題を防止することができる。

図２（ａ）および（ｂ）を参照しながら、反射電極１２の構造およびその形成方法を詳細に説明する。図２（ａ）は、液晶表示装置１００の反射電極基板１００ａの一絵素領域の平面図であり、図２（ｂ）は図２（ａ）中の２Ｂ−２Ｂ’線に沿った断面図である。

反射電極基板１００ａは、図２（ａ）に示したように、基板１０上に、互いに平行な複数の走査線（ゲートバスライン）２２と、走査線２２に交差し、互いに平行な複数の信号線（ソースバスライン）２４と、走査線２２と信号線２４とがそれぞれ交差する付近に設けられた複数のＴＦＴ２６を有し、それぞれのＴＦＴ２６に反射電極１２が接続されている。

図２（ｂ）に示したように、基板１０上に、走査線およびゲート電極（一般にこれらは一体に形成されるので同一の参照符号で示す。）２２が形成されている。走査線およびゲート電極２２を覆うゲート絶縁層３２が形成されており、ゲート絶縁層３２上に、半導体層３４、ソースコンタクト層３６ｓおよびドレインコンタクト層３６ｄ、ソース電極３８ｓおよびドレイン電極３８ｄが形成され、ＴＦＴ２６が構成されている。このＴＦＴ２６を覆うように、ほぼ全面にパッシベーション層４０が形成されている。さらに、パッシベーション層４０を覆うように、波状の表面を有する樹脂層１８が形成されており、樹脂層１８上に反射電極１２が形成されている。

なお、ソースコンタクト層３６ｓとソース電極３８ｓとの間およびドレインコンタクト層３６ｄとドレイン電極３８ｄとの間に、それぞれＩＴＯから形成された電極３０ｓおよび３０ｄが形成されている。ドレイン側の電極（接続電極とも言う。）３０ｄは、樹脂層１８に設けられたコンタクトホール１８ａおよびパッシベーション層４０に設けられたコンタクトホール４０ａ内で、反射電極１２と互いに電気的に接続されている。

反射電極１２以外の構成要素は、公知の材料を用いて公知の方法で形成することができる。例えば、走査線およびゲート電極２２、信号線２４、ソース電極３８ｓおよびドレイン電極３８ｄは、Ｔａを用いて形成されるが、これに限られず、所望の配線抵抗が得られる材料（金属、ドープされた半導体、これらの積層体）であればよいし、Ｍｏ層１６と良好なオーミック性接触が取れる材料であるならば、コンタクトホール４０ａ内にドレイン電極３８ｄを露出させてもよい。また、例えば、ゲート絶縁層３２は酸化シリコンで、半導体層３４はａ−Ｓｉで、ソースコンタクト層３６ｓおよびドレインコンタクト層３６ｄはｎ⁺ −Ｓｉで、パッシベーション層４０は窒化シリコン（ＳｉＮ_x ）などを用いて形成することができる。製造方法としては、成膜工程、フォトリソグラフィ工程、エッチング工程、およびレジスト剥離工程を繰り返す方法を例示することができる。あるいは、連続成膜、一括エッチング等の製造方法を用いることもできる。

以下の製造工程を図３（ａ）〜（ｃ）を参照しながら説明する。

図３（ａ）に示したように、上述のようにしてＴＦＴ等が形成された基板１０の表面を覆うように、樹脂層１８を形成する。ＴＦＴ２６およびパッシベーション層４０が形成された基板１０上に、例えば、ポジ型感光性樹脂（例えば、東京応化工業（株）製: 商品名ＯＦＰＲ−８００）を所望の膜厚（例えば１．５μｍ）が得られるように塗布する。

次に、この基板１０を約１００℃で約３０秒間プリベークした後、図４（ｂ）に示したフォトマスク８０ｂを介して、４００ｍＪで露光（高照度露光）し、その後、図４（ａ）に示したフォトマスク８０ａを介して１８０ｍＪで露光（低照度露光）し、合計２回露光する。なお、この２回の露光工程の順序は逆でもよい。

図４（ａ）および（ｂ）に示したフォトマスク８０ａおよび８０ｂは、それぞれ、遮光部８２ａおよび８２ｂと、透光部８４ａおよび８４ｂとを有している。図４（ａ）および（ｂ）は、いずれも一絵素に相当する部分を模式的に示している。図４（ａ）のフォトマスク８０ａの遮光部８２ａは反射電極の全体の面積の約２０％〜４０％の範囲にあることが好ましく、隣接する遮光部８２ａの中心の間隔は、約５μｍ〜約５０μｍの範囲内にあることが好ましく、約１０μｍ〜約２０μｍの範囲内にあることがさらに好ましい。各遮光部８２ａの中心位置は、面内にランダムに配置されている。遮光部８２ａの形状は、図示した円形に限られず、多角形でもよい。図４（ｂ）のフォトマスク８０ｂが有する透光部８４ｂはコンタクトホール１８ａおよび４０ａを形成するためのものである。また、フォトマスク８０ｂは、反射電極基板１００ａ上の端子電極部（走査線端子電極部および信号線端子電極部）に対応する位置にも透光部（不図示）を有している。

次に、露光されたポジ型感光性樹脂を現像液（例えば、東京応化工業（株）製のＴＭＡ（テトラメチルアンモニウムハイドロオキサイド））を用いて現像することによって、フォトマスク８０ｂの透光部に対応するコンタクトホール形成部および端子電極に対応する高照度露光部の感光性樹脂が除去され、フォトマスク８０ａの透光部８４ａに対応する低照度露光部の感光性樹脂は初期膜厚の約４０％が残存し、フォトマスク８０ａの遮光部８２ａに対応する未露光部分の感光性樹脂は初期膜厚の約８０％が残存する。

その後、９０℃にて１分仮焼きした後、約２００℃で約６０分の熱硬化処理を行うことによって、熱だれ現象によって感光性樹脂層の断面形状が変形し、滑らかな凹凸形状の表面が形成される。

このようにして、図３（ｂ）に示したように、波状の表面を有する樹脂層１８と、反射電極１２を接続電極３０ｄに電気的に接続するためのコンタクトホール１８ａとを形成した。なお、この後の反射電極１２を形成する前に、Ｏ₂ プラズマによるディスカム処理（スカムを除去する処理）を行ってもよい。また、樹脂層１８に波状の表面を形成するためのフォトマスク８０ａを介した露光工程における露光量を１８０ｍＪとしたが、液晶表示装置のパネルサイズにより要求される散乱特性（拡散反射光の角度分布）が異なるので、露光量は適宜変更され得る。反射電極基板１００ａを製造する方法として、上記の例の他に、例えば、特開平６−７５２３８号公報に開示されている方法を採用することができる。

次に、図３（ｃ）に示したように、上述のようにして得られた基板上に、Ｍｏ層１６とＡｌ層１４との２層構造を有する反射電極１２を形成する。ここでは、本実施形態１の具体例として、Ｍｏ層１６の表面粒径が３０ｎｍ以下（具体例１）と、表面粒径が６０ｎｍ以下（具体例２）の結晶層を形成した例を示し、さらに、比較のために、表面粒径が９０ｎｍ以下（比較例１）のＭｏ層を形成した。Ｍｏ層１６の成膜は、全て同一のスパッタリング装置を用いて実行した。それぞれのＭｏ層１６の堆積条件および、得られたＭｏ層１６の表面を光学顕微鏡または電子顕微鏡を用いて観察した結果得られた最大粒径を下記の表１に示す。表面観察で得られるＭｏ層１６の表面の形態を模式的に図５に示す。図５に示したように、Ｍｏの柱状結晶は楕円状に観察される。この楕円の長軸ＬＡの長さを粒径とし、それぞれのＭｏ層１６の表面における最大粒径を求めた。なお、最大粒径は、基板の中心部とその周辺部とにおいて、それぞれ２．３μｍ×１．７μｍの範囲内で表面観察を行って求めた。

〔表１〕
雰囲気圧力 投入電力 膜厚 表面粒径
具体例 １ ０．５Ｐａ １５ＫＷ ５０ｎｍ ３０ｎｍ以下
具体例 ２ ０．５Ｐａ １０ＫＷ ５０ｎｍ ６０ｎｍ以下
比較例 １ ０．５Ｐａ １５ＫＷ １５０ｎｍ ９０ｎｍ以下

このようにして得られたそれぞれのＭｏ層１６上にスパッタリング法を用いてＡｌ層１４を堆積した。Ａｌ層１４の堆積条件は、いずれも同じで、雰囲気圧力０．２Ｐａ、投入電力１０ＫＷ、膜厚１００ｎｍとした。表面の粒径が６０ｎｍとなるようにＭｏ層１６の堆積条件を決定すれば、Ａｌ層１４の堆積工程は、Ｍｏ層１６の堆積工程に引き続いて、スパッタリング装置の真空を破ることなく、連続的に実行することができる。得られたＡｌ層１４中に発生したピンホールの数密度を顕微鏡観察から求めた。Ａｌ層１４中のピンホールの数密度は、典型的な絵素の大きさに対応する１００μｍ×１００μｍの範囲内の数で求めた。

具体例１のＭｏ層１６上に形成されたＡｌ層１４にはピンホールが観察されず、具体例２のＭｏ層１６上に形成されたＡｌ層１４のピンホールの数密度は、５〜１０個／１００００μｍ² であった。一方、比較例１のＭｏ層上に形成されたＡｌ層には、２００〜３００個／１００００μｍ² ものピンホールが形成されていた。

このようにして形成されたＭｏ層１６およびＡｌ層１４をパターニングすることによって、図２（ｂ）に示した所定の形状の反射電極１２を形成した。Ｍｏ層１６およびＡｌ層１４のパターニングは、以下のようにして行った。

まず、通常のフォトリソグラフィプロセスで、所定の形状にパターニングされたレジスト層を形成する。このレジスト層をマスクとし、酢酸、燐酸および硝酸を水に混合した混酸をエッチャントとして用いて、レジスト層から露出されたＭｏ層１６およびＡｌ層１４を一括で除去した。

その後、マスクとして用いたレジスト層をアルカリ系剥離液（例えば、東京応化工業（株）製の剥離液１０６（商品名））を用いて除去した。

具体例１、２および比較例１のそれぞれについて、形成された反射電極１２を光学顕微鏡または電子顕微鏡を用いて観察した結果および反射率を測定した結果を、合わせて下記の表２に示す。なお、反射率は、堆積したまま（パターニング前）のＡｌ層１４の反射率に対する低下率で評価した。

〔表２〕
表面粒径 反射電極の欠け 反射率の低下
具体例 １ ３０ｎｍ以下 なし なし
具体例 ２ ６０ｎｍ以下 円形欠け／エッジ欠け なし
比較例 １ ９０ｎｍ以下 円形欠け／エッジ欠け 約１０％

Ｍｏ層１６中にピンホールが生成されなかった具体例１では、反射電極１２（Ａｌ層１４）に欠けが発生せず、反射率の低下も無かった。また、具体例２では、反射電極１２のエッジ部がガタガタになるエッジ欠け及び後述する円形欠けが発生したが、反射率の低下は認められなかった。これに対し、比較例１では、Ａｌ層中のピンホールを中心に直径が２〜５μｍの円形の欠けが観察されるとともに、反射率が８〜１３％低下した。これらの反射電極基板１００ａを用いて、図１に示した反射型液晶表示装置１００を作製し、表示特性を評価した結果、比較例１の液晶表示装置は、具体例１および具体例２の液晶表示装置１００に比べ、１０％程度反射率が低かった。

上述の結果から、Ｍｏ層１６の表面のＭｏ粒径とＡｌ層１４中のピンホール発生数との相関が確認され、Ｍｏ層の表面粒径が６０ｎｍ以下であれば、実用上の問題が無く、表面粒径が３０ｎｍ以下であれば、ピンホールの発生が無く、良好な反射特性を有する反射電極を形成できることが分かった。

また、図２（ｂ）に示したように、反射電極１２の一部をＩＴＯ層から形成された接続電極３０ｄ上に直接形成する構造において、本発明によるＡｌ層１４／Ｍｏ層１６の２層構造を採用すると、上述した反射電極１２のパターニングやレジスト剥離工程において、接続電極３０ｄのＩＴＯ層が電食によって欠落することを防止することができる。

さらに、本発明によるＡｌ層／Ｍｏ層の２層構造を採用すると、以下に説明するように、反射電極基板１００ａの端子電極の最上層として形成されるＩＴＯ層がＡｌとの電食によって欠落することを防止できる利点もある。

反射電極基板１００ａの表示領域（図１中の１０Ａ）内の配線（走査線）に接続され、端子領域（図１中の１０Ｔ）内に形成される走査線端子電極２２Ｔの断面構造を図６に模式的に示す。図示しないが、表示領域内の信号線に接続される信号線端子電極も同様の構造を有している。図６に示した走査線端子電極２２Ｔは、基板１０上に走査線およびゲート電極２２と一体に形成される。この走査線端子電極２２Ｔを覆うように形成されたゲート絶縁層３２には、開口部３２ａが形成されており、開口部３２ａ内で走査線端子電極２２Ｔに電気的に接続されるようにＩＴＯ層３０Ｔが形成されている。ＩＴＯ層３０Ｔは、走査線端子電極２２Ｔの表面が空気によって酸化されるのを防止し、低い接続抵抗を維持することができる。このＩＴＯ層３０Ｔは、例えば、上述した接続電極３０ｄと同一工程で形成される。

反射電極基板１００ａの製造プロセスにおいては、このＩＴＯ層３０Ｔ上にも一時的に反射電極１２を形成するための層（Ｍｏ層１６およびＡｌ層１４）が形成される。従って、従来のように、Ａｌ層１４を直接ＩＴＯ層３０Ｔ上に形成すると、Ａｌ層１４を除去する工程で、ＡｌとＩＴＯとの電食によってＩＴＯ層３０Ｔの一部が欠落する問題が発生する。しかしながら、本発明によるＡｌ層／Ｍｏ層の２層構造を採用すると、ＩＴＯ層３０Ｔが電食によって欠落することを防止できる。

図７（ａ）〜（ｃ）を参照しながら、走査端子電極２２Ｔの形成工程を説明する。図７（ａ）、（ｂ）および（ｃ）は、それぞれ、図３（ａ）、（ｂ）および（ｃ）に示した各工程における走査線端子電極部の断面構造を示している。

図７（ａ）に示したように、ＩＴＯ層３０Ｔを最上層に有する走査線端子電極部を覆うように、樹脂層１８を形成するためのポジ型感光性樹脂が塗布される（図３（ａ）参照）。

このポジ型感光性樹脂を露光・現像することによって、図７（ｂ）に示したように、ＩＴＯ層３０Ｔを最上層とする走査線端子電極部が露出される（図３（ｂ）参照）。すなわち、ポジ型感光性樹脂を露光する工程で用いられるフォトマスク８０ｂは、走査線端子電極部に対応する位置に透光部を有している。

次に、図７（ｃ）に示したように、ＩＴＯ層３０Ｔが露出された基板１０の全体を覆うように、反射電極１２を形成するためのＭｏ層１６とＡｌ層１４とが一時的に堆積される。この後、図３（ｃ）を参照しながら上述したように、レジストを用いたフォトリソグラフィプロセスで、Ｍｏ層１６とＡｌ層１４とからなる２層構造を有する反射電極１２が所定の形状にパターニングされるとき、走査線端子電極部を覆うＭｏ層１６およびＡｌ層１４が一括で除去される。

本発明によると、ＩＴＯ層３０Ｔ上にはＭｏ層１６を介してＡｌ層１４が形成されているので、反射電極１２を形成するためのパターニング工程（Ｍｏ層１６およびＡｌ層１４のエッチング工程）において、ＩＴＯ層３０ＴにＡｌ層１４が直接に接触することがないので、ＩＴＯとＡｌとの電食によるＩＴＯ層３０Ｔの部分的な欠落の発生を防止することができる。

上述したように、本発明の実施形態によると、反射電極１２の形成工程において、ピンホールによるＡｌ層の部分的な欠落が防止され、且つ、反射電極１２がＩＴＯ層上に形成される場合には、ＩＴＯとＡｌとの電食によるＩＴＯ層およびＡｌ層の部分的な欠落が防止される。さらに、端子電極の最上層にＩＴＯ層を有する構成を採用した場合は、端子電極のＩＴＯ層上に一時的に形成されるＡｌ層を除去する工程において、ＩＴＯとＡｌとの電食によってＩＴＯ層が部分的に欠落することが防止できる。従って、設計どおりの反射特性を有する反射電極を形成できるとともに、信頼性の高い端子電極を形成することができる。

本実施形態においては、端子電極の最上層にＩＴＯ層を有する構成を例示したが、本発明はこの例に限られず、表示領域内に形成される配線や電極の最上層にＩＴＯ層を有する構成においても、同様に作用効果を奏する。

また、本実施形態では、Ｍｏ層１６として純Ｍｏ層を、Ａｌ層１４として純Ａｌ層を用いたが、これらに限られず、それぞれ他の金属が少量添加されても本発明の効果を得ることができる。添加される金属の種類および量は、電気特性（比抵抗など）やパターニング性等を考慮して適宜設定され得る。また、本実施形態では、ポジ型レジストを用いて樹脂層１８を形成したが、ネガ型レジストを用いることもできる。また、別途レジストを用いてコンタクトホールの形成や波状の表面を形成する必要が生じるが、非感光性の絶縁材料を用いて樹脂層を形成してもよい。これらのことは、下記の実施形態２についても同様である。

また、Ｍｏ層１６の結晶粒の成長の仕方は、下地層の材料に依存する。下地層の材料によっては、Ｍｏ結晶粒が明確な柱状結晶とならない場合もあるが、Ｍｏ層１６の表面の結晶粒の最大粒径が６０ｎｍ以下であれば本発明の効果を得ることができる。

（実施形態２)
本実施形態では、Ｍｏ層１６をスパッタリング法で成膜する工程を窒素ガスを含有する雰囲気下で行うことによって、アモルファスＭｏからなるＭｏ層１６を形成する。アモルファスＭｏからなるＭｏ層１６を形成すること以外は、実施形態１と同じなので、その詳細な説明はここでは省略する。

アモルファスＭｏからなるＭｏ層１６は、例えば、投入電力を１０ＫＷ、雰囲気圧力を０．５Ｐａとし、膜厚が５０ｎｍのＭｏ層を堆積する工程を、流量２０ｓｃｃｍで窒素（Ｎ₂ ）ガスを流しながら実行することによって、形成することができる。アモルファスＭｏからなるＭｏ層１６の表面を光学顕微鏡または電子顕微鏡で観察すると、実施形態１の具体例１のＭｏ層１６の表面（粒径３０ｎｍ以下）よりも小さな構造しか観察されなかった。これは、アモルファス相は、数原子単位で結合手が繋がった構造を有し、結晶粒を実質的に含まないからである。

得られたＭｏ層１６上に、実施形態１と同様にして、Ａｌ層１４を成膜し、Ａｌ層１４／Ｍｏ層１６をパターニングした後、レジスト剥離を行った。得られたＡｌ層１４にはピンホールは観察されず、反射率の低下も認められなかった。このようにして得られた反射電極１２を有する液晶表示装置１００は、実施形態１の具体例１と同様に、優れた表示特性を示した。また、上記の窒素雰囲気下で堆積されたＭｏ層１６は、窒素元素を僅かに含むが、電気抵抗の低下による表示特性の低下も見られなかった。なお、本実施形態２のＭｏ層１６は、窒素ガス流量を２０ｓｃｃｍとして成膜したが、窒素ガス流量はこれに限られず、所望する抵抗以下のＭｏ層１６が形成される範囲内で適宜調整され得る。

上述の実施形態１および２中で用いた成膜条件は、本願発明者が使用したスパッタリング装置を用いた場合の条件であり、使用するスパッタリング装置の仕様（例えば、チャンバー容積等）等により変わり得るものであり、上記の数値に限定されるものでは無い。

（実施形態３)
本発明による実施形態３の液晶表示装置として、ＴＦＴを用いたアクティブマトリクス型の透過型液晶表示装置について説明する。本実施形態によるＴＦＴ基板２００ａの模式的な断面図を図８に示す。ＴＦＴ基板２００ａにおいて、信号線、ソース電極およびドレイン電極は、ＩＴＯ層から形成された透明導電層、Ｍｏ層１６およびＡｌ層１４が順次積層された構造をそれぞれ有する。

なお、本実施形態および実施形態４において、デバイスの一構成要素としてパターニングされた後のＩＴＯ層を特に透明導電層と言う。ＩＴＯ層をパターニングしてソース電極およびドレイン電極を形成したときのソース電極側の透明導電層を３０ｓと表記し、ドレイン電極側の透明導電層を３０ｄと表記する。透明導電層３０ｄのうちＭｏ層１６およびＡｌ層１４に覆われていない部分は、絵素電極として機能する。ソース電極側の透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４は、図８の紙面に対して垂直方向に延びて信号線（ソースバスライン）を形成する。

図８に示すＴＦＴ１２６の形成工程のうち、半導体層３４の形成工程までは実施形態１と同様であり、実施形態１と同様の成膜工程、フォトリソグラフィ工程、エッチング工程、およびレジスト剥離工程を繰り返すことによって、基板１０上に走査線、ゲート電極２２、ゲート絶縁層３２、半導体層３４、ソースコンタクト層３６ｓ、ドレインコンタクト層３６ｄをそれぞれ形成することができる。

半導体層３４が形成された基板１０上に、スパッタリング装置などによって、ＩＴＯ層を１００ｎｍ厚程度堆積する。本実施形態の具体例３、４および比較例２として、実施形態１と同様の成膜条件下、表面粒径が３０ｎｍ以下（具体例３）、６０ｎｍ以下（具体例４）および９０ｎｍ以下（比較例２）をそれぞれ有するＭｏ層１６をスパッタリング法にて成膜した。次に、スパッタリング法などによって、Ｍｏ層１６上にＡｌ層１４を成膜する。本実施形態の具体例３、４および比較例２では、実施形態１と同様の条件下、スパッタリング法によって、１００ｎｍ厚程度のＡｌ層１４を成膜した。

以下、ＴＦＴ１２６のソース電極側の透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４のパターニングについて、図９を参照しながら説明する。図９（ａ）〜（ｇ）は、ＴＦＴ１２６のソース電極側の透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４のパターニング工程を説明するための模式的な断面図である。なお、ソース電極側の透明導電層３０ｓがパターニングされる前のＩＴＯ層を１３０と表記する。また、図９以降において、図８に記載された基板１０、ゲート電極２２および半導体層３４の記載を省略する。

ＩＴＯ層１３０、Ｍｏ層１６およびＡｌ層１４が順次積層された基板（図９（ａ）参照）上にレジストを塗布し、フォトリソグラフィ工程によって、Ｍｏ層１６およびＡｌ層１４をパターニングするためのレジストパターン（以下、Ａｌ層／Ｍｏ層パターニング用レジストパターンともいう。）１５０を形成する（図９（ｂ）参照）。Ａｌ層／Ｍｏ層パターニング用レジストパターン１５０をマスクとし、酢酸、燐酸および硝酸を水に混合した混酸をエッチャントとして用いて、レジストパターン１５０から露出されたＭｏ層１６およびＡｌ層１４を一括で除去する（図９（ｃ）参照）。この後、アルカリ系剥離液を用いてレジストパターン１５０を除去する（図９（ｄ）参照）。

次に、得られた基板のほぼ全面にレジストを塗布し、フォトリソグラフィ工程によって、ＩＴＯ層１３０をパターニングするためのレジストパターン（以下、ＩＴＯ層パターニング用レジストパターンともいう。）１５１を形成する。このＩＴＯ層パターニング用レジストパターン１５１は、既にパターニングされたＭｏ層１６およびＡｌ層１４のエッジ部が露出しないように、Ｍｏ層１６およびＡｌ層１４を覆う（図９（ｅ）参照）。ＩＴＯ層パターニング用レジストパターン１５１をマスクとし、塩化第二鉄および塩酸の混合液をエッチャントとして用いて、レジストパターン１５１から露出されたＩＴＯ層１３０を除去する（図９（ｆ）参照）。この後、アルカリ系剥離液を用いてレジストパターン１５１を除去して、透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４が順次積層された構造を有するソース電極を形成する（図９（ｇ）参照）。

なお、図示しないが、ソース電極の形成とともに、ソース電極側の透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４が順次積層された構造を有する信号線（ソースバスライン）が形成され、ドレイン電極側の透明導電層３０ｄ、Ｍｏ層１６およびＡｌ層１４が順次積層された構造を有するドレイン電極が形成される。さらに、ドレイン電極側の透明導電層３０ｄのうちＭｏ層１６およびＡｌ層１４が除去された部分が絵素電極となる。

本実施形態においては、Ｍｏ層１６を介してＡｌ層１４が透明導電層３０ｄ上に設けられているので、透明導電層３０ｄ上のＡｌ層１４を除去して絵素電極を形成するとき、エッチャントまたはアルカリ系の現像液や剥離液によるＩＴＯとＡｌとの電食が防止され、透明導電層３０ｄの部分的な欠落の発生を防止することができる。

本実施形態のパターニング工程では、ＩＴＯ層パターニング用レジストパターン１５１がＭｏ層１６およびＡｌ層１４のエッジ部が露出しないように、Ｍｏ層１６およびＡｌ層１４を覆っているので、ＩＴＯ層１３０をエッチングする際にＭｏ層１６およびＡｌ層１４がエッチャントに接触しない。したがって、Ｍｏ層１６およびＡｌ層１４のエッジ部は、レジストパターン１５１のエッジ部から線幅が細くなる方向に過度にエッチングされない。

以上のパターニング工程の後、基板上にパッシベーション層４０を堆積し、フォトリソグラフィ工程によるパターニングを行なって、図８に示されたＴＦＴ基板２００ａが形成される。本実施形態の具体例３、４および比較例２により得られた３種のＴＦＴ基板を用いて、公知の方法にて透過型のＴＮ型液晶表示装置（各１００パネル）をそれぞれ作製した。各具体例および比較例の液晶表示装置について、信号線断線が発生したパネル数を計数した。また、各具体例および比較例の液晶表示装置について、全パネルの輝点数を総計し、輝点数を１００で除して１パネル当たりの輝点数（個／パネル）を算出した。これらの結果を表３に示す。

〔表３〕
表面粒径 信号線断線発生パネル数 輝点数
具体例３ ３０ｎｍ以下 ２ ０．０３
具体例４ ６０ｎｍ以下 ３ ０．０４
比較例２ ９０ｎｍ以下 ２４ １．５

比較例２の液晶表示装置に関して、断線原因の調査を行なったところ、１９パネルに関してはＡｌ層のピンホールの拡大が原因であった。比較例２の信号線はＭｏ層の表面粒径が９０ｎｍ以下であり、Ｍｏ層上に形成されたＡｌ層中のピンホールの数密度が高いので、エッチャントやアルカリ系剥離液などによるＡｌ層中のピンホールの拡大に起因して生じるＡｌ層およびＭｏ層の欠落の程度が大きく、断線が生じ易いと考えられる。

これに対して、具体例３および４では、Ｍｏ層１６の表面粒径が３０ｎｍ以下（具体例３）または６０ｎｍ以下（具体例４）であり、Ｍｏ層１６上に形成されたＡｌ層１４中のピンホールの数密度が低いので、Ａｌ層１４中のピンホールの拡大に起因するＡｌ層１４およびＭｏ層１６の欠落の程度が小さく、断線が生じ難いと考えられる。本実施形態では、アルカリ系剥離液によるレジストパターン１５０および１５１の除去を２回行なっているので、Ａｌ層１４がアルカリ系剥離液に接触する時間が長くなり、Ａｌ層中のピンホールの拡大が生じ易い条件下でパターニングが行われている。それにもかかわらず、本実施形態によれば、断線が生じ難く、歩留りが向上するという効果が得られる。

本実施形態の具体例においては、Ｍｏ層１６の表面粒径が３０ｎｍ以下（具体例３）または６０ｎｍ以下（具体例４）について説明したが、Ｍｏ層１６としてアモルファスＭｏからなるＭｏ層を用いても良く、また実施形態１において説明した積層構造のＭｏ層を用いても良い。アモルファスＭｏからなるＭｏ層や積層構造のＭｏ層を用いても、上記と同様の効果を奏する。本実施形態においては、Ｍｏ層１６およびＡｌ層１４を除去した後、アルカリ系剥離液を用いてＡｌ層／Ｍｏ層パターニング用レジストパターン１５０を除去しているが（図９（ｄ）参照）、レジストパターン１５０を除去しない状態で、ＩＴＯ層パターニング用レジストパターン１５１の形成、ＩＴＯ層１３０のエッチングを順次行なった後、両レジストパターン１５０および１５１を一括して除去することも可能である。

（実施形態４)
本実施形態の液晶表示装置は、実施形態３のものと同じであるが、透明導電層３０ｓおよび３０ｄ、Ｍｏ層１６ならびにＡｌ層１４のパターニンク工程が実施形態３と異なり、ＩＴＯ層１３０をパターニングした後の透明導電層３０ｓおよび３０ｄ上に、Ａｌ層／Ｍｏ層の２層を堆積し、Ａｌ層／Ｍｏ層のパターニングを行なう。以下、図１０を参照しながら、本実施形態によるパターニング工程を説明するが、ＩＴＯ層１３０を堆積する工程までは実施形態３と同じであるから、ＩＴＯ層１３０を堆積する工程までについては説明を省略する。

図１０（ａ）〜（ｆ）は、ＴＦＴ１２６のソース電極側の透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４のパターニング工程の他の例を説明するための模式的な断面図である。まず、基板のほぼ全面にレジストを塗布し、フォトリソグラフィ工程によって、ＩＴＯ層パターニング用レジストパターン１５１を形成する（図１０（ｂ）参照）。レジストパターン１５１をマスクとし、塩化第二鉄および塩酸の混合液をエッチャントとして用いて、レジストパターン１５１から露出されたＩＴＯ層１３０を除去する。その後、アルカリ系剥離液を用いてレジストパターン１５１を除去する（図１０（ｃ）参照）。

次に、Ｍｏ層１６およびＡｌ層１４を順次スパッタリング法にて成膜する（図１０（ｄ）参照）。基板上にレジストを塗布し、フォトリソグラフィ工程によって、Ａｌ層／Ｍｏ層パターニング用レジストパターン１５０を形成する（図１０（ｅ）参照）。レジストパターン１５０をマスクとし、酢酸、燐酸および硝酸を水に混合した混酸をエッチャントとして用いて、レジストパターン１５０から露出されたＭｏ層１６およびＡｌ層１４を一括で除去する。このとき、透明導電層３０ｓを構成するＩＴＯは上記混酸に対して溶解され難いので、透明導電層３０ｓの線幅の狭小または断線が生じる可能性は低い。Ａｌ層１４およびＭｏ層１６をパターニングした後、アルカリ系剥離液を用いてレジストパターン１５０を除去する。

実施形態３と同様に、本実施形態の具体例により得られたＴＦＴ基板を用いて、透過型のＴＮ型液晶表示装置を作製した。作製された液晶表示装置について、実施形態３と同様に、信号線断線が発生したパネル数、１パネル当たりの輝点数を求めたところ、実施形態３と同様の結果となった。

本実施形態においても、実施形態３と同様に、Ｍｏ層１６の表面粒径が６０ｎｍ以下であり、Ｍｏ層１６上に形成されたＡｌ層１４中のピンホールの数密度が低いので、Ａｌ層１４中のピンホールの拡大によるＡｌ層１４およびＭｏ層１６の欠落の程度が小さく、断線が生じ難いと考えられる。本実施形態では、アルカリ系剥離液によるレジストパターン１５０および１５１の除去を２回行なっているので、Ａｌ層１４がアルカリ系剥離液に接触する時間が長くなり、Ａｌ層中のピンホールの拡大が生じ易い条件下でパターニングが行われている。それにもかかわらず、本実施形態によれば、断線が生じ難く、歩留りが向上するという効果が得られる。

実施形態３および４においては、ＩＴＯ層１３０とＡｌ層１４／Ｍｏ層１６とを、それぞれ別のフォトリソグラフィ工程およびエッチング工程によってパターニングしているが、ＩＴＯ層１３０とＡｌ層１４／Ｍｏ層１６とを別途パターニングすることは本発明の液晶表示装置の製造方法において必要不可欠な事項ではない。例えば、実施形態３において、Ａｌ層／Ｍｏ層パターニング用レジストパターン１５０を形成した後、酢酸、燐酸および硝酸を水に混合した混酸によるエッチングを行ない、レジストパターン１５０を剥離することなく、塩化第二鉄および塩酸の混合液によるエッチングを行なってもよい。

しかしながら、塩化第二鉄および塩酸の混合液に浸したとき、ＡｌおよびＭｏはＩＴＯよりも速い（特にＭｏは非常に速い）スピードで溶解するので、Ａｌ層１４／Ｍｏ層１６のサイドエッチングがＩＴＯ層１３０よりも激しくなり、図１１に示すように、Ａｌ層１４／Ｍｏ層１６のエッジ部が著しく後退するおそれがある。したがって、Ａｌ層／Ｍｏ層の狭小化によって、ソース・ドレインの間隔、バスラインなどの線幅を制御することが困難となる。

実施形態３および４によれば、ＩＴＯ層パターニング用レジストパターン１５１によってＡｌ層１４／Ｍｏ層１６が覆われているか、あるいはＩＴＯ層１３０をエッチングした後にＡｌ層１４／Ｍｏ層１６が形成されるので、Ａｌ層１４／Ｍｏ層１６が塩化第二鉄および塩酸の混合液に接触しない。したがって、実施形態３および４によれば、ソース・ドレインの間隔、バスラインなどの線幅を制御することが容易となる。

上記の実施形態１および２では、反射型液晶表示装置を例に本発明による実施形態を説明したが、本発明はこれに限られず、透過反射両用型の液晶表示装置（特開平１１−１０１９９２号公報参照）のように絵素電極の一部が反射電極（反射層）である場合にも適用できる。また、本発明の液晶表示装置は、例示したＴＦＴを用いたアクティブマトリクス型液晶表示装置に限られず、ＭＩＭ素子を用いたアクティブマトリクス型液晶表示装置や単純マトリクス型液晶表示装置に適用してもよい。さらに、表示モードも例示するＴＮモードに限られず、反射光を利用した表示が可能な公知の表示モード（例えば、ゲスト−ホストモードのような光吸収モード、高分子分散型液晶表示装置のような光散乱モード、ＳＴＮモードのようなＥＣＢモード、強誘電性液晶モードなど）を広く利用することができる。

上記の実施形態３および４では、信号線、ソース電極およびドレイン電極のいずれもが、ＩＴＯ層から形成された透明導電層、Ｍｏ層およびＡｌ層が順次積層された構造を有する場合について説明したが、本発明においては信号線、ソース電極およびドレイン電極のうち少なくとも１つがＡｌ層／Ｍｏ層／透明導電層の３層構造を有していれば良い。また、実施形態３および４では、絵素電極がゲート絶縁層上に形成された透過型液晶表示装置について説明したが、本発明はこれに限られず、ＴＦＴを覆う透明な有機絶縁層がゲート絶縁層上に設けられ、この有機絶縁層上に絵素電極が形成された高開口率構造の透過型液晶表示装置に応用することもできる。

本発明の配線・電極基板は、液晶表示装置以外の表示装置、例えば有機ＥＬを用いた表示装置などに適用することができ、さらに、太陽電池などにも適用することができる。有機ＥＬを用いた表示装置および太陽電池において、光の制御および利用に関わる電極として、ＩＴＯから形成された透明導電層が用いられ、さらに透明導電層の電気伝導度を補うために、ＡｌまたはＡｌ合金の層が透明導電層上の一部の領域に堆積される。本発明の配線・電極基板によれば、基板上に設けられた多層構造の配線または電極におけるＡｌ層の幅が狭くなり過ぎたり、Ａｌ層の断線が発生するのを抑制・防止することができる。したがって、本発明の配線・電極基板を有機ＥＬを用いた表示装置や太陽電池などに用いることによって、配線または電極の電気伝導度が低下することを抑制・防止し、不良品の発生を抑えることができる。

本発明による実施形態１の液晶表示装置１００を模式的に示す図であり、（ａ）は断面図、（ｂ）は平面図である。 実施形態１の液晶表示装置１００の反射電極基板１００ａを模式的に示す図であり、（ａ）は平面図、（ｂ）は断面図である。 （ａ）〜（ｃ）は、実施形態１の液晶表示装置１００の反射電極基板１００ａの製造プロセスを模式的に示す断面図である。 （ａ）および（ｂ）は、実施形態１の液晶表示装置１００の製造に用いれるフォトマスクの例を示す模式図である。 実施形態１で形成されるＭｏ層１６の顕微鏡観察結果を模式的に示す図である。 実施形態１の液晶表示装置１００の走査線端子電極２２Ｔの模式的な断面図である。 （ａ）〜（ｃ）は、実施形態１の液晶表示装置１００の走査線端子電極２２Ｔの製造プロセスを模式的に示す断面図である。 実施形態３によるＴＦＴ基板２００ａを模式的に示す断面図である。 （ａ）〜（ｇ）は、実施形態３によるＴＦＴ１２６のソース電極側の透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４のパターニング工程を説明するための模式的な断面図である。 （ａ）〜（ｆ）は、実施形態４によるＴＦＴ１２６のソース電極側の透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４のパターニング工程の他の例を説明するための模式的な断面図である。 他の実施形態によるＴＦＴ１２６のソース電極側の透明導電層３０ｓ、Ｍｏ層１６およびＡｌ層１４のエッチング後の状態を示す模式的な断面図である。

符号の説明

１０、５０ 基板（ガラス基板）
１０Ａ 表示領域
１０Ｔ 端子領域
１２ 反射電極
１４ Ａｌ層
１６ Ｍｏ層
１８ 樹脂層
１８ａ、４０ａ コンタクトホール
２２ 走査線（ゲートバスライン）、ゲート電極
２２Ｔ 走査線端子電極
２４ 信号線（ソースバスライン）
２６、１２６ ＴＦＴ
３０ｓ、３０ｄ、３０Ｔ 電極（ＩＴＯ層）
３２ ゲート絶縁層
３２ａ 開口部
３４ 半導体層
３６ｓ、３６ｄ コンタクト層
３８ｓ、３８ｄ 電極（Ｔａ層）
４０ パッシベーション層
５２ 対向電極（透明電極）
６０ 液晶層
６２ シール部
７２ λ／４板
７４ 偏光板
８０ａ、８０ｂ フォトマスク
８２ａ、８２ｂ 遮光部
８４ａ、８４ｂ 透光部
１００ 液晶表示装置
１００ａ 反射電極基板
１３０ ＩＴＯ層
２００ａ ＴＦＴ基板

Claims (13)

1. ＩＴＯからなる透明導電層を含む多層構造の配線または電極を基板上に有する配線基板であって、
   前記配線または電極は、前記透明導電層上に形成されたＭｏを含む第１金属層と、前記第１金属層上に形成され、Ａｌを含む第２金属層とを有し、前記第１金属層は、表面の結晶粒の最大粒径が６０ｎｍ以下である結晶層、またはアモルファス層である配線基板。
2. 前記第１金属層は表面の結晶粒の最大粒径が３０ｎｍ以下である請求項１に記載の配線基板。
3. ＩＴＯからなる透明導電層を含む多層構造の配線または電極を基板上に有する配線基板であって、
   前記配線または電極は、前記透明導電層上に形成されたＭｏを含む第１金属層と、前記第１金属層上に形成され、Ａｌを含む第２金属層とを有し、前記第２金属層に形成されたピンホールの密度が２０個／１００００μｍ² 以下である配線基板。
4. 前記第２金属層に形成されたピンホールの密度が１０個／１００００μｍ² 以下である請求項３に記載の配線基板。
5. ＩＴＯからなる透明導電層を含む多層構造の配線または電極を基板上に有する配線基板の製造方法であって、
   前記基板上にＩＴＯ層を堆積し、前記ＩＴＯ層をパターニングする工程を含む、透明導電層を形成する工程と、
   Ｍｏを含み、且つ、表面の結晶粒の最大粒径が６０ｎｍ以下である結晶層、またはアモルファス層である第１金属層を前記ＩＴＯ層上または前記透明導電層上に堆積する工程と、
   前記第１金属層上に、Ａｌを含む第２金属層を堆積する工程と、
   前記第１および第２金属層をパターニングする工程と、
   を包含する配線基板の製造方法。
6. 前記ＩＴＯ層上にレジストパターンを形成し、前記レジストパターンをマスクとして前記ＩＴＯ層をウエットエッチングによってパターニングする工程と、
   前記第１および第２金属層上にさらなるレジストパターンを形成し、前記さらなるレジストパターンをマスクとして前記第１および第２金属層をウエットエッチングによってパターニングする工程とが別途実行される請求項５に記載の配線基板の製造方法。
7. 一対の基板と、前記一対の基板の間に設けられた液晶層とを有する液晶表示装置であって、
   前記一対の基板のうちの少なくとも一方の基板は、請求項１から４のいずれかに記載の配線基板である液晶表示装置。
8. 前記液晶表示装置がＴＦＴアクティブマトリクス型液晶表示装置であって、信号線、ソース電極およびドレイン電極のうち少なくとも１つは前記透明導電層、前記第１金属層および前記第２金属層が順次積層された構造を有する請求項７に記載の液晶表示装置。
9. 一対の基板と、前記一対の基板の間に設けられた液晶層と、前記一対の基板のうちの少なくとも一方の基板に設けられたＩＴＯからなる透明導電層とを有する液晶表示装置の製造方法であって、
   前記少なくとも一方の基板上にＩＴＯ層を堆積し、前記ＩＴＯ層をパターニングする工程を含む、透明導電層を形成する工程と、
   Ｍｏを含み、且つ、表面の結晶粒の最大粒径が６０ｎｍ以下である結晶層、またはアモルファス層である第１金属層を前記ＩＴＯ層上または前記透明導電層上に堆積する工程と、
   前記第１金属層上に、Ａｌを含む第２金属層を堆積する工程と、
   前記第１および第２金属層をパターニングする工程と、
   を包含する液晶表示装置の製造方法。
10. 前記透明導電層が、表示領域内の配線に接続された端子電極の最上層に形成される請求項９に記載の液晶表示装置の製造方法。
11. 前記ＩＴＯ層上にレジストパターンを形成し、前記レジストパターンをマスクとして前記ＩＴＯ層をウエットエッチングによってパターニングする工程と、
    前記第１および第２金属層上にさらなるレジストパターンを形成し、前記さらなるレジストパターンをマスクとして前記第１および第２金属層をウエットエッチングによってパターニングする工程とが別途実行される請求項９に記載の液晶表示装置の製造方法。
12. 一対の基板と、前記一対の基板の間に設けられた液晶層と、前記液晶層を介して互いに対向する複数の電極対とを有し、前記複数の電極対のそれぞれの一方の電極は反射電極であって、反射モードで表示を行う液晶表示装置であって、
    前記反射電極は、Ｍｏを含む第１金属層と、前記第１金属層上に形成され、Ａｌを含む第２金属層とを有し、前記第２金属層に形成されたピンホールの密度が２０個／１００００μｍ² 以下である液晶表示装置。
13. 前記第２金属層に形成されたピンホールの密度が１０個／１００００μｍ² 以下である請求項１２に記載の液晶表示装置。
    

Images