JPH09181336A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09181336A JPH09181336A JP33746795A JP33746795A JPH09181336A JP H09181336 A JPH09181336 A JP H09181336A JP 33746795 A JP33746795 A JP 33746795A JP 33746795 A JP33746795 A JP 33746795A JP H09181336 A JPH09181336 A JP H09181336A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- regions
- epitaxial layer
- semiconductor device
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 本発明は、単一の半導体基板に形成された複
数のダイオード素子間のリーク電流を防止することがで
きる半導体装置を提供することにある。 【解決手段】 本発明の半導体装置は、第１導電型の半
導体基板１と、半導体基板１上に形成された半導体基板
１より不純物濃度の低い第１導電型のエピタキシャル層
２と、エピタキシャル層２の表層部に形成された複数の
第２導電型の不純物領域３，４と、複数の第２導電型の
不純物領域３，４の周囲に形成された第１導電型のチャ
ネルストップ領域１２，１３，１４とを有し、第１導電
型の半導体基板１及びエピタキシャル層１と複数の第２
導電型の不純物領域３，４とでダイオードを構成する半
導体装置において、前記チャネルストップ領域１２，１
３，１４を半導体基板１に達する深さに形成させたこと
を特徴とするものである。
数のダイオード素子間のリーク電流を防止することがで
きる半導体装置を提供することにある。 【解決手段】 本発明の半導体装置は、第１導電型の半
導体基板１と、半導体基板１上に形成された半導体基板
１より不純物濃度の低い第１導電型のエピタキシャル層
２と、エピタキシャル層２の表層部に形成された複数の
第２導電型の不純物領域３，４と、複数の第２導電型の
不純物領域３，４の周囲に形成された第１導電型のチャ
ネルストップ領域１２，１３，１４とを有し、第１導電
型の半導体基板１及びエピタキシャル層１と複数の第２
導電型の不純物領域３，４とでダイオードを構成する半
導体装置において、前記チャネルストップ領域１２，１
３，１４を半導体基板１に達する深さに形成させたこと
を特徴とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に単一の半導体基板に形成された複数のダイオード素
子間のリーク電流を防止できる半導体装置に関する。
特に単一の半導体基板に形成された複数のダイオード素
子間のリーク電流を防止できる半導体装置に関する。
【０００２】
【従来の技術】従来より単一の半導体基板に複数のダイ
オード素子を形成した半導体装置が知られている。従来
の半導体装置は、図３（ａ）の断面図に示すように、Ｐ
+型半導体基板１に形成されたＰ-型エピタキシャル層２
と、エピタキシャル層２の表層部に形成されたＮ型不純
物領域３，４と、エピタキシャル層２の表面を覆うよう
に形成された酸化膜５とを有しており、Ｐ型の半導体基
板１及びエピタキシャル層２とＮ型の不純物領域３，４
とでダイオードＤ1，Ｄ2を構成している。Ｎ型不純物領
域３，４には酸化膜５に形成された開口部を介して電極
６，７が形成される一方、半導体基板１の裏面には共通
電極８として裏メタルが形成されている。
オード素子を形成した半導体装置が知られている。従来
の半導体装置は、図３（ａ）の断面図に示すように、Ｐ
+型半導体基板１に形成されたＰ-型エピタキシャル層２
と、エピタキシャル層２の表層部に形成されたＮ型不純
物領域３，４と、エピタキシャル層２の表面を覆うよう
に形成された酸化膜５とを有しており、Ｐ型の半導体基
板１及びエピタキシャル層２とＮ型の不純物領域３，４
とでダイオードＤ1，Ｄ2を構成している。Ｎ型不純物領
域３，４には酸化膜５に形成された開口部を介して電極
６，７が形成される一方、半導体基板１の裏面には共通
電極８として裏メタルが形成されている。
【０００３】さらに、ＰＮ接合間に逆バイアスを印加し
たときに生じる空乏層（点線で示す）の広がりを防止す
るためＰ+型のチャネルストッパ９，１０，１１が、Ｎ
型の不純物領域３，４の深さより浅く、しかもその周囲
に位置するようにエピタキシャル層２の表層部に形成さ
れている。
たときに生じる空乏層（点線で示す）の広がりを防止す
るためＰ+型のチャネルストッパ９，１０，１１が、Ｎ
型の不純物領域３，４の深さより浅く、しかもその周囲
に位置するようにエピタキシャル層２の表層部に形成さ
れている。
【０００４】
【発明が解決しようとする課題】上述の半導体装置で
は、ダイオードＤ1，Ｄ2を個別にＯＮ，ＯＦＦすること
ができ、例えば、ダイオードＤ1をＯＮし、ダイオード
Ｄ2をＯＦＦすることが可能である。しかし、ダイオー
ドＤ1だけに順方向電流ＩF1を流そうとしてもダイオー
ドＤ2からダイオードＤ1にリーク電流Ｉleakが流れてし
まう場合があった。
は、ダイオードＤ1，Ｄ2を個別にＯＮ，ＯＦＦすること
ができ、例えば、ダイオードＤ1をＯＮし、ダイオード
Ｄ2をＯＦＦすることが可能である。しかし、ダイオー
ドＤ1だけに順方向電流ＩF1を流そうとしてもダイオー
ドＤ2からダイオードＤ1にリーク電流Ｉleakが流れてし
まう場合があった。
【０００５】これは、半導体装置ではＮ型不純物領域３
とＰ-型のエピタキシャル層２とＮ型不純物領域４とで
寄生ＮＰＮトランジスタが形成されるため、図３（ｂ）
の回路図に示すように、ダイオードＤ1に順方向電流Ｉ
F1が流れると、トランジスタの増幅機能が作用し、順方
向電流ＩF1のｈFE（＝電流増幅率）倍のリーク電流Ｉ
leakがダイオードＤ2からダイオードＤ1に、つまり電極
７から電極６の方向に流れてしまっていた。
とＰ-型のエピタキシャル層２とＮ型不純物領域４とで
寄生ＮＰＮトランジスタが形成されるため、図３（ｂ）
の回路図に示すように、ダイオードＤ1に順方向電流Ｉ
F1が流れると、トランジスタの増幅機能が作用し、順方
向電流ＩF1のｈFE（＝電流増幅率）倍のリーク電流Ｉ
leakがダイオードＤ2からダイオードＤ1に、つまり電極
７から電極６の方向に流れてしまっていた。
【０００６】寄生ＮＰＮトランジスタがラテラル（横
型）構造のためｈFEが、例えば０．１と低いとしても、
順方向電流ＩF1が１ｍＡとすればリーク電流Ｉleakは１
ｍＡ×０．１＝０．１ｍＡと大きく、高精度を要求され
る電子回路では誤動作の原因となってしまう。そのた
め、リーク電流の減少が半導体装置の問題となってい
た。本発明の目的は、上述した問題点に鑑み、単一の半
導体基板に形成された複数のダイオード素子間のリーク
電流を防止することができる半導体装置を提供すること
にある。
型）構造のためｈFEが、例えば０．１と低いとしても、
順方向電流ＩF1が１ｍＡとすればリーク電流Ｉleakは１
ｍＡ×０．１＝０．１ｍＡと大きく、高精度を要求され
る電子回路では誤動作の原因となってしまう。そのた
め、リーク電流の減少が半導体装置の問題となってい
た。本発明の目的は、上述した問題点に鑑み、単一の半
導体基板に形成された複数のダイオード素子間のリーク
電流を防止することができる半導体装置を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために次のような構成をとる。すなわち、本発明
の半導体装置は、第１導電型の半導体基板と、前記半導
体基板上に形成された半導体基板より不純物濃度の低い
第１導電型のエピタキシャル層と、前記エピタキシャル
層の表層部に形成された複数の第２導電型の不純物領域
と、前記複数の第２導電型の不純物領域の周囲に形成さ
れた第１導電型のチャネルストッパ領域とを有し、第１
導電型の半導体基板及びエピタキシャル層と複数の第２
導電型の不純物領域とでダイオードを構成する半導体装
置において、前記チャネルストッパ領域を半導体基板に
達する深さに形成させたことを特徴とするものである。
成するために次のような構成をとる。すなわち、本発明
の半導体装置は、第１導電型の半導体基板と、前記半導
体基板上に形成された半導体基板より不純物濃度の低い
第１導電型のエピタキシャル層と、前記エピタキシャル
層の表層部に形成された複数の第２導電型の不純物領域
と、前記複数の第２導電型の不純物領域の周囲に形成さ
れた第１導電型のチャネルストッパ領域とを有し、第１
導電型の半導体基板及びエピタキシャル層と複数の第２
導電型の不純物領域とでダイオードを構成する半導体装
置において、前記チャネルストッパ領域を半導体基板に
達する深さに形成させたことを特徴とするものである。
【０００８】本発明の半導体装置のチャネルストッパ領
域は、半導体基板まで拡散させることで、チャネルスト
ッパとリーク電流の防止の両機能を有している。チャネ
ルストッパ領域のうちエピタキシャル層の表層部に近い
領域では従来と同様、ダイオードに逆バイアスを印加し
たときに生じる空乏層の広がりを防止する働きをする。
一方、チャネルストッパ領域のうち半導体基板に達する
まで深く拡散された領域は、リーク電流の流れを遮る障
壁として作用する。
域は、半導体基板まで拡散させることで、チャネルスト
ッパとリーク電流の防止の両機能を有している。チャネ
ルストッパ領域のうちエピタキシャル層の表層部に近い
領域では従来と同様、ダイオードに逆バイアスを印加し
たときに生じる空乏層の広がりを防止する働きをする。
一方、チャネルストッパ領域のうち半導体基板に達する
まで深く拡散された領域は、リーク電流の流れを遮る障
壁として作用する。
【０００９】
【発明の実施の形態】以下、本発明の実施例を、図面を
参照しつつ具体的に説明する。尚、従来と同一部分や相
当部分には同一の符号を付している。本発明の半導体装
置は図１の断面図に示すように、Ｐ+型の単一の半導体
基板１に、この半導体基板１より不純物濃度の低いＰ-
型のエピタキシャル層２が形成されている。Ｐ-型のエ
ピタキシャル層２の表層部には、Ｎ型の不純物領域３，
４が形成されている。本実施例では、Ｐ型の半導体基板
１及びエピタキシャル層２とＮ型の不純物領域３，４と
でダイオードＤ1，Ｄ2を構成している。
参照しつつ具体的に説明する。尚、従来と同一部分や相
当部分には同一の符号を付している。本発明の半導体装
置は図１の断面図に示すように、Ｐ+型の単一の半導体
基板１に、この半導体基板１より不純物濃度の低いＰ-
型のエピタキシャル層２が形成されている。Ｐ-型のエ
ピタキシャル層２の表層部には、Ｎ型の不純物領域３，
４が形成されている。本実施例では、Ｐ型の半導体基板
１及びエピタキシャル層２とＮ型の不純物領域３，４と
でダイオードＤ1，Ｄ2を構成している。
【００１０】また、エピタキシャル層２の表面は、不純
物領域３，４上を除き素子を保護するために酸化膜５で
覆われている。さらに、不純物領域３，４は、酸化膜５
に形成された開口部を介してＡｌ等の導電材料からなる
電極６，７と電気的に接続されている。一方、半導体基
板１の裏面にも共通電極８としてＡｌ等の導電材料の裏
メタルが形成されている。
物領域３，４上を除き素子を保護するために酸化膜５で
覆われている。さらに、不純物領域３，４は、酸化膜５
に形成された開口部を介してＡｌ等の導電材料からなる
電極６，７と電気的に接続されている。一方、半導体基
板１の裏面にも共通電極８としてＡｌ等の導電材料の裏
メタルが形成されている。
【００１１】本発明の半導体装置も、Ｐ+型のチャネル
ストッパ１２，１３，１４がＮ型の不純物領域３，４の
周囲に位置するよう形成されているが、本発明のチャネ
ルストッパ領域１２，１３，１４は半導体基板１に達す
るまで拡散されリークストッパとしても作用する。この
ようにチャネルストッパ１２，１３，１４を半導体基板
１に達するまで拡散させることで、チャネルストッパと
リーク電流の防止の両方の機能を果たしている。つま
り、チャネルストッパ領域１２，１３，１４のうちエピ
タキシャル層２の表層部に近い領域では従来と同様、ダ
イオードＤ1，Ｄ2のＰＮ接合間に逆バイアスを印加した
ときに生じる空乏層（点線で示す）の広がりを防止する
働きをする。一方、チャネルストッパ領域１２，１３，
１４のうち半導体基板１に達するまで深く拡散された領
域は、リーク電流Ｉleakの流れを遮る障壁として作用す
る。リーク電流Ｉleakは不純物濃度の低い領域を流れる
性質があり、例えばダイオードＤ1をＯＮし、，ダイオ
ードＤ2をＯＦＦした場合でも、通常のチャネルストッ
パ領域のように不純物領域３，４より浅いとリーク電流
Ｉleakが不純物濃度の低いエピタキシャル層２を介して
ダイオードＤ2からダイオードＤ1に流れ込むおそれがあ
った。しかし、エピタキシャル層２の不純物濃度より高
いチャネルストッパ領域１２，１３，１４が半導体基板
１に達するまで深く拡散されているとリーク電流Ｉleak
はこの領域を通過できず、結果としてリーク電流Ｉleak
の流れを遮る障壁として作用することになる。
ストッパ１２，１３，１４がＮ型の不純物領域３，４の
周囲に位置するよう形成されているが、本発明のチャネ
ルストッパ領域１２，１３，１４は半導体基板１に達す
るまで拡散されリークストッパとしても作用する。この
ようにチャネルストッパ１２，１３，１４を半導体基板
１に達するまで拡散させることで、チャネルストッパと
リーク電流の防止の両方の機能を果たしている。つま
り、チャネルストッパ領域１２，１３，１４のうちエピ
タキシャル層２の表層部に近い領域では従来と同様、ダ
イオードＤ1，Ｄ2のＰＮ接合間に逆バイアスを印加した
ときに生じる空乏層（点線で示す）の広がりを防止する
働きをする。一方、チャネルストッパ領域１２，１３，
１４のうち半導体基板１に達するまで深く拡散された領
域は、リーク電流Ｉleakの流れを遮る障壁として作用す
る。リーク電流Ｉleakは不純物濃度の低い領域を流れる
性質があり、例えばダイオードＤ1をＯＮし、，ダイオ
ードＤ2をＯＦＦした場合でも、通常のチャネルストッ
パ領域のように不純物領域３，４より浅いとリーク電流
Ｉleakが不純物濃度の低いエピタキシャル層２を介して
ダイオードＤ2からダイオードＤ1に流れ込むおそれがあ
った。しかし、エピタキシャル層２の不純物濃度より高
いチャネルストッパ領域１２，１３，１４が半導体基板
１に達するまで深く拡散されているとリーク電流Ｉleak
はこの領域を通過できず、結果としてリーク電流Ｉleak
の流れを遮る障壁として作用することになる。
【００１２】次に、本発明の半導体装置の製造方法を図
２を参照に説明する。同図（ａ）に示すように、不純物
濃度が１０18ｃｍ-3程度のＰ+型の半導体基板１上に不
純物濃度が１０16ｃｍ-3程度のＰ-型のエピタキシャル
層２を形成する。次に、同図（ｂ）に示すように、Ｐ-
型のエピタキシャル層２にＰ型の不純物となるボロン
（Ｂ）等をイオン注入して熱処理を加え、チャネルスト
ッパ領域１２，１３，１４が半導体基板１に達するまで
拡散させる。最終的に不純物濃度が１０18〜１０19ｃｍ
-3程度のＰ+型のチャネルストッパ領域１２，１３，１
４を形成する。
２を参照に説明する。同図（ａ）に示すように、不純物
濃度が１０18ｃｍ-3程度のＰ+型の半導体基板１上に不
純物濃度が１０16ｃｍ-3程度のＰ-型のエピタキシャル
層２を形成する。次に、同図（ｂ）に示すように、Ｐ-
型のエピタキシャル層２にＰ型の不純物となるボロン
（Ｂ）等をイオン注入して熱処理を加え、チャネルスト
ッパ領域１２，１３，１４が半導体基板１に達するまで
拡散させる。最終的に不純物濃度が１０18〜１０19ｃｍ
-3程度のＰ+型のチャネルストッパ領域１２，１３，１
４を形成する。
【００１３】チャネルストッパ領域１２，１３，１４を
形成するためのマスクは、従来のチャネルストッパを形
成する際に使用していたマスクをそのまま利用すること
ができる。本願発明のチャネルストッパ領域１２，１
３，１４では、エピタキシャル層２の表層付近ではチャ
ネルストッパとして作用し、エピタキシャル層２の中央
部から半導体基板１に亘る領域はリーク電流に対する障
壁として作用する。
形成するためのマスクは、従来のチャネルストッパを形
成する際に使用していたマスクをそのまま利用すること
ができる。本願発明のチャネルストッパ領域１２，１
３，１４では、エピタキシャル層２の表層付近ではチャ
ネルストッパとして作用し、エピタキシャル層２の中央
部から半導体基板１に亘る領域はリーク電流に対する障
壁として作用する。
【００１４】次に、同図（ｃ）に示すように、エピタキ
シャル層２の表面に厚さ１００００オングストローム程
度の酸化膜５を形成した後、エピタキシャル層２が露出
するように開口部を形成する。そして、開口部を介して
チャネルストッパ領域１２、１３の間およびチャネルス
トッパ領域１３、１４の間に不純物濃度が１０18〜１０
19ｃｍ-3程度のＮ型の不純物領域３，４を形成する。
シャル層２の表面に厚さ１００００オングストローム程
度の酸化膜５を形成した後、エピタキシャル層２が露出
するように開口部を形成する。そして、開口部を介して
チャネルストッパ領域１２、１３の間およびチャネルス
トッパ領域１３、１４の間に不純物濃度が１０18〜１０
19ｃｍ-3程度のＮ型の不純物領域３，４を形成する。
【００１５】その後、Ｎ型不純物領域３，４上に酸化膜
５に形成された開口部を介してＡｌ等の導電材料からな
る電極６，７を形成する。最後に、半導体基板１の裏面
に共通電極８となる裏メタルを形成する。尚、本実施例
で説明した半導体装置と逆の導電性を有する半導体装置
においても本発明を適用することができる。
５に形成された開口部を介してＡｌ等の導電材料からな
る電極６，７を形成する。最後に、半導体基板１の裏面
に共通電極８となる裏メタルを形成する。尚、本実施例
で説明した半導体装置と逆の導電性を有する半導体装置
においても本発明を適用することができる。
【００１６】
【発明の効果】以上、説明したように本発明による半導
体装置によれば、チャネルストッパ領域を半導体基板に
達するようにするだけで、リーク電流を防止をすること
ができる。しかも、従来から使用していたマスクをその
まま利用できるので、製造工程上も負荷が生じない。
体装置によれば、チャネルストッパ領域を半導体基板に
達するようにするだけで、リーク電流を防止をすること
ができる。しかも、従来から使用していたマスクをその
まま利用できるので、製造工程上も負荷が生じない。
【図１】本発明の半導体装置を示す断面図。
【図２】本発明の半導体装置の製造方法をを示す断面
図。
図。
【図３】従来の半導体装置を示す説明図。
１ 半導体基板 ２ エピタキシャル層 ３，４ 不純物領域 ５ 酸化膜 ６，７ 電極 ８ 共通電極 １２，１３，１４ チャネルストッパ（リークストッ
パ）
パ）
Claims (1)
- 【請求項１】 第１導電型の半導体基板と、前記半導体
基板上に形成された半導体基板より不純物濃度の低い第
１導電型のエピタキシャル層と、前記エピタキシャル層
の表層部に形成された複数の第２導電型の不純物領域
と、前記複数の第２導電型の不純物領域の周囲に形成さ
れた第１導電型のチャネルストップ領域とを有し、第１
導電型の半導体基板及びエピタキシャル層と複数の第２
導電型の不純物領域とでダイオードを構成する半導体装
置において、前記チャネルストップ領域を半導体基板に
達する深さに形成させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33746795A JPH09181336A (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33746795A JPH09181336A (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181336A true JPH09181336A (ja) | 1997-07-11 |
Family
ID=18308922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33746795A Pending JPH09181336A (ja) | 1995-12-25 | 1995-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181336A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195428A (ja) * | 2011-03-16 | 2012-10-11 | Nippon Inter Electronics Corp | 複合半導体装置 |
| JP2021009944A (ja) * | 2019-07-02 | 2021-01-28 | 三菱電機株式会社 | 半導体装置 |
-
1995
- 1995-12-25 JP JP33746795A patent/JPH09181336A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195428A (ja) * | 2011-03-16 | 2012-10-11 | Nippon Inter Electronics Corp | 複合半導体装置 |
| JP2021009944A (ja) * | 2019-07-02 | 2021-01-28 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0945912A (ja) | 半導体装置およびその製造方法 | |
| JPH0736440B2 (ja) | 半導体装置及びその製造方法 | |
| US5861659A (en) | Semiconductor device | |
| JPH09181336A (ja) | 半導体装置 | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH0371673A (ja) | 縦型ｍｏｓｆｅｔ | |
| KR940008137A (ko) | 반도체 장치의 제조 방법 | |
| JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
| KR100249166B1 (ko) | 이에스디(esd) 보호회로 및 그 제조방법 | |
| KR960032717A (ko) | 스마트 디스크리트를 갖는 반도체 장치 | |
| JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH0472771A (ja) | Ｍｏｓｆｅｔ | |
| JPH07111311A (ja) | 半導体装置およびその製造方法 | |
| JPS6237816B2 (ja) | ||
| KR100317604B1 (ko) | 쇼트키 베리어 다이오드 및 그 제조방법 | |
| JP3288430B2 (ja) | Ｐｎ接合ダイオードおよびその製造方法 | |
| JP3251788B2 (ja) | Ｍｏｓ制御サイリスタ装置 | |
| JPH02296374A (ja) | ダイオード | |
| JPH0110938Y2 (ja) | ||
| JPS62165978A (ja) | 保護ダイオ−ド | |
| JPH09283534A (ja) | 半導体装置の製造方法 | |
| JPH0917804A (ja) | 半導体装置 | |
| JPH06252349A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0456227A (ja) | 半導体装置 |