JPH0916123A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0916123A JPH0916123A JP7168428A JP16842895A JPH0916123A JP H0916123 A JPH0916123 A JP H0916123A JP 7168428 A JP7168428 A JP 7168428A JP 16842895 A JP16842895 A JP 16842895A JP H0916123 A JPH0916123 A JP H0916123A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- thin film
- image display
- tft
- light emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【目的】 入力電圧と非線形素子に流れる電流を一次比
例関係にすることで、入力映像信号に忠実な薄膜画素素
子の輝度を得ることを目的とする。 【構成】 一画素毎に薄膜画素素子ＥＬと、該薄膜画素
素子ＥＬの発光制御用の非線形素子Ｍと、該非線形素子
Ｍのゲート電極に接続された信号保持用のキャパシタＣ
と、該キャパシタＣへのデータ書き込み用の非線形素子
Ｔｙと、前記発光制御用の非線形素子Ｍと任意の固定電
位との間に、電流−電圧特性が一次比例である負荷素子
Ｒｓとを有する。
例関係にすることで、入力映像信号に忠実な薄膜画素素
子の輝度を得ることを目的とする。 【構成】 一画素毎に薄膜画素素子ＥＬと、該薄膜画素
素子ＥＬの発光制御用の非線形素子Ｍと、該非線形素子
Ｍのゲート電極に接続された信号保持用のキャパシタＣ
と、該キャパシタＣへのデータ書き込み用の非線形素子
Ｔｙと、前記発光制御用の非線形素子Ｍと任意の固定電
位との間に、電流−電圧特性が一次比例である負荷素子
Ｒｓとを有する。
Description
【０００１】
【産業上の利用分野】本発明は、画像表示装置に係り、
例えば有機ＥＬ画像表示装置のような、エレクトロルミ
ネセンス（ＥＬ）画像表示装置に関する。
例えば有機ＥＬ画像表示装置のような、エレクトロルミ
ネセンス（ＥＬ）画像表示装置に関する。
【０００２】
【従来の技術】図５、図６は従来例を示した図である。
以下、これらの図面に基づいて従来例を説明する。
以下、これらの図面に基づいて従来例を説明する。
【０００３】図５（Ａ）は、パネルブロック図であり、
ディスプレイ（表示）パネル１０には、ディスプレイ画
面１１、Ｘ軸のシフトレジスタ１２、Ｙ軸のシフトレジ
スタ１３が設けてある。
ディスプレイ（表示）パネル１０には、ディスプレイ画
面１１、Ｘ軸のシフトレジスタ１２、Ｙ軸のシフトレジ
スタ１３が設けてある。
【０００４】ディスプレイ画面１１には、ＥＬ電源が供
給されており、またＸ軸のシフトレジスタ１２には、シ
フトレジスタ電源の供給とＸ軸同期信号の入力が行われ
る。さらにＹ軸のシフトレジスタ１３には、シフトレジ
スタ電源の供給とＹ軸同期信号の入力が行われる。ま
た、Ｘ軸のシフトレジスタ１２の出力部に画像データ信
号の出力が設けてある。
給されており、またＸ軸のシフトレジスタ１２には、シ
フトレジスタ電源の供給とＸ軸同期信号の入力が行われ
る。さらにＹ軸のシフトレジスタ１３には、シフトレジ
スタ電源の供給とＹ軸同期信号の入力が行われる。ま
た、Ｘ軸のシフトレジスタ１２の出力部に画像データ信
号の出力が設けてある。
【０００５】図５（Ｂ）は、図５（Ａ）のＡ部の拡大説
明図であり、ディスプレイ画面１１の一画素（点線の四
角で示す）は、トランジスタが２個、コンデンサが１
個、ＥＬ素子が１個より構成されている。
明図であり、ディスプレイ画面１１の一画素（点線の四
角で示す）は、トランジスタが２個、コンデンサが１
個、ＥＬ素子が１個より構成されている。
【０００６】この１画素の発光動作は、例えば、Ｙ軸の
シフトレジスタ１３で選択信号Ｙ１の出力があり、また
Ｘ軸のシフトレジスタ１２で選択信号Ｘ１の出力があっ
た場合、トランジスタＴｙ１１とトランジスタＴｘ１が
オンとなる。
シフトレジスタ１３で選択信号Ｙ１の出力があり、また
Ｘ軸のシフトレジスタ１２で選択信号Ｘ１の出力があっ
た場合、トランジスタＴｙ１１とトランジスタＴｘ１が
オンとなる。
【０００７】このため、画像データ（映像信号）Ｄｉ
は、非線形素子（ＢＩＡＳ ＴＦＴ）Ｍ１１である薄膜
トランジスタのゲートに入力される。これにより、この
ゲート電圧に応じた電流がＥＬ電源から非線形素子Ｍ１
１のドレイン、ソース間に流れ、ＥＬ素子ＥＬ１１が発
光する。
は、非線形素子（ＢＩＡＳ ＴＦＴ）Ｍ１１である薄膜
トランジスタのゲートに入力される。これにより、この
ゲート電圧に応じた電流がＥＬ電源から非線形素子Ｍ１
１のドレイン、ソース間に流れ、ＥＬ素子ＥＬ１１が発
光する。
【０００８】次のタイミングでは、Ｘ軸のシフトレジス
タ１２は、選択信号Ｘ１の出力をオフとし、選択信号Ｘ
２を出力することになるが、非線形素子Ｍ１１のゲート
電圧は、コンデンサＣ１１で保持されるため、次にこの
画素が選択されるまでＥＬ素子ＥＬ１１の前記発光は、
持続することになる。
タ１２は、選択信号Ｘ１の出力をオフとし、選択信号Ｘ
２を出力することになるが、非線形素子Ｍ１１のゲート
電圧は、コンデンサＣ１１で保持されるため、次にこの
画素が選択されるまでＥＬ素子ＥＬ１１の前記発光は、
持続することになる。
【０００９】図６に一画素を抜き出して示す如く、一画
素毎のＥＬ素子を発光制御用の非線形素子（ＢＩＡＳ
ＴＦＴ）Ｍに直列接続し、この非線形素子（ＢＩＡＳ
ＴＦＴ）Ｍのゲート電極に信号保持用のキャパシタＣを
接続する。
素毎のＥＬ素子を発光制御用の非線形素子（ＢＩＡＳ
ＴＦＴ）Ｍに直列接続し、この非線形素子（ＢＩＡＳ
ＴＦＴ）Ｍのゲート電極に信号保持用のキャパシタＣを
接続する。
【００１０】そしてこの信号保持用のキャパシタＣにデ
ータ書き込み用の非線形素子（ＳＥＬＥＣＴ−ＳＷ用Ｔ
ＦＴ）Ｔｙを接続し、このデータ書き込み用の非線形素
子（ＳＥＬＥＣＴ−ＳＷ用ＴＦＴ）ＴｙにＹ座標選択信
号ＹｎとＸ座標選択信号により選択された画像データ
（映像信号）Ｄｉを印加する。
ータ書き込み用の非線形素子（ＳＥＬＥＣＴ−ＳＷ用Ｔ
ＦＴ）Ｔｙを接続し、このデータ書き込み用の非線形素
子（ＳＥＬＥＣＴ−ＳＷ用ＴＦＴ）ＴｙにＹ座標選択信
号ＹｎとＸ座標選択信号により選択された画像データ
（映像信号）Ｄｉを印加する。
【００１１】この画像データＤｉにより前記信号保持用
のキャパシタＣに電荷を蓄積し、この信号保持用のキャ
パシタＣに蓄積された電圧により前記発光制御用の非線
形素子（ＢＩＡＳ ＴＦＴ）Ｍに流れる電流を制御する
ことにより、ＥＬ素子の発光強度が決定される。（“Ａ
６×６−in 20−lpi Electroluminescent DisplayPan
el ”T.P.BRODY,FANG CHEN LUO,et.al.IEEE Trans.Elec
tron Devices,Vol.ED-22,No.9,Sept.1975、p739〜p749
参照）
のキャパシタＣに電荷を蓄積し、この信号保持用のキャ
パシタＣに蓄積された電圧により前記発光制御用の非線
形素子（ＢＩＡＳ ＴＦＴ）Ｍに流れる電流を制御する
ことにより、ＥＬ素子の発光強度が決定される。（“Ａ
６×６−in 20−lpi Electroluminescent DisplayPan
el ”T.P.BRODY,FANG CHEN LUO,et.al.IEEE Trans.Elec
tron Devices,Vol.ED-22,No.9,Sept.1975、p739〜p749
参照）
【００１２】
【発明が解決しようとする課題】ところが、発光制御用
の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに流れる電流と、
キャパシタＣに蓄積された電圧との特性関係は必ずしも
一次比例の関係ではない。このため入力された映像信号
の大きさとＥＬ素子の発光輝度との関係が直線的でない
ため、入力映像信号に忠実にＥＬ素子の発光輝度が得ら
れないため、映像信号の大きさに忠実な発光輝度の再現
が難しかった。
の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍに流れる電流と、
キャパシタＣに蓄積された電圧との特性関係は必ずしも
一次比例の関係ではない。このため入力された映像信号
の大きさとＥＬ素子の発光輝度との関係が直線的でない
ため、入力映像信号に忠実にＥＬ素子の発光輝度が得ら
れないため、映像信号の大きさに忠実な発光輝度の再現
が難しかった。
【００１３】例えばこの非線形素子Ｍが電界効果トラン
ジスタ（ＴＦＴ）の場合、これに流れる電流は飽和領域
で次式のものとなる。 Ｉｄｓ＝（１／２）（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇｓ−Ｖｔ
ｈ）2 Ｉｄｓ ＴＦＴに流れる電流 Ｖｇｓ ゲートソース間電圧（キャパシタに蓄積された
電圧） Ｃ0 単位面積当りのゲート容量 μ0 移動度 Ｗ ＴＦＴのゲートのチャネル幅 Ｌ ＴＦＴのゲートのチャネル長 Ｖｔｈ ＴＦＴの閾値電圧 前記式より明らかな如く、ＩｄｓとＶｇｓとは比例関係
でなく、このため映像信号に比例した発光輝度を得るこ
とができなかった。
ジスタ（ＴＦＴ）の場合、これに流れる電流は飽和領域
で次式のものとなる。 Ｉｄｓ＝（１／２）（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇｓ−Ｖｔ
ｈ）2 Ｉｄｓ ＴＦＴに流れる電流 Ｖｇｓ ゲートソース間電圧（キャパシタに蓄積された
電圧） Ｃ0 単位面積当りのゲート容量 μ0 移動度 Ｗ ＴＦＴのゲートのチャネル幅 Ｌ ＴＦＴのゲートのチャネル長 Ｖｔｈ ＴＦＴの閾値電圧 前記式より明らかな如く、ＩｄｓとＶｇｓとは比例関係
でなく、このため映像信号に比例した発光輝度を得るこ
とができなかった。
【００１４】本発明は、前記従来の課題を解決し、入力
電圧と非線形素子に流れる電流を一次比例関係にするこ
とで、入力映像信号に忠実な薄膜画素素子の輝度を得る
ことを目的とする。
電圧と非線形素子に流れる電流を一次比例関係にするこ
とで、入力映像信号に忠実な薄膜画素素子の輝度を得る
ことを目的とする。
【００１５】
【課題を解決するための手段】この目的を達成するた
め、本発明では図１（Ａ）に示す如く、この発光制御用
の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍと任意の固定電位
ＣＯＭとの間に、電流−電圧特性が一次比例特性を有す
る負荷素子として抵抗Ｒｓを接続する。
め、本発明では図１（Ａ）に示す如く、この発光制御用
の非線形素子（ＢＩＡＳ ＴＦＴ）Ｍと任意の固定電位
ＣＯＭとの間に、電流−電圧特性が一次比例特性を有す
る負荷素子として抵抗Ｒｓを接続する。
【００１６】
【作用】前記一次比例特性を有する負荷素子としてソー
ス抵抗Ｒｓを接続したので、下記の如く負帰還が非線形
素子（ＢＩＡＳ ＴＦＴ）Ｍに係り、非線形素子Ｍに流
れる電流ＩｄｓとキャパシタＣに蓄積された電圧Ｖｇと
の間に一次比例特性の関係が得られる。
ス抵抗Ｒｓを接続したので、下記の如く負帰還が非線形
素子（ＢＩＡＳ ＴＦＴ）Ｍに係り、非線形素子Ｍに流
れる電流ＩｄｓとキャパシタＣに蓄積された電圧Ｖｇと
の間に一次比例特性の関係が得られる。
【００１７】即ち、図１（Ａ）において、非線形素子Ｍ
のゲート電圧Ｖｇが変化すると非線形素子Ｍに流れる電
流Ｉｄｓが変化し、Ｉｄｓ・Ｒｓつまり、非線形素子Ｍ
のソース電極と固定電位である共通電位ＣＯＭ間の電位
Ｖｓが変化する。これにもとづきＶｇ−ＶｓつまりＶｇ
ｓが変化し、非線形素子Ｍに流れる電流が変化する。こ
れにより負帰還が係りゲート電圧Ｖｇが大きくなったと
き、Ｉｄｓは増加するものの、ソースフォロア回路を構
成しているため負帰還が係りＶｇ−Ｉｄｓ特性は一次比
例特性が得られる。
のゲート電圧Ｖｇが変化すると非線形素子Ｍに流れる電
流Ｉｄｓが変化し、Ｉｄｓ・Ｒｓつまり、非線形素子Ｍ
のソース電極と固定電位である共通電位ＣＯＭ間の電位
Ｖｓが変化する。これにもとづきＶｇ−ＶｓつまりＶｇ
ｓが変化し、非線形素子Ｍに流れる電流が変化する。こ
れにより負帰還が係りゲート電圧Ｖｇが大きくなったと
き、Ｉｄｓは増加するものの、ソースフォロア回路を構
成しているため負帰還が係りＶｇ−Ｉｄｓ特性は一次比
例特性が得られる。
【００１８】
【実施例】本発明の一実施例を図１に基づき説明する。
本発明では、図１（Ａ）に示す如く、ＥＬ素子に直列接
続された発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）
Ｍと共通電位ＣＯＭとの間に、電流−電圧特性が一次比
例特性を有する負荷素子として抵抗Ｒｓを接続する。
本発明では、図１（Ａ）に示す如く、ＥＬ素子に直列接
続された発光制御用の非線形素子（ＢＩＡＳ ＴＦＴ）
Ｍと共通電位ＣＯＭとの間に、電流−電圧特性が一次比
例特性を有する負荷素子として抵抗Ｒｓを接続する。
【００１９】これにより、非線形素子Ｍのゲート電圧Ｖ
ｇ、つまりコンデンサＣの充電電圧が大きくなるとき、
図１（Ｂ）に示す如く、この非線形素子Ｍに流れる電流
Ｉｄｓが増加する。この電流Ｉｄｓが増大することによ
り抵抗Ｒｓにおける電圧降下が大きくなり、ソース電位
Ｖｓが上昇する。
ｇ、つまりコンデンサＣの充電電圧が大きくなるとき、
図１（Ｂ）に示す如く、この非線形素子Ｍに流れる電流
Ｉｄｓが増加する。この電流Ｉｄｓが増大することによ
り抵抗Ｒｓにおける電圧降下が大きくなり、ソース電位
Ｖｓが上昇する。
【００２０】これにより下記の式で得られるソースゲー
ト間電圧Ｖｇｓ、Ｖｇｓ＝Ｖｇ−Ｖｓも、ソース電位Ｖ
ｓが上昇するため小さくなり、これによりＢＩＡＳ Ｔ
ＦＴに流れる電流Ｉｄｓが減少する。このようにして負
帰還がＢＩＡＳ ＴＦＴにかかるので、Ｉｄｓ対Ｖｇ特
性は一次比例の関係を持つ範囲を得ることができる。
ト間電圧Ｖｇｓ、Ｖｇｓ＝Ｖｇ−Ｖｓも、ソース電位Ｖ
ｓが上昇するため小さくなり、これによりＢＩＡＳ Ｔ
ＦＴに流れる電流Ｉｄｓが減少する。このようにして負
帰還がＢＩＡＳ ＴＦＴにかかるので、Ｉｄｓ対Ｖｇ特
性は一次比例の関係を持つ範囲を得ることができる。
【００２１】この場合、前記発光制御用の非線形素子
（ＢＩＡＳ ＴＦＴ）Ｍのソース電極と任意の共通電位
ＣＯＭの間に、発光制御用の非線形素子の相互コンダク
タンスの逆数よりも十分に大きな抵抗〔１０倍以上〜１
Ｔ（テラ＝１０12）Ω以下〕を配したことにより負帰還
が係り、発光制御用の非線形素子Ｍに流れる電流Ｉｄｓ
とキャパシタＣに蓄積された電圧との間に一次比例の関
係を持つ範囲を作ることができる。
（ＢＩＡＳ ＴＦＴ）Ｍのソース電極と任意の共通電位
ＣＯＭの間に、発光制御用の非線形素子の相互コンダク
タンスの逆数よりも十分に大きな抵抗〔１０倍以上〜１
Ｔ（テラ＝１０12）Ω以下〕を配したことにより負帰還
が係り、発光制御用の非線形素子Ｍに流れる電流Ｉｄｓ
とキャパシタＣに蓄積された電圧との間に一次比例の関
係を持つ範囲を作ることができる。
【００２２】例えばこの非線形素子Ｍが電界効果トラン
ジスタ（ＴＦＴ：薄膜トランジスタ）の場合、ソース電
位ＶｓとこのＴＦＴに流れる電流Ｉｄｓは、飽和領域で
次式の通りとなる。
ジスタ（ＴＦＴ：薄膜トランジスタ）の場合、ソース電
位ＶｓとこのＴＦＴに流れる電流Ｉｄｓは、飽和領域で
次式の通りとなる。
【００２３】 Ｖｓ＝ＲｓＩｄｓ ・・・・・・・・・・・・・・・・・・・・・・ Ｉｄｓ＝（１／２）（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇ−Ｖｓ−Ｖｔｈ）2 ・・ Ｉｄｓ ＴＦＴに流れる電流 Ｖｇ キャパシタＣに蓄積された電圧 Ｖｓ ソース電位 Ｖｔｈ ＴＦＴの閾値電圧 Ｒｓ 電流−電圧特性が一次比例特性を有する抵抗 Ｃ0 単位面積当りのゲート容量 μ0 移動度 Ｗ ＴＦＴのゲートのチャネル幅 Ｌ ＴＦＴのゲートのチャネル長 この、の両式を微分すると、 ΔＶｓ＝ＲｓΔＩｄｓ ・・・・・・・・・・・・・・・・・・・・ ΔＩｄｓ＝ｇｍ（ΔＶｇ−ΔＶｓ）・・・・・・・・・・・・・・・・ ここで、ｇｍはＴＦＴの相互コンダクタンス〔ｇｍ＝
（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇ−Ｖｓ−Ｖｔｈ）〕である。
（Ｗ／Ｌ）μ0 Ｃ0 （Ｖｇ−Ｖｓ−Ｖｔｈ）〕である。
【００２４】式より ΔＩｄｓ＝ΔＶｓ／Ｒｓ ・・・・・・・・・・・・・・・・・・・ 式を式に代入し、 ΔＶｓ／Ｒｓ＝ｇｍ（ΔＶｇ−ΔＶｓ） これを変形し、 （１＋ｇｍＲｓ）ΔＶｓ＝ｇｍＲｓΔＶｇ これにより、 ΔＶｓ＝（ｇｍＲｓ）／（１＋ｇｍＲｓ）・ΔＶｇ ここで、抵抗Ｒｓが発光制御用の非線形素子（ＴＦＴ）
の相互コンダクタンスｇｍの逆数より十分大きな場合、
即ち、ｇｍＲｓ＞＞１のとき、 ΔＶｓ≒ΔＶｇ これにより式から、 ΔＩｄｓ＝（１／Ｒｓ）ΔＶｓ＝（１／Ｒｓ）ΔＶｇ・・・・・・・・ この式の関係により、ＥＬ素子に流れる電流Ｉｄｓと
ゲート電圧Ｖｇとが一次比例の関係となっていることが
わかる。
の相互コンダクタンスｇｍの逆数より十分大きな場合、
即ち、ｇｍＲｓ＞＞１のとき、 ΔＶｓ≒ΔＶｇ これにより式から、 ΔＩｄｓ＝（１／Ｒｓ）ΔＶｓ＝（１／Ｒｓ）ΔＶｇ・・・・・・・・ この式の関係により、ＥＬ素子に流れる電流Ｉｄｓと
ゲート電圧Ｖｇとが一次比例の関係となっていることが
わかる。
【００２５】ところで、図１における抵抗Ｒｓは個別の
抵抗体を使用せずに、ソース電極を共通電位ＣＯＭに接
続する導線を、例えばポリシリコンの如き高抵抗な薄膜
により作成することもできる。この場合の抵抗値の制御
は、そのパターン寸法（例えば、幅、長さ、厚さ等）を
調節することにより行うことができる。
抵抗体を使用せずに、ソース電極を共通電位ＣＯＭに接
続する導線を、例えばポリシリコンの如き高抵抗な薄膜
により作成することもできる。この場合の抵抗値の制御
は、そのパターン寸法（例えば、幅、長さ、厚さ等）を
調節することにより行うことができる。
【００２６】また前記ソース電極に付加する抵抗は、非
線形素子（ＢＩＡＳ ＴＦＴ）に必ず存在する寄生抵
抗、例えばソース抵抗、オフセット領域（ドーピングの
ない領域）等を使用して作ってもよい。このときの抵抗
値の制御は、ドーピング量、オフセット距離、電極のパ
ターン形状等により行う。図２（Ａ）に示す抵抗Ｒｓ
は、この寄生抵抗を等価的に示したものである。
線形素子（ＢＩＡＳ ＴＦＴ）に必ず存在する寄生抵
抗、例えばソース抵抗、オフセット領域（ドーピングの
ない領域）等を使用して作ってもよい。このときの抵抗
値の制御は、ドーピング量、オフセット距離、電極のパ
ターン形状等により行う。図２（Ａ）に示す抵抗Ｒｓ
は、この寄生抵抗を等価的に示したものである。
【００２７】図２（Ａ）において、非線形素子（ＢＩＡ
Ｓ ＴＦＴ）ＭとしてＰチャネル電界効果トランジスタ
を使用し、この非線形素子Ｍのドレイン電極と任意の共
通電位ＣＯＭの間に、ＥＬ素子が設けてある。また、ゲ
ート電極と任意の固定電位ＶＤとの間に信号保持用のキ
ャパシタＣが設けてある。
Ｓ ＴＦＴ）ＭとしてＰチャネル電界効果トランジスタ
を使用し、この非線形素子Ｍのドレイン電極と任意の共
通電位ＣＯＭの間に、ＥＬ素子が設けてある。また、ゲ
ート電極と任意の固定電位ＶＤとの間に信号保持用のキ
ャパシタＣが設けてある。
【００２８】この場合も寄生抵抗である抵抗Ｒｓを発光
制御用の非線形素子Ｍの相互コンダクタンスの逆数より
も十分に大きな抵抗（１０倍以上〜１ＴΩ以下）とする
ことにより負帰還が係り、非線形素子Ｍに流れる電流Ｉ
ｄｓとキャパシタＣに蓄積された電圧との間に一次比例
の関係を持つ範囲を作ることができる。
制御用の非線形素子Ｍの相互コンダクタンスの逆数より
も十分に大きな抵抗（１０倍以上〜１ＴΩ以下）とする
ことにより負帰還が係り、非線形素子Ｍに流れる電流Ｉ
ｄｓとキャパシタＣに蓄積された電圧との間に一次比例
の関係を持つ範囲を作ることができる。
【００２９】図２（Ｂ）は非線形素子Ｍの寄生抵抗の一
例を示しており、上からドレイン電極Ｄ、ドレインパタ
ーン、ゲート電極Ｇ、ソースパターン、ソース電極Ｓを
示している。このソースパターンの一部にオフセット領
域ＯＰを設け、抵抗Ｒｓを作ることができる。勿論この
ソースパターンの幅、長さ、厚さ等を調節して抵抗Ｒｓ
を作るようにしてもよい。
例を示しており、上からドレイン電極Ｄ、ドレインパタ
ーン、ゲート電極Ｇ、ソースパターン、ソース電極Ｓを
示している。このソースパターンの一部にオフセット領
域ＯＰを設け、抵抗Ｒｓを作ることができる。勿論この
ソースパターンの幅、長さ、厚さ等を調節して抵抗Ｒｓ
を作るようにしてもよい。
【００３０】さらに前記ソース電極に付加する抵抗は、
薄膜画素素子に必ず発生する寄生抵抗を用いてもよく、
図３（Ａ）に示す抵抗Ｒｓは、この寄生抵抗を等価的に
示したものである。
薄膜画素素子に必ず発生する寄生抵抗を用いてもよく、
図３（Ａ）に示す抵抗Ｒｓは、この寄生抵抗を等価的に
示したものである。
【００３１】図３（Ａ）において、非線形素子（ＢＩＡ
Ｓ ＴＦＴ）ＭとしてＰチャネル電界効果トランジスタ
を使用し、この非線形素子Ｍのゲート電極と固定電位Ｖ
Ｄとの間に信号保持用のキャパシタＣが設けてある。ま
た、ソース電極と固定電位ＶＤとの間に薄膜画素素子で
あるＥＬ素子とその寄生抵抗Ｒｓが設けてある。
Ｓ ＴＦＴ）ＭとしてＰチャネル電界効果トランジスタ
を使用し、この非線形素子Ｍのゲート電極と固定電位Ｖ
Ｄとの間に信号保持用のキャパシタＣが設けてある。ま
た、ソース電極と固定電位ＶＤとの間に薄膜画素素子で
あるＥＬ素子とその寄生抵抗Ｒｓが設けてある。
【００３２】この場合も寄生抵抗である抵抗Ｒｓを発光
制御用の非線形素子Ｍの相互コンダクタンスの逆数より
も十分に大きな抵抗（１０倍以上〜１ＴΩ以下）とする
ことにより負帰還が係り、非線形素子Ｍに流れる電流Ｉ
ｄｓとキャパシタＣに蓄積された電圧との間に一次比例
の関係を持つ範囲を作ることができる。
制御用の非線形素子Ｍの相互コンダクタンスの逆数より
も十分に大きな抵抗（１０倍以上〜１ＴΩ以下）とする
ことにより負帰還が係り、非線形素子Ｍに流れる電流Ｉ
ｄｓとキャパシタＣに蓄積された電圧との間に一次比例
の関係を持つ範囲を作ることができる。
【００３３】図３（Ｂ）は薄膜画素素子の一例（有機Ｅ
Ｌ発光素子）を示す図であり、寄生抵抗としてこの図に
示す如く、抵抗層１０２を使用してもよい。この場合も
その等価回路は図３（Ａ）に示す通りである。なお図３
（Ｂ）に示す有機ＥＬ発光素子において、１０１はＭｇ
Ａｇ等の陰極、１０３は電子注入輸送層、１０４は発光
層、１０５は正孔注入輸送層、１０６は透明電極であ
る。
Ｌ発光素子）を示す図であり、寄生抵抗としてこの図に
示す如く、抵抗層１０２を使用してもよい。この場合も
その等価回路は図３（Ａ）に示す通りである。なお図３
（Ｂ）に示す有機ＥＬ発光素子において、１０１はＭｇ
Ａｇ等の陰極、１０３は電子注入輸送層、１０４は発光
層、１０５は正孔注入輸送層、１０６は透明電極であ
る。
【００３４】この寄生抵抗の値を制御するには、抵抗層
１０２としてポリシリコン薄膜、アモルファスシリコン
薄膜、高抵抗有機薄膜等の膜厚で制御を行う。勿論薄膜
画素素子の電流−電圧特性が一次比例する場合には、こ
れを用いてもよい。
１０２としてポリシリコン薄膜、アモルファスシリコン
薄膜、高抵抗有機薄膜等の膜厚で制御を行う。勿論薄膜
画素素子の電流−電圧特性が一次比例する場合には、こ
れを用いてもよい。
【００３５】また、前記ソース電極に付加する抵抗は非
線形素子の出力抵抗を用いてもよい。図４（Ａ）は非線
形素子である負荷ＴＦＴ（ＬＯＡＤ ＴＦＴ）の出力抵
抗を用いたときを示したものである。ＬＯＡＤ ＴＦＴ
のゲート電極には抵抗Ｒ１、Ｒ２で分圧された一定の電
位が加えられている。
線形素子の出力抵抗を用いてもよい。図４（Ａ）は非線
形素子である負荷ＴＦＴ（ＬＯＡＤ ＴＦＴ）の出力抵
抗を用いたときを示したものである。ＬＯＡＤ ＴＦＴ
のゲート電極には抵抗Ｒ１、Ｒ２で分圧された一定の電
位が加えられている。
【００３６】図４（Ｂ）はこの時のＬＯＡＤ ＴＦＴの
ＶDS−Ｉｄｓ特性（ドレインソース間の電圧電流特性）
を示し、ＶDSに一定以上の値が加わるとき（飽和領
域）、Ｖ DS−Ｉｄｓの関係は一次比例となりＬＯＡＤ
ＴＦＴが抵抗と見なせることを表している。なお、ここ
でのＶDSはＬＯＡＤ ＴＦＴのドレインソース電極間に
かかる電圧を表している。この出力抵抗値はＬＯＡＤ
ＴＦＴに印加される電圧、すなわち抵抗Ｒ１，Ｒ２の抵
抗比、及びＬＯＡＤ ＴＦＴのチャネル長で制御を行う
ものである。またＬＯＡＤ ＴＦＴのゲート電極に加え
る一定の電位は抵抗Ｒ１，Ｒ２を使用しないで外部から
一定の電位を与える等の他の手段を用いることもでき
る。
ＶDS−Ｉｄｓ特性（ドレインソース間の電圧電流特性）
を示し、ＶDSに一定以上の値が加わるとき（飽和領
域）、Ｖ DS−Ｉｄｓの関係は一次比例となりＬＯＡＤ
ＴＦＴが抵抗と見なせることを表している。なお、ここ
でのＶDSはＬＯＡＤ ＴＦＴのドレインソース電極間に
かかる電圧を表している。この出力抵抗値はＬＯＡＤ
ＴＦＴに印加される電圧、すなわち抵抗Ｒ１，Ｒ２の抵
抗比、及びＬＯＡＤ ＴＦＴのチャネル長で制御を行う
ものである。またＬＯＡＤ ＴＦＴのゲート電極に加え
る一定の電位は抵抗Ｒ１，Ｒ２を使用しないで外部から
一定の電位を与える等の他の手段を用いることもでき
る。
【００３７】このように、ＬＯＡＤ ＴＦＴのゲート電
極に加える電位を制御することにより出力抵抗値の制御
を容易に行うことができ、しかも、大きな抵抗値を小さ
な面積で作ることができる。
極に加える電位を制御することにより出力抵抗値の制御
を容易に行うことができ、しかも、大きな抵抗値を小さ
な面積で作ることができる。
【００３８】なお、前記実施例では非線形素子として薄
膜で製造したＴＦＴを用いた場合の説明をしたが、これ
に限定されるものではなく、他の製法で製造した非線形
素子を用いることもできる。
膜で製造したＴＦＴを用いた場合の説明をしたが、これ
に限定されるものではなく、他の製法で製造した非線形
素子を用いることもできる。
【００３９】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 ：請求項１記載の本発明によれば入力電圧と非線形素
子に流れる電流を一次比例関係に構成することができる
ので、入力映像信号に忠実な薄膜画素素子の輝度を得る
ことができる。
のような効果がある。 ：請求項１記載の本発明によれば入力電圧と非線形素
子に流れる電流を一次比例関係に構成することができる
ので、入力映像信号に忠実な薄膜画素素子の輝度を得る
ことができる。
【００４０】：請求項２記載の本発明によれば高抵抗
導線を使用して前記一次比例関係を得ることができるの
で、特別な抵抗を必要とせず、入力映像信号に忠実な薄
膜画素素子の輝度を得ることができる。
導線を使用して前記一次比例関係を得ることができるの
で、特別な抵抗を必要とせず、入力映像信号に忠実な薄
膜画素素子の輝度を得ることができる。
【００４１】：請求項３記載の本発明によれば非線形
素子の寄生抵抗を用いて前記一次比例関係を得ることが
できるので、これまた特別な抵抗を必要とせず、入力映
像信号に忠実な薄膜画素素子の輝度を得ることができ
る。
素子の寄生抵抗を用いて前記一次比例関係を得ることが
できるので、これまた特別な抵抗を必要とせず、入力映
像信号に忠実な薄膜画素素子の輝度を得ることができ
る。
【００４２】：請求項４記載の本発明によれば薄膜画
素素子の寄生抵抗を用いたので、特別な抵抗を必要とせ
ず、入力映像信号に忠実な薄膜画素素子の輝度を得るこ
とができる。
素素子の寄生抵抗を用いたので、特別な抵抗を必要とせ
ず、入力映像信号に忠実な薄膜画素素子の輝度を得るこ
とができる。
【００４３】：請求項５記載の本発明によれば薄膜画
素素子に抵抗薄膜を形成したので、非常に簡単な構成
で、入力映像信号に忠実な薄膜画素素子の輝度を得るこ
とができる。
素素子に抵抗薄膜を形成したので、非常に簡単な構成
で、入力映像信号に忠実な薄膜画素素子の輝度を得るこ
とができる。
【００４４】：請求項６記載の本発明によれば負荷素
子として非線形素子の出力抵抗を用いたので出力抵抗の
制御が容易に行うことができ、かつ、大きな抵抗値を小
さな面積で作ることができる。
子として非線形素子の出力抵抗を用いたので出力抵抗の
制御が容易に行うことができ、かつ、大きな抵抗値を小
さな面積で作ることができる。
【図１】本発明の原理説明図である。
【図２】実施例における非線形素子の寄生抵抗を用いる
場合の説明図である。
場合の説明図である。
【図３】実施例における薄膜画素素子の寄生抵抗を用い
る場合の説明図である。
る場合の説明図である。
【図４】実施例における非線形素子の出力抵抗を用いる
場合の説明図である。
場合の説明図である。
【図５】従来例の説明図（１）である。
【図６】従来例の説明図（２）である。
ＥＬ 薄膜画素素子 Ｍ 非線形素子 Ｃ キャパシタ Ｒｓ 負荷素子 Ｔｙ 非線形素子 Ｙｎ Ｙ座標選択信号 Ｄｉ 画像データ ＣＯＭ 共通電位（固定電位） ＶＤ 固定電位 Ｖｓ ソース電位 Ｖｇ ゲート電圧 Ｖｇｓ ソースゲート間電圧 Ｉｄｓ 非線形素子Ｍに流れる電流
Claims (6)
- 【請求項１】 一画素毎に薄膜画素素子と、該薄膜画素
素子の発光制御用の非線形素子と、該非線形素子のゲー
ト電極に接続された信号保持用のキャパシタと、該キャ
パシタへのデータ書き込み用の非線形素子と、前記発光
制御用の非線形素子と任意の固定電位との間に、電流−
電圧特性が一次比例である負荷素子とを有することを特
徴とする画像表示装置。 - 【請求項２】 前記負荷素子は高抵抗導線であることを
特徴とする請求項１記載の画像表示装置。 - 【請求項３】 前記負荷素子は前記非線形素子の寄生抵
抗であることを特徴とする請求項１記載の画像表示装
置。 - 【請求項４】 前記負荷素子は前記薄膜画素素子の寄生
抵抗であることを特徴とする請求項１記載の画像表示装
置。 - 【請求項５】 前記負荷素子は前記薄膜画素素子とその
寄生抵抗であり、該寄生抵抗は抵抗薄膜で形成されたも
のであることを特徴とする請求項１記載の画像表示装
置。 - 【請求項６】 前記負荷素子は非線形素子の出力抵抗で
あることを特徴とする請求項１記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16842895A JP3636777B2 (ja) | 1995-07-04 | 1995-07-04 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16842895A JP3636777B2 (ja) | 1995-07-04 | 1995-07-04 | 画像表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004337195A Division JP4175569B2 (ja) | 2004-11-22 | 2004-11-22 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0916123A true JPH0916123A (ja) | 1997-01-17 |
| JP3636777B2 JP3636777B2 (ja) | 2005-04-06 |
Family
ID=15867944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16842895A Expired - Fee Related JP3636777B2 (ja) | 1995-07-04 | 1995-07-04 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3636777B2 (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09305145A (ja) * | 1996-05-16 | 1997-11-28 | Fuji Electric Co Ltd | 表示素子駆動方法 |
| JPH10319908A (ja) * | 1997-04-14 | 1998-12-04 | Sarnoff Corp | アクティブマトリックス有機発光ダイオード（ａｍｏｌｅｄ）の表示ピクセル構造とそのためのデータロード／発光回路 |
| WO2000001202A1 (fr) * | 1998-06-30 | 2000-01-06 | Nippon Seiki Co., Ltd. | Circuit d'attaque pour ecran electroluminescent organique |
| JP2000259098A (ja) * | 1999-03-10 | 2000-09-22 | Sanyo Electric Co Ltd | アクティブ型ｅｌ表示装置 |
| JP2001005426A (ja) * | 1999-06-23 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置及び電子装置 |
| KR20010062484A (ko) * | 1999-12-22 | 2001-07-07 | 사토 히로시 | 화상표시장치 및 박막표시소자의 구동방법 |
| JP2001318627A (ja) * | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US6350996B1 (en) * | 1998-04-24 | 2002-02-26 | Canon Kabushiki Kaisha | Light emitting diode device |
| JP2002072926A (ja) * | 2000-08-25 | 2002-03-12 | Ind Technol Res Inst | オーガニックｌｅｄディスプレイの構造 |
| JP2002108285A (ja) * | 2000-07-27 | 2002-04-10 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| JP2002175029A (ja) * | 2000-09-29 | 2002-06-21 | Sanyo Electric Co Ltd | 半導体装置及び表示装置 |
| WO2003003339A1 (en) * | 2001-06-28 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Active-matrix el display and its driving method |
| JP2003195811A (ja) * | 2001-08-29 | 2003-07-09 | Nec Corp | 電流負荷デバイスとその駆動方法 |
| JP2004038209A (ja) * | 1997-03-12 | 2004-02-05 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2004038210A (ja) * | 1997-03-12 | 2004-02-05 | Seiko Epson Corp | 表示装置及び電子機器 |
| US6839045B2 (en) | 1997-02-17 | 2005-01-04 | Seiko Epson Corporation | Display apparatus |
| US6862011B2 (en) | 1996-09-26 | 2005-03-01 | Seiko Epson Corporation | Display apparatus |
| JP2005507505A (ja) * | 2001-09-28 | 2005-03-17 | サムスン エレクトロニクス カンパニー リミテッド | 有機ｅｌディスプレイパネルとこれを備えた有機ｅｌディスプレイ装置 |
| JP2005321780A (ja) * | 2004-05-06 | 2005-11-17 | Au Optronics Corp | 発光装置の駆動装置、駆動方法及び駆動システム |
| JP2005536771A (ja) * | 2002-08-21 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
| JP2006251632A (ja) * | 2005-03-14 | 2006-09-21 | Sony Corp | 画素回路及び表示装置 |
| JP2006309260A (ja) * | 1997-03-12 | 2006-11-09 | Seiko Epson Corp | 画素回路、表示装置及び電子機器 |
| JP2006323376A (ja) * | 2005-04-20 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置 |
| US7180483B2 (en) | 1997-02-17 | 2007-02-20 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| US7362322B2 (en) | 1997-03-12 | 2008-04-22 | Seiko Epson Corporation | Pixel circuit, display apparatus and electronic apparatus equipped with current driving type light-emitting device |
| JP2010282981A (ja) * | 2000-08-28 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2011118079A (ja) * | 2009-12-02 | 2011-06-16 | Global Oled Technology Llc | 画素回路および表示装置 |
| JP2012177928A (ja) * | 2000-07-27 | 2012-09-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2013127622A (ja) * | 2012-12-26 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2015092247A (ja) * | 2000-05-12 | 2015-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2019186725A1 (ja) * | 2018-03-27 | 2019-10-03 | シャープ株式会社 | 表示装置 |
-
1995
- 1995-07-04 JP JP16842895A patent/JP3636777B2/ja not_active Expired - Fee Related
Cited By (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09305145A (ja) * | 1996-05-16 | 1997-11-28 | Fuji Electric Co Ltd | 表示素子駆動方法 |
| US7012278B2 (en) | 1996-09-26 | 2006-03-14 | Seiko Epson Corporation | Light-emitting apparatus driven with thin-film transistor and method of manufacturing light-emitting apparatus |
| US6862011B2 (en) | 1996-09-26 | 2005-03-01 | Seiko Epson Corporation | Display apparatus |
| US7880696B2 (en) | 1997-02-17 | 2011-02-01 | Seiko Epson Corporation | Display apparatus |
| US7710364B2 (en) | 1997-02-17 | 2010-05-04 | Seiko Epson Corporation | Display apparatus |
| JP2009187019A (ja) * | 1997-02-17 | 2009-08-20 | Seiko Epson Corp | 表示装置 |
| JP2009003468A (ja) * | 1997-02-17 | 2009-01-08 | Seiko Epson Corp | 発光装置及びその駆動方法 |
| US7253793B2 (en) | 1997-02-17 | 2007-08-07 | Seiko Epson Corporation | Electro-luminiscent apparatus |
| US7221339B2 (en) | 1997-02-17 | 2007-05-22 | Seiko Epson Corporation | Display apparatus |
| US7180483B2 (en) | 1997-02-17 | 2007-02-20 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| US6839045B2 (en) | 1997-02-17 | 2005-01-04 | Seiko Epson Corporation | Display apparatus |
| JP2004038210A (ja) * | 1997-03-12 | 2004-02-05 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2004038209A (ja) * | 1997-03-12 | 2004-02-05 | Seiko Epson Corp | 表示装置及び電子機器 |
| US7362322B2 (en) | 1997-03-12 | 2008-04-22 | Seiko Epson Corporation | Pixel circuit, display apparatus and electronic apparatus equipped with current driving type light-emitting device |
| JP2006309260A (ja) * | 1997-03-12 | 2006-11-09 | Seiko Epson Corp | 画素回路、表示装置及び電子機器 |
| JPH10319908A (ja) * | 1997-04-14 | 1998-12-04 | Sarnoff Corp | アクティブマトリックス有機発光ダイオード（ａｍｏｌｅｄ）の表示ピクセル構造とそのためのデータロード／発光回路 |
| JP2010092067A (ja) * | 1997-04-14 | 2010-04-22 | Transpacific Infinity Llc | アクティブマトリックス有機発光ダイオード（ａｍｏｌｅｄ）の表示ピクセル構造とそのためのデータロード／発光回路 |
| JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| US6350996B1 (en) * | 1998-04-24 | 2002-02-26 | Canon Kabushiki Kaisha | Light emitting diode device |
| WO2000001202A1 (fr) * | 1998-06-30 | 2000-01-06 | Nippon Seiki Co., Ltd. | Circuit d'attaque pour ecran electroluminescent organique |
| US6316879B1 (en) | 1998-06-30 | 2001-11-13 | Nippon Seiki Co., Ltd. | Driver circuit for organic electroluminescent display |
| JP2000259098A (ja) * | 1999-03-10 | 2000-09-22 | Sanyo Electric Co Ltd | アクティブ型ｅｌ表示装置 |
| JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2001005426A (ja) * | 1999-06-23 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置及び電子装置 |
| US7982222B2 (en) | 1999-06-23 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device |
| KR20010062484A (ko) * | 1999-12-22 | 2001-07-07 | 사토 히로시 | 화상표시장치 및 박막표시소자의 구동방법 |
| US8674909B2 (en) | 2000-02-29 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2001318627A (ja) * | 2000-02-29 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8493295B2 (en) | 2000-02-29 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7995010B2 (en) | 2000-02-29 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9178004B2 (en) | 2000-02-29 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9331130B2 (en) | 2000-02-29 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9035853B2 (en) | 2000-02-29 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US10032840B2 (en) | 2000-02-29 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9502483B2 (en) | 2000-02-29 | 2016-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2016053720A (ja) * | 2000-05-12 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015096955A (ja) * | 2000-05-12 | 2015-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015092247A (ja) * | 2000-05-12 | 2015-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016075954A (ja) * | 2000-07-27 | 2016-05-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8508439B2 (en) | 2000-07-27 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device |
| JP2002108285A (ja) * | 2000-07-27 | 2002-04-10 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| US9489884B2 (en) | 2000-07-27 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device |
| JP2015132835A (ja) * | 2000-07-27 | 2015-07-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2012177928A (ja) * | 2000-07-27 | 2012-09-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002072926A (ja) * | 2000-08-25 | 2002-03-12 | Ind Technol Res Inst | オーガニックｌｅｄディスプレイの構造 |
| US8415876B2 (en) | 2000-08-28 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and display comprising light emitting device |
| JP2010282981A (ja) * | 2000-08-28 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8975813B2 (en) | 2000-08-28 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2002175029A (ja) * | 2000-09-29 | 2002-06-21 | Sanyo Electric Co Ltd | 半導体装置及び表示装置 |
| US7061453B2 (en) | 2001-06-28 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Active matrix EL display device and method of driving the same |
| WO2003003339A1 (en) * | 2001-06-28 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Active-matrix el display and its driving method |
| JP4603233B2 (ja) * | 2001-08-29 | 2010-12-22 | 日本電気株式会社 | 電流負荷素子の駆動回路 |
| JP2003195811A (ja) * | 2001-08-29 | 2003-07-09 | Nec Corp | 電流負荷デバイスとその駆動方法 |
| JP2005507505A (ja) * | 2001-09-28 | 2005-03-17 | サムスン エレクトロニクス カンパニー リミテッド | 有機ｅｌディスプレイパネルとこれを備えた有機ｅｌディスプレイ装置 |
| JP2005536771A (ja) * | 2002-08-21 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
| JP4570150B2 (ja) * | 2004-05-06 | 2010-10-27 | 友達光電股▲ふん▼有限公司 | 発光装置の駆動装置 |
| JP2005321780A (ja) * | 2004-05-06 | 2005-11-17 | Au Optronics Corp | 発光装置の駆動装置、駆動方法及び駆動システム |
| JP2006251632A (ja) * | 2005-03-14 | 2006-09-21 | Sony Corp | 画素回路及び表示装置 |
| JP2006323376A (ja) * | 2005-04-20 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置 |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2011118079A (ja) * | 2009-12-02 | 2011-06-16 | Global Oled Technology Llc | 画素回路および表示装置 |
| JP2013127622A (ja) * | 2012-12-26 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| WO2019186725A1 (ja) * | 2018-03-27 | 2019-10-03 | シャープ株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3636777B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636777B2 (ja) | 画像表示装置 | |
| US10410583B2 (en) | Display device, method of laying out light emitting elements, and electronic device | |
| US7158105B2 (en) | Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| CA2438577C (en) | Pixel current driver for organic light emitting diode displays | |
| US7414600B2 (en) | Pixel current driver for organic light emitting diode displays | |
| KR101245218B1 (ko) | 유기발광다이오드 표시소자 | |
| US7675485B2 (en) | Electroluminescent display devices | |
| JP4170384B2 (ja) | 自発光型表示装置 | |
| CN107481675B (zh) | 像素驱动电路及其驱动方法、阵列基板及显示装置 | |
| JP2021529333A (ja) | 駆動回路及びその駆動方法、表示装置 | |
| KR101089050B1 (ko) | 반도체 장치 | |
| US7999772B2 (en) | Current-driven oled panel and related pixel structure | |
| JPH10232649A (ja) | 電界発光表示装置およびその駆動方法 | |
| TW201403567A (zh) | 顯示器裝置及電子設備 | |
| WO2005045797A1 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
| JP3688757B2 (ja) | 画像表示装置およびその駆動方法 | |
| WO2020206857A1 (zh) | 像素驱动电路及显示面板 | |
| CN113168810B (zh) | 像素驱动电路、像素驱动方法、显示面板及显示装置 | |
| WO2024113698A1 (zh) | 像素驱动电路、像素驱动方法及显示面板 | |
| JP4175569B2 (ja) | 画像表示装置 | |
| CN114783378A (zh) | 像素驱动电路、像素驱动方法及显示面板 | |
| JP2004145281A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| CN110444165B (zh) | 像素补偿电路以及显示装置 | |
| JP3762720B2 (ja) | 画像表示装置およびその駆動方法 | |
| WO2020173033A1 (zh) | 像素驱动电路及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |