JPH0682945B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0682945B2
JPH0682945B2 JP4342787A JP4342787A JPH0682945B2 JP H0682945 B2 JPH0682945 B2 JP H0682945B2 JP 4342787 A JP4342787 A JP 4342787A JP 4342787 A JP4342787 A JP 4342787A JP H0682945 B2 JPH0682945 B2 JP H0682945B2
Authority
JP
Japan
Prior art keywords
power element
circuit pattern
semiconductor device
main circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4342787A
Other languages
English (en)
Other versions
JPS63209198A (ja
Inventor
征一 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4342787A priority Critical patent/JPH0682945B2/ja
Publication of JPS63209198A publication Critical patent/JPS63209198A/ja
Priority to US07/406,179 priority patent/US4916502A/en
Publication of JPH0682945B2 publication Critical patent/JPH0682945B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、外来ノイズが印加されたときの誤動作耐量を
改善した半導体装置に関するものである。
〔従来の技術〕
ホトカプラとパワーデバイス（例えばトライアック，サ
イリスタ，トランジスタ等）とを接続し、ホトカプラの
LEDに電流を流してそれに応答してパワーデバイスをオ
ン・オフする制御方式は一般によく使用されている。ソ
リッドステートリレーという呼び名の製品はこの方式を
用いたものである。この方式による製品或いは回路で
は、入力回路とパワーデバイスが接続されている出力回
路とはホトカプラによって絶縁されている。カプラ内部
の光結合によって信号は伝達されるが、耐圧的には絶縁
されている。ところで、このカプラとパワーデバイスを
結合した半導体装置では、その構造上外来ノイズに弱く
なることがある。
このような従来の半導体装置について、以下、ソリッド
ステートリレーを例にあげて説明していく。
第６図は従来のソリッドステートリレーの断面構造図で
あり、第７図はその回路図である。第７図に示す回路に
おいて、1,2は出力端子、3,4は入力端子、５は制御用素
子でここではトライアックカプラ、6,9,10は抵抗器、７
はトライアック、８はコンデンサである。このような回
路構成を第６図に示す構造の装置に納めてある。この第
６図中、端子1,2,3,4、トライアックカプラ５、トライ
アック７以外の回路部品は示されていない。11は絶縁基
板、12は金属板、13はケース、14は注型樹脂である。
パワー素子７は電流が流れると大きな電力損失が発生す
るので、絶縁基板11を通して金属板12へ放熱される。更
に、この金属板12は放熱器に取り付けされて放熱を良く
する。絶縁基板11には、一般にセラミック或いはプリン
ト基板が使われる。また、金属板と絶縁基板が一体とな
ったいわゆる金属基板が使われることもある。いずれに
しても、絶縁体11を通してパワー素子７に発生する電力
損失が放熱される。このため、良好な放熱を得ようとす
れば、この絶縁体11の厚みはできる限り薄くする方が良
い。あまり薄くすると金属板12と絶縁基板11上の回路間
の絶縁耐力がもたなくなるが、その絶縁耐力に耐える限
界まで薄くすることが放熱上望ましい。しかし、この絶
縁基板11を薄く（例えば100μｍ〜500μｍ程度）する
と、金属板12と絶縁基板11上の回路間が容量で結合され
た状態となり、回路と金属板12間に外来ノイズ電圧が印
加されるとこの容量を通して電流が流れ、パワー素子７
が誤動作することになる。従って、外来ノイズに弱い半
導体装置となる。
第８図は上記の装置に外来ノイズが印加された時の回路
図を示している。第７図の回路に負荷15と交流電源16が
追加して示されており、また、17は外来ノイズであり、
アースと交流電源16の１端子間に加えられたと仮定した
ものである。Cgは、トライアック７のゲート端子とアー
ス間、即ち絶縁基板11に存在する容量を示している。絶
縁基板11が薄い程この容量が大きくなる。この第８図に
おいて、外来ノイズ17、例えば立上り数ns〜１μｓの巾
のノイズ電圧が印加されると、Cgに充電電流が流れ、そ
れがトライアック７のゲート，T1端子間に接続された抵
抗10にも流れ、そこに電圧が現われる。この充電電流は
トライアック７のゲートからT1へも流れて、トリガ信号
として働く。この電流でトライアック７は誤動作してし
まうことがある。Cgが小さければこの充電電流は小さ
く、外来ノイズ耐量を上げることができる。しかし、Cg
を小さくするために絶縁基板11の厚みを厚くするので
は、トライアック７に発生する電力損失を放熱できなく
なってしまう。
〔発明が解決しようとする問題点〕
従来の半導体装置は以上のように構成されているので、
良好な放熱を得ようとすると、外来ノイズに弱くなって
しまうという問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、放熱が良好であるとともに、外来ノイズ耐量の
高い半導体装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、パワー素子とこのパワー
素子を制御する制御用素子とを結合してなる半導体装置
において、放熱のための金属板と上記制御用素子が接続
された制御回路パターンとの間に、上記金属板，制御回
路パターンそれぞれと絶縁層を介して配設されたシール
ド用金属層を有してなるとともに上記制御回路パターン
に隣接し上記パワー素子の主回路パターンが配設された
絶縁基板を備え、上記シールド用金属層と上記主回路パ
ターンとを導電体で接続することによりノイズによる電
流を上記シールド用金属層で捕捉し、該電流を上記パワ
ー素子の主回路の一部へ流すようにしたものである。
更に、この発明にかかる半導体装置は、パワー素子とこ
のパワー素子を制御する制御用素子とを結合してなる半
導体装置において、放熱のための金属板表面上に配設さ
れ、表面に第１の絶縁層を備えた絶縁基板と、上記第１
の絶縁層の表面上に配設されるとともに上記パワー素子
が接続された主回路パターンと、この主回路パターンの
表面上の一部に配設された第２の絶縁層と、この第２の
絶縁層の表面上に形成された上記制御用素子の制御回路
パターンとを備え、ノイズによる電流を上記主回路パタ
ーンで捕捉し、該電流を上記パワー素子の主回路の一部
に流すようにしたものである。
〔作用〕
この発明においては、上記のように構成して、ノイズ電
流を上記シールド用金属層で捕捉し、該電流を上記パワ
ー素子の主回路の一部へ流すようにしたので、上記パワ
ー素子の放熱が良好となるように上記絶縁基板を薄くし
ても、上記ノイズ電流がパワー素子の誤動作電流となる
ことを防止することができる。
〔実施例〕
第１図は、本発明の一実施例による絶縁基板を示す図で
あり、（ａ）は上面図，（ｂ）は側面図である。図にお
いて、18は３層のメタライズ層を有する構造のセラミッ
ク基板である。セラミック112の下面全面に、メタライ
ズ層111がメタライズされ更にNiメッキがほどこされて
いる。113は中間のメタライズ層である。セラミック114
の上面には、従来図（第６図，第７図）において説明し
たトライアック7,トライアックカプラ５等の半導体チッ
プ及び入力端子1,2をはじめとする上記半導体チップ以
外の他の回路部品が載置されるパターン115がメタライ
ズとメッキによって描かれている。
このセラミック基板18がソリッドステートリレーに使わ
れる場合、放熱のための金属板とメタライズ層111との
間が半田を介して半田付けされ、メタライズ層115の上
面に部品を半田付けして回路接続される。なお、第２図
はこのような装置を示す斜視図であり、図中のセラミッ
ク114の上面に厚みを有することなく描かれているパタ
ーンが上記メタライズ層115に対応している。ここで、
このセラミック基板18の中間メタライズ層113が本実施
例の骨子となる点である。メタライズ層111はこのセラ
ミック基板18の裏面全面となっており、中間メタライズ
層113もセラミック基板18の端面より内部へ僅か距離を
とってほぼ全面に形成されている。そして、メタライズ
層115aにトライアックチップが半田付けされるが、この
メタライズ層115aがトライアックのT2電極となる。そし
て、この電極115aとメタライズ層113はスルーホール116
を介して半田によって電気的に接続される。
このような装置の回路図を第３図に示す。この図におい
て、Csはメタライズ層111とメタライズ層113間の容量で
あり、その上にメタライズ層113とトライアック７のゲ
ート極間の容量Cgが存在する。CgとCs間はスルーホール
116によってトライアック７のT2電極に接続されてい
る。この回路で外来ノイズ17が加えられると、Csを通る
充電電流はすべてトライアック７のT2電極へ流れ、負荷
15,電源16を通って外来ノイズ17の他端子の閉回路を貫
流するため、トライアック７のゲート極へは流れず、誤
動作の対象とはならない。従って、このセラミック基板
18の絶縁層であるセラミック112,114の厚みを薄くして
も、中間メタライズ層113により外来ノイズ17による誤
動作を防止でき、放熱性も良くすることができる。
第４図は本発明の他の実施例による絶縁基板を示す図で
ある。この図において、20はセラミック基板、201は裏
面のメタライズ層、202は回路部品，半導体チップが載
るメタライズ層であり、特にトライアックが半田付けさ
れるメタライズ層202aのパターン面積は第１図に示した
ものに比べ大きくなっている。203はフィルム基板であ
り、メタライズ層202上に接着され、そのフィルム厚は
数十μｍと薄い。フィルム基板203の上にもパターン205
が描かれている。なお、第５図は本実施例によるセラミ
ック基板20を用いたソリッドステートリレーを示す断面
構造図である。
このような構造の基板は、第１図に示した基板と同じ機
能となっている。即ち、メタライズ層202が中間メタラ
イズ層113と同じ働きをするパターンとなっている。ト
ライアック７のゲート極が位置する所の下がトライアッ
ク７のT2電極でシールドされておれば、第１図の場合と
同じ原理によるシールド効果を示す。トライアック７の
ゲート極とゲート抵抗10が搭載されるパターン205はフ
ィルム基板203上にあって、トライアック７のT2電極と
なるパターン202aでシールドされている。なお、第１図
の３層のメタライズ層を有するセラミック基板18は構造
上高価とならざるを得ないが、本実施例によるセラミッ
ク基板20は通常の両面セラミック204とフィルム基板203
で構成されているので、外来ノイズ耐量は同じで、さら
に安価にできる特長をもっている。
〔発明の効果〕
以上のように、この発明に係る半導体装置によれば、パ
ワー素子とこのパワー素子を制御する制御用素子とを結
合してなる半導体装置において、放熱のための金属板と
上記制御用素子が接続された制御回路パターンとの間
に、上記金属板，制御回路パターンそれぞれと絶縁層を
介して配設されたシールド用金属層を有してなるととも
に上記制御回路パターンに隣接し上記パワー素子の主回
路パターンが配設された絶縁基板を備え、上記シールド
用金属層と上記主回路パターンとを導電体で接続するこ
とによりノイズによる電流を上記シールド用金属層で捕
捉し、該電流を上記パワー素子の主回路の一部へ流すよ
うにしたので、上記パワー素子の放熱が良好となるよう
に上記絶縁基板を薄くしても、上記ノイズ電流がパワー
素子の誤動作電流となることを防止することができ、放
熱性が良好な外来ノイズに強いものを得ることかできる
効果がある。
更に、この発明にかかる半導体装置によれば、パワー素
子とこのパワー素子を制御する制御用素子とを結合して
なる半導体装置において、放熱のための金属板表面上に
配設され、表面に第１の絶縁層を備えた絶縁基板と、上
記第１の絶縁層の表面上に配設されるとともに上記パワ
ー素子が接続された主回路パターンと、この主回路パタ
ーンの表面上の一部に配設された第２の絶縁層と、この
第２の絶縁層の表面上に形成された上記制御用素子の制
御回路パターンとを備え、ノイズによる電流を上記主回
路パターンで捕捉し、該電流を上記パワー素子の主回路
の一部に流すようにしたので、上記パワー素子の放熱が
良好となるように上記絶縁基板を薄くしても、上記ノイ
ズ電流がパワー素子の誤動作電流となることを防止する
ことができ、放熱性が良好な外来ノイズに強いものを得
ることができる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置の絶縁基
板を示す図、第２図はこの発明の一実施例による半導体
装置を示す斜視図、第３図はこの発明の一実施例による
半導体装置の回路図、第４図はこの発明の他の実施例に
よる半導体装置の絶縁基板を示す図、第５図はそれを用
いた半導体装置の断面構造図、第６図は従来の半導体装
置を示す断面構造図、第７図はその回路図、第８図は第
７図の回路に外来ノイズが印加された場合の回路図であ
る。 ５はトライアックカプラ、７はトライアック、12は金属
板、17は外来ノイズ、18,20はセラミック基板、112,11
4,204はセラミック、113,115,202はメタライズ層、203
はフィルム基板、205はパターン。 なお、図中同一符号は、同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 7/20 Ｄ 8727−4Ｅ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】パワー素子とこのパワー素子を制御する制
    御用素子とを結合してなる半導体装置において、 放熱のための金属板と上記制御用素子が接続された制御
    回路パターンとの間に、上記金属板，制御回路パターン
    それぞれと絶縁層を介して配設されたシールド用金属層
    を有してなるとともに上記制御回路パターンに隣接し上
    記パワー素子の主回路パターンが配設された絶縁基板を
    備え、 上記シールド用金属層と上記主回路パターンとを導電体
    で接続することによりノイズによる電流を上記シールド
    用金属層で捕捉し、該電流を上記パワー素子の主回路の
    一部へ流すようにしたことを特徴とする半導体装置。
  2. 【請求項２】パワー素子とこのパワー素子を制御する制
    御用素子とを結合してなる半導体装置において、 放熱のための金属板表面上に配設され、表面に第１の絶
    縁層を備えた絶縁基板と、 上記第１の絶縁層の表面上に配設されるとともに上記パ
    ワー素子が接続された主回路パターンと、 この主回路パターンの表面上の一部に配設された第２の
    絶縁層と、 この第２の絶縁層の表面上に形成された上記制御用素子
    の制御回路パターンとを備え、 ノイズによる電流を上記主回路パターンで捕捉し、該電
    流を上記パワー素子の主回路の一部に流すようにしてな
    ることを特徴とする半導体装置。
  3. 【請求項３】上記第１の絶縁層はセラミックからなり、
    上記第２の絶縁層はフィルム基板であることを特徴とす
    る特許請求の範囲第２項記載の半導体装置。
JP4342787A 1987-02-25 1987-02-25 半導体装置 Expired - Lifetime JPH0682945B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4342787A JPH0682945B2 (ja) 1987-02-25 1987-02-25 半導体装置
US07/406,179 US4916502A (en) 1987-02-25 1989-09-13 Semiconductor device to be coupled with a control circuit by a photocoupler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4342787A JPH0682945B2 (ja) 1987-02-25 1987-02-25 半導体装置

Publications (2)

Publication Number Publication Date
JPS63209198A JPS63209198A (ja) 1988-08-30
JPH0682945B2 true JPH0682945B2 (ja) 1994-10-19

Family

ID=12663400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4342787A Expired - Lifetime JPH0682945B2 (ja) 1987-02-25 1987-02-25 半導体装置

Country Status (2)

Country Link
US (1) US4916502A (ja)
JP (1) JPH0682945B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636602B2 (ja) * 1991-11-05 1997-07-30 三菱電機株式会社 半導体装置
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
DE4329083A1 (de) * 1993-08-30 1995-03-02 Telefunken Microelectron Baugruppe zur Aufnahme elektronischer Bauelemente
JP2973792B2 (ja) * 1993-09-21 1999-11-08 富士電機株式会社 樹脂封止形半導体装置
JP3540471B2 (ja) * 1995-11-30 2004-07-07 三菱電機株式会社 半導体モジュール
US6227723B1 (en) * 1999-06-30 2001-05-08 Kyocera Corporation Substrate for mounting an optical component and optical module provided with the same
AU2001229547A1 (en) * 2000-01-18 2001-07-31 Sunrisetek, Llc Dual-sided, surface mountable integrated circuit package
CN112563258A (zh) * 2020-12-11 2021-03-26 浙江华晶整流器有限公司 一种光控模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605141U (ja) * 1983-06-22 1985-01-14 富士通株式会社 トランジスタ用シ−ルド付き絶縁シ−ト
JPS604241A (ja) * 1983-06-22 1985-01-10 Nec Corp 半導体装置
JPS60187038A (ja) * 1984-03-07 1985-09-24 Hitachi Ltd 多層配線構造
JPS60224244A (ja) * 1984-04-20 1985-11-08 Hitachi Micro Comput Eng Ltd 半導体装置
JPS61180571A (ja) * 1985-02-06 1986-08-13 Matsushita Electric Ind Co Ltd 半導体絶縁装置
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
JPH06181655A (ja) * 1992-10-30 1994-07-05 Kankyo Riyokuka Shigen Kaihatsu Center:Kk ヒマラヤザクラの増殖法

Also Published As

Publication number Publication date
US4916502A (en) 1990-04-10
JPS63209198A (ja) 1988-08-30

Similar Documents

Publication Publication Date Title
US4982311A (en) Package for very large scale integrated circuit
JPS58124259A (ja) リードフレームアセンブリ
SE514426C2 (sv) Anordning för chipmontering i kavitet i flerlagers mönsterkort
JPH07142674A (ja) パワ−モジュ−ル
JPH0682945B2 (ja) 半導体装置
JP3578366B2 (ja) 混成集積回路装置
WO1992021223A1 (en) Heat sink and electromagnetic interference shield assembly
JP2646091B2 (ja) 電子部品用基体
GB1245610A (en) Improvements in and relating to semiconductor devices
US4568999A (en) Multilayer ceramic capacitor on printed circuit
JPH06283639A (ja) 混成集積回路
JP2003514395A (ja) 高電力用マルチチップモジュール
US5650665A (en) Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate
JP2007200971A (ja) 多層配線基板
JPH03258101A (ja) 回路基板
JP3096536B2 (ja) 混成集積回路
JPH0851171A (ja) 半導体セラミックパッケージ
JP2867737B2 (ja) 混成集積回路
JPH05259373A (ja) 電力用半導体装置
JPS62134956A (ja) パワ−用混成集積回路
JPH0636592Y2 (ja) 混成集積回路装置
EP0542532B1 (en) Package structure of a semiconductor device having a built-in capacitor
JPH10308471A (ja) 混成集積回路装置およびその製造方法
JPH0648878Y2 (ja) 半導体装置
JPH03256351A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term