JPH09153571A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09153571A JPH09153571A JP7312556A JP31255695A JPH09153571A JP H09153571 A JPH09153571 A JP H09153571A JP 7312556 A JP7312556 A JP 7312556A JP 31255695 A JP31255695 A JP 31255695A JP H09153571 A JPH09153571 A JP H09153571A
- Authority
- JP
- Japan
- Prior art keywords
- region
- heat sink
- main surface
- semiconductor device
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000007789 sealing Methods 0.000 claims abstract description 83
- 229920005989 resin Polymers 0.000 claims abstract description 78
- 239000011347 resin Substances 0.000 claims abstract description 78
- 230000017525 heat dissipation Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
つつ放熱効率を改善する。 【解決手段】 ヒートシンク51の上主面には複数の溝
21が形成されている。このため、上主面に対向して設
けられるリードフレームとヒートシンク51との間を充
填する封止樹脂と、ヒートシンク51との間の密着性が
高い。これらの溝21は、上主面を二分する位置に帯状
に延びる中央領域22の両側に形成されている。そし
て、発熱をともなうパワー半導体素子は中央領域22の
上方に配置され、パワー半導体素子を制御する制御用半
導体素子は、溝21が形成される領域の上方に配置され
る。このため、パワー半導体素子で発生する損失熱がヒ
ートシンク51へと放散される経路に介在する熱抵抗が
低く抑えられる。
Description
とその上に搭載されたパワー半導体素子と放熱用のヒー
トシンクとが、樹脂で封止された構造の半導体装置に関
し、特に、ヒートシンクと樹脂との間の密着性を保ちつ
つ放熱効率を高めるための改良に関する。
半導体装置の内部構成を示す正面断面図である。この装
置150では、パワー半導体素子としてのIGBT素子
11、および、IGBT素子11の動作を制御する制御
用半導体素子16が、銅製のリードフレーム3の素子載
置面に固着されている。また、リードフレーム3の素子
載置面とは反対側の主面には、アルミニウム製のヒート
シンク50が対向している。
搭載される各種の素子を含めて、リードフレーム3とヒ
ートシンク50は、電気絶縁性の封止樹脂2によって封
止されている。そのことによって、ヒートシンク50と
リードフレーム3とが固定的に連結されるとともに、リ
ードフレーム3およびその上に搭載される各種の素子
が、外部の水分等から保護されている。
には、わずかに間隙が設けられており、この間隙には封
止樹脂2が充填されている。このことによって、リード
フレーム3とヒートシンク50との間に、高い電気的絶
縁性と、良好な熱伝導性とが保たれている。また、ヒー
トシンク50の底面は外部へ露出しており、この露出面
に外部の放熱フィン等が接続されることによって、IG
BT素子11で発生した損失熱が、ヒートシンク50を
通じて外部へと放散される。
ある。ヒートシンク50の上主面すなわちリードフレー
ム3へ対向する主面には、互いに平行な複数の溝20
が、上主面の略全面にわたって、一端から他端へと横断
するように形成されている。この溝20は、封止樹脂2
とヒートシンク50との間の密着性を高めるとともに、
装置150を製造する際の封止樹脂2を充填する工程に
おいて、封止樹脂2の流動性を高める役割を果たしてい
る。
装置150では、ヒートシンク50の上主面に溝20が
設けられているために、IGBT素子11とヒートシン
ク50の間には、溝20の深さに相当する分だけ、封止
樹脂2が余分に厚く介在する。そして、このことが、I
GBT素子11で発生した損失熱がヒートシンク50へ
と向かう経路に介在する熱抵抗を高める要因となってい
た。すなわち、従来の装置150では、封止樹脂2とヒ
ートシンク50との間の密着性の向上、および、封止樹
脂2の流動性の向上のために、損失熱の放熱効率が犠牲
となっていた。
問題点を解消するためになされたもので、ヒートシンク
と封止樹脂との密着性および封止樹脂の流動性を損なう
ことなく、損失熱の放熱効率が改善された半導体装置を
提供することを目的とする。
方主面と他方主面とを有する板状の電気良導性のリード
フレームと、前記一方主面の上に固定されたパワー半導
体素子と、一主面を有し、この一主面が前記他方主面に
間隙をもって対向するように設けられた熱良導性のヒー
トシンクと、前記間隙を充填することによって前記リー
ドフレームと前記ヒートシンクとを互いに電気的絶縁を
保って結合するとともに、前記パワー半導体素子を封止
する、電気絶縁性の封止樹脂と、を備える半導体装置に
おいて、前記ヒートシンクの前記一主面内に、第1領域
と残余の領域である第2領域とが規定され、前記第1領
域はその全領域にわたって平坦であり、前記第2領域に
は溝が形成されており、前記パワー半導体素子は、前記
一方主面上の前記第1領域を覆う領域内、すなわち前記
一方主面上の前記第1領域の上方に位置する領域内に、
選択的に配置されていることを特徴とする。
装置において、前記パワー半導体素子を制御する制御用
半導体素子を、さらに備え、当該制御用半導体素子が、
前記一方主面上の前記第2領域を覆う領域内、すなわち
前記一方主面上の前記第2領域の上方に位置する領域内
に、選択的に固定されており、前記封止樹脂は、前記制
御用半導体素子をも封止していることを特徴とする。
明の半導体装置において、前記溝が、複数の単位溝に分
離されていることを特徴とする。
装置において、前記複数の単位溝のすべてが一方向に延
在することを特徴とする。
装置において、前記複数の単位溝の各々の少なくとも一
端が、前記ヒートシンクの前記一主面の端縁にまで達し
ていることを特徴とする。
装置において、前記第1領域は、前記ヒートシンクの前
記一主面を二分する位置に帯状に規定されており、前記
第2領域は、帯状の前記第1領域の両側に分割して規定
されており、前記複数の単位溝は、分割された前記第2
領域の双方に分配されており、前記一方向は、帯状の前
記第1領域の長手方向に直交する方向であることを特徴
とする。
装置において、前記複数の単位溝の各々の前記第1領域
側の端部が、当該第1領域の表面と前記各々の底面とを
滑らかに接続する面で形成されていることを特徴とす
る。
明の半導体装置において、前記溝の横断面形状が、略矩
形であることを特徴とする。
明の半導体装置において、前記溝の横断面形状が「V
字」型であることを特徴とする。
置について説明する。
導体装置の回路構成を示す回路図である。この装置10
1は、負荷への電力の供給を担う主電流の流れを変調制
御するパワー半導体素子を有する電力回路10と、この
パワー半導体素子の動作を制御する制御回路15とを備
えている。
のIGBT素子11に加えて、フリーホイールダイオー
ド12とを備えている。IGBT素子11は、コレクタ
電極Cからエミッタ電極Eへと流れる主電流を、ゲート
電極Gに入力されるゲート電圧信号に応答して導通およ
び遮断する(すなわちスイッチングする)。この主電流
は、コレクタ電極Cおよびエミッタ電極Eに接続された
外部端子5を通じて、外部の負荷へと供給される。IG
BT素子11に逆並列に接続されるフリーホイールダイ
オード12は、IGBT素子11への過大な逆電圧の印
加を防止する役割を担っている。
合した制御回路15には、IGBT素子11の制御にお
いて中心的役割を果たす集積回路素子としての制御用半
導体素子16の他に、これに付随する抵抗素子17、お
よび、容量素子18などが備わっている。そして、これ
らの素子は駆動回路と保護回路とを構成している。駆動
回路は、複数の外部端子6の一つに入力された制御信号
に応答して、ゲート電極Gへゲート電圧信号を送出する
制御回路内の回路部分である。保護回路は、IGBT素
子11の動作環境を監視し、異常発生時のIGBT素子
11の損傷を防止する回路部分である。
レクタ電極Cとエミッタ電極Eとの間の電圧、すなわち
コレクタ・エミッタ間電圧をモニタし、この電圧が所定
の基準値を超えて過大になったときに、外部からの制御
信号とは無関係に、IGBT素子11を遮断すべくゲー
ト電極Gを駆動する。この保護回路は、さらに、IGB
T素子11を流れる主電流に比例してセンス電極Sを流
れる微弱な電流、すなわちセンス電流をモニタすること
によって、主電流が所定の基準値を超えて過大になった
ときに、外部からの制御信号とは無関係に、IGBT素
子11を遮断すべくゲート電極Gを駆動する。
過電流が発生したときに、異常の発生を報知する信号を
外部端子6を通じて外部へと送出する。このように、保
護回路は、例えば過電圧あるいは過電流などの異常に起
因する損傷から、IGBT素子11を保護する役割を担
っている。
面断面図である。図3に示すように、装置101では、
銅などの電気良導性の金属から実質的に成る板状のリー
ドフレーム3の上の複数の部位に、制御回路15および
電力回路10に含まれる各種の素子がハンダ付けされて
いる。図3には、これらの素子の中のIGBT素子11
および制御用半導体素子16が代表として描かれてい
る。また、これらの素子は、図3に例示するように、好
ましくはベアチップ素子として構成される。
ム3の他の部位との間が、例えばアルミニウム製のボン
ディングワイヤ13によって電気的に接続されている。
同様に、制御用半導体素子16とリードフレーム3のさ
らに別の部位との間が、例えば金製のボンディングワイ
ヤ19によって電気的に接続されている。リードフレー
ム3は、配線14を含む制御回路15および電力回路1
0の配線パターン4を構成するとともに、外部端子6お
よび外部端子5をも構成している。
の上主面(素子載置面)とは反対側の下主面に対向する
ように、例えばアルミニウムあるいは銅などの熱良導性
の金属から実質的に成る板状のヒートシンク51が設け
られている。そして、電気絶縁性でしかも熱良導性の封
止樹脂2によって、リードフレーム3の配線パターン4
の部分、配線パターン4の上に搭載される各種素子、お
よび、ヒートシンク51が封止されている。
には、わずかに間隙が設けられており、この間隙には封
止樹脂2が充填されている。この間隙に充填された封止
樹脂2は、リードフレーム3とヒートシンク51との間
を電気的に絶縁するとともに、IGBT素子11で発生
する損失熱を、リードフレーム3からヒートシンク51
へと良好に伝える役割を果たしている。封止樹脂2は、
さらに、リードフレーム3とヒートシンク51とを固定
的に結合するとともに、配線パターン4およびその上の
各種素子を、外部の湿気その他から保護する機能をも果
たしている。
した図3は、この図4におけるA−A切断線に沿った断
面図に相当する。図4に示すように、封止樹脂2の側壁
から外部端子5および外部端子6が外部へ突出するとと
もに、底面にはヒートシンク51の下主面、すなわちリ
ードフレーム3へ対向する上主面とは反対側の主面が、
露出している。
シンク51の露出面すなわち下主面との熱的接触を保つ
ように、外部の放熱フィン等(図示を略する)が、装置
101へと接続される。そうすることによって、IGB
T素子11で発生した損失熱が、ヒートシンク51を通
じて外部へと効率よく放散される。なお、放熱フィン等
の接続をネジを用いて容易に行うことを可能とするため
に、封止樹脂2には一対の貫通孔99が設けられてい
る。
ヒートシンク51の斜視図である。また図5は、図1の
B−B切断線に沿ったヒートシンク51の断面図であ
る。これらの図に示すように、ヒートシンク51の上主
面には、互いに平行な複数の溝21が形成されている。
しかも、これらの溝21は、ヒートシンク51の上主面
を二分する位置に一端から他端へと帯状に延びる中央領
域22の両側に選択的に形成されており、この点が、従
来装置151のヒートシンク50とは特徴的に異なって
いる。特に、すべての溝21が、帯状の中央領域22の
長手方向とは直交する一方向に延びるように形成されて
いる。
る各種素子は、溝21が占める領域および中央領域22
と相関関係を持つように配置されている。図6は、この
ことを示す素子配置図であり、各種素子とヒートシンク
51とを重ねて示している。なお、図6に例示するよう
に、装置101では、電力回路10と制御回路15との
組を複数組(図6の例では6組)備えている。
るIGBT素子11およびフリーホイールダイオード1
2、すなわち発熱をともなう素子は、中央領域22の上
方に配置されている。一方、制御回路15を構成する各
素子、すなわち発熱をほとんどともなわない素子は、溝
21が配列する両側領域23の上に配置されている。図
6には、制御回路15を構成する素子を代表して、制御
用半導体素子16が描かれている。
で、リードフレーム3と両側領域23との間には、溝2
1の深さ分だけ余分に封止樹脂2が介在する。このた
め、リードフレーム3と両側領域23との間の熱抵抗
は、従来装置150におけると同様に高くなっている。
しかしながら、中央領域22には溝21が形成されない
ので、リードフレーム3と中央領域22との間の熱抵抗
は十分に低い。
発熱をほとんどともなわない素子とが、溝21が形成さ
れない中央領域22と溝21が形成される両側領域23
とに、それぞれ分けて配置されている。このため、IG
BT素子11などの発熱をともなう素子から発生する損
失熱の放熱効率が、従来の装置150に比べて飛躍的に
向上する。特に、発熱をともなう素子が配置される中央
領域22が、ヒートシンク51の上主面を二分する中心
部に位置するので、損失熱がヒートシンク51の全体に
広く拡散し易く、このことも、放熱効率の向上に寄与し
ている。
なう素子が占める領域は、ヒートシンク51の上主面全
体に比べると十分に狭いので、溝21が配設される領域
は、従来の装置150に比べて狭い領域23に制限され
るとはいえ、ヒートシンク51の上主面の大半を占める
領域にわたって形成される。このため、封止樹脂2とヒ
ートシンク51の間の密着性は、従来装置150に比べ
て遜色がない。すなわち、この実施の形態の装置101
では、封止樹脂2とヒートシンク51の間の密着性を維
持しつつ、放熱効率の改善が達成されている。
形成されないので、上主面の略全面にわたって溝が形成
される従来装置のヒートシンク50に比べて、ヒートシ
ンク51は機械的強度に優れるという利点も得られる。
状について説明する。図7は、図1におけるC−C切断
線に沿ったヒートシンク51の断面図であり、溝21の
横断面形状を示している。この図7に示すように、装置
101のヒートシンク51では、溝21の横断面形状は
矩形である。このため、封止樹脂2とヒートシンク51
との間の密着性が特に優れている。また、溝21の横断
面形状が矩形である代わりに、「U字型」であるなど、
略矩形であっても、相応の効果が得られる。
ヒートシンク51の上主面の端縁にまで達するように形
成され、しかも、中央領域22の長手方向に直交する一
方向に延在するように形成されているために、装置10
1を製造する際の封止樹脂2を封止する工程において、
封止樹脂2の流動性も良好であるという利点が得られ
る。図8は、このことを示す工程図である。
階に分けて行われる。図8は第2段階の封止工程を示し
ている。この第2段階の封止工程では、第1の封止樹脂
40によってリードフレーム3とその上の各種素子の封
止が完了した装置を、さらに第2の封止樹脂41で封止
する。そして、空洞35を有する上金型34と空洞32
を有する下金型31とを用いて、この第2段階の封止が
実行される。
底面の上に置かれる。そして、注入経路33を通じて液
状の封止樹脂41を注入し、加熱硬化させることによっ
て、封止樹脂41による封止が完了する。封止樹脂41
は、リードフレーム3とヒートシンク51との間の間隙
を充填し、それらを互いに結合するだけでなく、好まし
くは、図8に例示するように、封止樹脂40の表面をも
覆うように封止が行われる。そうすることによって、封
止樹脂40と封止樹脂41との接続部の剥がれ、あるい
は接続部から内部への水分等の侵入を防止している。
る過程で、封止樹脂41はリードフレーム3の下主面と
ヒートシンク51の上主面との間の狭い間隙を流れてゆ
く。ヒートシンク51の上主面には複数の溝21が形成
されており、しかも、これらの溝はすべて一方向に沿う
ように形成されているので、通常は一箇所に設けられる
注入経路の開口部が溝21の長手方向(上記した一方
向)に向かうように、封止対象としての装置の方向を設
定することによって、間隙を流れる封止樹脂41の流れ
を円滑化することができる。
方向に直交する方向に形成されているので、溝21を流
れる封止樹脂41が、中央領域22とリードフレーム3
との間の間隙を流れる。このため、間隔が最も狭い中央
領域22とリードフレーム3との間において、流動性が
良好であるという利点が得られる。このように、ヒート
シンク51とリードフレーム3との間の間隙における封
止樹脂41の流動性が良好であるために、この間隙に空
洞が発生し難く、所定の耐圧が安定的に得られる。すな
わち、装置の信頼性が高いという利点が得られる。
ンク51と封止樹脂2(41)の間の密着性に加えて、
封止工程における封止樹脂2(41)の流動性をも高く
保ちつつ、放熱特性を向上させることができるという利
点がある。
ーム3とヒートシンク51との間の間隙を充填するもの
であるために、封止樹脂41の材料には、封止樹脂40
に比べて熱伝導性が特に優れた材料、例えば窒化珪素の
フィラーが混入されたエポキシ樹脂が選択される。これ
に対して、封止樹脂40には、比較的安価な通常のエポ
キシ樹脂などが使用される。
って、高価な樹脂の使用量が節減され、製造コストが削
減される。また、第1の封止樹脂40によって、リード
フレーム3に剛性があらかじめ付与されるので、封止樹
脂41が充填されるリードフレーム3とヒートシンク5
1との間の間隙の精密な調整が容易化される。実施の形
態1の装置101は、この2段階封止による製造に特に
適している。
の上主面の中で、溝21が形成されない帯状の領域が、
図1に例示したように、中央領域22として上主面を二
分する位置に設けられていた。しかしながら、この帯状
の領域が、二分する位置からずれていてもよい。ただ
し、帯状の領域にIGBT素子11等の発熱をともなう
素子が配置され、溝が形成される領域に、それ以外の素
子が配置されていることが必要である。例えば、ヒート
シンク51の上主面を二分する境界線の一方側にのみ溝
21が形成され、他方側には形成されないという形態も
有り得る。
高く保ちつつ、ヒートシンク51と封止樹脂2との間の
密着性を高くし、しかも、封止工程における封止樹脂2
(41)の流動性をも高くすることができる。また、ヒ
ートシンク51の機械的強度も、相応に高いものとな
る。
クに形成される溝の形状の様々な例について説明する。
図9の正面断面図に示すヒートシンク52では、中央領
域22を挟む両側領域23に形成される溝24の中央領
域22側の端部が、中央領域22の表面と鈍角をなす斜
面で形成されている。このため、封止樹脂41を封止す
る工程(図8)で、ヒートシンク52の上主面を流れる
封止樹脂41の流動性が一層向上する。
3では、両側領域23に形成される溝25の中央領域2
2側の端部が凹曲面で形成されている。このため、ヒー
トシンク52と同様に、封止樹脂41を封止する工程
で、ヒートシンク53の上主面を流れる封止樹脂41の
流動性が一層向上する。
中央領域22側の端部が、中央領域22の表面と溝の底
面とを滑らかに接続する形状のものであれば、ヒートシ
ンク52,53におけると同様に、ヒートシンクの上主
面を流れる封止樹脂41に高い流動性が付与される。
4では、両側領域23に形成される溝26の横断面形状
は、「V字」状である。このため、プレス加工によって
溝26を形成する工程が、特に容易であるという利点が
得られる。
態3の半導体装置におけるヒートシンクの平面図であ
り、各種素子とヒートシンクとを重ねて示している。ま
た、図12に例示される装置では、電力回路10と制御
回路15との組が2組備わっている。この装置のヒート
シンク55では、ヒートシンク51等と同様に、複数の
溝27が一方向に沿うように形成され、しかも、それら
の少なくとも一端はヒートシンク55の上主面の端縁に
まで達している。したがって、ヒートシンク51等と同
様に、封止樹脂の良好な流動性が得られる。
は、電力回路10を構成するIGBT素子11およびフ
リーホイールダイオード12は、ヒートシンク55の上
主面を二分する中央領域から外れた位置に配置されてい
る。そして、溝27は、これらの発熱をともなう素子が
配置される領域には形成されず、その他の領域に選択的
に形成されている。そして、制御用半導体素子16など
の制御回路15を構成する素子は、溝27が形成される
領域に配置されている。
も、実施の形態1の装置等と同様に、ヒートシンク55
と封止樹脂2の間の密着性を維持したまま、放熱効率が
改善されるという効果が得られる。すなわち、この実施
の形態で例示するように、溝が、ヒートシンクの上主面
を二分する中央領域22を挟む両側領域23(図6)に
形成されていなくても、一般に、ヒートシンクの上主面
内の発熱をともなう素子が配置されない領域に選択的に
形成されておれば、封止樹脂の密着性と放熱効率とを両
立的に改善する効果が得られる。
15との組を複数組備えた半導体装置を例示したが、言
うまでもなく、1組のみを備える装置に対しても同様に
実施可能であり、同様の効果を奏する。
5が駆動回路と保護回路とを構成する好ましい例を取り
上げたが、一般には、制御回路15に備わる制御用半導
体素子16などの各素子が駆動回路のみを構成するもの
であってもよい。この場合には、図2の回路図におい
て、IGBT素子11にはセンス電極Sが不要となる。
また、複数の配線14の中で、コレクタ電極Cおよびセ
ンス電極Sと制御回路15とを結合する配線は不要とな
る。さらに、外部端子6の中で、一部は不要となる。
導体装置においても、ヒートシンクの上主面内の溝が形
成される領域に、制御用半導体素子16等の制御回路1
5に備わる素子を配置し、溝が形成されない領域にIG
BT素子11等を配置することによって、同様の効果が
得られることは言うまでもない。
を占めるのが制御用半導体素子16であり、他方の電力
回路10の中で、損失熱の主要な発生源はIGBT素子
11である。このことから、例えば実施の形態1の装置
において、IGBT素子11を中央領域22に配置し、
制御用半導体素子16を両側領域23に配置し、フリー
ホイールダイオード12、抵抗素子17等の残余の回路
素子を、いずれかの領域に任意に配置するように構成し
てもよい。半導体装置をこのように構成しても、略同等
の効果が得られる。
わり、制御回路15が存在しない半導体装置についても
実施が可能である。さらに、回路素子としてIGBT素
子11などのパワー半導体素子のみが備わる半導体装置
にも実施可能である。これらの装置においても、ヒート
シンクの上主面内の発熱をともなうパワー半導体素子が
配置される領域を除く領域に、選択的に溝を形成するこ
とによって、同様の効果が得られる。
一主面内の平坦な領域である第1領域の上方に、パワー
半導体素子が配置されているので、パワー半導体素子で
発生する損失熱がヒートシンクへと効率よく伝達され
る。また、ヒートシンクの一主面の一部領域である第2
領域に溝が形成されているので、ヒートシンクと封止樹
脂との間の密着性が良好である。すなわち、密着性を維
持しつつ高い放熱特性が得られる。
を制御する制御用半導体素子が備わるので、装置の取扱
いが容易である。また、パワー半導体素子と制御用半導
体素子とが、第1領域の上方と第2領域の上方とにそれ
ぞれ分けて配置されているので、パワー半導体素子の損
失熱の放熱効率を損なうことなく第1領域の面積を節減
し、溝が形成される第2領域を最大限に広くすることが
できる。
に分離されている。言い替えると、第2領域に複数本の
溝(単位溝)が形成されているので、封止樹脂とヒート
シンクとの間の密着性がさらに良好である。
べてが一方向に延在しているので、樹脂を封止する工程
における、リードフレームとヒートシンクとの間の間隙
を流れる樹脂の流動性が良好である。
々の少なくとも一端が、ヒートシンクの一主面の端縁に
まで達しているので、樹脂を封止する工程における、リ
ードフレームとヒートシンクとの間の間隙を流れる樹脂
の流動性が、さらに良好である。
シンクの一主面を二分する位置に帯状に規定されるの
で、ヒートシンクの機械的強度が良好である。また、複
数の単位溝が、帯状の第1領域の両側のそれぞれに分配
されており、しかも、第1領域の長手方向に直交する方
向にそれらの単位溝が延在しているので、樹脂を封止す
る工程における、リードフレームとヒートシンクとの間
の間隙を流れる樹脂の流動性が、さらに良好である。特
に、間隔が最も狭い第1領域とリードフレームの間を樹
脂が流れ易いという効果が得られる。
々の第1領域側の端部が、第1領域の表面と各単位溝の
底面とを滑らかに接続する面で形成されているので、樹
脂を封止する工程における、リードフレームとヒートシ
ンクとの間の間隙を流れる樹脂の流動性が、さらに良好
である。
略矩形であるために、ヒートシンクと封止樹脂との間の
密着性が、さらに良好である。
「V字」型であるために、プレス加工による溝の形成が
特に容易である。
視図である。
面図である。
面図である。
程図である。
面図である。
例の正面断面図である。
に別の例の側面断面図である。
図である。
ある。
子(パワー半導体素子)、16 制御用半導体素子、2
1 溝、22 中央領域(第1領域)、23両側領域
(第2領域)、51,52,53,54,55 ヒート
シンク。
Claims (9)
- 【請求項1】 一方主面と他方主面とを有する板状の電
気良導性のリードフレームと、 前記一方主面の上に固定されたパワー半導体素子と、 一主面を有し、この一主面が前記他方主面に間隙をもっ
て対向するように設けられた熱良導性のヒートシンク
と、 前記間隙を充填することによって前記リードフレームと
前記ヒートシンクとを互いに電気的絶縁を保って結合す
るとともに、前記パワー半導体素子を封止する、電気絶
縁性の封止樹脂と、 を備える半導体装置において、 前記ヒートシンクの前記一主面内に、第1領域と残余の
領域である第2領域とが規定され、 前記第1領域はその全領域にわたって平坦であり、前記
第2領域には溝が形成されており、 前記パワー半導体素子は、前記一方主面上の前記第1領
域を覆う領域内に選択的に配置されていることを特徴と
する半導体装置。 - 【請求項2】 請求項1に記載の半導体装置において、 前記パワー半導体素子を制御する制御用半導体素子を、
さらに備え、 当該制御用半導体素子が、前記一方主面上の前記第2領
域を覆う領域内に選択的に固定されており、 前記封止樹脂は、前記制御用半導体素子をも封止してい
ることを特徴とする半導体装置。 - 【請求項3】 請求項1または請求項2に記載の半導体
装置において、 前記溝が、複数の単位溝に分離されていることを特徴と
する半導体装置。 - 【請求項4】 請求項3に記載の半導体装置において、 前記複数の単位溝のすべてが一方向に延在することを特
徴とする半導体装置。 - 【請求項5】 請求項4に記載の半導体装置において、 前記複数の単位溝の各々の少なくとも一端が、前記ヒー
トシンクの前記一主面の端縁にまで達していることを特
徴とする半導体装置。 - 【請求項6】 請求項5に記載の半導体装置において、 前記第1領域は、前記ヒートシンクの前記一主面を二分
する位置に帯状に規定されており、 前記第2領域は、帯状の前記第1領域の両側に分割して
規定されており、 前記複数の単位溝は、分割された前記第2領域の双方に
分配されており、 前記一方向は、帯状の前記第1領域の長手方向に直交す
る方向であることを特徴とする半導体装置。 - 【請求項7】 請求項6に記載の半導体装置において、 前記複数の単位溝の各々の前記第1領域側の端部が、当
該第1領域の表面と前記各々の底面とを滑らかに接続す
る面で形成されていることを特徴とする半導体装置。 - 【請求項8】 請求項1または請求項2に記載の半導体
装置において、 前記溝の横断面形状が、略矩形であることを特徴とする
半導体装置。 - 【請求項9】 請求項1または請求項2に記載の半導体
装置において、 前記溝の横断面形状が「V字」型であることを特徴とす
る半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31255695A JP3345241B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置 |
US08/664,498 US5814878A (en) | 1995-11-30 | 1996-06-17 | Semiconductor device |
DE69637939T DE69637939D1 (de) | 1995-11-30 | 1996-09-05 | Halbleiteranordnung |
EP96114255A EP0777272B1 (en) | 1995-11-30 | 1996-09-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31255695A JP3345241B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09153571A true JPH09153571A (ja) | 1997-06-10 |
JP3345241B2 JP3345241B2 (ja) | 2002-11-18 |
Family
ID=18030640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31255695A Expired - Fee Related JP3345241B2 (ja) | 1995-11-30 | 1995-11-30 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5814878A (ja) |
EP (1) | EP0777272B1 (ja) |
JP (1) | JP3345241B2 (ja) |
DE (1) | DE69637939D1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008243970A (ja) * | 2007-03-26 | 2008-10-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2009238804A (ja) * | 2008-03-26 | 2009-10-15 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2010500754A (ja) * | 2006-08-10 | 2010-01-07 | ヴィシャイ ジェネラル セミコンダクター エルエルシー | 放熱能力を向上させた半導体装置 |
JP2013008748A (ja) * | 2011-06-22 | 2013-01-10 | Denso Corp | 半導体装置 |
JP2013161956A (ja) * | 2012-02-06 | 2013-08-19 | Mitsubishi Electric Corp | 半導体装置 |
WO2016157394A1 (ja) * | 2015-03-30 | 2016-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017055146A (ja) * | 2011-09-08 | 2017-03-16 | ローム株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
US9892996B2 (en) | 2011-09-08 | 2018-02-13 | Rohm Co., Ltd. | Semiconductor device, semiconductor device manufacturing method and semiconductor device mounting structure |
WO2023203754A1 (ja) * | 2022-04-22 | 2023-10-26 | 三菱電機株式会社 | コンデンサユニットおよび電子機器 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3062691B1 (ja) * | 1999-02-26 | 2000-07-12 | 株式会社三井ハイテック | 半導体装置 |
JP3581268B2 (ja) * | 1999-03-05 | 2004-10-27 | 株式会社東芝 | ヒートシンク付半導体装置およびその製造方法 |
US6188130B1 (en) | 1999-06-14 | 2001-02-13 | Advanced Technology Interconnect Incorporated | Exposed heat spreader with seal ring |
CN1331227C (zh) * | 2001-01-11 | 2007-08-08 | 松下电器产业株式会社 | 电路板及其制造方法 |
JP4286465B2 (ja) | 2001-02-09 | 2009-07-01 | 三菱電機株式会社 | 半導体装置とその製造方法 |
US7061080B2 (en) * | 2001-06-11 | 2006-06-13 | Fairchild Korea Semiconductor Ltd. | Power module package having improved heat dissipating capability |
KR100723454B1 (ko) * | 2004-08-21 | 2007-05-30 | 페어차일드코리아반도체 주식회사 | 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법 |
JP2003100986A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置 |
JP2004357384A (ja) * | 2003-05-28 | 2004-12-16 | Toyoda Mach Works Ltd | ヒートシンクへのスイッチング素子取付構造 |
DE102009046172A1 (de) * | 2009-10-29 | 2011-05-05 | Robert Bosch Gmbh | Kühlkörper mit verbesserter Kühleffizienz, mit Kühlkörper ausgestattete Schaltung und Herstellungsverfahren hierfür |
EP2597675B1 (en) * | 2011-04-05 | 2015-10-21 | Panasonic Intellectual Property Management Co., Ltd. | Encapsulated semiconductor device and method for producing same |
WO2017138092A1 (ja) * | 2016-02-09 | 2017-08-17 | 三菱電機株式会社 | 電力用半導体装置及びその製造方法 |
JP7134131B2 (ja) * | 2019-04-26 | 2022-09-09 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56147453A (en) * | 1980-04-17 | 1981-11-16 | Nec Corp | Semiconductor device |
US4451973A (en) * | 1981-04-28 | 1984-06-05 | Matsushita Electronics Corporation | Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor |
DE3232632A1 (de) * | 1981-09-03 | 1983-03-10 | General Electric Co., Schenectady, N.Y. | Hochdruck-alkalimetalldampflampe mit verbesserter wirksamkeit |
JPS60170248A (ja) * | 1984-02-15 | 1985-09-03 | Toshiba Corp | 半導体装置 |
EP0206771B1 (en) * | 1985-06-20 | 1992-03-11 | Kabushiki Kaisha Toshiba | Packaged semiconductor device |
JPH01282846A (ja) * | 1988-05-09 | 1989-11-14 | Nec Corp | 混成集積回路 |
US4965710A (en) * | 1989-11-16 | 1990-10-23 | International Rectifier Corporation | Insulated gate bipolar transistor power module |
US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
DE4021871C2 (de) * | 1990-07-09 | 1994-07-28 | Lsi Logic Products Gmbh | Hochintegriertes elektronisches Bauteil |
JPH04277660A (ja) * | 1991-03-06 | 1992-10-02 | Nec Corp | 集積回路パッケージ |
US5652461A (en) * | 1992-06-03 | 1997-07-29 | Seiko Epson Corporation | Semiconductor device with a convex heat sink |
JPH06107911A (ja) * | 1992-09-24 | 1994-04-19 | Sumitomo Bakelite Co Ltd | 半導体封止用樹脂組成物 |
JPH06209054A (ja) * | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
US5430331A (en) * | 1993-06-23 | 1995-07-04 | Vlsi Technology, Inc. | Plastic encapsulated integrated circuit package having an embedded thermal dissipator |
US5397746A (en) * | 1993-11-03 | 1995-03-14 | Intel Corporation | Quad flat package heat slug composition |
US5444909A (en) * | 1993-12-29 | 1995-08-29 | Intel Corporation | Method of making a drop-in heat sink |
JP3325697B2 (ja) * | 1994-01-20 | 2002-09-17 | 三菱電機株式会社 | パワーデバイスの制御装置およびモータの駆動制御装置 |
JP2988243B2 (ja) * | 1994-03-16 | 1999-12-13 | 株式会社日立製作所 | パワー混成集積回路装置 |
KR0128164B1 (ko) * | 1994-06-21 | 1998-04-02 | 황인길 | 반도체 패키지용 범용 히트스프레더 |
US5666003A (en) * | 1994-10-24 | 1997-09-09 | Rohm Co. Ltd. | Packaged semiconductor device incorporating heat sink plate |
US5652463A (en) * | 1995-05-26 | 1997-07-29 | Hestia Technologies, Inc. | Transfer modlded electronic package having a passage means |
US5646831A (en) * | 1995-12-28 | 1997-07-08 | Vlsi Technology, Inc. | Electrically enhanced power quad flat pack arrangement |
-
1995
- 1995-11-30 JP JP31255695A patent/JP3345241B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-17 US US08/664,498 patent/US5814878A/en not_active Expired - Lifetime
- 1996-09-05 EP EP96114255A patent/EP0777272B1/en not_active Expired - Lifetime
- 1996-09-05 DE DE69637939T patent/DE69637939D1/de not_active Expired - Lifetime
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010500754A (ja) * | 2006-08-10 | 2010-01-07 | ヴィシャイ ジェネラル セミコンダクター エルエルシー | 放熱能力を向上させた半導体装置 |
JP2008243970A (ja) * | 2007-03-26 | 2008-10-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2009238804A (ja) * | 2008-03-26 | 2009-10-15 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2013008748A (ja) * | 2011-06-22 | 2013-01-10 | Denso Corp | 半導体装置 |
JP2017055146A (ja) * | 2011-09-08 | 2017-03-16 | ローム株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
US9892996B2 (en) | 2011-09-08 | 2018-02-13 | Rohm Co., Ltd. | Semiconductor device, semiconductor device manufacturing method and semiconductor device mounting structure |
US10163760B2 (en) | 2011-09-08 | 2018-12-25 | Rohm Co., Ltd. | Semiconductor device, semiconductor device manufacturing method and semiconductor device mounting structure |
US10679927B2 (en) | 2011-09-08 | 2020-06-09 | Rohm Co., Ltd. | Semiconductor device |
USRE49912E1 (en) | 2011-09-08 | 2024-04-09 | Rohm Co., Ltd. | Semiconductor device |
JP2013161956A (ja) * | 2012-02-06 | 2013-08-19 | Mitsubishi Electric Corp | 半導体装置 |
WO2016157394A1 (ja) * | 2015-03-30 | 2016-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JPWO2016157394A1 (ja) * | 2015-03-30 | 2017-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10037932B2 (en) | 2015-03-30 | 2018-07-31 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US10347567B2 (en) | 2015-03-30 | 2019-07-09 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
WO2023203754A1 (ja) * | 2022-04-22 | 2023-10-26 | 三菱電機株式会社 | コンデンサユニットおよび電子機器 |
Also Published As
Publication number | Publication date |
---|---|
EP0777272A2 (en) | 1997-06-04 |
US5814878A (en) | 1998-09-29 |
EP0777272B1 (en) | 2009-05-27 |
JP3345241B2 (ja) | 2002-11-18 |
EP0777272A3 (en) | 2000-03-01 |
DE69637939D1 (de) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3345241B2 (ja) | 半導体装置 | |
JP3435271B2 (ja) | 半導体装置 | |
US9059334B2 (en) | Power semiconductor module and method of manufacturing the same | |
JP3516789B2 (ja) | 半導体パワーモジュール | |
JP5232367B2 (ja) | 半導体装置 | |
US7501700B2 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
US20060186516A1 (en) | Semiconductor device with semiconductor chip mounted in package | |
JP6707328B2 (ja) | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 | |
CN109637983B (zh) | 芯片封装 | |
US20130207121A1 (en) | Power conversion device | |
US7148562B2 (en) | Power semiconductor device and power semiconductor module | |
JP7136355B2 (ja) | 半導体モジュールの回路構造 | |
JP7379886B2 (ja) | 半導体装置 | |
US20150130042A1 (en) | Semiconductor module with radiation fins | |
WO2005069381A1 (ja) | 半導体装置のモジュール構造 | |
JP3228839B2 (ja) | 電力用半導体装置 | |
WO2016203743A1 (ja) | 半導体装置 | |
JP2017174951A (ja) | 半導体装置 | |
JP7380062B2 (ja) | 半導体モジュール | |
JP3703978B2 (ja) | 半導体装置 | |
JP2004153234A (ja) | 半導体装置 | |
JP2020077694A (ja) | 半導体装置 | |
JP7365405B2 (ja) | 半導体装置 | |
JP3855726B2 (ja) | パワーモジュール | |
JP3507714B2 (ja) | マルチチップモジュール型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |