JPH09148844A - Oscillation circuit - Google Patents
Oscillation circuitInfo
- Publication number
- JPH09148844A JPH09148844A JP7304123A JP30412395A JPH09148844A JP H09148844 A JPH09148844 A JP H09148844A JP 7304123 A JP7304123 A JP 7304123A JP 30412395 A JP30412395 A JP 30412395A JP H09148844 A JPH09148844 A JP H09148844A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- oscillation
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は発振回路に関し、詳
しくは、水晶振動子とＩＣとを組み合わせた発振回路に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillator circuit, and more particularly to an oscillator circuit combining a crystal oscillator and an IC.
【０００２】[0002]
【従来の技術】集積回路装置においては、システムが正
常動作を行うために、システムクロックが必要であり、
これを供給するために発振回路が付加される。この発振
回路には、水晶発振回路とＣＲ発振回路等があるが、水
晶発振回路のほうが周囲の温度や電気素子の特性に左右
されず安定していて精度がよいため、高精度が要求され
るマイクロコンピュータ等には決まって水晶発振回路が
使用されている。2. Description of the Related Art In an integrated circuit device, a system clock is necessary for the system to operate normally,
An oscillator circuit is added to supply this. This oscillation circuit includes a crystal oscillation circuit, a CR oscillation circuit, and the like. However, the crystal oscillation circuit is stable and has high accuracy independent of the ambient temperature and the characteristics of electric elements, and thus high accuracy is required. Crystal oscillator circuits are routinely used in microcomputers and the like.
【０００３】図４は従来の一般的な水晶発振回路図であ
る。図４において、１は通常のインバータ、２は帰還抵
抗、３は入力安定化容量、４は出力安定化容量、５は水
晶振動子、７はシュミットトリガ式のインバータ（シュ
ミットインバータ）、10は水晶発振回路である。図４に
示すように、水晶発振回路10は、通常のインバータ１と
帰還抵抗２とからなる増幅回路に、共振周波数信号のみ
を通過する水晶振動子５と、入力安定化容量３及び出力
安定化容量４が接続されて構成される。バイアス電圧は
通常、電源電圧の１／２に設定される。FIG. 4 is a conventional general crystal oscillator circuit diagram. In FIG. 4, 1 is a normal inverter, 2 is a feedback resistor, 3 is an input stabilizing capacitance, 4 is an output stabilizing capacitance, 5 is a crystal oscillator, 7 is a Schmitt trigger type inverter (Schmitt inverter), and 10 is a crystal. It is an oscillator circuit. As shown in FIG. 4, the crystal oscillating circuit 10 includes an ordinary amplifying circuit including an inverter 1 and a feedback resistor 2, a crystal oscillator 5 that passes only a resonance frequency signal, an input stabilizing capacitor 3, and an output stabilizing circuit. The capacitor 4 is connected and configured. The bias voltage is usually set to 1/2 of the power supply voltage.
【０００４】この水晶発振回路10に電源が投入される
と、初期の微小ノイズのうち特定の周波数のもののみが
増幅され、その周期信号が源クロックとして内部システ
ムに供給される。しかしながら、従来の水晶発振回路10
は、ＬＳＩの内部回路より、電源、グラウンド線から伝
播するノイズの影響を受けて、そのノイズをインバータ
１が増幅するために、周波数ズレ等が生じ、安定な水晶
発振ができなくなるという問題を有する。When the crystal oscillating circuit 10 is powered on, only initial noise having a specific frequency is amplified and its periodic signal is supplied to the internal system as a source clock. However, the conventional crystal oscillator circuit 10
Has a problem in that, due to the influence of noise propagating from the power supply and the ground line from the internal circuit of the LSI and the inverter 1 amplifies the noise, a frequency shift occurs and stable crystal oscillation cannot be performed. .
【０００５】この問題点への対応策として、例えば特開
昭63-139408 号公報等に開示され、図４にも示すよう
に、水晶発振回路10の出力を、シュミットインバータ７
を介して内部システムに供給することが知られている。
しかしこの対応策は、水晶発振回路10の中でシュミット
インバータ７のシュミット幅を越えるまでに増幅されて
しまったノイズをカットすることはできない。尚、シュ
ミット幅とは、図５のシュミットインバータの入出力特
性図に示すように、入力ＶINの履歴Ｈ→Ｌ、Ｌ→Ｈによ
る出力ＶOUT の反転に係る閾値ＶSL、ＶSHの差（ＶSH−
ＶSL）である。As a countermeasure against this problem, for example, as disclosed in Japanese Patent Laid-Open No. 63-139408, and as shown in FIG. 4, the output of the crystal oscillation circuit 10 is connected to the Schmitt inverter 7
It is known to feed internal systems via
However, this countermeasure cannot cut the noise amplified in the crystal oscillation circuit 10 until the Schmitt width of the Schmitt inverter 7 is exceeded. As shown in the input / output characteristic diagram of the Schmidt inverter of FIG. 5, the Schmitt width is the difference between the thresholds V SL and V SH related to the inversion of the output V OUT due to the history of the input V IN H → L and L → H. (V SH-
V SL ).
【０００６】これに対し、図６に示すように、従来の水
晶発振回路10で用いられる通常のインバータ１に代えて
シュミットインバータ７とした、シュミットトリガ式の
発振回路を採用すれば、ノイズが成長しないうちにカッ
トできるから、上記問題点は回避できると考えられる。
しかしながらかかる発振回路は、電源投入時の初期ノイ
ズもカットされて帰還も増幅もされないので、自力で発
振を開始することができないという難点がある。発振を
開始させるためには、外部から信号を与えて強制的に発
振させる等の措置を講じる必要があるが、回路が複雑化
し且つ回路面積も大きくなるので、高集積化・小型化の
趨勢に反する。On the other hand, as shown in FIG. 6, if a Schmitt inverter 7 is used instead of the normal inverter 1 used in the conventional crystal oscillation circuit 10, noise will grow. Since it can be cut before it is completed, the above problems can be avoided.
However, such an oscillation circuit has a drawback that it cannot start oscillation by itself because initial noise at the time of power-on is cut off, and neither feedback nor amplification is performed. In order to start oscillation, it is necessary to take measures such as applying a signal from the outside to force oscillation, but since the circuit becomes complicated and the circuit area becomes large, there is a trend for high integration and miniaturization. Against.
【０００７】[0007]
【発明が解決しようとする課題】本発明は、前記問題を
解決し、水晶振動子の共振周波数増幅用のインバータを
シュミットトリガ式としてノイズのない安定したクロッ
ク信号を供給でき、しかも自力発振できる回路構成の発
振回路を提供することを課題とする。SUMMARY OF THE INVENTION The present invention solves the above problems and uses a Schmitt trigger type inverter for amplifying the resonance frequency of a crystal oscillator, which can supply a stable clock signal without noise and can oscillate by itself. An object is to provide an oscillator circuit having a structure.
【０００８】[0008]
【課題を解決するための手段】本発明は、外部から停止
信号を受けて発振を停止する第１のインバータと、シュ
ミットトリガ式の第２のインバータと、これら第１、第
２のインバータの出力を受け電源投入時には第１のイン
バータの出力を選択して出力し、後に第１のインバータ
の出力振幅レベルが所定値に達したことを検出して第１
のインバータに停止信号を送り且つ第２のインバータの
出力を選択して出力する出力選択手段とを備え、第１及
び第２のインバータの入力が対極を接地された入力安定
化容量の一極並びに水晶振動子及び帰還抵抗の一端に、
出力選択手段の出力が対極を接地された出力安定化容量
の一極並びに水晶振動子及び帰還抵抗の他端に、夫々接
続されてなることを特徴とする発振回路である。According to the present invention, there is provided a first inverter for stopping oscillation by receiving a stop signal from the outside, a second Schmitt trigger type inverter, and outputs of the first and second inverters. When the power is turned on, the output of the first inverter is selected and output, and it is detected that the output amplitude level of the first inverter has reached a predetermined value later.
Output selection means for sending a stop signal to the inverter of the second inverter and selecting and outputting the output of the second inverter. At one end of the crystal unit and the feedback resistor,
The oscillation circuit is characterized in that the output of the output selection means is connected to one pole of the output stabilizing capacitor whose counter electrode is grounded, and the other end of the crystal oscillator and the feedback resistor, respectively.
【０００９】そして、本発明においては、前記出力選択
手段が、第１及び第２のインバータの入力を受け外部か
らの選択信号に応じてそのいずれかを出力するセレクタ
と、第１のインバータの出力をクロック入力に、第２の
インバータの出力の反転論理をデータ入力に、パワーオ
ンリセット信号をリセット入力に夫々入力し、データ出
力を前記した選択信号及び停止信号として出力するフリ
ップフロップとからなることが好ましい。In the present invention, the output selection means receives the inputs of the first and second inverters and outputs one of them in response to a selection signal from the outside, and the output of the first inverter. To the clock input, the inverted logic of the output of the second inverter to the data input, the power-on reset signal to the reset input, and the data output as the selection signal and the stop signal described above. Is preferred.
【００１０】[0010]
【発明の実施の形態】図１は、本発明の発振回路図であ
る。図１において、６は第１のインバータ（発振停止機
能付インバータ）、７は第２のインバータ（シュミット
インバータ）、20は出力選択手段である。なお、前掲の
図４〜図６と同一部材には同一符号を付し、説明を省略
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an oscillator circuit diagram of the present invention. In FIG. 1, 6 is a first inverter (inverter with an oscillation stopping function), 7 is a second inverter (Schmidt inverter), and 20 is an output selecting means. The same members as those shown in FIGS. 4 to 6 are designated by the same reference numerals and the description thereof will be omitted.
【００１１】図１に示すように、本発明の発振回路は、
外部から停止信号Ｓを受けて発振を停止する発振停止機
能付の第１のインバータ６と、シュミットトリガ式の第
２のインバータ７と、これら第１、第２のインバータ
（６，７）の出力（Ｂ，Ｃ）を受け電源投入時には第１
のインバータ６の出力Ｂを選択して出力Ｙに出力し、後
に第１のインバータ６の出力振幅レベルが所定値に達し
たことを検出して第１のインバータに停止信号Ｓを送り
且つ第２のインバータ７の出力Ｃを選択して出力Ｙに出
力する出力選択手段20とを備え、第１及び第２のインバ
ータ（６，７）の入力Ａが対極を接地された入力安定化
容量３の一極並びに水晶振動子５及び帰還抵抗２の一端
に、出力選択手段20の出力Ｙが対極を接地された出力安
定化容量４の一極並びに水晶振動子５及び帰還抵抗２の
他端に、夫々接続されてなることを特徴とする。As shown in FIG. 1, the oscillator circuit of the present invention is
A first inverter 6 with an oscillation stop function for receiving a stop signal S from the outside to stop oscillation, a second inverter 7 of a Schmitt trigger type, and outputs of these first and second inverters (6, 7) When (B, C) is received and the power is turned on, the first
The output B of the inverter 6 is selected and output to the output Y, and after detecting that the output amplitude level of the first inverter 6 has reached a predetermined value, the stop signal S is sent to the first inverter 2 and Output selecting means 20 for selecting the output C of the inverter 7 and outputting it to the output Y, and the inputs A of the first and second inverters (6, 7) of the input stabilizing capacitor 3 whose counter electrodes are grounded. One pole and one end of the crystal oscillator 5 and the feedback resistor 2, and the output Y of the output selection means 20 is connected to one pole of the output stabilizing capacitance 4 and the other end of the crystal oscillator 5 and the feedback resistor 2, It is characterized in that they are connected to each other.
【００１２】すなわち、本発明は、図４或いは図６に示
す発振回路において、通常のインバータ１或いはシュミ
ットインバータ７に代えて、前記した接続関係及び機能
をもたせた第１及び第２のインバータ（６，７）並びに
出力選択手段20からなる論理ブロックとしたことを特徴
とする。That is, according to the present invention, in the oscillation circuit shown in FIG. 4 or 6, instead of the normal inverter 1 or the Schmitt inverter 7, the first and second inverters (6) having the above-mentioned connection relations and functions are provided. , 7) and the output selection means 20.
【００１３】[0013]
【実施例】図２は、出力選択手段の例を示す回路図であ
る。図２において、11はセレクタ、12はフリップフロッ
プ、13はインバータ、14はパワーオンリセット回路であ
る。なお、前掲図１と同一部材には同一符号を付し、説
明を省略する。図２に示すように、出力選択手段20は、
第１及び第２のインバータの入力（Ｂ，Ｃ）をＤ０，Ｄ
１として受け外部からの選択信号Ｓ１に応じてそのいず
れかを出力Ｙに出力するセレクタ11と、第１のインバー
タの出力をクロック入力ＣＫに、第２のインバータの出
力Ｃがインバータ13により反転された反転論理をデータ
入力Ｄに、パワーオンリセット回路14からのパワーオン
リセット信号をリセット入力Ｒに夫々入力し、データ出
力Ｑを前記した選択信号Ｓ１及び停止信号Ｓとして出力
するフリップフロップ12とで構成できる。FIG. 2 is a circuit diagram showing an example of the output selecting means. In FIG. 2, 11 is a selector, 12 is a flip-flop, 13 is an inverter, and 14 is a power-on reset circuit. It should be noted that the same members as those in FIG. 1 above are denoted by the same reference numerals and the description thereof will be omitted. As shown in FIG. 2, the output selection means 20 is
The inputs (B, C) of the first and second inverters are D0, D
1, a selector 11 which outputs one of them to an output Y in response to a selection signal S1 from the outside, an output of a first inverter is inverted by a clock input CK, and an output C of a second inverter is inverted by an inverter 13. The flip-flop 12 outputs the inverted logic to the data input D and the power-on reset signal from the power-on reset circuit 14 to the reset input R, and outputs the data output Q as the selection signal S1 and the stop signal S. Can be configured.
【００１４】尚、本例ではセレクタ11は、選択信号Ｓ１
がＬレベル（「０」）のときＤ０を、Ｈレベル
（「１」）のときＤ１を、夫々出力Ｙとして選択するよ
うに構成したが、これに限らず、逆論理を採用した回路
構成のものでもよい。又、図３は、第１のインバータの
例を示す回路図であり、（ａ）はＮＡＮＤ型、（ｂ）は
ＮＯＲ型の論理回路を夫々示す。図３に示すように、本
例では第１のインバータ６は、停止信号Ｓが「０」のと
き通常のインバータ同様、入力Ａを反転増幅して出力Ｃ
とし、停止信号Ｓが「１」のとき出力Ｃを「０」に固定
すなわち発振を停止させるように構成したが、これに限
らず、逆論理を採用した回路構成のものでもよい。In the present example, the selector 11 selects the selection signal S1.
Is L level ("0"), D0 is selected as H level ("1"), and D1 is selected as the output Y. However, the present invention is not limited to this. It may be one. FIG. 3 is a circuit diagram showing an example of the first inverter, where (a) shows a NAND type logic circuit and (b) shows a NOR type logic circuit. As shown in FIG. 3, in this example, the first inverter 6 inverts and amplifies the input A and outputs the output C when the stop signal S is “0”, as in a normal inverter.
The output C is fixed to "0", that is, the oscillation is stopped when the stop signal S is "1". However, the present invention is not limited to this, and a circuit configuration using an inverse logic may be used.
【００１５】図１〜図３を用いて以下に本発明の発振回
路の動作を説明する。電源投入直後には、フリップフロ
ップ12はリセットされ、出力Ｑが「０」となり、停止信
号Ｓ及び選択信号Ｓ１も「０」となる。又、第１及び第
２のインバータ（６，７）の入力Ａは当初「０」である
から、夫々の出力（Ｂ，Ｃ）は「１」である。そこで、
セレクタ11は第１のインバータ６の出力Ｂ（入力Ｄ０）
を選択し出力Ｙに出力し、発振が開始する。程なく発振
の中心バイアス電圧は電源電圧の１／２に移行する。The operation of the oscillator circuit of the present invention will be described below with reference to FIGS. Immediately after the power is turned on, the flip-flop 12 is reset, the output Q becomes "0", and the stop signal S and the selection signal S1 also become "0". Also, since the input A of the first and second inverters (6, 7) is initially "0", the output (B, C) of each is "1". Therefore,
The selector 11 is the output B (input D0) of the first inverter 6.
Is output to output Y, and oscillation starts. Soon, the center bias voltage of oscillation shifts to 1/2 of the power supply voltage.
【００１６】入力Ａの振幅レベルが第２のインバータ７
のシュミット幅を超えないうちは、第２のインバータ７
の出力Ｃは反転しないので、フリップフロップの入力，
出力（Ｄ，Ｑ）は変化せず、Ｓ＝Ｓ１＝Ｑ＝「０」が維
持され、第１のインバータ６による増幅・発振が繰り返
される。しかして、入力Ａの振幅レベルが成長して第２
のインバータ７のシュミット幅を超えたとき、第２のイ
ンバータ７の出力Ｃが反転し、フリップフロップ12のデ
ータ入力Ｄが反転し、フリップフロップ12の特性により
その次のクロック入力ＣＫの立ち上がり又は立ち下がり
でそのデータ出力Ｑも「０」から「１」に反転する。The amplitude level of the input A is the second inverter 7
The second inverter 7 as long as the Schmitt width of
Since the output C of is not inverted, the input of the flip-flop,
The output (D, Q) does not change, S = S1 = Q = “0” is maintained, and the amplification / oscillation by the first inverter 6 is repeated. Then, the amplitude level of the input A grows and the second
When the Schmitt width of the inverter 7 is exceeded, the output C of the second inverter 7 is inverted and the data input D of the flip-flop 12 is inverted. At the fall, the data output Q is also inverted from "0" to "1".
【００１７】それに伴い、停止信号Ｓ及び選択信号Ｓ１
が「１」に反転し、第１のインバータ６の発振が停止す
るとともに、セレクタ11は第２のインバータ７の出力Ｃ
（入力Ｄ１）を出力Ｙとして選択するように切り換わ
る。同時にクロック入力ＣＫも供給停止状態となるか
ら、これ以降は、第２のインバータ７だけが発振に関与
する状態が継続する。Accordingly, the stop signal S and the selection signal S1
Is inverted to "1", the oscillation of the first inverter 6 is stopped, and the selector 11 causes the output C of the second inverter 7 to
It switches to select (input D1) as output Y. At the same time, the supply of the clock input CK is also stopped, so that after that, the state in which only the second inverter 7 is involved in oscillation continues.
【００１８】以上説明したように、本発明の発振回路に
よれば、起動時には第１のインバータ６で増幅・発振す
るから自力発振でき、しかして出力安定時すなわち通常
動作時には、第１のインバータ６が停止して第２のイン
バータ（シュミットインバータ）７のみが発振に与かる
ように自動的に切り換わるから発振回路内に発生したノ
イズは増幅・成長されずにカットされる。又、シュミッ
トインバータ７を定常的に使用できることから理想に近
い矩形波のクロック波形が得られ、消費電力も低減す
る。そして、第２のインバータ（シュミットインバー
タ）７を安定発振させることに関し、ＩＣ外部に外付回
路を必要としないから高集積化を阻害せず且つユーザに
負担をかけることもない。As described above, according to the oscillator circuit of the present invention, since the first inverter 6 amplifies and oscillates at the time of start-up, self-oscillation is possible. Therefore, when the output is stable, that is, in the normal operation, the first inverter 6 is oscillated. Is stopped and only the second inverter (Schmidt inverter) 7 is automatically switched so as to contribute to the oscillation, so that the noise generated in the oscillation circuit is cut without being amplified or grown. Further, since the Schmitt inverter 7 can be used steadily, a nearly ideal clock waveform of a rectangular wave can be obtained and power consumption can be reduced. Regarding stable oscillation of the second inverter (Schmidt inverter) 7, an external circuit is not required outside the IC, so that high integration is not hindered and a user is not burdened.
【００１９】[0019]
【発明の効果】本発明によれば、水晶振動子の共振周波
数増幅用のインバータをシュミットトリガ式としてノイ
ズのない安定したクロック信号を供給でき、しかも自力
発振できる回路構成の発振回路を提供することができる
という優れた効果を奏する。According to the present invention, it is possible to provide an oscillation circuit having a circuit structure capable of supplying a stable clock signal without noise by using a Schmitt trigger type inverter for amplifying a resonance frequency of a crystal oscillator and capable of self-oscillation. It has an excellent effect that
【図１】本発明の発振回路図である。FIG. 1 is an oscillation circuit diagram of the present invention.
【図２】出力選択手段の例を示す回路図である。FIG. 2 is a circuit diagram showing an example of output selection means.
【図３】第１のインバータの例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a first inverter.
【図４】従来の一般的な水晶発振回路図である。FIG. 4 is a conventional general crystal oscillation circuit diagram.
【図５】シュミットインバータの入出力特性図である。FIG. 5 is an input / output characteristic diagram of the Schmitt inverter.
【図６】シュミットトリガ式の発振回路図である。FIG. 6 is a Schmitt trigger type oscillation circuit diagram.
１，13 インバータ ２ 帰還抵抗 ３ 入力安定化容量 ４ 出力安定化容量 ５ 水晶振動子 ６ 第１のインバータ（発振停止機能付インバータ） ７ 第２のインバータ（シュミットインバータ） 10 水晶発振回路 11 セレクタ 12 フリップフロップ 14 パワーオンリセット回路 20 出力選択手段 1,13 Inverter 2 Feedback resistance 3 Input stabilizing capacitance 4 Output stabilizing capacitance 5 Crystal oscillator 6 First inverter (inverter with oscillation stop function) 7 Second inverter (Schmidt inverter) 10 Crystal oscillator circuit 11 Selector 12 Flip floppy 14 Power-on reset circuit 20 Output selection means
Claims (2)
る第１のインバータと、シュミットトリガ式の第２のイ
ンバータと、これら第１、第２のインバータの出力を受
け電源投入時には第１のインバータの出力を選択して出
力し、後に第１のインバータの出力振幅レベルが所定値
に達したことを検出して第１のインバータに停止信号を
送り且つ第２のインバータの出力を選択して出力する出
力選択手段とを備え、第１及び第２のインバータの入力
が対極を接地された入力安定化容量の一極並びに水晶振
動子及び帰還抵抗の一端に、出力選択手段の出力が対極
を接地された出力安定化容量の一極並びに水晶振動子及
び帰還抵抗の他端に、夫々接続されてなることを特徴と
する発振回路。1. A first inverter for stopping oscillation by receiving a stop signal from the outside, a second inverter of a Schmitt trigger type, and outputs of the first and second inverters. The output of the inverter is selected and output, and later, when it is detected that the output amplitude level of the first inverter has reached a predetermined value, a stop signal is sent to the first inverter and the output of the second inverter is selected. And an output selecting means for outputting, wherein the inputs of the first and second inverters are connected to one pole of the input stabilizing capacitance whose counter electrodes are grounded, and to one end of the crystal oscillator and the feedback resistor. An oscillation circuit, which is connected to one pole of a grounded output stabilizing capacitor, the other end of a crystal oscillator and a feedback resistor, respectively.
ータの入力を受け外部からの選択信号に応じてそのいず
れかを出力するセレクタと、第１のインバータの出力を
クロック入力に、第２のインバータの出力の反転論理を
データ入力に、パワーオンリセット信号をリセット入力
に夫々入力し、データ出力を選択信号及び停止信号とし
て出力するフリップフロップとからなることを特徴とす
る請求項１記載の発振回路。2. An output selecting means receives the inputs of the first and second inverters and outputs one of them in response to a selection signal from the outside, and a selector which outputs the output of the first inverter as a clock input. 2. A flip-flop which inputs the inverted logic of the output of the second inverter to the data input and the power-on reset signal to the reset input, and outputs the data output as a selection signal and a stop signal. Oscillator circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7304123A JPH09148844A (en) | 1995-11-22 | 1995-11-22 | Oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7304123A JPH09148844A (en) | 1995-11-22 | 1995-11-22 | Oscillation circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148844A true JPH09148844A (en) | 1997-06-06 |
Family
ID=17929318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7304123A Pending JPH09148844A (en) | 1995-11-22 | 1995-11-22 | Oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148844A (en) |
-
1995
- 1995-11-22 JP JP7304123A patent/JPH09148844A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030709B2 (en) | Oscillator circuit with an inverter amplifier having reduced consumption | |
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| KR100421603B1 (en) | Microcomputer operable with external and internal clock signals | |
| JPH05501181A (en) | Multi-bandwidth crystal controlled oscillator | |
| JPH09289416A (en) | Crystal oscillation circuit | |
| US20030132741A1 (en) | Low power oscillator circuit | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| JPH08166834A (en) | Clock generating circuit and microcomputer | |
| JP4228527B2 (en) | Oscillator | |
| JP2010171810A (en) | Oscillation circuit | |
| JP2000013143A (en) | Oscillation circuit | |
| JPH09148844A (en) | Oscillation circuit | |
| JP2776772B2 (en) | Oscillation control circuit | |
| JP4455734B2 (en) | Oscillator circuit | |
| JP2008099257A (en) | Oscillation circuit | |
| JPH0548440A (en) | Semiconductor integrated circuit | |
| US11664765B2 (en) | Circuit device and oscillator | |
| JPH11186849A (en) | Oscillation circuit | |
| US7496331B2 (en) | Oscillation device and oscillation method | |
| JPH04273602A (en) | Oscillation control circuit | |
| JPH0821815B2 (en) | Signal generator | |
| JP2002314336A (en) | Oscillation circuit | |
| KR200161966Y1 (en) | A sound control circuit | |
| JPH08179849A (en) | Clock output circuit | |
| JP2906757B2 (en) | Semiconductor device |