JPH09120383A - データ入出力方法及びそのためのデータ入出力装置 - Google Patents
データ入出力方法及びそのためのデータ入出力装置Info
- Publication number
- JPH09120383A JPH09120383A JP27769395A JP27769395A JPH09120383A JP H09120383 A JPH09120383 A JP H09120383A JP 27769395 A JP27769395 A JP 27769395A JP 27769395 A JP27769395 A JP 27769395A JP H09120383 A JPH09120383 A JP H09120383A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- input
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 メモリ内でのデータ転送時間の短縮化を図っ
てデータ処理能力を向上させることを目的とする。 【解決手段】 メモリ上の一定の間隔値で飛び飛びのデ
ータ領域2と補助記憶装置4との間のデータ入出力を、
前記メモリ上の連続域からなるバッファ領域3を介して
実行するデータ入出力に際し、データ領域2とバッファ
領域3との間のデータ転送命令としてベクトル命令を用
いるようにしている。また、ベクトル命令の実行時、転
送処理ルーチン6は、少なくともデ−タ領域2の入出力
対象部分の先頭アドレス及び当該入出力対象部分につい
ての前記間隔値を認識する。データ入出力の対象例とし
てはフォートランのDO形並びの配列デ−タなどがあ
る。
てデータ処理能力を向上させることを目的とする。 【解決手段】 メモリ上の一定の間隔値で飛び飛びのデ
ータ領域2と補助記憶装置4との間のデータ入出力を、
前記メモリ上の連続域からなるバッファ領域3を介して
実行するデータ入出力に際し、データ領域2とバッファ
領域3との間のデータ転送命令としてベクトル命令を用
いるようにしている。また、ベクトル命令の実行時、転
送処理ルーチン6は、少なくともデ−タ領域2の入出力
対象部分の先頭アドレス及び当該入出力対象部分につい
ての前記間隔値を認識する。データ入出力の対象例とし
てはフォートランのDO形並びの配列デ−タなどがあ
る。
Description
【0001】
【発明の属する技術分野】本発明は、データ入出力方法
およびそのためのデータ入出力装置に関し、特にメモリ
上の一定の間隔値で飛び飛びのデータ領域と補助記憶装
置との間のデータ入出力を、前記メモリ上の連続域から
なるバッファ領域を介して実行するようにしたデータ入
出力に関する。
およびそのためのデータ入出力装置に関し、特にメモリ
上の一定の間隔値で飛び飛びのデータ領域と補助記憶装
置との間のデータ入出力を、前記メモリ上の連続域から
なるバッファ領域を介して実行するようにしたデータ入
出力に関する。
【0002】一般に、例えばフォートランのDO形並び
の配列データなどをDASDなどの補助記憶装置からメ
モリ上の一定の間隔値で飛び飛びのデータ領域に入力し
たり、当該配列データを当該データ領域から補助記憶装
置に出力したりするデータ入出力の繰り返し処理の場
合、入出力対象データのそれぞれをいったんメモリ上の
連続域からなるバッファ領域に格納するといったBSA
M(Basic Sequential Access Method)が用いられてい
る。
の配列データなどをDASDなどの補助記憶装置からメ
モリ上の一定の間隔値で飛び飛びのデータ領域に入力し
たり、当該配列データを当該データ領域から補助記憶装
置に出力したりするデータ入出力の繰り返し処理の場
合、入出力対象データのそれぞれをいったんメモリ上の
連続域からなるバッファ領域に格納するといったBSA
M(Basic Sequential Access Method)が用いられてい
る。
【0003】そして、この場合、メモリ上の一定の間隔
値で飛び飛びのデータ領域とバッファ領域との間のデー
タ転送時間の短縮化を図ってデータ処理能力を向上させ
ることが望ましく、本発明はこのような要請に応えるも
のである。
値で飛び飛びのデータ領域とバッファ領域との間のデー
タ転送時間の短縮化を図ってデータ処理能力を向上させ
ることが望ましく、本発明はこのような要請に応えるも
のである。
【0004】
【従来の技術】図4は、従来の、BSAMにおけるメモ
リとDASDとの間のデータ入出力処理の概要を示す説
明図であり、11はメモリ、12はメモリ上のデ−タ領域、
13はメモリ上のバッファ領域、14は補助記憶装置として
のDASD、15はI/O命令などを含む問題処理プログ
ラム、16はデ−タ領域12とバッファ領域13との間のデ−
タ転送を担当する転送処理ルーチン、17はデ−タ管理プ
ログラムをそれぞれ示している。
リとDASDとの間のデータ入出力処理の概要を示す説
明図であり、11はメモリ、12はメモリ上のデ−タ領域、
13はメモリ上のバッファ領域、14は補助記憶装置として
のDASD、15はI/O命令などを含む問題処理プログ
ラム、16はデ−タ領域12とバッファ領域13との間のデ−
タ転送を担当する転送処理ルーチン、17はデ−タ管理プ
ログラムをそれぞれ示している。
【0005】ここで、バッファ領域13を使用するのは、
DASD14を常にリード/ライトする機能をサポートし
ているデ−タ管理プログラム17が、DASD14との間で
直接リード/ライトするメモリ領域として連続領域を要
求するからである。
DASD14を常にリード/ライトする機能をサポートし
ているデ−タ管理プログラム17が、DASD14との間で
直接リード/ライトするメモリ領域として連続領域を要
求するからである。
【0006】例えば、次の出力文の実行の際にはデ−タ
領域12の3個間隔の出力対象部分に保持されているA
(1) 、A(4) 、A(7) およびA(10)の各データが連続領
域としてのバッファ領域13にいったん転送され、このバ
ッファ領域13からDASD14に出力される。
領域12の3個間隔の出力対象部分に保持されているA
(1) 、A(4) 、A(7) およびA(10)の各データが連続領
域としてのバッファ領域13にいったん転送され、このバ
ッファ領域13からDASD14に出力される。
【0007】
【数1】
【0008】また、次の入力文の実行の際にはDASD
14に格納されているA(1) 、A(4)、A(7) およびA(1
0)の各データが先ずメモリ11のバッファ領域13に入力さ
れた後でデ−タ領域12に転送される。
14に格納されているA(1) 、A(4)、A(7) およびA(1
0)の各データが先ずメモリ11のバッファ領域13に入力さ
れた後でデ−タ領域12に転送される。
【0009】
【数2】
【0010】そして、この入出力処理におけるデ−タ領
域12とバッファ領域13との間のデ−タ転送にはスカラ命
令が用いられており、例えばデ−タA(1) の転送が終わ
るとCPUの制御権が転送処理ルーチン16から問題処理
プログラム15やデ−タ管理プログラム17に渡り、次のデ
−タA(4) の入出力処理のためのスカラ命令が再実行さ
れることになる。
域12とバッファ領域13との間のデ−タ転送にはスカラ命
令が用いられており、例えばデ−タA(1) の転送が終わ
るとCPUの制御権が転送処理ルーチン16から問題処理
プログラム15やデ−タ管理プログラム17に渡り、次のデ
−タA(4) の入出力処理のためのスカラ命令が再実行さ
れることになる。
【0011】
【発明が解決しようとする課題】このように、従来の、
BSAMにおけるメモリとDASDとの間のデータ入出
力処理方式は、メモリ上のデ−タ領域とバッファ領域と
の間のデ−タ転送にスカラ命令を用いているので、転送
対象のデ−タ群を一つの命令で一括して転送することが
できず、メモリ内でのデータ転送時間の短縮化を図るこ
とが難しいという問題点を有している。
BSAMにおけるメモリとDASDとの間のデータ入出
力処理方式は、メモリ上のデ−タ領域とバッファ領域と
の間のデ−タ転送にスカラ命令を用いているので、転送
対象のデ−タ群を一つの命令で一括して転送することが
できず、メモリ内でのデータ転送時間の短縮化を図るこ
とが難しいという問題点を有している。
【0012】そこで、本発明では、ベクトル命令を用い
て、メモリ上のデ−タ領域とバッファ領域との間の入出
力対象デ−タの転送処理を実行する、すなわちすべての
入出力対象デ−タが転送されるまでCPUの制御権が移
ることのない形で転送処理を実行することにより、メモ
リ内でのデータ転送時間の短縮化を図ってデータ処理能
力を向上させることを目的とする。
て、メモリ上のデ−タ領域とバッファ領域との間の入出
力対象デ−タの転送処理を実行する、すなわちすべての
入出力対象デ−タが転送されるまでCPUの制御権が移
ることのない形で転送処理を実行することにより、メモ
リ内でのデータ転送時間の短縮化を図ってデータ処理能
力を向上させることを目的とする。
【0013】
【課題を解決するための手段】図1は、本発明の基本構
成図である。ここで、1はメモリ、2はメモリ上のデ−
タ領域、3はメモリ上のバッファ領域、4は補助記憶装
置、5は問題処理プログラム、6は転送処理ルーチン、
7はデ−タ管理プログラムを示しており、これらの構成
要素自体はそれぞれ図4で示したものと同様のものであ
る。
成図である。ここで、1はメモリ、2はメモリ上のデ−
タ領域、3はメモリ上のバッファ領域、4は補助記憶装
置、5は問題処理プログラム、6は転送処理ルーチン、
7はデ−タ管理プログラムを示しており、これらの構成
要素自体はそれぞれ図4で示したものと同様のものであ
る。
【0014】特徴的なことは、メモリ上の一定の間隔値
で飛び飛びのデータ領域2とメモリ上のバッファ領域3
との間のデ−タ転送の際にベクトル命令を使用している
ことである。なお、ベクトル命令自体は汎用のものでよ
く、メモリ上の一定間隔は任意の値をとりえる。
で飛び飛びのデータ領域2とメモリ上のバッファ領域3
との間のデ−タ転送の際にベクトル命令を使用している
ことである。なお、ベクトル命令自体は汎用のものでよ
く、メモリ上の一定間隔は任意の値をとりえる。
【0015】このベクトル命令の使用により、前記デ−
タ転送となるすべての入出力対象デ−タの一括処理、す
なわちCPUの制御権の確保を継続した状態で当該デ−
タのすべての転送処理が行われることになる。
タ転送となるすべての入出力対象デ−タの一括処理、す
なわちCPUの制御権の確保を継続した状態で当該デ−
タのすべての転送処理が行われることになる。
【0016】転送処理ルーチン6は、ベクトル命令の実
行に際して少なくともデ−タ領域2の入出力対象部分の
先頭アドレス及び当該入出力対象部分についての間隔値
を認識する。
行に際して少なくともデ−タ領域2の入出力対象部分の
先頭アドレス及び当該入出力対象部分についての間隔値
を認識する。
【0017】また、転送処理ルーチン6は、これらに加
えて、 ・入出力対象部分のデータ数 ・入出力対象部分の最終アドレス などを認識することになる。
えて、 ・入出力対象部分のデータ数 ・入出力対象部分の最終アドレス などを認識することになる。
【0018】本発明のデータ入出力方法としての基本的
な構成は、「メモリ上の一定の間隔値で飛び飛びのデー
タ領域と補助記憶装置との間のデータ入出力を、前記メ
モリ上の連続域からなるバッファ領域を介して実行する
データ入出力方法において、前記データ領域と前記バッ
ファ領域との間のデータ転送命令としてベクトル命令を
用いるようにしたこと」である。
な構成は、「メモリ上の一定の間隔値で飛び飛びのデー
タ領域と補助記憶装置との間のデータ入出力を、前記メ
モリ上の連続域からなるバッファ領域を介して実行する
データ入出力方法において、前記データ領域と前記バッ
ファ領域との間のデータ転送命令としてベクトル命令を
用いるようにしたこと」である。
【0019】本発明のデータ入出力装置としての基本的
な構成は、「一定の間隔値で飛び飛びのデータ領域、お
よび連続域からなるバッファ領域のそれぞれが設定され
るメモリと、当該バッファ領域を介して前記データ領域
との間のデータ入出力が実行される補助記憶装置とを有
するデータ入出力装置において、前記データ領域と前記
バッファ領域との間のデータ転送命令としてベクトル命
令を用いる機能を備えたこと」である。
な構成は、「一定の間隔値で飛び飛びのデータ領域、お
よび連続域からなるバッファ領域のそれぞれが設定され
るメモリと、当該バッファ領域を介して前記データ領域
との間のデータ入出力が実行される補助記憶装置とを有
するデータ入出力装置において、前記データ領域と前記
バッファ領域との間のデータ転送命令としてベクトル命
令を用いる機能を備えたこと」である。
【0020】
【発明の実施の形態】図2および図3を参照して本発明
の実施の形態を説明する。なお、ここでは、もっぱら説
明の便宜上、図4で示したFORTRANプログラム中
の出力機能(WRITE文)及び入力機能(READ
文)のDO形並びの配列デ−タを前提としているが、本
発明がこのような配列デ−タの場合に限定されるもので
ないことは勿論である。
の実施の形態を説明する。なお、ここでは、もっぱら説
明の便宜上、図4で示したFORTRANプログラム中
の出力機能(WRITE文)及び入力機能(READ
文)のDO形並びの配列デ−タを前提としているが、本
発明がこのような配列デ−タの場合に限定されるもので
ないことは勿論である。
【0021】図2は、本発明の適用例としてのFORT
RANプログラムを示す説明図であり、この場合、 ・DATA1およびDATA2の各配列データの領域と
して、それぞれ4バイトの整数型データからなる10個
の配列要素に対応の領域が確保され、 ・WRITE文によって、データ領域2のDATA1が
バッファ領域3を介して補助記憶装置(DASD)4に
出力され(図1参照)、 ・REWIND文によって、DASD上の、当該出力処
理が行なわれる前の領域、すなわちDATA1の入出力
対象部分の最初の配列要素が格納された先頭領域のアド
レスが指定され、 ・READ文によって、DASD上の当該先頭領域およ
びこれに続く領域のデータ、すなわち先のWRITE文
で出力されたデータ群がバッファ領域3を介してデータ
領域2のDATA2の対応部分に入力される(図1参
照)。
RANプログラムを示す説明図であり、この場合、 ・DATA1およびDATA2の各配列データの領域と
して、それぞれ4バイトの整数型データからなる10個
の配列要素に対応の領域が確保され、 ・WRITE文によって、データ領域2のDATA1が
バッファ領域3を介して補助記憶装置(DASD)4に
出力され(図1参照)、 ・REWIND文によって、DASD上の、当該出力処
理が行なわれる前の領域、すなわちDATA1の入出力
対象部分の最初の配列要素が格納された先頭領域のアド
レスが指定され、 ・READ文によって、DASD上の当該先頭領域およ
びこれに続く領域のデータ、すなわち先のWRITE文
で出力されたデータ群がバッファ領域3を介してデータ
領域2のDATA2の対応部分に入力される(図1参
照)。
【0022】なお、このようにWRITE文の実行によ
って出力されたデータ群を当該WRITE文に続くRE
AD文で再度メモリへ入力する場合だけでなく、 ・WRITE文を用いた、データ領域2から補助記憶装
置(DASD)4への出力処理 ・READ文を用いた、補助記憶装置(DASD)4か
らデータ領域2への入力処理 のいずれかのみの場合も当然にありえる。
って出力されたデータ群を当該WRITE文に続くRE
AD文で再度メモリへ入力する場合だけでなく、 ・WRITE文を用いた、データ領域2から補助記憶装
置(DASD)4への出力処理 ・READ文を用いた、補助記憶装置(DASD)4か
らデータ領域2への入力処理 のいずれかのみの場合も当然にありえる。
【0023】WRITE文およびREAD文におけるI
P1〜IP3のそれぞれは、 ・DO形並びの配列デ−タの先頭となる配列要素(IP
1) ・DO形並びの配列デ−タの最後となる配列要素(IP
2) ・当該配列デ−タの入出力対象部分の間隔値(IP3) を示している。なお、図4は、「IP1=1、IP2=
10、IP3=3」の場合に相当する。
P1〜IP3のそれぞれは、 ・DO形並びの配列デ−タの先頭となる配列要素(IP
1) ・DO形並びの配列デ−タの最後となる配列要素(IP
2) ・当該配列デ−タの入出力対象部分の間隔値(IP3) を示している。なお、図4は、「IP1=1、IP2=
10、IP3=3」の場合に相当する。
【0024】図3は、本発明の、メモリ上のデータ領域
とバッファ領域との間でのデータ転送処理手順を示す説
明図であり、その内容は次のようになっている。 (31)WRITE文やREAD文で特定される、デ−タ領
域2の入出力対象部分が飛び飛びのものであるかどうか
を判断し、「YES 」の場合はステップ(34)に進み、「N
O」の場合は次のステップに進む。 (32)デ−タ領域2の入出力対象部分(連続領域)の先頭
アドレスおよび当該入出力対象部分の長さを設定して、
次のステップに進む。 (33)スカラ命令を使用して、当該入出力対象部分に対応
の各デ−タに対するデータ領域2とバッファ領域3との
間の転送処理を一括して実行する。 (34)プログラム走行対象のハードウェアがベクトル命令
を使用できるものであるかどうかを判断し、「YES 」の
場合はステップ(36)に進み、「NO」の場合は次のステッ
プに進む。なお、ベクトル命令を実行するためにはベク
トルユニットを備えたハードウェアであることが前提と
なる。 (35)スカラ命令を使用して、デ−タ領域2の入出力対象
部分(飛び飛び領域)に対応の各デ−タに対するデータ
領域2とバッファ領域3との間の転送処理を、一括では
なく、当該デ−タの個数分だけ個々に行なう。 (36)デ−タ領域2の入出力対象部分(飛び飛び領域)の
先頭アドレス、当該デ−タ領域の長さおよび当該入出力
対象部分の間隔値を設定して、次のステップに進む。 (37)ベクトル命令を使用して、当該入出力対象部分に対
応の各デ−タに対するデータ領域2とバッファ領域3と
の間の転送処理を一括して実行する。
とバッファ領域との間でのデータ転送処理手順を示す説
明図であり、その内容は次のようになっている。 (31)WRITE文やREAD文で特定される、デ−タ領
域2の入出力対象部分が飛び飛びのものであるかどうか
を判断し、「YES 」の場合はステップ(34)に進み、「N
O」の場合は次のステップに進む。 (32)デ−タ領域2の入出力対象部分(連続領域)の先頭
アドレスおよび当該入出力対象部分の長さを設定して、
次のステップに進む。 (33)スカラ命令を使用して、当該入出力対象部分に対応
の各デ−タに対するデータ領域2とバッファ領域3との
間の転送処理を一括して実行する。 (34)プログラム走行対象のハードウェアがベクトル命令
を使用できるものであるかどうかを判断し、「YES 」の
場合はステップ(36)に進み、「NO」の場合は次のステッ
プに進む。なお、ベクトル命令を実行するためにはベク
トルユニットを備えたハードウェアであることが前提と
なる。 (35)スカラ命令を使用して、デ−タ領域2の入出力対象
部分(飛び飛び領域)に対応の各デ−タに対するデータ
領域2とバッファ領域3との間の転送処理を、一括では
なく、当該デ−タの個数分だけ個々に行なう。 (36)デ−タ領域2の入出力対象部分(飛び飛び領域)の
先頭アドレス、当該デ−タ領域の長さおよび当該入出力
対象部分の間隔値を設定して、次のステップに進む。 (37)ベクトル命令を使用して、当該入出力対象部分に対
応の各デ−タに対するデータ領域2とバッファ領域3と
の間の転送処理を一括して実行する。
【0025】なお、ステップ(33)およびステップ(35)の
処理自体は従来の手法と同様のものであり、ベクトル命
令を使用できるハードウェアに対するステップ(36)と(3
7)が本発明に特有な処理である。
処理自体は従来の手法と同様のものであり、ベクトル命
令を使用できるハードウェアに対するステップ(36)と(3
7)が本発明に特有な処理である。
【0026】
【発明の効果】本発明は、このように、メモリ上の一定
の間隔値で飛び飛びのデータ領域とDASDなどの補助
記憶装置との間のデータ入出力を、メモリ上の連続域か
らなるバッファ領域を介して実行する際の、このデ−タ
領域とバッファ領域との間の入出力対象デ−タの転送処
理を一つのベクトル命令を用いて実行する、すなわちす
べての入出力対象デ−タのメモリ内での転送が終了する
までCPUの制御権が転送処理ルーチンから他の部分に
移ることのないようにしている。
の間隔値で飛び飛びのデータ領域とDASDなどの補助
記憶装置との間のデータ入出力を、メモリ上の連続域か
らなるバッファ領域を介して実行する際の、このデ−タ
領域とバッファ領域との間の入出力対象デ−タの転送処
理を一つのベクトル命令を用いて実行する、すなわちす
べての入出力対象デ−タのメモリ内での転送が終了する
までCPUの制御権が転送処理ルーチンから他の部分に
移ることのないようにしている。
【0027】そのため、従来の、入出力対象デ−タごと
にスカラ命令を用いてメモリ上のデ−タ領域とバッファ
領域との間のデータ転送を行なう、すなわち一つの入出
力対象デ−タのデータ転送が終了するごとにCPUの制
御権を問題処理プログラムなどに渡し、新たなスカラ命
令によって次の入出力対象デ−タのデータ転送を実行す
ることを繰り返すといった手法に比べ、メモリ内でのデ
ータ転送処理時間を短縮化してデータ処理能力を向上さ
せることができる。
にスカラ命令を用いてメモリ上のデ−タ領域とバッファ
領域との間のデータ転送を行なう、すなわち一つの入出
力対象デ−タのデータ転送が終了するごとにCPUの制
御権を問題処理プログラムなどに渡し、新たなスカラ命
令によって次の入出力対象デ−タのデータ転送を実行す
ることを繰り返すといった手法に比べ、メモリ内でのデ
ータ転送処理時間を短縮化してデータ処理能力を向上さ
せることができる。
【0028】さらには、メモリとDASDとの間のデー
タ入出力処理に要するCPU使用時間も短くなってこの
処理にともなう課金を少なくすることができ、これらの
効果は入出力対象デ−タの規模が大きくなればなるほど
顕著なものとなる。
タ入出力処理に要するCPU使用時間も短くなってこの
処理にともなう課金を少なくすることができ、これらの
効果は入出力対象デ−タの規模が大きくなればなるほど
顕著なものとなる。
【図1】本発明の、基本構成図である。
【図2】本発明の、適用例としてのFORTRANプロ
グラムを示す説明図である。
グラムを示す説明図である。
【図3】本発明の、メモリ上のデータ領域とバッファ領
域との間でのデータ転送処理手順を示す説明図である。
域との間でのデータ転送処理手順を示す説明図である。
【図4】従来の、BSAMにおけるメモリとDASDと
の間のデータ入出力処理の概要を示す説明図である。
の間のデータ入出力処理の概要を示す説明図である。
図1において、 1・・・メモリ 2・・・データ領域 3・・・バッファ領域 4・・・補助記憶装置(DASD) 5・・・問題処理プログラム 6・・・転送処理ルーチン 7・・・データ管理プログラム
Claims (6)
- 【請求項1】 メモリ上の一定の間隔値で飛び飛びのデ
ータ領域と補助記憶装置との間のデータ入出力を、前記
メモリ上の連続域からなるバッファ領域を介して実行す
るデータ入出力方法において、 前記データ領域と前記バッファ領域との間のデータ転送
命令としてベクトル命令を用いるようにしたことを特徴
とするデータ入出力方法。 - 【請求項2】 前記ベクトル命令の実行に際して、転送
処理ルーチンは、少なくとも前記デ−タ領域の入出力対
象部分の先頭アドレス及び当該入出力対象部分について
の前記間隔値を認識することを特徴とする請求項1記載
のデータ入出力方法。 - 【請求項3】 前記データ入出力の対象が、DO形並び
の配列デ−タであることを特徴とする請求項1または2
記載のデータ入出力方法。 - 【請求項4】 一定の間隔値で飛び飛びのデータ領域、
および連続域からなるバッファ領域のそれぞれが設定さ
れるメモリと、当該バッファ領域を介して前記データ領
域との間のデータ入出力が実行される補助記憶装置とを
有するデータ入出力装置において、 前記データ領域と前記バッファ領域との間のデータ転送
命令としてベクトル命令を用いる機能を備えたことを特
徴とするデータ入出力装置。 - 【請求項5】 前記ベクトル命令の実行に際して、転送
処理ルーチンは、少なくとも前記デ−タ領域の入出力対
象部分の先頭アドレス及び当該入出力対象部分について
の前記間隔値を認識することを特徴とする請求項4記載
のデータ入出力装置。 - 【請求項6】 前記データ入出力の対象が、DO形並び
の配列デ−タであることを特徴とする請求項4または5
記載のデータ入出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27769395A JPH09120383A (ja) | 1995-10-25 | 1995-10-25 | データ入出力方法及びそのためのデータ入出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27769395A JPH09120383A (ja) | 1995-10-25 | 1995-10-25 | データ入出力方法及びそのためのデータ入出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09120383A true JPH09120383A (ja) | 1997-05-06 |
Family
ID=17586995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27769395A Withdrawn JPH09120383A (ja) | 1995-10-25 | 1995-10-25 | データ入出力方法及びそのためのデータ入出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09120383A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100388186C (zh) * | 2004-07-30 | 2008-05-14 | 英特尔公司 | 用排序向量实施存储器排序模型的方法与设备 |
-
1995
- 1995-10-25 JP JP27769395A patent/JPH09120383A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100388186C (zh) * | 2004-07-30 | 2008-05-14 | 英特尔公司 | 用排序向量实施存储器排序模型的方法与设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
TWI221250B (en) | Multi-processor system | |
EP0272705A2 (en) | Loosely coupled pipeline processor | |
JPH03233630A (ja) | 情報処理装置 | |
JPH09120383A (ja) | データ入出力方法及びそのためのデータ入出力装置 | |
Kikuchi et al. | Development of Soft-Core Processor with Efficient Array Data Transfer Mechanism | |
US20040123073A1 (en) | Data processing system having a cartesian controller | |
JPH0954769A (ja) | ベクトル処理装置 | |
JPS59197946A (ja) | メモリ装置 | |
JPH02109128A (ja) | コンピュータシステム | |
Lescouet et al. | Transparent Overlapping of Blocking Communication in MPI Applications | |
JPH02133825A (ja) | コンパイル方式 | |
JPH03218529A (ja) | 高速割込み処理装置 | |
JP2000267901A (ja) | ソフトウェア実行システム | |
JPH02127741A (ja) | トランザクション性能情報出力方式 | |
JP2895892B2 (ja) | データ処理装置 | |
JP2657947B2 (ja) | データ処理装置 | |
JP3327598B2 (ja) | データ処理方法およびデータ処理装置 | |
JPH0795288B2 (ja) | マイクロコンピュータ | |
JPS62274441A (ja) | 記憶装置アクセス方式 | |
JPH08137714A (ja) | マルチタスクプログラムのデバッグ方法およびデバッグシステム | |
JPH0364903B2 (ja) | ||
JPH0264828A (ja) | アドレストレース回路 | |
JPS638841A (ja) | 割込み受取り装置 | |
JPH03148730A (ja) | プロセスキュー処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Effective date: 20040401 Free format text: JAPANESE INTERMEDIATE CODE: A761 |