JPH09116750A - 画像出力装置 - Google Patents

Abstract

(57)【要約】 【課題】この発明は、半導体レーザのパルス幅・パワー
混合変調方式が有効に活かされているとはいえないとい
う課題を解決しようとするものである。 【解決手段】 この発明は、複数位相を有するパルスを
生成する手段２４と、前記パルスより画像データに基づ
き複数のパルス幅を生成するデータ変調手段２５と、半
導体レーザの制御及び変調を行う手段２６、２７とを有
し、画像データに従いデータ変調手段２５による複数の
パルス幅で半導体レーザの光強度変調と同時にパルス変
調を行う画像出力装置において、入力制御信号により１
ドット当りの出力階調数を切り替える出力モード切り替
え手段を備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光源として半導体
レーザを有し、画像を記録状態や光信号などの種々の形
態で出力するレーザプリンタ、光ディスク装置、デジタ
ル複写機、レーザファクシミリ、光通信装置等の画像出
力装置に関する。

【０００２】

【従来の技術】半導体レーザは、極めて小型であって、
かつ、駆動電流により高速に直接変調を行うことができ
るので、近年、レーザプリンタ、光ディスク装置、デジ
タル複写機等の光源として広く使用されている。しか
し、半導体レーザの駆動電流と光出力との関係は温度に
より著しく変化するので、これは半導体レーザの光強度
を所望の値に設定しようとする場合に問題となる。

【０００３】この問題を解決して半導体レーザの利点を
活かすために、半導体レーザの光出力を受光素子により
モニターし、その出力と発光レベル指令信号とが等しく
なるように常時半導体レーザの順方向電流を制御する光
電気負帰還ループと、発光レベル指令信号を半導体レー
ザの順方向電流に変換する変換手段とを有し、前記光電
気負帰還ループの制御電流と前記変換手段により生成さ
れた電流との和又は差によって半導体レーザの光出力を
制御する方式等が特開平２ー２０５０８６号公報等によ
り提案されている。

【０００４】また、上記特開平２ー２０５０８６号公報
記載の方式を集積化しえる回路構成としたことにより光
電気負帰還ループの設計の容易さや集積化を可能にする
半導体レーザ制御装置が提案されている。また、パルス
幅制御を行うと同時に前記光電気負帰還ループを構成す
ることにより、半導体レーザのパルス幅・パワー混合変
調方式が提案されている。

【０００５】この半導体レーザのパルス幅・パワー混合
変調方式をより具体的に実現するため、Ｃ−ＭＯＳデバ
イスを用いてＩＣ化によりパルス幅生成部を簡便に構成
し、バイポーラデバイスを用いてＩＣ化による光電気負
帰還ループ部の設計を容易にし、さらに両ＩＣと半導体
レーザをより有効に接続する手段や検査法を提供するこ
とで、レーザプリンタ、デジタル複写機等の光源として
の半導体レーザ制御変調装置の具体的構成が提案されて
いる。

【０００６】

【発明が解決しようとする課題】上記半導体レーザのパ
ルス幅・パワー混合変調方式は、レーザプリンタ、デジ
タル複写機等の多値画像出力用としては優れているが、
２値画像を出力する場合には多階調出力用データのすべ
てに２値、すなわち、０か１を入力することにより画像
を出力することになり、本来２値画像のみを出力する装
置に比べると、スピードの点で劣ることになり、その機
能が有効に活かされているとはいえない。本発明は、画
像データに応じて高速、高解像度にでき、半導体レーザ
のパルス幅・パワー混合変調方式をより有効に機能させ
ることができる画像出力装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、光源としての半導体レーザ
と、複数位相を有するパルスを生成するパルス生成手段
と、前記パルスより画像データに基づき複数のパルス幅
を生成するデータ変調手段と、前記半導体レーザの制御
及び変調を行う手段とを有し、前記画像データに従い前
記データ変調手段で生成された複数のパルス幅により前
記半導体レーザの光強度変調と同時にパルス変調を行う
画像出力装置において、入力された制御信号により１ド
ット当りの出力階調数を切り替える出力モード切り替え
手段を備えたものである。

【０００８】請求項２記載の発明は、請求項１記載の画
像出力装置において、所定の部分をバイポーラトランジ
スタで構成したものである。

【０００９】請求項３記載の発明は、光源としての半導
体レーザと、複数位相を有するパルスを生成するパルス
生成手段と、前記パルスより画像データに基づき複数の
パルス幅を生成するデータ変調手段と、前記半導体レー
ザの制御及び変調を行う手段とを有し、前記画像データ
に従い前記データ変調手段で生成された複数のパルス幅
により前記半導体レーザの光強度変調と同時にパルス変
調を行う画像出力装置において、入力された制御信号に
より１ドット当りの出力階調数を２５６階調出力モード
と２値出力モードに切り替える出力モード切り替え手段
を備えたものである。

【００１０】請求項４記載の発明は、請求項３記載の画
像出力装置において、前記データ変調手段は前記２５６
階調出力モードにおいても前記２値出力モードにおいて
も同一のデータ入力部にデータが入力されるものであ
る。

【００１１】請求項５記載の発明は、請求項３記載の画
像出力装置において、前記データ変調手段は、前記２５
６階調出力モード時には前記パルス幅を前記画像データ
の上位ビットより生成し、前記２値出力モード時には前
記画像データの各ビットそれぞれをオン／オフデータと
して順に前記パルス幅を生成するものである。

【００１２】請求項６記載の発明は、請求項５記載の画
像出力装置において、前記データ変調手段は、前記２５
６階調出力モード時には、パルス幅変調を行うためのパ
ルス幅を前記画像データの上位ビットより生成し、前記
パルス幅変調のパルス幅と該パルス幅と位相が最小位相
分異なるパルス幅を生成してこれらのパルス幅より光強
度変調を行うためのパルス幅を生成するものである。

【００１３】請求項７記載の発明は、請求項５記載の画
像出力装置において、前記データ変調手段は、前記２５
６階調出力モード時には、入力された前記制御信号とは
異なる制御信号により、パルス幅生成タイミングを画素
クロックの期間の最初と最後を起点として画像データで
パルス幅が変化するタイミングとするものである。

【００１４】請求項８記載の発明は、請求項５記載の画
像出力装置において、前記半導体レーザからのレーザ光
を走査するレーザ光走査手段と、前記入力された制御信
号を前記出力モード切り替え手段と前記レーザ光走査手
段に入力して前記レーザ光走査手段をモードに連動さ
せ、前記２５６階調出力モード時には前記レーザ光を低
速に走査させて前記２値出力モード時には前記レーザ光
を高速に走査させる機能とを備えたものである。

【００１５】

【発明の実施の形態】画像出力装置はレーザプリンタ、
デジタル複写機、レーザファクシミリ等の画像形成装置
や、光ディスクの記録媒体に半導体レーザからのレーザ
光で画像データを記録する光ディスク装置、半導体レー
ザからのレーザ光を送信する光通信装置などがあるが、
本発明の実施形態例は画像出力装置のうちレーザプリン
タやデジタル複写機、レーザファクシミリ等の画像形成
装置の実施形態例である。

【００１６】この実施形態例の光書き込み部は図２に示
すように光源としての半導体レーザ及び、この半導体レ
ーザからのレーザ光を受光する受光素子１１と、複数位
相を有するパルスを生成するパルス幅生成部及びそのパ
ルスより画像データに基づき複数のパルス幅を生成する
データ変調部１２、半導体レーザの制御及び変調を行う
半導体レーザ制御部及び半導体レーザ駆動部１３からな
る回路１４を有する。また、光書き込み部は、上記半導
体レーザからのレーザ光を回転多面鏡で偏向走査して感
光体に照射することにより、回転駆動手段による感光体
の回転と回転多面鏡によるレーザ光の偏向走査でレーザ
光にて感光体を全面的に走査して感光体に対する画像の
光書き込みを行う。

【００１７】レーザプリンタ等において１ドット内で多
階調出力を得る方式としてはパルス幅変調方式、パワー
変調方式などがあるが、本発明の実施形態例はパルス幅
・パワー混合変調方式を用いている。このパルス幅・パ
ワー混合変調方式は、基本的に２値出力方式であり、画
像形成プロセスに対して安定であるパルス幅変調方式を
基調とし、その移り変わり部を光強度変調により補間す
る方式である。

【００１８】このパルス幅・パワー混合変調方式は、同
じ階調数を実現する場合、単独のパルス幅変調方式、パ
ワー変調方式それぞれに比較して、パルス幅変調方式と
パワー変調方式を組み合わせて必要なパルス幅数、パワ
ー値数を低減することで、パルス幅変調、パワー変調を
行う各部の構成を容易に達成でき、画像形成プロセスに
対して安定であると同時に集積化に適しており、小型
化、低コスト化が図れる特徴がある。本発明の実施形態
例は、パルス幅生成部及びデータ変調部１２と半導体レ
ーザ制御部及び半導体レーザ駆動部１３を持っており、
入力されるデータに従ってパルス幅変調を行う方式を基
調とし、その移り変わり部を光強度変調により補間す
る。

【００１９】次に、本発明の実施形態例における半導体
レーザの光出力波形の基本概念を説明する。図３はパル
ス幅を３値、パワーを６値とする１８階調の画像を出力
する場合における半導体レーザの光出力波形を模式的に
示す。本発明の実施形態例は、基本的にはパルス幅変調
方式であり、感光体のパルス幅変調方式で露光する中間
露光領域を利用してパワー変調を行うので、パワー変調
部は最小パルス幅で出力する必要がある。

【００２０】このようなパルス幅・パワー混合変調方式
による光出力を得るためには、図４に示すようにパルス
幅をＰＷＭとすると、ＰＷＭＯＵＴとＰＷＭＯＵＴ＋Ｐ
ＭＯＵＴ（ＰＭＯＵＴは最小パルス幅）、もしくはＰＷ
ＭＯＵＴとＰＭＯＵＴ（ＰＭＯＵＴは最小パルス幅）の
２パルスを生成すればよい。ＰＷＭＯＵＴのパルスは全
ビットをオン（高レベル）にし、ＰＭＯＵＴのパルスは
データ（ドットイメージ）に従って各ビットをオン／オ
フさせれば、図３及び図４に示すような波形が得られ
る。

【００２１】図５は半導体レーザ制御部及び半導体レー
ザ駆動部１３の一例を示す。すでにパルス幅・パワー混
合変調を受けたデータが定電流源１５、１６に入力さ
れ、定電流源１５、１６はそれぞれ入力データにより定
電流ＩＤＡ１、ＩＤＡ２が変化する。定電流源１５の電
流ＩＤＡ１は反転増幅器１７により反転増幅されてトラ
ンジスタ１８のベースに加えられ、このトランジスタ１
８のコレクタ電流ＩＬＤ１が半導体レーザＬＤに順方向
電流として供給されて半導体レーザＬＤが発光する。ト
ランジスタ１８を通して流れる半導体レーザＬＤの順方
向電流は抵抗Ｒｅにより検出される。

【００２２】受光素子ＰＤは半導体レーザＬＤの光出力
の一部を受光して電流ＩＰＤに変換することにより半導
体レーザＬＤの光出力強度を検知し、この受光素子ＰＤ
の電流ＩＰＤと定電流源１５の電流ＩＤＡ１との和（差
としてもよい）が反転増幅器１７に入力されて受光素子
ＰＤの電流ＩＰＤと定電流源１５の電流ＩＤＡ１とが等
しくなるように半導体レーザＬＤの順方向電流が制御さ
れる。ここに、定電流源１５、反転増幅器１７、トラン
ジスタ１８、半導体レーザＬＤ、受光素子ＰＤは光電気
負帰還ループを構成している。

【００２３】さらに、定電流源１６が入力データを半導
体レーザＬＤの順方向電流ＩＤＡ２に変換してこの電流
ＩＤＡ２が半導体レーザＬＤに供給されることにより、
高速に半導体レーザＬＤの制御及び駆動が行われる。図
６（ａ）は光電気負帰還ループのみがあって定電流源１
６が無い場合における半導体レーザＬＤの光出力波形を
模式的に示し、図６（ｂ）は光電気負帰還ループ及び定
電流源１６がある場合における半導体レーザＬＤの光出
力波形を模式的に示す。この実施形態例は図６に示すよ
うに高速に半導体レーザＬＤの光出力のパルス幅変調及
びパワー変調を行うことが可能である。

【００２４】しかし、このような半導体レーザ光出力の
パルス幅変調及びパワー変調による多値変調出力は常に
要求されているわけではなく、通常、文字を出力する場
合には１ドット２値出力で十分な場合もある。そこで、
半導体レーザ光出力のパルス幅変調及びパワー変調によ
る多値変調出力を行う１ドット多階調出力モードと、半
導体レーザ光出力の２値出力を行う２値出力モードを制
御信号で自在に切り替えることができるならば、文字を
出力したい場合には半導体レーザの光出力を２値出力モ
ードで出力し、画像等の出力で階調性を必要とする場合
には半導体レーザの光出力を１ドット多階調出力モード
で出力することが可能になり、更に高品位な光書き込み
系を実現することが可能になる。

【００２５】本発明の実施形態例は、１ドット多階調出
力モードと２値出力モードを制御信号で切り替える構成
であるが、階調数の異なる１ドット多階調出力モードを
制御信号で切り替えてもよく、さらに複数種類の出力形
態を制御信号で切り替えることも同様に実現可能であ
り、更なる高品位の光書き込み系を実現することが可能
となる。また、この光書き込み系を集積回路にて実現す
れば、更なる小型化、低コスト化を図ることができる。
本発明の実施形態例は、このような事情に鑑み、２値出
力モードと多階調出力モードを制御信号で自在に切り替
えることが可能である１チップの半導体レーザ光出力パ
ルス幅・パワー混合変調方式を具体的な回路構成で実現
したものである。

【００２６】図１は本発明の一実施形態例の画像形成装
置における光書き込み部の一部を示す。この画像形成装
置は、請求項１〜８記載の発明の実施形態例であり、感
光体を駆動部により回転駆動して帯電手段により均一に
帯電した後に感光体に光書き込み部による光書き込みで
静電潜像を形成し、この静電潜像を現像手段で現像して
可視像とし、この可視像を転写手段により用紙に転写し
て定着手段により定着させる。光書き込み部は、光源と
しての半導体レーザの光出力を回転多面鏡で偏向走査し
て感光体に照射し、感光体の副走査方向への回転と回転
多面鏡によるレーザ光の主走査方向への偏向走査で感光
体に全面的に画像を書き込む。回転多面鏡はモータによ
り回転駆動される。

【００２７】半導体レーザの制御及びパルス幅・パワー
混合変調方式の変調を行う回路１９は１チップの集積回
路で構成されている。この回路１９のパルス幅・パワー
混合変調方式は、説明を簡単にするため、パルス幅を３
ビット、即ち８値、パワーを５ビット、即ち３２値とし
てその組み合わせで合計１ドット当り８ビット階調（２
５６階調）の半導体レーザ光出力を出力する構成とす
る。

【００２８】このパルス幅、パワーの組み合わせは、例
えばパルス幅を４ビット、即ち１６値、パワーを４ビッ
ト、即ち１６値としてもよいし、パルス幅を５ビット、
即ち３２値、パワーを３ビット、即ち８値としてもよ
く、多種多様に考えられるが、どのような組み合わせで
も同様な効果が得られる。１ドット当り８ビット階調
（２５６階調）の半導体レーザ光出力を出力する構成と
する場合には、８ビットの画像データＤ０’〜Ｄ７’
と、画素クロックＣＬＫがディジタル入力部２０に入力
される。

【００２９】また、図４に示すようなドット形成方法と
して左寄せモード、右寄せモードを選択する制御信号を
Ｐ０、２５６階調出力モードと２値出力モードとを選択
する制御信号をＰ１とし、以下の規則に従い制御信号Ｐ
０、Ｐ１がディジタル入力部２０に入力されるものとす
る。 Ｐ１＝１（高レベル：Ｈｉｇｈ）の場合→２値出力モー
ド Ｐ１＝０（低レベル：Ｌｏｗ）で且つＰ０＝０（Ｌｏ
ｗ）の場合→２５６階調出力モードで且つ左寄せモード Ｐ１＝０（Ｌｏｗ）で且つＰ０＝１（Ｈｉｇｈ）の場合
→２５６階調出力モードで且つ右寄せモード ここで、これらのモードにおいて画素クロックＣＬＫが
同一で且つ回転多面鏡の回転速度が同一であるならば、
２値出力モード時には２５６階調出力モード時に比べて
１ドットが主走査方向に８倍の解像度を持つことにな
る。また、２値出力モードに連動して回転多面鏡の回転
速度が８倍になるならば、２値出力モード時には、２５
６階調出力モード時に比べて、１ドットの解像度は同じ
であるが、８倍のスピードで画像を出力できる系を実現
できる。

【００３０】ディジタル入力部２０は、外部から入力さ
れたディジタル信号Ｐ０’、Ｐ１’、Ｄ０’〜Ｄ７’を
内部信号レベルにレベルシフトする。逓倍クロック生成
部２１は、外部からディジタル入力部２０を介して入力
された画素クロックＣＬＫに同期して周波数が逓倍され
たクロックＣ０、Ｃ１、Ｃ２を生成する。この逓倍クロ
ック生成部２１は、リングオシュレータやＶＣＯ（電圧
制御発振器）などを用いたＰＬＬ（Ｐｈａｓｅｄ Ｌｏ
ｃｋ Ｌｏｏｐ）等を用いて実現することができる。

【００３１】Ｄ−Ｆ／Ｆ部及びタイミングデータ生成部
２２は、ディジタル入力部２０からの画像データＤ０〜
Ｄ７と制御信号Ｐ０、Ｐ１より上記規則に従い、どのモ
ードにおいてどのパルス幅を出力するかを決定するタイ
ミングデータＴＤＡＴＡ（ＴＤ０〜ＴＤ７）、ＰＤＡＴ
Ａ（ＰＤ０〜ＰＤ４）を生成する。基本パルス生成部２
３及びパルス幅生成部２４は、逓倍クロック生成部２１
からのクロックＣ０、Ｃ１、Ｃ２とＤ−Ｆ／Ｆ部及びタ
イミングデータ生成部２２からのタイミングデータＴＤ
ＡＴＡ（ＴＤ０〜ＴＤ７）よりどのタイミングでパルス
幅変調もしくはパワー変調を行うかを決定するパルス幅
を２個生成する。この２個のパルス幅は上記ＰＷＭＯＵ
Ｔ、ＰＭＯＵＴに相当する。

【００３２】ＰＷＭＯＵＴ＆ＰＭＯＵＴデータ生成部２
５は、そのＰＷＭＯＵＴ、ＰＭＯＵＴとＤ−Ｆ／Ｆ部及
びタイミングデータ生成部２２からのタイミングデータ
ＰＤＡＴＡ（ＰＤ０〜ＰＤ４）より、Ｐ１＝０（Ｌｏ
ｗ）の場合には、ＰＷＭＯＵＴのパルスにおいて全ビッ
トをオン（Ｈｉｇｈ）にし、ＰＭＯＵＴのパルスにおい
てデータＤ０〜Ｄ７に従って各ビットをオン／オフさせ
ることにより２５６階調出力モードとする。

【００３３】また、ＰＷＭＯＵＴ＆ＰＭＯＵＴデータ生
成部２５は、ＰＷＭＯＵＴ、ＰＭＯＵＴとＤ−Ｆ／Ｆ部
及びタイミングデータ生成部２２からのタイミングデー
タＰＤＡＴＡ（ＰＤ０〜ＰＤ４）より、Ｐ１＝１（Ｈｉ
ｇｈ）の場合には、ＰＷＭＯＵＴのパルスにおいて全ビ
ットをデータＤ０〜Ｄ７に従ってオン／オフさせること
により２値出力モードとし、２５６階調出力モードと２
値出力モードを自在に切り替える。

【００３４】ＰＷＭＯＵＴ＆ＰＭＯＵＴデータ生成部２
５にて生成したデータＭＤ０〜ＭＤ４は電流加算部２６
及び誤差増幅部２７に入力されて半導体レーザＬＤの順
方向電流となる。電流加算部２６は上記定電流源１６に
より構成され、誤差増幅部２７は上記定電流源１５、反
転増幅器１７、トランジスタ１８、半導体レーザＬＤ、
受光素子ＰＤからなる光電気負帰還ループの半導体レー
ザＬＤを除いた部分により構成される。

【００３５】次に、タイミング生成部２８及び電流設定
部２９について説明する。図５に示すように定電流源１
６においてデータに応じて半導体レーザＬＤの順方向電
流を駆動すれば図６に示すように半導体レーザＬＤの光
出力波形の立ち上がり時間Ｔｒ、立ち下がり時間Ｔｆは
数ｎｓとなり、その後光電気負帰還ループにより半導体
レーザＬＤの光出力が所望の光出力となるように定電流
源１５の電流ＩＤＡ１が設定される。

【００３６】ところが、半導体レーザＬＤは微分量子効
率が固体差や温度等によって異なるので、常に所望の光
出力を得るためには半導体レーザＬＤの微分量子効率を
電源投入時もしくはリセット時に検出する必要がある。
図８はその検出の動作概念図を示す。まず、時間Ｔ０に
て半導体レーザＬＤに順方向電流ＩＦＵＬＬを流して半
導体レーザＬＤを所望の光量で発光させる。この場合、
定電流源１６の電流ＩＤＡ２は流さないものとすると、
時間Ｔ０から時間Ｔ１までの間は制御回路のみ（光電気
負帰還ループのみ）で半導体レーザＬＤに順方向電流を
流す。つまり、半導体レーザＬＤの順方向電流ＩＬＤを
ＩＬＤ＝ＩＤＡ１とする。

【００３７】ここで、時間Ｔ０〜Ｔ１は制御回路が動作
して半導体レーザＬＤを所望の光量で発光させるのに十
分な時間であるとする。次に、時間Ｔ１において、定電
流源１６が流せる電流ＩＤＡ２の最大値をＩＤＡ２ＭＡ
Ｘとすると、制御回路がＩＤＡ２ＭＡＸ／２の電流と、
ＩＦＵＬＬとを比較する。この比較では、例えば時間Ｔ
０から時間Ｔ１までの間は制御回路のみが作動している
ため、図５に示すようにＩＦＵＬＬが抵抗Ｒｅにより電
圧に変換され、また、ＩＤＡ２ＭＡＸ／２の電流値は設
計時に分かっており、抵抗ＲｅによりＩＤＡ２ＭＡＸ／
２の電流値を電圧に変換した場合の電圧値も分かってい
るので、この電圧値と抵抗Ｒｅの電圧値とを比較してそ
の結果を保持すればよいことが分かる。

【００３８】そして、制御回路は、ＩＦＵＬＬ＞ＩＤＡ
２ＭＡＸ／２であれば定電流源１６に電流ＩＤＡ２ＭＡ
Ｘ／２を流し、ＩＦＵＬＬ＜ＩＤＡ２ＭＡＸ／２であれ
ば定電流源１６の電流をそのまま０とする。第８図では
ＩＦＵＬＬ＞ＩＤＡ２ＭＡＸ／２としているので、定電
流源１６に電流ＩＤＡ２ＭＡＸ／２を流している。する
と、制御回路の作動で半導体レーザＬＤの光量が一定に
保たれるので、制御電流ＩＬＤ１は電流ＩＤＡ２ＭＡＸ
／２分減少する。

【００３９】同様に、制御回路は、時間Ｔ２において
は、制御電流ＩＬＤ１と電流ＩＤＡ２ＭＡＸ／４とを比
較してその大小により同様な操作を行い、時間Ｔ３にお
いて制御電流ＩＬＤ１と電流ＩＤＡ２ＭＡＸ／８とを比
較してその大小により同様な操作を行い、Ｔ４において
制御電流ＩＬＤ１と電流ＩＤＡ２ＭＡＸ／１６とを比較
してその大小により同様な操作を行う。図８において
は、説明の便宜上制御電流ＩＬＤ１を電流ＩＤＡ２ＭＡ
Ｘ／１６まで比較しているが、この場合には電流加算部
２６の電流値はＩＤＡ２ＭＡＸ／１６の精度で設定でき
る構成を実現できる。

【００４０】図７はタイミング生成部２８の具体的回路
構成例を示す。図７において、Ｑ１〜Ｑ２０はトランジ
スタ、Ｃ１１〜Ｃ１４はコンデンサ、Ｒ１〜Ｒ２４は抵
抗である。トランジスタＱ１３〜Ｑ２０及び抵抗Ｒ１７
〜Ｒ２４は、複数個の定電流源を構成し、トランジスタ
Ｑ１３〜Ｑ２０のベースに基準電圧ＶＲＥＦ１が入力さ
れて定電流をトランジスタＱ１〜Ｑ１２及び抵抗Ｒ２〜
Ｒ４、Ｒ６〜Ｒ８、Ｒ１０〜Ｒ１２、Ｒ１４〜Ｒ１６か
らなる複数個の差動回路へ供給する。

【００４１】これらの差動回路の一方の入力端子には基
準電圧ＶＲＥＦ２が入力される。タイミング信号ＴＲ１
は抵抗Ｒ１及びコンデンサＣ１１からなる積分回路で積
分されて初段の差動回路に入力され、この初段の差動回
路から遅延したタイミング信号が得られる。このタイミ
ング信号は、抵抗Ｒ５及びコンデンサＣ１２からなる積
分回路で積分されて２段目の差動回路に入力され、この
２段目の差動回路からさらに遅延したタイミング信号が
得られる。

【００４２】このタイミング信号は抵抗Ｒ９及びコンデ
ンサＣ１３からなる積分回路で積分されて３段目の差動
回路を経てさらに遅延したタイミング信号となり、この
タイミング信号は抵抗Ｒ９及びコンデンサＣ１３からな
る積分回路で積分されて４段目の差動回路を経てさらに
遅延される。そして、各差動回路からタイミング信号Ｔ
Ｒ１より順次に遅延した複数のタイミング信号ＴＴ１〜
ＴＴ４が得られる。これらのタイミング信号ＴＴ１〜Ｔ
Ｔ４の生成タイミングは、抵抗Ｒ１、Ｒ５、Ｒ９、Ｒ１
３及びコンデンサＣ１１〜Ｃ１４の値により決定でき、
図８に示すＴ０〜Ｔ１、Ｔ１〜Ｔ２、Ｔ２〜Ｔ３、Ｔ３
〜Ｔ４となる。

【００４３】上記制御回路に含まれる電流設定部２９
は、上述のように時間Ｔ０〜Ｔ１にて定電流源１６の電
流ＩＤＡ２を０とし、時間Ｔ１にて抵抗Ｒｅの電圧とＩ
ＤＡ２ＭＡＸ／２に対応する設定値とを比較してＩＦＵ
ＬＬ＞ＩＤＡ２ＭＡＸ／２であるかどうかを判断する。
電流設定部２９は、ＩＦＵＬＬ＞ＩＤＡ２ＭＡＸ／２で
あればタイミング発生部２８からのタイミング信号ＴＴ
１に基づいて時間Ｔ１〜Ｔ２にて定電流源１６に電流Ｉ
ＤＡ２ＭＡＸ／２を流し、ＩＦＵＬＬ＜ＩＤＡ２ＭＡＸ
／２であればタイミング発生部２８からのタイミング信
号ＴＴ１に基づいて時間Ｔ１〜Ｔ２にて定電流源１６の
電流をそのまま０とする。

【００４４】また、電流設定部２９は、時間Ｔ２にて抵
抗Ｒｅの電圧とＩＤＡ２ＭＡＸ／４に対応する設定値と
を比較してＩＬＤ１＞ＩＤＡ２ＭＡＸ／４であるかどう
かを判断する。電流設定部２９は、ＩＬＤ１＞ＩＤＡ２
ＭＡＸ／４であればタイミング発生部２８からのタイミ
ング信号ＴＴ２に基づいて時間Ｔ２〜Ｔ３にて定電流源
１６に電流ＩＤＡ２ＭＡＸ／４を流し、ＩＬＤ１＜ＩＤ
Ａ２ＭＡＸ／４であればタイミング発生部２８からのタ
イミング信号ＴＴ２に基づいて時間Ｔ２〜Ｔ３にて定電
流源１６の電流をそのまま０とする。

【００４５】また、電流設定部２９は、時間Ｔ３にて抵
抗Ｒｅの電圧とＩＤＡ２ＭＡＸ／８に対応する設定値と
を比較してＩＬＤ１＞ＩＤＡ２ＭＡＸ／８であるかどう
かを判断する。電流設定部２９は、ＩＬＤ１＞ＩＤＡ２
ＭＡＸ／８であればタイミング発生部２８からのタイミ
ング信号ＴＴ３に基づいて時間Ｔ３〜Ｔ４にて定電流源
１６に電流ＩＤＡ２ＭＡＸ／８を流し、ＩＬＤ１＜ＩＤ
Ａ２ＭＡＸ／８であればタイミング発生部２８からのタ
イミング信号ＴＴ３に基づいて時間Ｔ３〜Ｔ４にて定電
流源１６の電流をそのまま０とする。

【００４６】さらに、電流設定部２９は、時間Ｔ４にて
抵抗Ｒｅの電圧とＩＤＡ２ＭＡＸ／１６に対応する設定
値とを比較してＩＬＤ１＞ＩＤＡ２ＭＡＸ／１６である
かどうかを判断する。電流設定部２９は、ＩＬＤ１＞Ｉ
ＤＡ２ＭＡＸ／１６であればタイミング発生部２８から
のタイミング信号ＴＴ４に基づいて時間Ｔ４〜Ｔ５にて
定電流源１６に電流ＩＤＡ２ＭＡＸ／１６を流し、ＩＬ
Ｄ１＜ＩＤＡ２ＭＡＸ／１６であればタイミング発生部
２８からのタイミング信号ＴＴ４に基づいて時間Ｔ４〜
Ｔ５にて定電流源１６の電流をそのまま０とする。この
ような動作は１ドット毎に繰り返して行われ、常に図６
（ｂ）に示すように電流加算部２６の値がＩＤＡ２ＭＡ
Ｘ／１６の精度で設定できる光出力波形を得ることがで
きる。

【００４７】図９は上記基本パルス生成部２３の動作概
念図を示す。この実施形態例におけるパルス幅・パワー
混合変調方式では、説明を簡単にするため、パルス幅を
３ビット、即ち８値とすると、ディジタル入力部２０に
入力された画素クロックＣＬＫの周期を８分割したパル
スを生成する必要がある。これを実現する方式はいろい
ろあるが、ここでは図９に示すようなパルスを生成す
る。

【００４８】すなわち、逓倍クロック生成部２１は、画
素クロックＣＬＫを４逓倍したクロックＣ０と、このク
ロックＣ０を４分周してクロックＣ０と同位相としたク
ロックＣ１と、クロックＣ０を４分周してクロックＣ０
より９０度位相が遅れたクロックＣ２との３パルスを生
成し、基本パルス生成部２３は図９に示すように逓倍ク
ロック生成部２１にて生成したパルスＣ０、Ｃ１、Ｃ２
の正転信号、反転信号の論理アンドをとることにより、
必要とする８パルスを生成することができる。

【００４９】本来、この８パルスはクロックＣＬＫを８
逓倍したクロックを生成してこのクロックより生成する
が、基本パルス生成部２３を上述のように構成にすれば
生成するクロックが半分の周波数でよいことから、逓倍
クロックをより容易に生成することが可能であり、特に
クロックが高速である場合には高周波数のクロックの生
成が困難であることにより上記構成の基本パルス生成部
２３は有効となる。

【００５０】図１０は上記ディジタル入力部２０の具体
的回路例を示す。ディジタル入力部２０は、外部からの
ディジタル信号Ｐ１’、Ｐ０’、Ｄ０’〜Ｄ７’が電源
電圧Ｖｃｃと接地レベルＧｒｏｕｎｄとの間でスイッチ
ングせずにレベルが小さい場合に用いられる例であり、
トランジスタＱ２１〜Ｑ４０及び抵抗Ｒ２５〜Ｒ３７に
より構成されている。トランジスタＱ２１〜Ｑ３０は基
準電圧ＶＲＥＦ０がベースに入力されて定電流をトラン
ジスタＱ３１〜Ｑ４１に供給し、外部からのディジタル
信号Ｐ１’、Ｐ０’、Ｄ０’〜Ｄ７’は直接トランジス
タＱ３１〜Ｑ４１により内部信号レベルにレベルシフト
されてデータＰ１、Ｐ０、Ｄ０〜Ｄ７として出力され
る。

【００５１】外部からのディジタル信号Ｐ１’、Ｐ
０’、Ｄ０’〜Ｄ７’が電源電圧Ｖｃｃと接地レベルＧ
ｒｏｕｎｄとの間でスイッチングする場合には、図１０
に示すような回路の前段に図１１に示すようなトランジ
スタＱ４１、Ｑ４２及び抵抗Ｒ３８〜Ｒ４１からなる回
路、あるいは図１２に示すようなトランジスタＱ４３〜
Ｑ４５及び抵抗Ｒ４２〜Ｒ４６からなる回路を各ディジ
タル信号毎に挿入し、外部からのディジタル信号に対し
てその回路でスイッチングレベルを内部信号スイッチン
グレベルに変換した後に図１０に示すような回路で所望
の電圧レベルにレベルシフトするようにしてもよい。

【００５２】図１４は上記Ｄ−Ｆ／Ｆ部及びタイミング
データ生成部２２の回路構成例を示す。まず、パルス幅
・パワー混合変調方式でパルス幅を３ビット、即ち８値
とすると、２５６階調出力モード時にはパルス幅をディ
ジタル入力部２０からのデータＤ０〜Ｄ７のうち上位３
ビットのデータＤ５〜Ｄ７より生成し、２値出力モード
時にはディジタル入力部２０からのデータＤ０〜Ｄ７に
対してデータＤ０から順にパルス幅を出力するものとす
る。

【００５３】タイミング生成部３０はディジタル入力部
２０からのデータＰ０により２５６階調出力モード時に
ディジタル入力部２０からのデータＤ５〜Ｄ７よりタイ
ミング信号Ｔ０〜Ｔ７を生成し、タイミングデータ生成
部３１はディジタル入力部２０からのデータＰ１により
２５６階調出力モード時と２値出力モード時にタイミン
グ生成部３０からのタイミング信号Ｔ０〜Ｔ７とディジ
タル入力部２０からのデータＤ０〜Ｄ４よりタイミング
データＴＤ０〜ＴＤ７を生成する。

【００５４】図１３はデータＤ０〜Ｄ４によるタイミン
グデータＴＤ０〜ＴＤ７生成の動作概念図を示す。２５
６階調出力モード時における１ドットを考えると、２５
６階調出力モード時には１ドット内で８パルスのタイミ
ングデータを生成してこれをドットの左より順にＴＤ０
〜ＴＤ７とする。また、２値出力モード時には、その８
パルスのタイミングデータそれぞれが１ドットのタイミ
ングデータとなるので、半導体レーザＬＤからのレーザ
光の主走査方向には２５６階調出力モード時に比べて８
倍の解像度となり、タイミング生成部３０はディジタル
入力部２０からのデータＤ０〜Ｄ７に従ってタイミング
データＴＤ０〜ＴＤ７を出力する。

【００５５】このような構成により、モードによりデー
タを入力する方式を分割しなくても同一の入力部２０を
用いてデータ変調を行うことができ、回路素子の低減及
び入力信号線の減少につながり、さらに省電力、伝送線
路のノイズ（ＥＭＩ）の減少にも効果がある。また、２
５６階調出力モード時には、図１３に示すようにタイミ
ング生成部３０はディジタル入力部２０からのデータＤ
０〜Ｄ４、Ｐ０に従ってタイミング信号Ｔ０〜Ｔ７を生
成する。

【００５６】これらを論理式で記述すると、 Ｔ０＝／Ｐ０・（Ｄ５＋Ｄ６＋Ｄ７） Ｔ１＝／Ｐ０・（Ｄ６＋Ｄ７）＋Ｐ０・（Ｄ５・Ｄ６・
Ｄ７） Ｔ２＝／Ｐ０・（Ｄ５・Ｄ６＋Ｄ７）＋Ｐ０・（Ｄ６・
Ｄ７） Ｔ３＝／Ｐ０・Ｄ７＋Ｐ０・｛Ｄ７・（Ｄ５＋Ｄ６）｝ Ｔ４＝／Ｐ０・｛Ｄ７・（Ｄ５＋Ｄ６）｝＋Ｐ０・Ｄ７ Ｔ５＝／Ｐ０・（Ｄ６・Ｄ７）＋Ｐ０・（Ｄ５・Ｄ６＋
Ｄ７） Ｔ６＝／Ｐ０・（Ｄ５・Ｄ６・Ｄ７）＋Ｐ０・（Ｄ６＋
Ｄ７） Ｔ７＝Ｐ０・（Ｄ５＋Ｄ６＋Ｄ７） となる。ここに、／は反転を意味し、／Ｐ０はＰ０の反
転信号を意味するものとする。

【００５７】また、パワーデータ生成部３２はディジタ
ル入力部２０からのデータＤ０〜Ｄ４に従ってパワーデ
ータＰＤ０〜ＰＤ４を生成する。図１５はタイミング生
成部３０の具体的回路構成例を示す。なお、このタイミ
ング生成部３０における差動回路の一方の入力側に信号
が入力される場合、差動回路のもう一方の入力側はその
信号を検出しえる一定電位が保持されているか、もしく
はその信号の反転信号が入力されるかのどちらかであ
る。

【００５８】このタイミング生成部３０は、トランジス
タＱ４６〜Ｑ１１２及び抵抗Ｒ４７〜Ｒ７５により構成
され、ディジタル入力部２０からデータＰ０、Ｄ５〜Ｄ
７が入力される。トランジスタＱ６０〜Ｑ６２、Ｑ７
５、Ｑ７６、Ｑ８９、Ｑ９０、Ｑ１０２、Ｑ１０３、Ｑ
１１０、Ｑ１１１は基準電圧がベースに入力されて定電
流を出力し、トランジスタＱ１０４〜Ｑ１０９、Ｑ１１
２、Ｑ５５、Ｑ１１１を含む回路でＰ０・（Ｄ５＋Ｄ６
＋Ｄ７）＝Ｔ０なる演算が行われてタイミング信号／Ｔ
０が得られる。

【００５９】トランジスＱ４６、Ｑ５６〜Ｑ６２、Ｑ４
７を含む回路がＤ５・Ｄ６を演算してトランジスＱ６３
〜Ｑ６８を含む回路がＰ０・（Ｄ５・Ｄ６・Ｄ７）なる
演算を行い、トランジスＱ６９〜Ｑ７４を含む回路はＰ
０・（Ｄ６＋Ｄ７）なる演算を行い、これらの演算結果
の差Ｐ０・（Ｄ５・Ｄ６・Ｄ７）＋／Ｐ０・（Ｄ６＋Ｄ
７）がトランジスタＱ４９、Ｑ７６を含む回路によりと
られてタイミング信号／Ｔ１として出力される。

【００６０】トランジスＱ４６、Ｑ５６〜Ｑ６２、Ｑ４
７を含む回路がＤ５・Ｄ６を演算してトランジスＱ８３
〜Ｑ８８を含む回路がＰ０・（Ｄ５・Ｄ６＋Ｄ７）を演
算し、トランジスＱ７７〜Ｑ８２を含む回路がＰ０・
（Ｄ６・Ｄ７）を演算し、これらの差Ｐ０・（Ｄ５・Ｄ
６＋Ｄ７）＋／Ｐ０・（Ｄ６・Ｄ７）＝／Ｔ２がトラン
ジスタＱ５０、Ｑ８９を含む回路によりとられてタイミ
ング信号／Ｔ２として出力される。

【００６１】トランジスＱ９１〜Ｑ９７を含む回路がＰ
０・｛Ｄ７・（Ｄ５＋Ｄ６）｝を演算してトランジスＱ
９８〜Ｑ１０１を含む回路がＰ０・Ｄ７を演算し、トラ
ンジスＱ５３、Ｑ１０３を含む回路がこれらの差Ｐ０・
Ｄ７＋／Ｐ０・｛Ｄ７・（Ｄ５＋Ｄ６）｝＝／Ｔ３を演
算してタイミング信号／Ｔ３として出力し、かつ、トラ
ンジスＱ５２、Ｑ１０２を含む回路がこれらの差Ｐ０・
｛Ｄ７・（Ｄ５＋Ｄ６）｝＋／Ｐ０・Ｄ７＝／Ｔ４を演
算してタイミング信号／Ｔ４として出力する。

【００６２】トランジスＱ９１〜Ｑ９７を含む回路がト
ランジスＱ４６、Ｑ５６〜Ｑ６２、Ｑ４７を含む回路が
Ｄ５・Ｄ６を演算してトランジスＱ８３〜Ｑ８８を含む
回路がＰ０・（Ｄ５・Ｄ６＋Ｄ７）を演算し、トランジ
スＱ７７〜Ｑ８２を含む回路がＰ０・（Ｄ６・Ｄ７）を
演算し、トランジスＱ５１、Ｑ９０を含む回路がこれら
の演算結果の差Ｐ０・（Ｄ６・Ｄ７）＋／Ｐ０・（Ｄ５
・Ｄ６＋Ｄ７）＝／Ｔ５をとってタイミング信号／Ｔ５
として出力する。

【００６３】トランジスＱ４６、Ｑ５６〜Ｑ６２、Ｑ４
７を含む回路がＤ５・Ｄ６を演算してトランジスＱ６３
〜Ｑ６８を含む回路がＰ０・（Ｄ５・Ｄ６・Ｄ７）なる
演算を行い、トランジスＱ６９〜Ｑ７４を含む回路がＰ
０・（Ｄ６＋Ｄ７）を演算し、トランジスＱ４８、Ｑ７
５を含む回路がこれらの演算結果の差Ｐ０・（Ｄ５・Ｄ
６・Ｄ７）＋／Ｐ０・（Ｄ６＋Ｄ７）＝／Ｔ６をとって
タイミング信号／Ｔ６として出力する。トランジスＱ１
０４〜Ｑ１０９、Ｑ１１２、Ｑ５４、Ｑ１１０は／Ｐ０
・（Ｄ５＋Ｄ６＋Ｄ７）＝／Ｔ７を演算してタイミング
信号／Ｔ７として出力する。なお、各タイミング信号は
反転して出力されるが、次段も差動入力信号として受け
るために正転信号、反転信号のどちらでもよい回路構成
となっている。

【００６４】図１６は上記タイミングデータ生成部３１
の具体的回路構成例を示す。なお、このタイミングデー
タ生成部３１における差動回路の一方の入力側に信号が
入力される場合、差動回路のもう一方の入力側はその信
号を検出しえる一定電位が保持されているか、もしくは
その信号の反転信号が入力されるかのどちらかである。
このタイミングデータ生成部３１は、トランジスタＱ１
２１〜Ｑ２１２及び抵抗Ｒ８１〜Ｒ１０４により構成さ
れ、ディジタル入力部２０からのデータＰ１、Ｄ０〜Ｄ
４及び画素クロックＣＬＫ、タイミング生成部３０から
のタイミング信号／Ｔ０〜／Ｔ７が入力される。

【００６５】このタイミングデータ生成部３１のタイミ
ングデータ生成を論理式で記述すると、 ／ＴＤ０＝／（／Ｐ１・Ｔ０＋Ｐ１・Ｄ０） ／ＴＤ１＝／（／Ｐ１・Ｔ１＋Ｐ１・Ｄ１） ／ＴＤ２＝／（／Ｐ１・Ｔ２＋Ｐ１・Ｄ２） ／ＴＤ３＝／（／Ｐ１・Ｔ３＋Ｐ１・Ｄ３） ／ＴＤ４＝／（／Ｐ１・Ｔ４＋Ｐ１・Ｄ４） ／ＴＤ５＝／（／Ｐ１・Ｔ５＋Ｐ１・Ｄ５） ／ＴＤ６＝／（／Ｐ１・Ｔ６＋Ｐ１・Ｄ６） ／ＴＤ７＝／（／Ｐ１・Ｔ７＋Ｐ１・Ｄ７） となる。また、このタイミングデータ生成部３１は画素
クロックＣＬＫでデータを保持する。

【００６６】すなわち、トランジスタＱ１２１〜Ｑ１３
２及び抵抗Ｒ８１〜Ｒ８３からなる回路においては、２
５６階調出力モード時には、ディジタル入力部２０から
のデータＰ１がＰ１＝０（低レベル：Ｌｏｗ）となるこ
とによりトランジスタＱ１２６がオンし、トランジスタ
Ｑ１２１〜Ｑ１２７及び抵抗Ｒ８１からなる回路が画素
クロックＣＬＫによるトランジスタＱ１２７のオン時に
／（／Ｐ１・Ｔ０＋Ｐ１・Ｄ０）を演算する。トランジ
スタＱ１２８〜Ｑ１３２及び抵抗Ｒ８２、Ｒ８３からな
る回路は、画素クロックＣＬＫによるトランジスタＱ１
２７のオンでその演算結果／（／Ｐ１・Ｔ０＋Ｐ１・Ｄ
０）を保持してタイミングデータ／ＴＤ０として出力す
る。

【００６７】また、２値出力モード時には、ディジタル
入力部２０からのデータＰ１が（高レベル：Ｈｉｇｈ）
となることによりトランジスタＱ１２６がオフし、トラ
ンジスタＱ１２１〜Ｑ１２６及び抵抗Ｒ８１からなる回
路は画素クロックＣＬＫによるトランジスタＱ１２７の
オン時にＰ１・Ｔ０を演算する。従って、トランジスタ
Ｑ１２８〜Ｑ１３２及び抵抗Ｒ８２、Ｒ８３からなる回
路は、画素クロックＣＬＫによるトランジスタＱ１２７
のオンでその演算結果Ｐ１・Ｔ０を保持してタイミング
データ／ＴＤ０として出力する。

【００６８】トランジスタＱ１３３〜Ｑ１４４及び抵抗
Ｒ８４〜Ｒ８６からなる回路においては、２５６階調出
力モード時には、ディジタル入力部２０からのデータＰ
１がＰ１＝０（低レベル：Ｌｏｗ）となることによりト
ランジスタＱ１３８がオンし、トランジスタＱ１３３〜
Ｑ１３９及び抵抗Ｒ８４からなる回路が画素クロックＣ
ＬＫによるトランジスタＱ１３９のオン時に／（／Ｐ１
・Ｔ１＋Ｐ１・Ｄ１）を演算する。トランジスタＱ１４
０〜Ｑ１４４及び抵抗Ｒ８５、Ｒ８６からなる回路は、
画素クロックＣＬＫによるトランジスタＱ１３９のオン
でその演算結果／（／Ｐ１・Ｔ１＋Ｐ１・Ｄ１）を保持
してタイミングデータ／ＴＤ１として出力する。

【００６９】また、２値出力モード時には、ディジタル
入力部２０からのデータＰ１が（高レベル：Ｈｉｇｈ）
となることによりトランジスタＱ１３８がオフし、トラ
ンジスタＱ１３３〜Ｑ１３９及び抵抗Ｒ８１からなる回
路は画素クロックＣＬＫによるトランジスタＱ１３９の
オン時にＰ１・Ｔ１を演算する。従って、トランジスタ
Ｑ１４０〜Ｑ１４４及び抵抗Ｒ８５、Ｒ８６からなる回
路は、画素クロックＣＬＫによるトランジスタＱ１３９
のオンでその演算結果Ｐ１・Ｔ１を保持してタイミング
データ／ＴＤ１として出力する。

【００７０】同様に、トランジスタＱ１４５〜Ｑ１５６
及び抵抗Ｒ８７〜Ｒ８９からなる回路は、２５６階調出
力モード時には／（／Ｐ１・Ｔ２＋Ｐ１・Ｄ２）を演算
して画素クロックＣＬＫにより保持し、タイミングデー
タ／ＴＤ２として出力する。また、トランジスタＱ１４
５〜Ｑ１５６及び抵抗Ｒ８７〜Ｒ８９からなる回路は、
２値出力モード時にはＰ１・Ｔ２を演算して画素クロッ
クＣＬＫにより保持し、タイミングデータ／ＴＤ２とし
て出力する。

【００７１】トランジスタＱ１５７〜Ｑ１６８及び抵抗
Ｒ９０〜Ｒ９２からなる回路は、２５６階調出力モード
時には／（／Ｐ１・Ｔ３＋Ｐ１・Ｄ３）を演算して画素
クロックＣＬＫにより保持し、タイミングデータ／ＴＤ
３として出力する。また、トランジスタＱ１５７〜Ｑ１
６８及び抵抗Ｒ９０〜Ｒ９２からなる回路は、２値出力
モード時にはＰ１・Ｔ３を演算して画素クロックＣＬＫ
により保持し、タイミングデータ／ＴＤ３として出力す
る。

【００７２】トランジスタＱ１６９〜Ｑ１８０及び抵抗
Ｒ９３〜Ｒ９５からなる回路は、２５６階調出力モード
時には／（／Ｐ１・Ｔ４＋Ｐ１・Ｄ４）を演算して画素
クロックＣＬＫにより保持し、タイミングデータ／ＴＤ
４として出力する。また、トランジスタＱ１６９〜Ｑ１
８０及び抵抗Ｒ９３〜Ｒ９５からなる回路は、２値出力
モード時にはＰ１・Ｔ４を演算して画素クロックＣＬＫ
により保持し、タイミングデータ／ＴＤ４として出力す
る。

【００７３】トランジスタＱ１８１〜Ｑ１９２及び抵抗
Ｒ９６〜Ｒ９８からなる回路は、２５６階調出力モード
時には／（／Ｐ１・Ｔ５＋Ｐ１・Ｄ５）を演算して画素
クロックＣＬＫにより保持し、タイミングデータ／ＴＤ
５として出力する。また、トランジスタＱ１８１〜Ｑ１
９２及び抵抗Ｒ９６〜Ｒ９８からなる回路は、２値出力
モード時にはＰ１・Ｔ５を演算して画素クロックＣＬＫ
により保持し、タイミングデータ／ＴＤ５として出力す
る。

【００７４】トランジスタＱ１９３〜Ｑ２０４及び抵抗
Ｒ９９〜Ｒ１０１からなる回路は、２５６階調出力モー
ド時には／（／Ｐ１・Ｔ６＋Ｐ１・Ｄ６）を演算して画
素クロックＣＬＫにより保持し、タイミングデータ／Ｔ
Ｄ６として出力する。また、トランジスタＱ１９３〜Ｑ
２０４及び抵抗Ｒ９９〜Ｒ１０１からなる回路は、２値
出力モード時にはＰ１・Ｔ６を演算して画素クロックＣ
ＬＫにより保持し、タイミングデータ／ＴＤ６として出
力する。

【００７５】トランジスタＱ２０５〜Ｑ２１６及び抵抗
Ｒ１０２〜Ｒ１０４からなる回路は、２５６階調出力モ
ード時には／（／Ｐ１・Ｔ７＋Ｐ１・Ｄ７）を演算して
画素クロックＣＬＫにより保持し、タイミングデータ／
ＴＤ７として出力する。また、トランジスタＱ２０５〜
Ｑ２１６及び抵抗Ｒ１０２〜Ｒ１０４からなる回路は、
２値出力モード時にはＰ１・Ｔ７を演算して画素クロッ
クＣＬＫにより保持し、タイミングデータ／ＴＤ７とし
て出力する。

【００７６】図１７は上記パワーデータ生成部３２の具
体的回路構成例を示す。なお、このパワーデータ生成部
３２における差動回路の一方の入力側に信号が入力され
る場合、差動回路のもう一方の入力側はその信号を検出
しえる一定電位が保持されているか、もしくはその信号
の反転信号が入力されるかのどちらかである。このパワ
ーデータ生成部３２は、トランジスタＱ２１７〜Ｑ２５
６及び抵抗Ｒ１０５〜Ｒ１１９により構成され、ディジ
タル入力部２０からのデータＤ０〜Ｄ４及び画素クロッ
クＣＬＫが入力される。

【００７７】トランジスタＱ２１７〜Ｑ２２４及び抵抗
Ｒ１０５〜Ｒ１０７からなる回路はディジタル入力部２
０からのデータＤ０を画素クロックＣＬＫにより保持し
てパワーデータ／ＰＤ０として出力し、トランジスタＱ
２２５〜Ｑ２３２及び抵抗Ｒ１０８〜Ｒ１１０からなる
回路はディジタル入力部２０からのデータＤ１を画素ク
ロックＣＬＫにより保持してパワーデータ／ＰＤ１とし
て出力する。

【００７８】トランジスタＱ２３３〜Ｑ２４０及び抵抗
Ｒ１１１〜Ｒ１１３からなる回路はディジタル入力部２
０からのデータＤ２を画素クロックＣＬＫにより保持し
てパワーデータ／ＰＤ２として出力し、トランジスタＱ
２４１〜Ｑ２４８及び抵抗Ｒ１１４〜Ｒ１１６からなる
回路はディジタル入力部２０からのデータＤ３を画素ク
ロックＣＬＫにより保持してパワーデータ／ＰＤ３とし
て出力する。さらに、トランジスタＱ２４９〜Ｑ２５６
及び抵抗Ｒ１１７〜Ｒ１１９からなる回路はディジタル
入力部２０からのデータＤ４を画素クロックＣＬＫによ
り保持してパワーデータ／ＰＤ４として出力する。

【００７９】次に、パルス幅生成部２４について説明す
る。パルス幅生成部２４は、基本パルス生成部２３から
のクロックＣ０、／Ｃ０、Ｃ１、／Ｃ１、Ｃ２、／Ｃ２
とＤ−Ｆ／Ｆ部及びタイミングデータ生成部２２からの
タイミングデータＴＤ０〜ＴＤ７が入力され、２値出力
モード時にはタイミングデータがオン（Ｈｉｇｈ）の場
合にそのタイミングのパルスを生成する。これを論理式
で記述すると、 ＰＷＭＯＵＴ＝ＴＤ０・Ｃ０・Ｃ１・／Ｃ２＋ＴＤ１・／Ｃ０・Ｃ１・／Ｃ２ ＋ＴＤ２・Ｃ０・Ｃ１・Ｃ２＋ＴＤ３・／Ｃ０・Ｃ１・Ｃ２＋ ＴＤ４・Ｃ０・／Ｃ１・Ｃ２＋ＴＤ５・／Ｃ０・／Ｃ１・Ｃ２ ＋ＴＤ６・Ｃ０・／Ｃ１・／Ｃ２＋ＴＤ７・／Ｃ０・／Ｃ１・ ／Ｃ２ ＝｛（ＴＤ０・Ｃ０＋ＴＤ１・／Ｃ０）・Ｃ１＋（ＴＤ６・Ｃ０ ＋ＴＤ７・／Ｃ０）・／Ｃ１｝・／Ｃ２＋｛（ＴＤ２・Ｃ０＋ ＴＤ３・／Ｃ０）・Ｃ１＋（ＴＤ４・Ｃ０＋ＴＤ５・／Ｃ０） ・ ／Ｃ１｝・Ｃ２ となる。

【００８０】図１９は、この論理を実現する基本パルス
生成部２３及びパルス幅生成部２４の一部を示す。な
お、この基本パルス生成部２３及びパルス幅生成部２４
の一部における差動回路の一方の入力側に信号が入力さ
れる場合、差動回路のもう一方の入力側はその信号を検
出しえる一定電位が保持されているか、もしくはその信
号の反転信号が入力されるかのどちらかである。この基
本パルス生成部２３及びパルス幅生成部２４の一部は、
トランジスタＱ２６１〜Ｑ３０６及び抵抗Ｒ１２１〜Ｒ
１３５により構成され、逓倍クロック生成部２１からの
クロックＣ０、／Ｃ０、Ｃ１、／Ｃ１、Ｃ２、／Ｃ２と
Ｄ−Ｆ／Ｆ部及びタイミングデータ生成部２２からのタ
イミングデータＴＤ０〜ＴＤ７が入力される。

【００８１】トランジスタＱ２６１〜Ｑ２７４及び抵抗
Ｒ１２１〜Ｒ１２３からなる回路は｛（ＴＤ０・Ｃ０＋
ＴＤ１・／Ｃ０）・／Ｃ１＋（ＴＤ２・Ｃ０＋ＴＤ３・
／Ｃ０）・／Ｃ１｝を演算し、トランジスタＱ２７９〜
Ｑ２７４及び抵抗Ｒ１２６〜Ｒ１２８からなる回路は
｛（ＴＤ４・Ｃ０＋ＴＤ５・／Ｃ０）・Ｃ１＋（ＴＤ６
・Ｃ０＋ＴＤ７・Ｃ０）・／Ｃ１を演算する。

【００８２】トランジスタＱ２７５〜Ｑ２７８、Ｑ２９
３〜Ｑ３０６及び抵抗Ｒ１２４、Ｒ１２５、Ｒ１２９〜
Ｒ１３５からなる回路は、これらの演算結果｛（ＴＤ０
・Ｃ０＋ＴＤ１・／Ｃ０）・／Ｃ１＋（ＴＤ２・Ｃ０＋
ＴＤ３・／Ｃ０）・／Ｃ１｝、｛（ＴＤ４・Ｃ０＋ＴＤ
５・／Ｃ０）・Ｃ１＋（ＴＤ６・Ｃ０＋ＴＤ７・／Ｃ
０）・／Ｃ１を用いてＰＷＭＯＵＴ、／ＰＷＭＯＵＴを
演算して出力する。

【００８３】図１８はパルス幅生成部２４の２５６階調
出力モード時における動作概念図を示す。パルス幅生成
部２４の２５６階調出力モード時におけるパルス幅のパ
ルスを出力する部分に関しては、上記論理でよい。２５
６階調出力モード時においては、図４で説明したように
ＰＷＭＯＵＴを補うパワー変調部のパルス幅のパルスが
必要となる。そこで、ドットの左寄せモード（図１８で
は左モード）時には、ＰＷＭＯＵＴを最小パルス幅分右
にシフトしたパルスＰＷＭＯＵＴＲを生成し、ＰＷＭＯ
ＵＴの反転信号とＰＷＭＯＵＴＲの論理アンドをとるこ
とによりパルスＰＭＯＵＴを得ることができる。ドット
の右寄せモード（図１８では右モード）時にも同様にＰ
ＷＭＯＵＴを最小パルス幅分左にシフトしたパルスＰＷ
ＭＯＵＴＬを生成し、ＰＷＭＯＵＴの反転信号とＰＷＭ
ＯＵＴＬの論理アンドをとることにより、ＰＷＭＯＵＴ
を補うパワー変調部のパルス幅のパルスＰＭＯＵＴを得
ることができる。

【００８４】このことを論理式で記述すると、 ＰＷＭＯＵＴＬ＝ＴＤ０・／Ｃ０・Ｃ１・／Ｃ２＋ＴＤ１・Ｃ０・Ｃ１・Ｃ２ ＋ＴＤ２・／Ｃ０・Ｃ１・Ｃ２＋ＴＤ３・Ｃ０・／Ｃ１・Ｃ ２＋ＴＤ４・／Ｃ０・／Ｃ１・Ｃ２＋ＴＤ５・Ｃ０・／Ｃ１ ・ ／Ｃ２＋ＴＤ６・／Ｃ０・／Ｃ１・／Ｃ２ ＰＷＭＯＵＴＲ＝ＴＤ０・／Ｃ０・Ｃ１・／Ｃ２＋ＴＤ１・Ｃ０・Ｃ１・Ｃ２ ＋ＴＤ２・／Ｃ０・Ｃ１・Ｃ２＋ＴＤ３・Ｃ０・／Ｃ１・Ｃ ２＋ＴＤ４・／Ｃ０・／Ｃ１・Ｃ２＋ＴＤ５・Ｃ０・／Ｃ１ ・ ／Ｃ２＋ＴＤ６・／Ｃ０・／Ｃ１・／Ｃ２ となる。

【００８５】ＰＷＭＯＵＴＬとＰＷＭＯＵＴＲをまとめ
てＰＷＭＳＯＵＴとすると、 ＰＷＭＳＯＵＴ＝／Ｐ０・ＰＷＭＯＵＴＲ＋Ｐ０・ＰＷＭＯＵＴＬ ＝［｛Ｐ０・ＴＤ１・Ｃ０＋（Ｐ０・ＴＤ２＋／Ｐ０・ＴＤ０ ） ・／Ｃ０｝・Ｃ１＋｛（Ｐ０・ＴＤ７＋／Ｐ０・ＴＤ５） ・ Ｃ０＋／Ｐ０・ＴＤ６・／Ｃ０｝・／Ｃ１］・／Ｃ２＋［ ｛Ｐ０・ＴＤ３＋／Ｐ０・ＴＤ１）・Ｃ０＋（Ｐ０・ＴＤ ４） ＋／Ｐ０・ＴＤ２）・／Ｃ０｝・Ｃ１＋｛（Ｐ０・ＴＤ ５＋ ／Ｐ０・ＴＤ３）・Ｃ０＋（Ｐ０・ＴＤ６＋／Ｐ０・Ｔ Ｄ４） ・／Ｃ０｝・／Ｃ１］・Ｃ２ となり、ＰＭＯＵＴは ＰＭＯＵＴ＝／ＰＷＭＯＵＴ・ＰＷＭＳＯＵＴ と表わすことができる。

【００８６】図２０は基本パルス生成部２３及びパルス
幅生成部２４においてＰＭＯＵＴを得る部分の具体的回
路構成例を示す。なお、この部分における差動回路の一
方の入力側に信号が入力される場合、差動回路のもう一
方の入力側はその信号を検出しえる一定電位が保持され
ているか、もしくはその信号の反転信号が入力されるか
のどちらかである。この図２０の回路はトランジスタＱ
３１１〜Ｑ３９６及び抵抗Ｒ１４１〜Ｒ１６５により構
成され、逓倍クロック生成部２１からのクロックＣ０、
／Ｃ０、Ｃ１、／Ｃ１、Ｃ２、／Ｃ２とＤ−Ｆ／Ｆ部及
びタイミングデータ生成部２２からのタイミングデータ
ＴＤ０〜ＴＤ７及びディジタル入力部２０からの制御信
号Ｐ０、／Ｐ０が入力される。

【００８７】トランジスタＱ３１１〜Ｑ３２２及び抵抗
Ｒ１４１〜Ｒ１４３からなる回路は｛Ｐ０・ＴＤ１・Ｃ
０＋（Ｐ０・ＴＤ２＋／Ｐ０・ＴＤ０）・／Ｃ０｝を演
算し、トランジスタＱ３２７〜Ｑ３３８及び抵抗Ｒ１４
６〜Ｒ１４８からなる回路は｛（Ｐ０・ＴＤ７＋／Ｐ０
・ＴＤ５）・Ｃ０＋／Ｐ０・ＴＤ６・／Ｃ０｝を演算す
る。トランジスタＱ３４３〜Ｑ３５６及び抵抗Ｒ１５１
〜Ｒ１５３からなる回路は｛Ｐ０・ＴＤ３＋／Ｐ０・Ｔ
Ｄ１）・Ｃ０＋（Ｐ０・ＴＤ４）＋／Ｐ０・ＴＤ２）・
／Ｃ０｝を演算し、トランジスタＱ３６１〜Ｑ３７４及
び抵抗Ｒ１５６〜Ｒ１５８からなる回路は｛（Ｐ０・Ｔ
Ｄ５＋／Ｐ０・ＴＤ３）・Ｃ０＋（Ｐ０・ＴＤ６＋／Ｐ
０・ＴＤ４）・／Ｃ０｝を演算する。トランジスタＱ３
２３〜Ｑ３２６、Ｑ３３９〜Ｑ３４２、Ｑ３５７〜Ｑ３
６０、Ｑ３７５〜Ｑ３９６及び抵抗Ｒ１４４、Ｒ１４
５、Ｒ１４９、Ｒ１５０、Ｒ１５４、Ｒ１５５、Ｒ１５
９〜Ｒ１６５からなる回路は上記演算結果からＰＷＭＳ
ＯＵＴ、／ＰＷＭＳＯＵＴを演算する。

【００８８】図２１はＰＷＭ＆ＰＭデータ生成部２５の
具体的回路構成例を示す。なお、このＰＷＭ＆ＰＭデー
タ生成部２５における差動回路の一方の入力側に信号が
入力される場合、差動回路のもう一方の入力側はその信
号を検出しえる一定電位が保持されているか、もしくは
その信号の反転信号が入力されるかのどちらかである。
このＰＷＭ＆ＰＭデータ生成部２５は、トランジスタＱ
４０１〜Ｑ４４０及び抵抗Ｒ１７１〜Ｒ１８５からな
り、パルス幅生成部２４からのＰＷＭＯＵＴ、ＰＭＯＵ
Ｔに従ってＤ−Ｆ／Ｆ部及びタイミングデータ生成部２
２からのタイミングデータＴＤ０〜ＴＤ４を変調データ
ＭＤ０〜ＭＤ４として出力する。

【００８９】つまり、Ｄ−Ｆ／Ｆ部及びタイミングデー
タ生成部２２からのタイミングデータＴＤ０〜ＴＤ４
は、ＰＷＭＯＵＴによりパルス幅変調データとして出力
し、ＰＭＯＵＴにより、パルス幅変調を補間するパワー
変調データとして出力する。このＰＷＭ＆ＰＭデータ生
成部２５からの変調データＭＤ０〜ＭＤ４が電流加算部
２６及び誤差増幅部２７に入力され、２値出力方式と多
階調出力方式を制御信号Ｐ０、Ｐ１で自在に切り替える
ことが可能である１チップの半導体レーザパルス幅・パ
ワー混合変調ＬＳＩ１９が実現される。このＬＳＩ１９
はバイポーラトランジスタで構成することができる。

【００９０】また、半導体レーザＬＤからのレーザ光を
走査するレーザ光走査手段は、回転多面鏡と、この回転
多面鏡を回転させるモータと、このモータを駆動するモ
ータ駆動制御部とにより構成されるが、このモータ駆動
制御部は制御信号Ｐ１が入力されて制御信号Ｐ１に従っ
てモータの回転速度を制御することで回転多面鏡の回転
速度をモードに連動させ、２５６階調出力モード時には
レーザ光を低速に走査させて２値出力モード時にはレー
ザ光を高速に走査させる。

【００９１】この実施形態例は、請求項１記載の発明の
実施形態例であって、光源としての半導体レーザＬＤ
と、複数位相を有するパルスを生成するパルス生成手段
としての逓倍クロック生成部２１及び基本パルス生成部
２３と、前記パルスより画像データに基づき複数のパル
ス幅を生成するデータ変調手段としてのパルス幅生成部
２４と、半導体レーザＬＤの制御及び変調を行う手段と
しての電流加算部２６及び誤差増幅部２７とを有し、前
記画像データに従いデータ変調手段２４で生成された複
数のパルス幅により半導体レーザＬＤの光強度変調と同
時にパルス変調を行う画像出力装置において、入力され
た制御信号Ｐ１により１ドット当りの出力階調数を切り
替える出力モード切り替え手段としてのＰＷＭ＆ＰＭデ
ータ生成部２５を備えたので、文字のように２値や数値
で出力するのに適する画像データが入力されるときには
階調数を減少させて高速もしくは主走査方向に高解像度
で出力し、絵や写真のように多階調で出力するのに適す
る画像データが入力されるときには階調数を増加させて
高品位に出力するレーザプリンタやディジタル複写機な
どの画像形成装置に適し、画像データに応じて高速・高
解像度となって半導体レーザのパルス幅・パワー混合変
調方式をより有効に機能させることができる画像形成装
置を実現することができる。

【００９２】また、この実施形態例は、請求項２記載の
発明の実施形態例であって、請求項１記載の光画像信号
出力装置において、所定の部分をバイポーラトランジス
タで構成したので、ＣＭＯＳプロセスでは制御回路の実
現が困難であったり、Ｂｉ−ＣＭＯＳプロセスではコス
トが高かったりするなどのデメリットが無くなり、か
つ、集積化が容易になる、レーザプリンタやディジタル
複写機などの画像形成装置に好適で、画像データに応じ
て高速・高解像度となって半導体レーザのパルス幅・パ
ワー混合変調方式をより有効に機能させることができる
画像形成装置を実現することができる。

【００９３】また、この実施形態例は、請求項３記載の
発明の実施形態例であって、光源としての半導体レーザ
ＬＤと、複数位相を有するパルスを生成するパルス生成
手段としての逓倍クロック生成部２１及び基本パルス生
成部２３と、前記パルスより画像データに基づき複数の
パルス幅を生成するデータ変調手段としてのパルス幅生
成部２４と、半導体レーザＬＤの制御及び変調を行う手
段としての電流加算部２６及び誤差増幅部２７とを有
し、前記画像データに従いデータ変調手段２４で生成さ
れた複数のパルス幅により半導体レーザＬＤの光強度変
調と同時にパルス変調を行う画像出力装置において、入
力された制御信号Ｐ１により１ドット当りの出力階調数
を２５６階調出力モードと２値出力モードに切り替える
出力モード切り替え手段としてのＰＷＭ＆ＰＭデータ生
成部２５を備えたので、文字のように２値で出力するの
に適する画像データが入力されるときには２値で高速も
しくは主走査方向に高解像度で出力し、絵や写真のよう
に多階調で出力するのに適する画像データが入力される
ときには２５６階調で高品位に出力することができる、
出力が自在な画像形成装置を実現することができる。

【００９４】また、この実施形態例は、請求項４記載の
発明の実施形態例であって、請求項３記載の画像出力装
置において、データ変調手段２４は２５６階調出力モー
ドにおいても２値出力モードにおいても同一のデータ入
力部としてのディジタル入力部２０にデータが入力され
るので、回路素子を低減でき、集積化が容易になり、入
力信号線が少なくなることにより、伝送線路のノイズの
低減にも効果があり、かつ、画像データに応じて２値出
力と２５６値出力を切り替えることが可能である画像形
成装置を実現することとができる。

【００９５】また、この実施形態例は、請求項５記載の
発明の実施形態例であって、請求項３記載の画像出力装
置において、データ変調手段２４は、２５６階調出力モ
ード時にはパルス幅を画像データの上位ビットより生成
し、２値出力モード時には画像データの各ビットそれぞ
れをオン／オフデータとして順にパルス幅を生成するの
で、パルス幅・パワー混合変調方式でのパルス幅変調に
必要なパルス数だけそれに対応して画像データの上位ビ
ットより生成するだけでよくて回路構成が簡単となり、
入力信号線が少なく、回路素子数が低減し、集積化が容
易になってパルス幅・パワー混合変調方式に好適で、画
像データに応じて階調数を２値と２５６値に切り替える
ことが可能である画像形成装置を実現することとができ
る。

【００９６】また、この実施形態例は、請求項６記載の
発明の実施形態例であって、請求項５記載の画像出力装
置において、データ変調手段２４は、２５６階調出力モ
ード時には、パルス幅変調を行うためのパルス幅を画像
データの上位ビットより生成し、パルス幅変調のパルス
幅と該パルス幅と位相が最小位相分異なるパルス幅を生
成してこれらのパルス幅より光強度変調を行うためのパ
ルス幅を生成するので、ドット集中型パルス幅変調を主
体とするパルス幅・パワー混合変調方式とすることがで
き、現像工程に対して安定であり、回路素子を低減で
き、入力信号線が少なく伝送線路のノイズの低減にも効
果があり、画像データに応じて階調数を２値と２５６値
に切り替えることが可能である画像形成装置を実現する
ことができる。

【００９７】また、この実施形態例は、請求項７記載の
発明の実施形態例であって、請求項５記載の画像出力装
置において、データ変調手段２４は、２５６階調出力モ
ード時には、入力された制御信号Ｐ１とは異なる制御信
号Ｐ０により、パルス幅生成タイミングを画素クロック
の期間の最初と最後を起点として画像データでパルス幅
が変化するタイミングとするので、現像工程に対して安
定であり、位相の異なるドット集中が可能であってドッ
トの解像度をさらに上回る高解像度の光書き込みが可能
であり、回路素子を低減でき、入力信号線が少なく伝送
線路のノイズの低減にも効果があり、画像データに応じ
て階調数を２値と２５６値に切り替えることが可能であ
る画像形成装置を実現することができる。

【００９８】また、この実施形態例は、請求項８記載の
発明の実施形態例であって、請求項５記載の画像出力装
置において、半導体レーザＬＤからのレーザ光を走査す
るレーザ光走査手段としての回転多面鏡、モータ及びモ
ータ駆動制御部と、入力された制御信号Ｐ１を出力モー
ド切り替え手段２５とレーザ光走査手段に入力してレー
ザ光走査手段をモードに連動させ、２５６階調出力モー
ド時にはレーザ光を低速に走査させて２値出力モード時
にはレーザ光を高速に走査させる機能とを備えたので、
パルス幅・パワー混合変調方式に好適であり、回路素子
を低減でき、入力信号線が少なく、文字などを出力する
場合には画像データに応じて階調数を２値として高速に
出力して絵や写真などを出力する場合には画像データに
応じて階調数を２５６値として高品位で低速に出力する
ことができる、高速で高解像度の画像形成装置を実現す
ることができる。

【００９９】なお、本発明は、上記実施形態例に限定さ
れるものではなく、例えば画像形成装置以外にも、光デ
ィスク等の記録媒体に半導体レーザからのレーザ光で画
像データを記録する光ディスク装置、半導体レーザから
のレーザ光を送信する光通信装置などの画像出力装置に
上記実施形態例と同様に適用することができる。

【０１００】

【発明の効果】以上のように請求項１記載の発明によれ
ば、光源としての半導体レーザと、複数位相を有するパ
ルスを生成するパルス生成手段と、前記パルスより画像
データに基づき複数のパルス幅を生成するデータ変調手
段と、前記半導体レーザの制御及び変調を行う手段とを
有し、前記画像データに従い前記データ変調手段で生成
された複数のパルス幅により前記半導体レーザの光強度
変調と同時にパルス変調を行う画像出力装置において、
入力された制御信号により１ドット当りの出力階調数を
切り替える出力モード切り替え手段を備えたので、文字
のように２値や数値で出力するのに適する画像データが
入力されるときには階調数を減少させて高速もしくは主
走査方向に高解像度で出力し、絵や写真のように多階調
で出力するのに適する画像データが入力されるときには
階調数を増加させて高品位に出力するレーザプリンタや
ディジタル複写機などの画像出力装置に適し、画像デー
タに応じて高速・高解像度となって半導体レーザのパル
ス幅・パワー混合変調方式をより有効に機能させること
ができる画像出力装置を実現することができる。

【０１０１】請求項２記載の発明によれば、請求項１記
載の光画像信号出力装置において、所定の部分をバイポ
ーラトランジスタで構成したので、ＣＭＯＳプロセスで
は制御回路の実現が困難であったり、Ｂｉ−ＣＭＯＳプ
ロセスではコストが高かったりするなどのデメリットが
無くなり、かつ、集積化が容易になる、レーザプリンタ
やディジタル複写機などの画像出力装置に好適で、画像
データに応じて高速・高解像度となって半導体レーザの
パルス幅・パワー混合変調方式をより有効に機能させる
ことができる画像出力装置を実現することができる。

【０１０２】請求項３記載の発明によれば、光源として
の半導体レーザと、複数位相を有するパルスを生成する
パルス生成手段と、前記パルスより画像データに基づき
複数のパルス幅を生成するデータ変調手段と、前記半導
体レーザの制御及び変調を行う手段とを有し、前記画像
データに従い前記データ変調手段で生成された複数のパ
ルス幅により前記半導体レーザの光強度変調と同時にパ
ルス変調を行う画像出力装置において、入力された制御
信号により１ドット当りの出力階調数を２５６階調出力
モードと２値出力モードに切り替える出力モード切り替
え手段を備えたので、文字のように２値で出力するのに
適する画像データが入力されるときには２値で高速もし
くは主走査方向に高解像度で出力し、絵や写真のように
多階調で出力するのに適する画像データが入力されると
きには２５６階調で高品位に出力することができる、出
力が自在な画像出力装置を実現することができる。

【０１０３】請求項４記載の発明によれば、請求項３記
載の画像出力装置において、前記データ変調手段は前記
２５６階調出力モードにおいても前記２値出力モードに
おいても同一のデータ入力部にデータが入力されるの
で、回路素子を低減でき、集積化が容易になり、入力信
号線が少なくなることにより、伝送線路のノイズの低減
にも効果があり、かつ、画像データに応じて２値出力と
２５６値出力を切り替えることが可能である画像出力装
置を実現することとができる。

【０１０４】請求項５記載の発明によれば、請求項３記
載の画像出力装置において、前記データ変調手段は、前
記２５６階調出力モード時には前記パルス幅を前記画像
データの上位ビットより生成し、前記２値出力モード時
には前記画像データの各ビットそれぞれをオン／オフデ
ータとして順に前記パルス幅を生成するので、パルス幅
・パワー混合変調方式でのパルス幅変調に必要なパルス
数だけそれに対応して画像データの上位ビットより生成
するだけでよくて回路構成が簡単となり、入力信号線が
少なく、回路素子数が低減し、集積化が容易になってパ
ルス幅・パワー混合変調方式に好適で、画像データに応
じて階調数を２値と２５６値に切り替えることが可能で
ある画像出力装置を実現することとができる。

【０１０５】請求項６記載の発明によれば、請求項５記
載の画像出力装置において、前記データ変調手段は、前
記２５６階調出力モード時には、パルス幅変調を行うた
めのパルス幅を前記画像データの上位ビットより生成
し、前記パルス幅変調のパルス幅と該パルス幅と位相が
最小位相分異なるパルス幅を生成してこれらのパルス幅
より光強度変調を行うためのパルス幅を生成するので、
ドット集中型パルス幅変調を主体とするパルス幅・パワ
ー混合変調方式とすることができ、画像形成装置に用い
た場合に現像工程に対して安定であり、回路素子を低減
でき、入力信号線が少なく伝送線路のノイズの低減にも
効果があり、画像データに応じて階調数を２値と２５６
値に切り替えることが可能である画像出力装置を実現す
ることができる。

【０１０６】請求項７記載の発明によれば、請求項５記
載の画像出力装置において、前記データ変調手段は、前
記２５６階調出力モード時には、入力された前記制御信
号とは異なる制御信号により、パルス幅生成タイミング
を画素クロックの期間の最初と最後を起点として画像デ
ータでパルス幅が変化するタイミングとするので、画像
形成装置に用いた場合に現像工程に対して安定であり、
位相の異なるドット集中が可能であってドットの解像度
をさらに上回る高解像度の光書き込みが可能であり、回
路素子を低減でき、入力信号線が少なく伝送線路のノイ
ズの低減にも効果があり、画像データに応じて階調数を
２値と２５６値に切り替えることが可能である画像出力
装置を実現することができる。

【０１０７】請求項８記載の発明によれば、請求項５記
載の画像出力装置において、前記半導体レーザからのレ
ーザ光を走査するレーザ光走査手段と、前記入力された
制御信号を前記出力モード切り替え手段と前記レーザ光
走査手段に入力して前記レーザ光走査手段をモードに連
動させ、前記２５６階調出力モード時には前記レーザ光
を低速に走査させて前記２値出力モード時には前記レー
ザ光を高速に走査させる機能とを備えたので、パルス幅
・パワー混合変調方式に好適であり、回路素子を低減で
き、入力信号線が少なく、文字などを出力する場合には
画像データに応じて階調数を２値として高速に出力して
絵や写真などを出力する場合には画像データに応じて階
調数を２５６値として高品位で低速に出力することがで
きる、高速で高解像度の画像出力装置を実現することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施形態例における光書き込み部の
一部を示すブロック図である。

【図２】本発明の実施形態例の光書き込み部を示すブロ
ック図である。

【図３】同実施形態例においてパルス幅を３値、パワー
を６値とする１８階調の画像を出力する場合における半
導体レーザの光出力波形を模式的に示す図である。

【図４】同実施形態例のパルス幅・パワー混合変調方式
による半導体レーザ光出力を模式的に示す図である。

【図５】同実施形態例の半導体レーザ制御部及び半導体
レーザ駆動部の一例を示す回路図である。

【図６】同実施形態例において光電気負帰還ループのみ
があって定電流源１６が無い場合における半導体レーザ
の光出力波形と、光電気負帰還ループ及び定電流源１６
がある場合における半導体レーザの光出力波形を模式的
に示す図である。

【図７】上記実施形態例のタイミング生成部の具体的回
路構成例を示す回路図である。

【図８】半導体レーザの微分量子効率検出の動作概念図
である。

【図９】上記実施形態例の基本パルス生成部の動作概念
図である。

【図１０】同実施形態例のディジタル入力部の具体的回
路例を示す回路図である。

【図１１】ディジタル入力部の他の具体的回路例の一部
を示す回路図である。

【図１２】ディジタル入力部の他の具体的回路例の一部
を示す回路図である。

【図１３】上記実施形態例のタイミングデータＴＤ０〜
ＴＤ７生成の動作概念図である。

【図１４】同実施形態例のＤ−Ｆ／Ｆ部及びタイミング
データ生成部の回路構成例を示すブロック図である。

【図１５】同実施形態例のタイミング生成部の具体的回
路構成例を示す回路図である。

【図１６】同実施形態例のタイミングデータ生成部の具
体的回路構成例を示す回路図である。

【図１７】同実施形態例のパワーデータ生成部の具体的
回路構成例を示す回路図である。

【図１８】同実施形態例のパルス幅生成部の２５６階調
出力モード時における動作概念図である。

【図１９】同実施形態例のパルス幅生成部の一部を示す
回路図である。

【図２０】同実施形態例のパルス幅生成部においてＰＭ
ＯＵＴを得る部分の具体的回路構成例を示す回路図であ
る。

【図２１】同実施形態例のＰＷＭ＆ＰＭデータ生成部の
具体的回路構成例を示す回路図である。

【符号の説明】

２０ ディジタル入力部 ２１ 逓倍クロック生成部 ２２ Ｄ−Ｆ／Ｆ部及びタイミングデータ生成部 ２３ 基本パルス生成部 ２４ パルス幅生成部 ２５ ＰＷＭ＆ＰＭデータ生成部 ２６ 電流設定部 ２７ 誤差増幅部 ２８ タイミング生成部 ２９ 電流設定部

Claims (8)

【特許請求の範囲】
1. 【請求項１】光源としての半導体レーザと、複数位相を
   有するパルスを生成するパルス生成手段と、前記パルス
   より画像データに基づき複数のパルス幅を生成するデー
   タ変調手段と、前記半導体レーザの制御及び変調を行う
   手段とを有し、前記画像データに従い前記データ変調手
   段で生成された複数のパルス幅により前記半導体レーザ
   の光強度変調と同時にパルス変調を行う画像出力装置に
   おいて、入力された制御信号により１ドット当りの出力
   階調数を切り替える出力モード切り替え手段を備えたこ
   とを特徴とする画像出力装置。
2. 【請求項２】請求項１記載の光画像信号出力装置におい
   て、所定の部分をバイポーラトランジスタで構成したこ
   とを特徴とする画像出力装置。
3. 【請求項３】光源としての半導体レーザと、複数位相を
   有するパルスを生成するパルス生成手段と、前記パルス
   より画像データに基づき複数のパルス幅を生成するデー
   タ変調手段と、前記半導体レーザの制御及び変調を行う
   手段とを有し、前記画像データに従い前記データ変調手
   段で生成された複数のパルス幅により前記半導体レーザ
   の光強度変調と同時にパルス変調を行う画像出力装置に
   おいて、入力された制御信号により１ドット当りの出力
   階調数を２５６階調出力モードと２値出力モードに切り
   替える出力モード切り替え手段を備えたことを特徴とす
   る画像出力装置。
4. 【請求項４】請求項３記載の画像出力装置において、前
   記データ変調手段は前記２５６階調出力モードにおいて
   も前記２値出力モードにおいても同一のデータ入力部に
   データが入力されることを特徴とする画像出力装置。
5. 【請求項５】請求項３記載の画像出力装置において、前
   記データ変調手段は、前記２５６階調出力モード時には
   前記パルス幅を前記画像データの上位ビットより生成
   し、前記２値出力モード時には前記画像データの各ビッ
   トそれぞれをオン／オフデータとして順に前記パルス幅
   を生成することを特徴とする画像出力装置。
6. 【請求項６】請求項５記載の画像出力装置において、前
   記データ変調手段は、前記２５６階調出力モード時に
   は、パルス幅変調を行うためのパルス幅を前記画像デー
   タの上位ビットより生成し、前記パルス幅変調のパルス
   幅と該パルス幅と位相が最小位相分異なるパルス幅を生
   成してこれらのパルス幅より光強度変調を行うためのパ
   ルス幅を生成することを特徴とする画像出力装置。
7. 【請求項７】請求項５記載の画像出力装置において、前
   記データ変調手段は、前記２５６階調出力モード時に
   は、入力された前記制御信号とは異なる制御信号によ
   り、パルス幅生成タイミングを画素クロックの期間の最
   初と最後を起点として画像データでパルス幅が変化する
   タイミングとすることを特徴とする画像出力装置。
8. 【請求項８】請求項５記載の画像出力装置において、前
   記半導体レーザからのレーザ光を走査するレーザ光走査
   手段と、前記入力された制御信号を前記出力モード切り
   替え手段と前記レーザ光走査手段に入力して前記レーザ
   光走査手段をモードに連動させ、前記２５６階調出力モ
   ード時には前記レーザ光を低速に走査させて前記２値出
   力モード時には前記レーザ光を高速に走査させる機能と
   を備えたことを特徴とする画像出力装置。