JPH09116750A - 画像出力装置 - Google Patents
画像出力装置Info
- Publication number
- JPH09116750A JPH09116750A JP7269985A JP26998595A JPH09116750A JP H09116750 A JPH09116750 A JP H09116750A JP 7269985 A JP7269985 A JP 7269985A JP 26998595 A JP26998595 A JP 26998595A JP H09116750 A JPH09116750 A JP H09116750A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pulse width
- pulse
- image
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laser Beam Printer (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color, Gradation (AREA)
Abstract
混合変調方式が有効に活かされているとはいえないとい
う課題を解決しようとするものである。 【解決手段】 この発明は、複数位相を有するパルスを
生成する手段24と、前記パルスより画像データに基づ
き複数のパルス幅を生成するデータ変調手段25と、半
導体レーザの制御及び変調を行う手段26、27とを有
し、画像データに従いデータ変調手段25による複数の
パルス幅で半導体レーザの光強度変調と同時にパルス変
調を行う画像出力装置において、入力制御信号により1
ドット当りの出力階調数を切り替える出力モード切り替
え手段を備えたものである。
Description
レーザを有し、画像を記録状態や光信号などの種々の形
態で出力するレーザプリンタ、光ディスク装置、デジタ
ル複写機、レーザファクシミリ、光通信装置等の画像出
力装置に関する。
かつ、駆動電流により高速に直接変調を行うことができ
るので、近年、レーザプリンタ、光ディスク装置、デジ
タル複写機等の光源として広く使用されている。しか
し、半導体レーザの駆動電流と光出力との関係は温度に
より著しく変化するので、これは半導体レーザの光強度
を所望の値に設定しようとする場合に問題となる。
活かすために、半導体レーザの光出力を受光素子により
モニターし、その出力と発光レベル指令信号とが等しく
なるように常時半導体レーザの順方向電流を制御する光
電気負帰還ループと、発光レベル指令信号を半導体レー
ザの順方向電流に変換する変換手段とを有し、前記光電
気負帰還ループの制御電流と前記変換手段により生成さ
れた電流との和又は差によって半導体レーザの光出力を
制御する方式等が特開平2ー205086号公報等によ
り提案されている。
記載の方式を集積化しえる回路構成としたことにより光
電気負帰還ループの設計の容易さや集積化を可能にする
半導体レーザ制御装置が提案されている。また、パルス
幅制御を行うと同時に前記光電気負帰還ループを構成す
ることにより、半導体レーザのパルス幅・パワー混合変
調方式が提案されている。
変調方式をより具体的に実現するため、C−MOSデバ
イスを用いてIC化によりパルス幅生成部を簡便に構成
し、バイポーラデバイスを用いてIC化による光電気負
帰還ループ部の設計を容易にし、さらに両ICと半導体
レーザをより有効に接続する手段や検査法を提供するこ
とで、レーザプリンタ、デジタル複写機等の光源として
の半導体レーザ制御変調装置の具体的構成が提案されて
いる。
ルス幅・パワー混合変調方式は、レーザプリンタ、デジ
タル複写機等の多値画像出力用としては優れているが、
2値画像を出力する場合には多階調出力用データのすべ
てに2値、すなわち、0か1を入力することにより画像
を出力することになり、本来2値画像のみを出力する装
置に比べると、スピードの点で劣ることになり、その機
能が有効に活かされているとはいえない。本発明は、画
像データに応じて高速、高解像度にでき、半導体レーザ
のパルス幅・パワー混合変調方式をより有効に機能させ
ることができる画像出力装置を提供することを目的とす
る。
め、請求項1記載の発明は、光源としての半導体レーザ
と、複数位相を有するパルスを生成するパルス生成手段
と、前記パルスより画像データに基づき複数のパルス幅
を生成するデータ変調手段と、前記半導体レーザの制御
及び変調を行う手段とを有し、前記画像データに従い前
記データ変調手段で生成された複数のパルス幅により前
記半導体レーザの光強度変調と同時にパルス変調を行う
画像出力装置において、入力された制御信号により1ド
ット当りの出力階調数を切り替える出力モード切り替え
手段を備えたものである。
像出力装置において、所定の部分をバイポーラトランジ
スタで構成したものである。
体レーザと、複数位相を有するパルスを生成するパルス
生成手段と、前記パルスより画像データに基づき複数の
パルス幅を生成するデータ変調手段と、前記半導体レー
ザの制御及び変調を行う手段とを有し、前記画像データ
に従い前記データ変調手段で生成された複数のパルス幅
により前記半導体レーザの光強度変調と同時にパルス変
調を行う画像出力装置において、入力された制御信号に
より1ドット当りの出力階調数を256階調出力モード
と2値出力モードに切り替える出力モード切り替え手段
を備えたものである。
像出力装置において、前記データ変調手段は前記256
階調出力モードにおいても前記2値出力モードにおいて
も同一のデータ入力部にデータが入力されるものであ
る。
像出力装置において、前記データ変調手段は、前記25
6階調出力モード時には前記パルス幅を前記画像データ
の上位ビットより生成し、前記2値出力モード時には前
記画像データの各ビットそれぞれをオン/オフデータと
して順に前記パルス幅を生成するものである。
像出力装置において、前記データ変調手段は、前記25
6階調出力モード時には、パルス幅変調を行うためのパ
ルス幅を前記画像データの上位ビットより生成し、前記
パルス幅変調のパルス幅と該パルス幅と位相が最小位相
分異なるパルス幅を生成してこれらのパルス幅より光強
度変調を行うためのパルス幅を生成するものである。
像出力装置において、前記データ変調手段は、前記25
6階調出力モード時には、入力された前記制御信号とは
異なる制御信号により、パルス幅生成タイミングを画素
クロックの期間の最初と最後を起点として画像データで
パルス幅が変化するタイミングとするものである。
像出力装置において、前記半導体レーザからのレーザ光
を走査するレーザ光走査手段と、前記入力された制御信
号を前記出力モード切り替え手段と前記レーザ光走査手
段に入力して前記レーザ光走査手段をモードに連動さ
せ、前記256階調出力モード時には前記レーザ光を低
速に走査させて前記2値出力モード時には前記レーザ光
を高速に走査させる機能とを備えたものである。
デジタル複写機、レーザファクシミリ等の画像形成装置
や、光ディスクの記録媒体に半導体レーザからのレーザ
光で画像データを記録する光ディスク装置、半導体レー
ザからのレーザ光を送信する光通信装置などがあるが、
本発明の実施形態例は画像出力装置のうちレーザプリン
タやデジタル複写機、レーザファクシミリ等の画像形成
装置の実施形態例である。
すように光源としての半導体レーザ及び、この半導体レ
ーザからのレーザ光を受光する受光素子11と、複数位
相を有するパルスを生成するパルス幅生成部及びそのパ
ルスより画像データに基づき複数のパルス幅を生成する
データ変調部12、半導体レーザの制御及び変調を行う
半導体レーザ制御部及び半導体レーザ駆動部13からな
る回路14を有する。また、光書き込み部は、上記半導
体レーザからのレーザ光を回転多面鏡で偏向走査して感
光体に照射することにより、回転駆動手段による感光体
の回転と回転多面鏡によるレーザ光の偏向走査でレーザ
光にて感光体を全面的に走査して感光体に対する画像の
光書き込みを行う。
階調出力を得る方式としてはパルス幅変調方式、パワー
変調方式などがあるが、本発明の実施形態例はパルス幅
・パワー混合変調方式を用いている。このパルス幅・パ
ワー混合変調方式は、基本的に2値出力方式であり、画
像形成プロセスに対して安定であるパルス幅変調方式を
基調とし、その移り変わり部を光強度変調により補間す
る方式である。
じ階調数を実現する場合、単独のパルス幅変調方式、パ
ワー変調方式それぞれに比較して、パルス幅変調方式と
パワー変調方式を組み合わせて必要なパルス幅数、パワ
ー値数を低減することで、パルス幅変調、パワー変調を
行う各部の構成を容易に達成でき、画像形成プロセスに
対して安定であると同時に集積化に適しており、小型
化、低コスト化が図れる特徴がある。本発明の実施形態
例は、パルス幅生成部及びデータ変調部12と半導体レ
ーザ制御部及び半導体レーザ駆動部13を持っており、
入力されるデータに従ってパルス幅変調を行う方式を基
調とし、その移り変わり部を光強度変調により補間す
る。
レーザの光出力波形の基本概念を説明する。図3はパル
ス幅を3値、パワーを6値とする18階調の画像を出力
する場合における半導体レーザの光出力波形を模式的に
示す。本発明の実施形態例は、基本的にはパルス幅変調
方式であり、感光体のパルス幅変調方式で露光する中間
露光領域を利用してパワー変調を行うので、パワー変調
部は最小パルス幅で出力する必要がある。
による光出力を得るためには、図4に示すようにパルス
幅をPWMとすると、PWMOUTとPWMOUT+P
MOUT(PMOUTは最小パルス幅)、もしくはPW
MOUTとPMOUT(PMOUTは最小パルス幅)の
2パルスを生成すればよい。PWMOUTのパルスは全
ビットをオン(高レベル)にし、PMOUTのパルスは
データ(ドットイメージ)に従って各ビットをオン/オ
フさせれば、図3及び図4に示すような波形が得られ
る。
ザ駆動部13の一例を示す。すでにパルス幅・パワー混
合変調を受けたデータが定電流源15、16に入力さ
れ、定電流源15、16はそれぞれ入力データにより定
電流IDA1、IDA2が変化する。定電流源15の電
流IDA1は反転増幅器17により反転増幅されてトラ
ンジスタ18のベースに加えられ、このトランジスタ1
8のコレクタ電流ILD1が半導体レーザLDに順方向
電流として供給されて半導体レーザLDが発光する。ト
ランジスタ18を通して流れる半導体レーザLDの順方
向電流は抵抗Reにより検出される。
の一部を受光して電流IPDに変換することにより半導
体レーザLDの光出力強度を検知し、この受光素子PD
の電流IPDと定電流源15の電流IDA1との和(差
としてもよい)が反転増幅器17に入力されて受光素子
PDの電流IPDと定電流源15の電流IDA1とが等
しくなるように半導体レーザLDの順方向電流が制御さ
れる。ここに、定電流源15、反転増幅器17、トラン
ジスタ18、半導体レーザLD、受光素子PDは光電気
負帰還ループを構成している。
体レーザLDの順方向電流IDA2に変換してこの電流
IDA2が半導体レーザLDに供給されることにより、
高速に半導体レーザLDの制御及び駆動が行われる。図
6(a)は光電気負帰還ループのみがあって定電流源1
6が無い場合における半導体レーザLDの光出力波形を
模式的に示し、図6(b)は光電気負帰還ループ及び定
電流源16がある場合における半導体レーザLDの光出
力波形を模式的に示す。この実施形態例は図6に示すよ
うに高速に半導体レーザLDの光出力のパルス幅変調及
びパワー変調を行うことが可能である。
パルス幅変調及びパワー変調による多値変調出力は常に
要求されているわけではなく、通常、文字を出力する場
合には1ドット2値出力で十分な場合もある。そこで、
半導体レーザ光出力のパルス幅変調及びパワー変調によ
る多値変調出力を行う1ドット多階調出力モードと、半
導体レーザ光出力の2値出力を行う2値出力モードを制
御信号で自在に切り替えることができるならば、文字を
出力したい場合には半導体レーザの光出力を2値出力モ
ードで出力し、画像等の出力で階調性を必要とする場合
には半導体レーザの光出力を1ドット多階調出力モード
で出力することが可能になり、更に高品位な光書き込み
系を実現することが可能になる。
力モードと2値出力モードを制御信号で切り替える構成
であるが、階調数の異なる1ドット多階調出力モードを
制御信号で切り替えてもよく、さらに複数種類の出力形
態を制御信号で切り替えることも同様に実現可能であ
り、更なる高品位の光書き込み系を実現することが可能
となる。また、この光書き込み系を集積回路にて実現す
れば、更なる小型化、低コスト化を図ることができる。
本発明の実施形態例は、このような事情に鑑み、2値出
力モードと多階調出力モードを制御信号で自在に切り替
えることが可能である1チップの半導体レーザ光出力パ
ルス幅・パワー混合変調方式を具体的な回路構成で実現
したものである。
置における光書き込み部の一部を示す。この画像形成装
置は、請求項1〜8記載の発明の実施形態例であり、感
光体を駆動部により回転駆動して帯電手段により均一に
帯電した後に感光体に光書き込み部による光書き込みで
静電潜像を形成し、この静電潜像を現像手段で現像して
可視像とし、この可視像を転写手段により用紙に転写し
て定着手段により定着させる。光書き込み部は、光源と
しての半導体レーザの光出力を回転多面鏡で偏向走査し
て感光体に照射し、感光体の副走査方向への回転と回転
多面鏡によるレーザ光の主走査方向への偏向走査で感光
体に全面的に画像を書き込む。回転多面鏡はモータによ
り回転駆動される。
混合変調方式の変調を行う回路19は1チップの集積回
路で構成されている。この回路19のパルス幅・パワー
混合変調方式は、説明を簡単にするため、パルス幅を3
ビット、即ち8値、パワーを5ビット、即ち32値とし
てその組み合わせで合計1ドット当り8ビット階調(2
56階調)の半導体レーザ光出力を出力する構成とす
る。
えばパルス幅を4ビット、即ち16値、パワーを4ビッ
ト、即ち16値としてもよいし、パルス幅を5ビット、
即ち32値、パワーを3ビット、即ち8値としてもよ
く、多種多様に考えられるが、どのような組み合わせで
も同様な効果が得られる。1ドット当り8ビット階調
(256階調)の半導体レーザ光出力を出力する構成と
する場合には、8ビットの画像データD0’〜D7’
と、画素クロックCLKがディジタル入力部20に入力
される。
して左寄せモード、右寄せモードを選択する制御信号を
P0、256階調出力モードと2値出力モードとを選択
する制御信号をP1とし、以下の規則に従い制御信号P
0、P1がディジタル入力部20に入力されるものとす
る。 P1=1(高レベル:High)の場合→2値出力モー
ド P1=0(低レベル:Low)で且つP0=0(Lo
w)の場合→256階調出力モードで且つ左寄せモード P1=0(Low)で且つP0=1(High)の場合
→256階調出力モードで且つ右寄せモード ここで、これらのモードにおいて画素クロックCLKが
同一で且つ回転多面鏡の回転速度が同一であるならば、
2値出力モード時には256階調出力モード時に比べて
1ドットが主走査方向に8倍の解像度を持つことにな
る。また、2値出力モードに連動して回転多面鏡の回転
速度が8倍になるならば、2値出力モード時には、25
6階調出力モード時に比べて、1ドットの解像度は同じ
であるが、8倍のスピードで画像を出力できる系を実現
できる。
れたディジタル信号P0’、P1’、D0’〜D7’を
内部信号レベルにレベルシフトする。逓倍クロック生成
部21は、外部からディジタル入力部20を介して入力
された画素クロックCLKに同期して周波数が逓倍され
たクロックC0、C1、C2を生成する。この逓倍クロ
ック生成部21は、リングオシュレータやVCO(電圧
制御発振器)などを用いたPLL(Phased Lo
ck Loop)等を用いて実現することができる。
22は、ディジタル入力部20からの画像データD0〜
D7と制御信号P0、P1より上記規則に従い、どのモ
ードにおいてどのパルス幅を出力するかを決定するタイ
ミングデータTDATA(TD0〜TD7)、PDAT
A(PD0〜PD4)を生成する。基本パルス生成部2
3及びパルス幅生成部24は、逓倍クロック生成部21
からのクロックC0、C1、C2とD−F/F部及びタ
イミングデータ生成部22からのタイミングデータTD
ATA(TD0〜TD7)よりどのタイミングでパルス
幅変調もしくはパワー変調を行うかを決定するパルス幅
を2個生成する。この2個のパルス幅は上記PWMOU
T、PMOUTに相当する。
5は、そのPWMOUT、PMOUTとD−F/F部及
びタイミングデータ生成部22からのタイミングデータ
PDATA(PD0〜PD4)より、P1=0(Lo
w)の場合には、PWMOUTのパルスにおいて全ビッ
トをオン(High)にし、PMOUTのパルスにおい
てデータD0〜D7に従って各ビットをオン/オフさせ
ることにより256階調出力モードとする。
成部25は、PWMOUT、PMOUTとD−F/F部
及びタイミングデータ生成部22からのタイミングデー
タPDATA(PD0〜PD4)より、P1=1(Hi
gh)の場合には、PWMOUTのパルスにおいて全ビ
ットをデータD0〜D7に従ってオン/オフさせること
により2値出力モードとし、256階調出力モードと2
値出力モードを自在に切り替える。
5にて生成したデータMD0〜MD4は電流加算部26
及び誤差増幅部27に入力されて半導体レーザLDの順
方向電流となる。電流加算部26は上記定電流源16に
より構成され、誤差増幅部27は上記定電流源15、反
転増幅器17、トランジスタ18、半導体レーザLD、
受光素子PDからなる光電気負帰還ループの半導体レー
ザLDを除いた部分により構成される。
部29について説明する。図5に示すように定電流源1
6においてデータに応じて半導体レーザLDの順方向電
流を駆動すれば図6に示すように半導体レーザLDの光
出力波形の立ち上がり時間Tr、立ち下がり時間Tfは
数nsとなり、その後光電気負帰還ループにより半導体
レーザLDの光出力が所望の光出力となるように定電流
源15の電流IDA1が設定される。
率が固体差や温度等によって異なるので、常に所望の光
出力を得るためには半導体レーザLDの微分量子効率を
電源投入時もしくはリセット時に検出する必要がある。
図8はその検出の動作概念図を示す。まず、時間T0に
て半導体レーザLDに順方向電流IFULLを流して半
導体レーザLDを所望の光量で発光させる。この場合、
定電流源16の電流IDA2は流さないものとすると、
時間T0から時間T1までの間は制御回路のみ(光電気
負帰還ループのみ)で半導体レーザLDに順方向電流を
流す。つまり、半導体レーザLDの順方向電流ILDを
ILD=IDA1とする。
して半導体レーザLDを所望の光量で発光させるのに十
分な時間であるとする。次に、時間T1において、定電
流源16が流せる電流IDA2の最大値をIDA2MA
Xとすると、制御回路がIDA2MAX/2の電流と、
IFULLとを比較する。この比較では、例えば時間T
0から時間T1までの間は制御回路のみが作動している
ため、図5に示すようにIFULLが抵抗Reにより電
圧に変換され、また、IDA2MAX/2の電流値は設
計時に分かっており、抵抗ReによりIDA2MAX/
2の電流値を電圧に変換した場合の電圧値も分かってい
るので、この電圧値と抵抗Reの電圧値とを比較してそ
の結果を保持すればよいことが分かる。
2MAX/2であれば定電流源16に電流IDA2MA
X/2を流し、IFULL<IDA2MAX/2であれ
ば定電流源16の電流をそのまま0とする。第8図では
IFULL>IDA2MAX/2としているので、定電
流源16に電流IDA2MAX/2を流している。する
と、制御回路の作動で半導体レーザLDの光量が一定に
保たれるので、制御電流ILD1は電流IDA2MAX
/2分減少する。
は、制御電流ILD1と電流IDA2MAX/4とを比
較してその大小により同様な操作を行い、時間T3にお
いて制御電流ILD1と電流IDA2MAX/8とを比
較してその大小により同様な操作を行い、T4において
制御電流ILD1と電流IDA2MAX/16とを比較
してその大小により同様な操作を行う。図8において
は、説明の便宜上制御電流ILD1を電流IDA2MA
X/16まで比較しているが、この場合には電流加算部
26の電流値はIDA2MAX/16の精度で設定でき
る構成を実現できる。
構成例を示す。図7において、Q1〜Q20はトランジ
スタ、C11〜C14はコンデンサ、R1〜R24は抵
抗である。トランジスタQ13〜Q20及び抵抗R17
〜R24は、複数個の定電流源を構成し、トランジスタ
Q13〜Q20のベースに基準電圧VREF1が入力さ
れて定電流をトランジスタQ1〜Q12及び抵抗R2〜
R4、R6〜R8、R10〜R12、R14〜R16か
らなる複数個の差動回路へ供給する。
準電圧VREF2が入力される。タイミング信号TR1
は抵抗R1及びコンデンサC11からなる積分回路で積
分されて初段の差動回路に入力され、この初段の差動回
路から遅延したタイミング信号が得られる。このタイミ
ング信号は、抵抗R5及びコンデンサC12からなる積
分回路で積分されて2段目の差動回路に入力され、この
2段目の差動回路からさらに遅延したタイミング信号が
得られる。
ンサC13からなる積分回路で積分されて3段目の差動
回路を経てさらに遅延したタイミング信号となり、この
タイミング信号は抵抗R9及びコンデンサC13からな
る積分回路で積分されて4段目の差動回路を経てさらに
遅延される。そして、各差動回路からタイミング信号T
R1より順次に遅延した複数のタイミング信号TT1〜
TT4が得られる。これらのタイミング信号TT1〜T
T4の生成タイミングは、抵抗R1、R5、R9、R1
3及びコンデンサC11〜C14の値により決定でき、
図8に示すT0〜T1、T1〜T2、T2〜T3、T3
〜T4となる。
は、上述のように時間T0〜T1にて定電流源16の電
流IDA2を0とし、時間T1にて抵抗Reの電圧とI
DA2MAX/2に対応する設定値とを比較してIFU
LL>IDA2MAX/2であるかどうかを判断する。
電流設定部29は、IFULL>IDA2MAX/2で
あればタイミング発生部28からのタイミング信号TT
1に基づいて時間T1〜T2にて定電流源16に電流I
DA2MAX/2を流し、IFULL<IDA2MAX
/2であればタイミング発生部28からのタイミング信
号TT1に基づいて時間T1〜T2にて定電流源16の
電流をそのまま0とする。
抗Reの電圧とIDA2MAX/4に対応する設定値と
を比較してILD1>IDA2MAX/4であるかどう
かを判断する。電流設定部29は、ILD1>IDA2
MAX/4であればタイミング発生部28からのタイミ
ング信号TT2に基づいて時間T2〜T3にて定電流源
16に電流IDA2MAX/4を流し、ILD1<ID
A2MAX/4であればタイミング発生部28からのタ
イミング信号TT2に基づいて時間T2〜T3にて定電
流源16の電流をそのまま0とする。
抗Reの電圧とIDA2MAX/8に対応する設定値と
を比較してILD1>IDA2MAX/8であるかどう
かを判断する。電流設定部29は、ILD1>IDA2
MAX/8であればタイミング発生部28からのタイミ
ング信号TT3に基づいて時間T3〜T4にて定電流源
16に電流IDA2MAX/8を流し、ILD1<ID
A2MAX/8であればタイミング発生部28からのタ
イミング信号TT3に基づいて時間T3〜T4にて定電
流源16の電流をそのまま0とする。
抵抗Reの電圧とIDA2MAX/16に対応する設定
値とを比較してILD1>IDA2MAX/16である
かどうかを判断する。電流設定部29は、ILD1>I
DA2MAX/16であればタイミング発生部28から
のタイミング信号TT4に基づいて時間T4〜T5にて
定電流源16に電流IDA2MAX/16を流し、IL
D1<IDA2MAX/16であればタイミング発生部
28からのタイミング信号TT4に基づいて時間T4〜
T5にて定電流源16の電流をそのまま0とする。この
ような動作は1ドット毎に繰り返して行われ、常に図6
(b)に示すように電流加算部26の値がIDA2MA
X/16の精度で設定できる光出力波形を得ることがで
きる。
念図を示す。この実施形態例におけるパルス幅・パワー
混合変調方式では、説明を簡単にするため、パルス幅を
3ビット、即ち8値とすると、ディジタル入力部20に
入力された画素クロックCLKの周期を8分割したパル
スを生成する必要がある。これを実現する方式はいろい
ろあるが、ここでは図9に示すようなパルスを生成す
る。
素クロックCLKを4逓倍したクロックC0と、このク
ロックC0を4分周してクロックC0と同位相としたク
ロックC1と、クロックC0を4分周してクロックC0
より90度位相が遅れたクロックC2との3パルスを生
成し、基本パルス生成部23は図9に示すように逓倍ク
ロック生成部21にて生成したパルスC0、C1、C2
の正転信号、反転信号の論理アンドをとることにより、
必要とする8パルスを生成することができる。
逓倍したクロックを生成してこのクロックより生成する
が、基本パルス生成部23を上述のように構成にすれば
生成するクロックが半分の周波数でよいことから、逓倍
クロックをより容易に生成することが可能であり、特に
クロックが高速である場合には高周波数のクロックの生
成が困難であることにより上記構成の基本パルス生成部
23は有効となる。
的回路例を示す。ディジタル入力部20は、外部からの
ディジタル信号P1’、P0’、D0’〜D7’が電源
電圧Vccと接地レベルGroundとの間でスイッチ
ングせずにレベルが小さい場合に用いられる例であり、
トランジスタQ21〜Q40及び抵抗R25〜R37に
より構成されている。トランジスタQ21〜Q30は基
準電圧VREF0がベースに入力されて定電流をトラン
ジスタQ31〜Q41に供給し、外部からのディジタル
信号P1’、P0’、D0’〜D7’は直接トランジス
タQ31〜Q41により内部信号レベルにレベルシフト
されてデータP1、P0、D0〜D7として出力され
る。
0’、D0’〜D7’が電源電圧Vccと接地レベルG
roundとの間でスイッチングする場合には、図10
に示すような回路の前段に図11に示すようなトランジ
スタQ41、Q42及び抵抗R38〜R41からなる回
路、あるいは図12に示すようなトランジスタQ43〜
Q45及び抵抗R42〜R46からなる回路を各ディジ
タル信号毎に挿入し、外部からのディジタル信号に対し
てその回路でスイッチングレベルを内部信号スイッチン
グレベルに変換した後に図10に示すような回路で所望
の電圧レベルにレベルシフトするようにしてもよい。
データ生成部22の回路構成例を示す。まず、パルス幅
・パワー混合変調方式でパルス幅を3ビット、即ち8値
とすると、256階調出力モード時にはパルス幅をディ
ジタル入力部20からのデータD0〜D7のうち上位3
ビットのデータD5〜D7より生成し、2値出力モード
時にはディジタル入力部20からのデータD0〜D7に
対してデータD0から順にパルス幅を出力するものとす
る。
20からのデータP0により256階調出力モード時に
ディジタル入力部20からのデータD5〜D7よりタイ
ミング信号T0〜T7を生成し、タイミングデータ生成
部31はディジタル入力部20からのデータP1により
256階調出力モード時と2値出力モード時にタイミン
グ生成部30からのタイミング信号T0〜T7とディジ
タル入力部20からのデータD0〜D4よりタイミング
データTD0〜TD7を生成する。
グデータTD0〜TD7生成の動作概念図を示す。25
6階調出力モード時における1ドットを考えると、25
6階調出力モード時には1ドット内で8パルスのタイミ
ングデータを生成してこれをドットの左より順にTD0
〜TD7とする。また、2値出力モード時には、その8
パルスのタイミングデータそれぞれが1ドットのタイミ
ングデータとなるので、半導体レーザLDからのレーザ
光の主走査方向には256階調出力モード時に比べて8
倍の解像度となり、タイミング生成部30はディジタル
入力部20からのデータD0〜D7に従ってタイミング
データTD0〜TD7を出力する。
タを入力する方式を分割しなくても同一の入力部20を
用いてデータ変調を行うことができ、回路素子の低減及
び入力信号線の減少につながり、さらに省電力、伝送線
路のノイズ(EMI)の減少にも効果がある。また、2
56階調出力モード時には、図13に示すようにタイミ
ング生成部30はディジタル入力部20からのデータD
0〜D4、P0に従ってタイミング信号T0〜T7を生
成する。
D7) T2=/P0・(D5・D6+D7)+P0・(D6・
D7) T3=/P0・D7+P0・{D7・(D5+D6)} T4=/P0・{D7・(D5+D6)}+P0・D7 T5=/P0・(D6・D7)+P0・(D5・D6+
D7) T6=/P0・(D5・D6・D7)+P0・(D6+
D7) T7=P0・(D5+D6+D7) となる。ここに、/は反転を意味し、/P0はP0の反
転信号を意味するものとする。
ル入力部20からのデータD0〜D4に従ってパワーデ
ータPD0〜PD4を生成する。図15はタイミング生
成部30の具体的回路構成例を示す。なお、このタイミ
ング生成部30における差動回路の一方の入力側に信号
が入力される場合、差動回路のもう一方の入力側はその
信号を検出しえる一定電位が保持されているか、もしく
はその信号の反転信号が入力されるかのどちらかであ
る。
タQ46〜Q112及び抵抗R47〜R75により構成
され、ディジタル入力部20からデータP0、D5〜D
7が入力される。トランジスタQ60〜Q62、Q7
5、Q76、Q89、Q90、Q102、Q103、Q
110、Q111は基準電圧がベースに入力されて定電
流を出力し、トランジスタQ104〜Q109、Q11
2、Q55、Q111を含む回路でP0・(D5+D6
+D7)=T0なる演算が行われてタイミング信号/T
0が得られる。
7を含む回路がD5・D6を演算してトランジスQ63
〜Q68を含む回路がP0・(D5・D6・D7)なる
演算を行い、トランジスQ69〜Q74を含む回路はP
0・(D6+D7)なる演算を行い、これらの演算結果
の差P0・(D5・D6・D7)+/P0・(D6+D
7)がトランジスタQ49、Q76を含む回路によりと
られてタイミング信号/T1として出力される。
7を含む回路がD5・D6を演算してトランジスQ83
〜Q88を含む回路がP0・(D5・D6+D7)を演
算し、トランジスQ77〜Q82を含む回路がP0・
(D6・D7)を演算し、これらの差P0・(D5・D
6+D7)+/P0・(D6・D7)=/T2がトラン
ジスタQ50、Q89を含む回路によりとられてタイミ
ング信号/T2として出力される。
0・{D7・(D5+D6)}を演算してトランジスQ
98〜Q101を含む回路がP0・D7を演算し、トラ
ンジスQ53、Q103を含む回路がこれらの差P0・
D7+/P0・{D7・(D5+D6)}=/T3を演
算してタイミング信号/T3として出力し、かつ、トラ
ンジスQ52、Q102を含む回路がこれらの差P0・
{D7・(D5+D6)}+/P0・D7=/T4を演
算してタイミング信号/T4として出力する。
ランジスQ46、Q56〜Q62、Q47を含む回路が
D5・D6を演算してトランジスQ83〜Q88を含む
回路がP0・(D5・D6+D7)を演算し、トランジ
スQ77〜Q82を含む回路がP0・(D6・D7)を
演算し、トランジスQ51、Q90を含む回路がこれら
の演算結果の差P0・(D6・D7)+/P0・(D5
・D6+D7)=/T5をとってタイミング信号/T5
として出力する。
7を含む回路がD5・D6を演算してトランジスQ63
〜Q68を含む回路がP0・(D5・D6・D7)なる
演算を行い、トランジスQ69〜Q74を含む回路がP
0・(D6+D7)を演算し、トランジスQ48、Q7
5を含む回路がこれらの演算結果の差P0・(D5・D
6・D7)+/P0・(D6+D7)=/T6をとって
タイミング信号/T6として出力する。トランジスQ1
04〜Q109、Q112、Q54、Q110は/P0
・(D5+D6+D7)=/T7を演算してタイミング
信号/T7として出力する。なお、各タイミング信号は
反転して出力されるが、次段も差動入力信号として受け
るために正転信号、反転信号のどちらでもよい回路構成
となっている。
の具体的回路構成例を示す。なお、このタイミングデー
タ生成部31における差動回路の一方の入力側に信号が
入力される場合、差動回路のもう一方の入力側はその信
号を検出しえる一定電位が保持されているか、もしくは
その信号の反転信号が入力されるかのどちらかである。
このタイミングデータ生成部31は、トランジスタQ1
21〜Q212及び抵抗R81〜R104により構成さ
れ、ディジタル入力部20からのデータP1、D0〜D
4及び画素クロックCLK、タイミング生成部30から
のタイミング信号/T0〜/T7が入力される。
ングデータ生成を論理式で記述すると、 /TD0=/(/P1・T0+P1・D0) /TD1=/(/P1・T1+P1・D1) /TD2=/(/P1・T2+P1・D2) /TD3=/(/P1・T3+P1・D3) /TD4=/(/P1・T4+P1・D4) /TD5=/(/P1・T5+P1・D5) /TD6=/(/P1・T6+P1・D6) /TD7=/(/P1・T7+P1・D7) となる。また、このタイミングデータ生成部31は画素
クロックCLKでデータを保持する。
2及び抵抗R81〜R83からなる回路においては、2
56階調出力モード時には、ディジタル入力部20から
のデータP1がP1=0(低レベル:Low)となるこ
とによりトランジスタQ126がオンし、トランジスタ
Q121〜Q127及び抵抗R81からなる回路が画素
クロックCLKによるトランジスタQ127のオン時に
/(/P1・T0+P1・D0)を演算する。トランジ
スタQ128〜Q132及び抵抗R82、R83からな
る回路は、画素クロックCLKによるトランジスタQ1
27のオンでその演算結果/(/P1・T0+P1・D
0)を保持してタイミングデータ/TD0として出力す
る。
入力部20からのデータP1が(高レベル:High)
となることによりトランジスタQ126がオフし、トラ
ンジスタQ121〜Q126及び抵抗R81からなる回
路は画素クロックCLKによるトランジスタQ127の
オン時にP1・T0を演算する。従って、トランジスタ
Q128〜Q132及び抵抗R82、R83からなる回
路は、画素クロックCLKによるトランジスタQ127
のオンでその演算結果P1・T0を保持してタイミング
データ/TD0として出力する。
R84〜R86からなる回路においては、256階調出
力モード時には、ディジタル入力部20からのデータP
1がP1=0(低レベル:Low)となることによりト
ランジスタQ138がオンし、トランジスタQ133〜
Q139及び抵抗R84からなる回路が画素クロックC
LKによるトランジスタQ139のオン時に/(/P1
・T1+P1・D1)を演算する。トランジスタQ14
0〜Q144及び抵抗R85、R86からなる回路は、
画素クロックCLKによるトランジスタQ139のオン
でその演算結果/(/P1・T1+P1・D1)を保持
してタイミングデータ/TD1として出力する。
入力部20からのデータP1が(高レベル:High)
となることによりトランジスタQ138がオフし、トラ
ンジスタQ133〜Q139及び抵抗R81からなる回
路は画素クロックCLKによるトランジスタQ139の
オン時にP1・T1を演算する。従って、トランジスタ
Q140〜Q144及び抵抗R85、R86からなる回
路は、画素クロックCLKによるトランジスタQ139
のオンでその演算結果P1・T1を保持してタイミング
データ/TD1として出力する。
及び抵抗R87〜R89からなる回路は、256階調出
力モード時には/(/P1・T2+P1・D2)を演算
して画素クロックCLKにより保持し、タイミングデー
タ/TD2として出力する。また、トランジスタQ14
5〜Q156及び抵抗R87〜R89からなる回路は、
2値出力モード時にはP1・T2を演算して画素クロッ
クCLKにより保持し、タイミングデータ/TD2とし
て出力する。
R90〜R92からなる回路は、256階調出力モード
時には/(/P1・T3+P1・D3)を演算して画素
クロックCLKにより保持し、タイミングデータ/TD
3として出力する。また、トランジスタQ157〜Q1
68及び抵抗R90〜R92からなる回路は、2値出力
モード時にはP1・T3を演算して画素クロックCLK
により保持し、タイミングデータ/TD3として出力す
る。
R93〜R95からなる回路は、256階調出力モード
時には/(/P1・T4+P1・D4)を演算して画素
クロックCLKにより保持し、タイミングデータ/TD
4として出力する。また、トランジスタQ169〜Q1
80及び抵抗R93〜R95からなる回路は、2値出力
モード時にはP1・T4を演算して画素クロックCLK
により保持し、タイミングデータ/TD4として出力す
る。
R96〜R98からなる回路は、256階調出力モード
時には/(/P1・T5+P1・D5)を演算して画素
クロックCLKにより保持し、タイミングデータ/TD
5として出力する。また、トランジスタQ181〜Q1
92及び抵抗R96〜R98からなる回路は、2値出力
モード時にはP1・T5を演算して画素クロックCLK
により保持し、タイミングデータ/TD5として出力す
る。
R99〜R101からなる回路は、256階調出力モー
ド時には/(/P1・T6+P1・D6)を演算して画
素クロックCLKにより保持し、タイミングデータ/T
D6として出力する。また、トランジスタQ193〜Q
204及び抵抗R99〜R101からなる回路は、2値
出力モード時にはP1・T6を演算して画素クロックC
LKにより保持し、タイミングデータ/TD6として出
力する。
R102〜R104からなる回路は、256階調出力モ
ード時には/(/P1・T7+P1・D7)を演算して
画素クロックCLKにより保持し、タイミングデータ/
TD7として出力する。また、トランジスタQ205〜
Q216及び抵抗R102〜R104からなる回路は、
2値出力モード時にはP1・T7を演算して画素クロッ
クCLKにより保持し、タイミングデータ/TD7とし
て出力する。
体的回路構成例を示す。なお、このパワーデータ生成部
32における差動回路の一方の入力側に信号が入力され
る場合、差動回路のもう一方の入力側はその信号を検出
しえる一定電位が保持されているか、もしくはその信号
の反転信号が入力されるかのどちらかである。このパワ
ーデータ生成部32は、トランジスタQ217〜Q25
6及び抵抗R105〜R119により構成され、ディジ
タル入力部20からのデータD0〜D4及び画素クロッ
クCLKが入力される。
R105〜R107からなる回路はディジタル入力部2
0からのデータD0を画素クロックCLKにより保持し
てパワーデータ/PD0として出力し、トランジスタQ
225〜Q232及び抵抗R108〜R110からなる
回路はディジタル入力部20からのデータD1を画素ク
ロックCLKにより保持してパワーデータ/PD1とし
て出力する。
R111〜R113からなる回路はディジタル入力部2
0からのデータD2を画素クロックCLKにより保持し
てパワーデータ/PD2として出力し、トランジスタQ
241〜Q248及び抵抗R114〜R116からなる
回路はディジタル入力部20からのデータD3を画素ク
ロックCLKにより保持してパワーデータ/PD3とし
て出力する。さらに、トランジスタQ249〜Q256
及び抵抗R117〜R119からなる回路はディジタル
入力部20からのデータD4を画素クロックCLKによ
り保持してパワーデータ/PD4として出力する。
る。パルス幅生成部24は、基本パルス生成部23から
のクロックC0、/C0、C1、/C1、C2、/C2
とD−F/F部及びタイミングデータ生成部22からの
タイミングデータTD0〜TD7が入力され、2値出力
モード時にはタイミングデータがオン(High)の場
合にそのタイミングのパルスを生成する。これを論理式
で記述すると、 PWMOUT=TD0・C0・C1・/C2+TD1・/C0・C1・/C2 +TD2・C0・C1・C2+TD3・/C0・C1・C2+ TD4・C0・/C1・C2+TD5・/C0・/C1・C2 +TD6・C0・/C1・/C2+TD7・/C0・/C1・ /C2 ={(TD0・C0+TD1・/C0)・C1+(TD6・C0 +TD7・/C0)・/C1}・/C2+{(TD2・C0+ TD3・/C0)・C1+(TD4・C0+TD5・/C0) ・ /C1}・C2 となる。
生成部23及びパルス幅生成部24の一部を示す。な
お、この基本パルス生成部23及びパルス幅生成部24
の一部における差動回路の一方の入力側に信号が入力さ
れる場合、差動回路のもう一方の入力側はその信号を検
出しえる一定電位が保持されているか、もしくはその信
号の反転信号が入力されるかのどちらかである。この基
本パルス生成部23及びパルス幅生成部24の一部は、
トランジスタQ261〜Q306及び抵抗R121〜R
135により構成され、逓倍クロック生成部21からの
クロックC0、/C0、C1、/C1、C2、/C2と
D−F/F部及びタイミングデータ生成部22からのタ
イミングデータTD0〜TD7が入力される。
R121〜R123からなる回路は{(TD0・C0+
TD1・/C0)・/C1+(TD2・C0+TD3・
/C0)・/C1}を演算し、トランジスタQ279〜
Q274及び抵抗R126〜R128からなる回路は
{(TD4・C0+TD5・/C0)・C1+(TD6
・C0+TD7・C0)・/C1を演算する。
3〜Q306及び抵抗R124、R125、R129〜
R135からなる回路は、これらの演算結果{(TD0
・C0+TD1・/C0)・/C1+(TD2・C0+
TD3・/C0)・/C1}、{(TD4・C0+TD
5・/C0)・C1+(TD6・C0+TD7・/C
0)・/C1を用いてPWMOUT、/PWMOUTを
演算して出力する。
出力モード時における動作概念図を示す。パルス幅生成
部24の256階調出力モード時におけるパルス幅のパ
ルスを出力する部分に関しては、上記論理でよい。25
6階調出力モード時においては、図4で説明したように
PWMOUTを補うパワー変調部のパルス幅のパルスが
必要となる。そこで、ドットの左寄せモード(図18で
は左モード)時には、PWMOUTを最小パルス幅分右
にシフトしたパルスPWMOUTRを生成し、PWMO
UTの反転信号とPWMOUTRの論理アンドをとるこ
とによりパルスPMOUTを得ることができる。ドット
の右寄せモード(図18では右モード)時にも同様にP
WMOUTを最小パルス幅分左にシフトしたパルスPW
MOUTLを生成し、PWMOUTの反転信号とPWM
OUTLの論理アンドをとることにより、PWMOUT
を補うパワー変調部のパルス幅のパルスPMOUTを得
ることができる。
てPWMSOUTとすると、 PWMSOUT=/P0・PWMOUTR+P0・PWMOUTL =[{P0・TD1・C0+(P0・TD2+/P0・TD0 ) ・/C0}・C1+{(P0・TD7+/P0・TD5) ・ C0+/P0・TD6・/C0}・/C1]・/C2+[ {P0・TD3+/P0・TD1)・C0+(P0・TD 4) +/P0・TD2)・/C0}・C1+{(P0・TD 5+ /P0・TD3)・C0+(P0・TD6+/P0・T D4) ・/C0}・/C1]・C2 となり、PMOUTは PMOUT=/PWMOUT・PWMSOUT と表わすことができる。
幅生成部24においてPMOUTを得る部分の具体的回
路構成例を示す。なお、この部分における差動回路の一
方の入力側に信号が入力される場合、差動回路のもう一
方の入力側はその信号を検出しえる一定電位が保持され
ているか、もしくはその信号の反転信号が入力されるか
のどちらかである。この図20の回路はトランジスタQ
311〜Q396及び抵抗R141〜R165により構
成され、逓倍クロック生成部21からのクロックC0、
/C0、C1、/C1、C2、/C2とD−F/F部及
びタイミングデータ生成部22からのタイミングデータ
TD0〜TD7及びディジタル入力部20からの制御信
号P0、/P0が入力される。
R141〜R143からなる回路は{P0・TD1・C
0+(P0・TD2+/P0・TD0)・/C0}を演
算し、トランジスタQ327〜Q338及び抵抗R14
6〜R148からなる回路は{(P0・TD7+/P0
・TD5)・C0+/P0・TD6・/C0}を演算す
る。トランジスタQ343〜Q356及び抵抗R151
〜R153からなる回路は{P0・TD3+/P0・T
D1)・C0+(P0・TD4)+/P0・TD2)・
/C0}を演算し、トランジスタQ361〜Q374及
び抵抗R156〜R158からなる回路は{(P0・T
D5+/P0・TD3)・C0+(P0・TD6+/P
0・TD4)・/C0}を演算する。トランジスタQ3
23〜Q326、Q339〜Q342、Q357〜Q3
60、Q375〜Q396及び抵抗R144、R14
5、R149、R150、R154、R155、R15
9〜R165からなる回路は上記演算結果からPWMS
OUT、/PWMSOUTを演算する。
具体的回路構成例を示す。なお、このPWM&PMデー
タ生成部25における差動回路の一方の入力側に信号が
入力される場合、差動回路のもう一方の入力側はその信
号を検出しえる一定電位が保持されているか、もしくは
その信号の反転信号が入力されるかのどちらかである。
このPWM&PMデータ生成部25は、トランジスタQ
401〜Q440及び抵抗R171〜R185からな
り、パルス幅生成部24からのPWMOUT、PMOU
Tに従ってD−F/F部及びタイミングデータ生成部2
2からのタイミングデータTD0〜TD4を変調データ
MD0〜MD4として出力する。
タ生成部22からのタイミングデータTD0〜TD4
は、PWMOUTによりパルス幅変調データとして出力
し、PMOUTにより、パルス幅変調を補間するパワー
変調データとして出力する。このPWM&PMデータ生
成部25からの変調データMD0〜MD4が電流加算部
26及び誤差増幅部27に入力され、2値出力方式と多
階調出力方式を制御信号P0、P1で自在に切り替える
ことが可能である1チップの半導体レーザパルス幅・パ
ワー混合変調LSI19が実現される。このLSI19
はバイポーラトランジスタで構成することができる。
走査するレーザ光走査手段は、回転多面鏡と、この回転
多面鏡を回転させるモータと、このモータを駆動するモ
ータ駆動制御部とにより構成されるが、このモータ駆動
制御部は制御信号P1が入力されて制御信号P1に従っ
てモータの回転速度を制御することで回転多面鏡の回転
速度をモードに連動させ、256階調出力モード時には
レーザ光を低速に走査させて2値出力モード時にはレー
ザ光を高速に走査させる。
実施形態例であって、光源としての半導体レーザLD
と、複数位相を有するパルスを生成するパルス生成手段
としての逓倍クロック生成部21及び基本パルス生成部
23と、前記パルスより画像データに基づき複数のパル
ス幅を生成するデータ変調手段としてのパルス幅生成部
24と、半導体レーザLDの制御及び変調を行う手段と
しての電流加算部26及び誤差増幅部27とを有し、前
記画像データに従いデータ変調手段24で生成された複
数のパルス幅により半導体レーザLDの光強度変調と同
時にパルス変調を行う画像出力装置において、入力され
た制御信号P1により1ドット当りの出力階調数を切り
替える出力モード切り替え手段としてのPWM&PMデ
ータ生成部25を備えたので、文字のように2値や数値
で出力するのに適する画像データが入力されるときには
階調数を減少させて高速もしくは主走査方向に高解像度
で出力し、絵や写真のように多階調で出力するのに適す
る画像データが入力されるときには階調数を増加させて
高品位に出力するレーザプリンタやディジタル複写機な
どの画像形成装置に適し、画像データに応じて高速・高
解像度となって半導体レーザのパルス幅・パワー混合変
調方式をより有効に機能させることができる画像形成装
置を実現することができる。
発明の実施形態例であって、請求項1記載の光画像信号
出力装置において、所定の部分をバイポーラトランジス
タで構成したので、CMOSプロセスでは制御回路の実
現が困難であったり、Bi−CMOSプロセスではコス
トが高かったりするなどのデメリットが無くなり、か
つ、集積化が容易になる、レーザプリンタやディジタル
複写機などの画像形成装置に好適で、画像データに応じ
て高速・高解像度となって半導体レーザのパルス幅・パ
ワー混合変調方式をより有効に機能させることができる
画像形成装置を実現することができる。
発明の実施形態例であって、光源としての半導体レーザ
LDと、複数位相を有するパルスを生成するパルス生成
手段としての逓倍クロック生成部21及び基本パルス生
成部23と、前記パルスより画像データに基づき複数の
パルス幅を生成するデータ変調手段としてのパルス幅生
成部24と、半導体レーザLDの制御及び変調を行う手
段としての電流加算部26及び誤差増幅部27とを有
し、前記画像データに従いデータ変調手段24で生成さ
れた複数のパルス幅により半導体レーザLDの光強度変
調と同時にパルス変調を行う画像出力装置において、入
力された制御信号P1により1ドット当りの出力階調数
を256階調出力モードと2値出力モードに切り替える
出力モード切り替え手段としてのPWM&PMデータ生
成部25を備えたので、文字のように2値で出力するの
に適する画像データが入力されるときには2値で高速も
しくは主走査方向に高解像度で出力し、絵や写真のよう
に多階調で出力するのに適する画像データが入力される
ときには256階調で高品位に出力することができる、
出力が自在な画像形成装置を実現することができる。
発明の実施形態例であって、請求項3記載の画像出力装
置において、データ変調手段24は256階調出力モー
ドにおいても2値出力モードにおいても同一のデータ入
力部としてのディジタル入力部20にデータが入力され
るので、回路素子を低減でき、集積化が容易になり、入
力信号線が少なくなることにより、伝送線路のノイズの
低減にも効果があり、かつ、画像データに応じて2値出
力と256値出力を切り替えることが可能である画像形
成装置を実現することとができる。
発明の実施形態例であって、請求項3記載の画像出力装
置において、データ変調手段24は、256階調出力モ
ード時にはパルス幅を画像データの上位ビットより生成
し、2値出力モード時には画像データの各ビットそれぞ
れをオン/オフデータとして順にパルス幅を生成するの
で、パルス幅・パワー混合変調方式でのパルス幅変調に
必要なパルス数だけそれに対応して画像データの上位ビ
ットより生成するだけでよくて回路構成が簡単となり、
入力信号線が少なく、回路素子数が低減し、集積化が容
易になってパルス幅・パワー混合変調方式に好適で、画
像データに応じて階調数を2値と256値に切り替える
ことが可能である画像形成装置を実現することとができ
る。
発明の実施形態例であって、請求項5記載の画像出力装
置において、データ変調手段24は、256階調出力モ
ード時には、パルス幅変調を行うためのパルス幅を画像
データの上位ビットより生成し、パルス幅変調のパルス
幅と該パルス幅と位相が最小位相分異なるパルス幅を生
成してこれらのパルス幅より光強度変調を行うためのパ
ルス幅を生成するので、ドット集中型パルス幅変調を主
体とするパルス幅・パワー混合変調方式とすることがで
き、現像工程に対して安定であり、回路素子を低減で
き、入力信号線が少なく伝送線路のノイズの低減にも効
果があり、画像データに応じて階調数を2値と256値
に切り替えることが可能である画像形成装置を実現する
ことができる。
発明の実施形態例であって、請求項5記載の画像出力装
置において、データ変調手段24は、256階調出力モ
ード時には、入力された制御信号P1とは異なる制御信
号P0により、パルス幅生成タイミングを画素クロック
の期間の最初と最後を起点として画像データでパルス幅
が変化するタイミングとするので、現像工程に対して安
定であり、位相の異なるドット集中が可能であってドッ
トの解像度をさらに上回る高解像度の光書き込みが可能
であり、回路素子を低減でき、入力信号線が少なく伝送
線路のノイズの低減にも効果があり、画像データに応じ
て階調数を2値と256値に切り替えることが可能であ
る画像形成装置を実現することができる。
発明の実施形態例であって、請求項5記載の画像出力装
置において、半導体レーザLDからのレーザ光を走査す
るレーザ光走査手段としての回転多面鏡、モータ及びモ
ータ駆動制御部と、入力された制御信号P1を出力モー
ド切り替え手段25とレーザ光走査手段に入力してレー
ザ光走査手段をモードに連動させ、256階調出力モー
ド時にはレーザ光を低速に走査させて2値出力モード時
にはレーザ光を高速に走査させる機能とを備えたので、
パルス幅・パワー混合変調方式に好適であり、回路素子
を低減でき、入力信号線が少なく、文字などを出力する
場合には画像データに応じて階調数を2値として高速に
出力して絵や写真などを出力する場合には画像データに
応じて階調数を256値として高品位で低速に出力する
ことができる、高速で高解像度の画像形成装置を実現す
ることができる。
れるものではなく、例えば画像形成装置以外にも、光デ
ィスク等の記録媒体に半導体レーザからのレーザ光で画
像データを記録する光ディスク装置、半導体レーザから
のレーザ光を送信する光通信装置などの画像出力装置に
上記実施形態例と同様に適用することができる。
ば、光源としての半導体レーザと、複数位相を有するパ
ルスを生成するパルス生成手段と、前記パルスより画像
データに基づき複数のパルス幅を生成するデータ変調手
段と、前記半導体レーザの制御及び変調を行う手段とを
有し、前記画像データに従い前記データ変調手段で生成
された複数のパルス幅により前記半導体レーザの光強度
変調と同時にパルス変調を行う画像出力装置において、
入力された制御信号により1ドット当りの出力階調数を
切り替える出力モード切り替え手段を備えたので、文字
のように2値や数値で出力するのに適する画像データが
入力されるときには階調数を減少させて高速もしくは主
走査方向に高解像度で出力し、絵や写真のように多階調
で出力するのに適する画像データが入力されるときには
階調数を増加させて高品位に出力するレーザプリンタや
ディジタル複写機などの画像出力装置に適し、画像デー
タに応じて高速・高解像度となって半導体レーザのパル
ス幅・パワー混合変調方式をより有効に機能させること
ができる画像出力装置を実現することができる。
載の光画像信号出力装置において、所定の部分をバイポ
ーラトランジスタで構成したので、CMOSプロセスで
は制御回路の実現が困難であったり、Bi−CMOSプ
ロセスではコストが高かったりするなどのデメリットが
無くなり、かつ、集積化が容易になる、レーザプリンタ
やディジタル複写機などの画像出力装置に好適で、画像
データに応じて高速・高解像度となって半導体レーザの
パルス幅・パワー混合変調方式をより有効に機能させる
ことができる画像出力装置を実現することができる。
の半導体レーザと、複数位相を有するパルスを生成する
パルス生成手段と、前記パルスより画像データに基づき
複数のパルス幅を生成するデータ変調手段と、前記半導
体レーザの制御及び変調を行う手段とを有し、前記画像
データに従い前記データ変調手段で生成された複数のパ
ルス幅により前記半導体レーザの光強度変調と同時にパ
ルス変調を行う画像出力装置において、入力された制御
信号により1ドット当りの出力階調数を256階調出力
モードと2値出力モードに切り替える出力モード切り替
え手段を備えたので、文字のように2値で出力するのに
適する画像データが入力されるときには2値で高速もし
くは主走査方向に高解像度で出力し、絵や写真のように
多階調で出力するのに適する画像データが入力されると
きには256階調で高品位に出力することができる、出
力が自在な画像出力装置を実現することができる。
載の画像出力装置において、前記データ変調手段は前記
256階調出力モードにおいても前記2値出力モードに
おいても同一のデータ入力部にデータが入力されるの
で、回路素子を低減でき、集積化が容易になり、入力信
号線が少なくなることにより、伝送線路のノイズの低減
にも効果があり、かつ、画像データに応じて2値出力と
256値出力を切り替えることが可能である画像出力装
置を実現することとができる。
載の画像出力装置において、前記データ変調手段は、前
記256階調出力モード時には前記パルス幅を前記画像
データの上位ビットより生成し、前記2値出力モード時
には前記画像データの各ビットそれぞれをオン/オフデ
ータとして順に前記パルス幅を生成するので、パルス幅
・パワー混合変調方式でのパルス幅変調に必要なパルス
数だけそれに対応して画像データの上位ビットより生成
するだけでよくて回路構成が簡単となり、入力信号線が
少なく、回路素子数が低減し、集積化が容易になってパ
ルス幅・パワー混合変調方式に好適で、画像データに応
じて階調数を2値と256値に切り替えることが可能で
ある画像出力装置を実現することとができる。
載の画像出力装置において、前記データ変調手段は、前
記256階調出力モード時には、パルス幅変調を行うた
めのパルス幅を前記画像データの上位ビットより生成
し、前記パルス幅変調のパルス幅と該パルス幅と位相が
最小位相分異なるパルス幅を生成してこれらのパルス幅
より光強度変調を行うためのパルス幅を生成するので、
ドット集中型パルス幅変調を主体とするパルス幅・パワ
ー混合変調方式とすることができ、画像形成装置に用い
た場合に現像工程に対して安定であり、回路素子を低減
でき、入力信号線が少なく伝送線路のノイズの低減にも
効果があり、画像データに応じて階調数を2値と256
値に切り替えることが可能である画像出力装置を実現す
ることができる。
載の画像出力装置において、前記データ変調手段は、前
記256階調出力モード時には、入力された前記制御信
号とは異なる制御信号により、パルス幅生成タイミング
を画素クロックの期間の最初と最後を起点として画像デ
ータでパルス幅が変化するタイミングとするので、画像
形成装置に用いた場合に現像工程に対して安定であり、
位相の異なるドット集中が可能であってドットの解像度
をさらに上回る高解像度の光書き込みが可能であり、回
路素子を低減でき、入力信号線が少なく伝送線路のノイ
ズの低減にも効果があり、画像データに応じて階調数を
2値と256値に切り替えることが可能である画像出力
装置を実現することができる。
載の画像出力装置において、前記半導体レーザからのレ
ーザ光を走査するレーザ光走査手段と、前記入力された
制御信号を前記出力モード切り替え手段と前記レーザ光
走査手段に入力して前記レーザ光走査手段をモードに連
動させ、前記256階調出力モード時には前記レーザ光
を低速に走査させて前記2値出力モード時には前記レー
ザ光を高速に走査させる機能とを備えたので、パルス幅
・パワー混合変調方式に好適であり、回路素子を低減で
き、入力信号線が少なく、文字などを出力する場合には
画像データに応じて階調数を2値として高速に出力して
絵や写真などを出力する場合には画像データに応じて階
調数を256値として高品位で低速に出力することがで
きる、高速で高解像度の画像出力装置を実現することが
できる。
一部を示すブロック図である。
ック図である。
を6値とする18階調の画像を出力する場合における半
導体レーザの光出力波形を模式的に示す図である。
による半導体レーザ光出力を模式的に示す図である。
レーザ駆動部の一例を示す回路図である。
があって定電流源16が無い場合における半導体レーザ
の光出力波形と、光電気負帰還ループ及び定電流源16
がある場合における半導体レーザの光出力波形を模式的
に示す図である。
路構成例を示す回路図である。
である。
図である。
路例を示す回路図である。
を示す回路図である。
を示す回路図である。
TD7生成の動作概念図である。
データ生成部の回路構成例を示すブロック図である。
路構成例を示す回路図である。
体的回路構成例を示す回路図である。
回路構成例を示す回路図である。
出力モード時における動作概念図である。
回路図である。
OUTを得る部分の具体的回路構成例を示す回路図であ
る。
具体的回路構成例を示す回路図である。
Claims (8)
- 【請求項1】光源としての半導体レーザと、複数位相を
有するパルスを生成するパルス生成手段と、前記パルス
より画像データに基づき複数のパルス幅を生成するデー
タ変調手段と、前記半導体レーザの制御及び変調を行う
手段とを有し、前記画像データに従い前記データ変調手
段で生成された複数のパルス幅により前記半導体レーザ
の光強度変調と同時にパルス変調を行う画像出力装置に
おいて、入力された制御信号により1ドット当りの出力
階調数を切り替える出力モード切り替え手段を備えたこ
とを特徴とする画像出力装置。 - 【請求項2】請求項1記載の光画像信号出力装置におい
て、所定の部分をバイポーラトランジスタで構成したこ
とを特徴とする画像出力装置。 - 【請求項3】光源としての半導体レーザと、複数位相を
有するパルスを生成するパルス生成手段と、前記パルス
より画像データに基づき複数のパルス幅を生成するデー
タ変調手段と、前記半導体レーザの制御及び変調を行う
手段とを有し、前記画像データに従い前記データ変調手
段で生成された複数のパルス幅により前記半導体レーザ
の光強度変調と同時にパルス変調を行う画像出力装置に
おいて、入力された制御信号により1ドット当りの出力
階調数を256階調出力モードと2値出力モードに切り
替える出力モード切り替え手段を備えたことを特徴とす
る画像出力装置。 - 【請求項4】請求項3記載の画像出力装置において、前
記データ変調手段は前記256階調出力モードにおいて
も前記2値出力モードにおいても同一のデータ入力部に
データが入力されることを特徴とする画像出力装置。 - 【請求項5】請求項3記載の画像出力装置において、前
記データ変調手段は、前記256階調出力モード時には
前記パルス幅を前記画像データの上位ビットより生成
し、前記2値出力モード時には前記画像データの各ビッ
トそれぞれをオン/オフデータとして順に前記パルス幅
を生成することを特徴とする画像出力装置。 - 【請求項6】請求項5記載の画像出力装置において、前
記データ変調手段は、前記256階調出力モード時に
は、パルス幅変調を行うためのパルス幅を前記画像デー
タの上位ビットより生成し、前記パルス幅変調のパルス
幅と該パルス幅と位相が最小位相分異なるパルス幅を生
成してこれらのパルス幅より光強度変調を行うためのパ
ルス幅を生成することを特徴とする画像出力装置。 - 【請求項7】請求項5記載の画像出力装置において、前
記データ変調手段は、前記256階調出力モード時に
は、入力された前記制御信号とは異なる制御信号によ
り、パルス幅生成タイミングを画素クロックの期間の最
初と最後を起点として画像データでパルス幅が変化する
タイミングとすることを特徴とする画像出力装置。 - 【請求項8】請求項5記載の画像出力装置において、前
記半導体レーザからのレーザ光を走査するレーザ光走査
手段と、前記入力された制御信号を前記出力モード切り
替え手段と前記レーザ光走査手段に入力して前記レーザ
光走査手段をモードに連動させ、前記256階調出力モ
ード時には前記レーザ光を低速に走査させて前記2値出
力モード時には前記レーザ光を高速に走査させる機能と
を備えたことを特徴とする画像出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26998595A JP3933717B2 (ja) | 1995-10-18 | 1995-10-18 | 画像出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26998595A JP3933717B2 (ja) | 1995-10-18 | 1995-10-18 | 画像出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09116750A true JPH09116750A (ja) | 1997-05-02 |
JP3933717B2 JP3933717B2 (ja) | 2007-06-20 |
Family
ID=17479970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26998595A Expired - Lifetime JP3933717B2 (ja) | 1995-10-18 | 1995-10-18 | 画像出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3933717B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6731317B2 (en) | 2001-03-14 | 2004-05-04 | Ricoh Company, Ltd. | Pulse modulation signal generation circuit, and semiconductor laser modulation device, optical scanning device and image formation device using the same |
US7643174B2 (en) | 2005-07-29 | 2010-01-05 | Canon Kabushiki Kaisha | Semiconductor laser drive control device |
JP2016005192A (ja) * | 2014-06-18 | 2016-01-12 | 日本電信電話株式会社 | 光アクセスシステム、終端装置、宅内装置及び光アクセス方法 |
JP2016005193A (ja) * | 2014-06-18 | 2016-01-12 | 日本電信電話株式会社 | 光アクセスシステム、終端装置、宅内装置及び光アクセス方法 |
-
1995
- 1995-10-18 JP JP26998595A patent/JP3933717B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6731317B2 (en) | 2001-03-14 | 2004-05-04 | Ricoh Company, Ltd. | Pulse modulation signal generation circuit, and semiconductor laser modulation device, optical scanning device and image formation device using the same |
US7643174B2 (en) | 2005-07-29 | 2010-01-05 | Canon Kabushiki Kaisha | Semiconductor laser drive control device |
JP2016005192A (ja) * | 2014-06-18 | 2016-01-12 | 日本電信電話株式会社 | 光アクセスシステム、終端装置、宅内装置及び光アクセス方法 |
JP2016005193A (ja) * | 2014-06-18 | 2016-01-12 | 日本電信電話株式会社 | 光アクセスシステム、終端装置、宅内装置及び光アクセス方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3933717B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0760578B1 (en) | Image forming apparatus and modulating method therein | |
US4819066A (en) | Image processing apparatus | |
US4434431A (en) | Multilevel image printing device | |
US4807239A (en) | Drive and control circuit for laser diode | |
KR100210982B1 (ko) | 반도체 레이저 구동회로, 반도체 레이저장치, 화상기록장치 및 광디스크장치 | |
JP2824999B2 (ja) | 画像処理装置 | |
JP3234246B2 (ja) | 画像形成装置 | |
JP2005268659A (ja) | 半導体レーザ変調駆動装置及び画像形成装置 | |
JP3933717B2 (ja) | 画像出力装置 | |
JPH0969663A (ja) | 光走査装置の光強度変調回路 | |
JPH0387773A (ja) | 画像印字装置 | |
JPH04316276A (ja) | 画像形成装置 | |
JPH09321376A (ja) | 半導体レーザ制御装置 | |
JPS63293062A (ja) | 像形成装置 | |
JPH0647952A (ja) | 画像形成装置 | |
JP3326887B2 (ja) | パルス幅変調回路 | |
JP2840326B2 (ja) | 画像処理装置 | |
US20010048461A1 (en) | Image forming apparatus and laser drive control method therein | |
JPH09266341A (ja) | 半導体レーザ制御方法及び装置 | |
JP3585987B2 (ja) | 画素変調回路及び記録装置 | |
JP2972778B2 (ja) | 記録装置 | |
JP3133746B2 (ja) | 画像形成方法、画像処理方法、及びその装置 | |
JP3062201B2 (ja) | 画像形成装置 | |
JPH09266340A (ja) | 半導体レーザ制御方法及び装置 | |
JPS63185271A (ja) | Ledアレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050223 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |