JPH09116042A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09116042A JPH09116042A JP7275817A JP27581795A JPH09116042A JP H09116042 A JPH09116042 A JP H09116042A JP 7275817 A JP7275817 A JP 7275817A JP 27581795 A JP27581795 A JP 27581795A JP H09116042 A JPH09116042 A JP H09116042A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- semiconductor device
- semiconductor
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の発熱や外部の環境による熱的ス
トレスに対して強い半導体装置を提供する。 【解決手段】 半導体装置において、半導体素子１上に
予め半田ボール４を形成した基板３を接着層２を介して
接着し、半導体素子１と基板３とを金属線８で接続後、
封止用枠５を設けて、内部を樹脂９で封止するようにし
たものである。
トレスに対して強い半導体装置を提供する。 【解決手段】 半導体装置において、半導体素子１上に
予め半田ボール４を形成した基板３を接着層２を介して
接着し、半導体素子１と基板３とを金属線８で接続後、
封止用枠５を設けて、内部を樹脂９で封止するようにし
たものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の構造
に関するものである。
に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
特開平１−１９１４５３号公報、特開平４−８４４５２
号公報、特開平６−２０９０５５号公報に開示されるも
のがあり、以下図４を参考にして説明する。図４はかか
る従来の半導体装置の断面図である。
特開平１−１９１４５３号公報、特開平４−８４４５２
号公報、特開平６−２０９０５５号公報に開示されるも
のがあり、以下図４を参考にして説明する。図４はかか
る従来の半導体装置の断面図である。
【０００３】この図において、半導体素子２１の電極２
２に接続用のＡｕ等のバンプ２３が形成され、ポリイミ
ドテープ２４上に形成された導体パターン２５に接続さ
れていた。さらに、半導体素子２１のまわりを封止用枠
２６で囲い、その内部を樹脂２７で封止し、必要な部分
に外部導出用電極として、金や、半田等のボール２８を
リフロー等で形成していた。
２に接続用のＡｕ等のバンプ２３が形成され、ポリイミ
ドテープ２４上に形成された導体パターン２５に接続さ
れていた。さらに、半導体素子２１のまわりを封止用枠
２６で囲い、その内部を樹脂２７で封止し、必要な部分
に外部導出用電極として、金や、半田等のボール２８を
リフロー等で形成していた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
たような従来の半導体装置の構造では、 （１）半導体素子２１上の電極２２と導体パターン２５
の接続部に応力がかかり、断線が発生する。 （２）ポリイミドテープ２４の吸湿量が多いため、基板
実装時のリフロー熱ストレスで、クラックが発生する。
たような従来の半導体装置の構造では、 （１）半導体素子２１上の電極２２と導体パターン２５
の接続部に応力がかかり、断線が発生する。 （２）ポリイミドテープ２４の吸湿量が多いため、基板
実装時のリフロー熱ストレスで、クラックが発生する。
【０００５】（３）外部導出用ボール２８を形成する
際、リフロー等の熱ストレスが加わるため、耐湿性等の
信頼性が低下する。 （４）半導体素子２１上にバンプ２３を形成するため、
専用設計が必要であり、汎用性に乏しい。 という問題があった。
際、リフロー等の熱ストレスが加わるため、耐湿性等の
信頼性が低下する。 （４）半導体素子２１上にバンプ２３を形成するため、
専用設計が必要であり、汎用性に乏しい。 という問題があった。
【０００６】本発明は、上記問題点を除去し、半導体素
子の発熱や外部の環境による熱的ストレスに対して強い
半導体装置を提供することを目的とする。
子の発熱や外部の環境による熱的ストレスに対して強い
半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体装置において、半導体素子（１）上に予め
半田ボール（４）を形成した基板（３）を、接着層
（２）を介して接着し、前記半導体素子（１）と基板
（３）とを金属線（８）で接続後、封止用枠（５）を設
けて、内部を樹脂（９）で封止するようにしたものであ
る。
成するために、 〔１〕半導体装置において、半導体素子（１）上に予め
半田ボール（４）を形成した基板（３）を、接着層
（２）を介して接着し、前記半導体素子（１）と基板
（３）とを金属線（８）で接続後、封止用枠（５）を設
けて、内部を樹脂（９）で封止するようにしたものであ
る。
【０００８】このように、半導体素子（１）上に接着層
（２）を介し基板（３）を接着し、半導体素子（１）の
電極（６）と基板（３）の導体（７）を金属線（８）で
接続するようにしたので、半導体素子（１）の発熱や外
部の環境による熱的ストレスに対して半導体装置を非常
に強くすることができ、例えば、温度サイクル試験にお
いては１０００サイクル以上を達成できる。
（２）を介し基板（３）を接着し、半導体素子（１）の
電極（６）と基板（３）の導体（７）を金属線（８）で
接続するようにしたので、半導体素子（１）の発熱や外
部の環境による熱的ストレスに対して半導体装置を非常
に強くすることができ、例えば、温度サイクル試験にお
いては１０００サイクル以上を達成できる。
【０００９】また、半導体素子（１）には特別な処理が
必要でないため、標準素子を利用でき、新たな設計や改
良、あるいはバンプ付け等が不要であり、汎用性が大き
い。更に、予め基板（３）上に半田ボール（４）を形成
しているため、半田ボール（４）形成時の熱ストレスを
なくすことができ、信頼性が向上する。また、基板
（３）にセラミックや低吸湿プラスチックを使用するこ
とにより、耐リフロー性を向上させることができる。
必要でないため、標準素子を利用でき、新たな設計や改
良、あるいはバンプ付け等が不要であり、汎用性が大き
い。更に、予め基板（３）上に半田ボール（４）を形成
しているため、半田ボール（４）形成時の熱ストレスを
なくすことができ、信頼性が向上する。また、基板
（３）にセラミックや低吸湿プラスチックを使用するこ
とにより、耐リフロー性を向上させることができる。
【００１０】〔２〕半導体装置において、半導体素子
（１）上に予め半田ボール（４）を形成した基板（３）
を接着層（２）を介して接着し、前記半導体素子（１）
と基板（３）とを金属線（８）で接続後、封止用枠
（５）を設けて、キャップ（１０）を前記封止用枠
（５）と基板（３）に接合し、内部を中空にするように
したものである。
（１）上に予め半田ボール（４）を形成した基板（３）
を接着層（２）を介して接着し、前記半導体素子（１）
と基板（３）とを金属線（８）で接続後、封止用枠
（５）を設けて、キャップ（１０）を前記封止用枠
（５）と基板（３）に接合し、内部を中空にするように
したものである。
【００１１】このように、内部を中空構造としたので内
部接続の信頼性を格段に向上させることができる。 〔３〕半導体装置において、半導体素子（１）上に予め
半田ボール（２）を形成した基板（３）を接着層（２）
を介して接着し、前記半導体素子（１）と基板（３）と
を金属線（８）で接続後、封止用枠（５）を設けて、内
部に熱伝導性のエポキシ樹脂（１１）を充填し、さらに
キャップ（１０）に半田ボール（１２）を形成するよう
にしたものである。
部接続の信頼性を格段に向上させることができる。 〔３〕半導体装置において、半導体素子（１）上に予め
半田ボール（２）を形成した基板（３）を接着層（２）
を介して接着し、前記半導体素子（１）と基板（３）と
を金属線（８）で接続後、封止用枠（５）を設けて、内
部に熱伝導性のエポキシ樹脂（１１）を充填し、さらに
キャップ（１０）に半田ボール（１２）を形成するよう
にしたものである。
【００１２】このように、上記〔２〕に加えて、内部に
熱伝導性のエポキシ樹脂（１１）を充填し、かつキャッ
プ（１０）上へ半田ボール（１２）を設けるようにした
ので、マザーボードへ実装後、放熱性が向上し、したが
って、熱的歪みが減少し、内部接続の信頼性が向上す
る。かつ、半導体装置とマザーボードとの接続の信頼性
の向上が期待できる。
熱伝導性のエポキシ樹脂（１１）を充填し、かつキャッ
プ（１０）上へ半田ボール（１２）を設けるようにした
ので、マザーボードへ実装後、放熱性が向上し、したが
って、熱的歪みが減少し、内部接続の信頼性が向上す
る。かつ、半導体装置とマザーボードとの接続の信頼性
の向上が期待できる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１は本発明の実施例
を示す半導体装置の断面図である。この図に示すよう
に、半導体素子１上に熱硬化あるいは熱可塑性の接着層
２を介し予め必要なパターンを形成し、かつ一方の面に
半田ボール４を形成した半導体素子１より、０．５〜
２．０ｍｍ程度小さいガラスエポキシ等のプラスチッ
ク、あるいはセラミックからなる基板３が固着されてい
る。半導体素子１の周囲には、搬送あるいは封止用枠５
が取り付けられ、半導体素子１上の電極６と基板３上の
導体７を金属線８で結線している。さらに金属線８を覆
うように樹脂９にて封止されている。
て図面を参照しながら説明する。図１は本発明の実施例
を示す半導体装置の断面図である。この図に示すよう
に、半導体素子１上に熱硬化あるいは熱可塑性の接着層
２を介し予め必要なパターンを形成し、かつ一方の面に
半田ボール４を形成した半導体素子１より、０．５〜
２．０ｍｍ程度小さいガラスエポキシ等のプラスチッ
ク、あるいはセラミックからなる基板３が固着されてい
る。半導体素子１の周囲には、搬送あるいは封止用枠５
が取り付けられ、半導体素子１上の電極６と基板３上の
導体７を金属線８で結線している。さらに金属線８を覆
うように樹脂９にて封止されている。
【００１４】このように構成したので、マザーボードに
リフロー（ＩＲ、ＶＰＳ、エアー等）で半田接続後、動
作させると、半田ボール４、基板３、金属線８を介して
半導体素子１に入出力が行われる。この時、半導体素子
１は発熱し、熱的な歪みが発生する。あるいは外部の環
境により、熱的、機械的歪みが発生するが、基板３、接
着層２が緩衝剤となり、また、基板３と半導体素子１の
接続を金属線８で行っているので、半導体素子１と金属
線８の接続部へのストレスが最小限で済むようになる。
リフロー（ＩＲ、ＶＰＳ、エアー等）で半田接続後、動
作させると、半田ボール４、基板３、金属線８を介して
半導体素子１に入出力が行われる。この時、半導体素子
１は発熱し、熱的な歪みが発生する。あるいは外部の環
境により、熱的、機械的歪みが発生するが、基板３、接
着層２が緩衝剤となり、また、基板３と半導体素子１の
接続を金属線８で行っているので、半導体素子１と金属
線８の接続部へのストレスが最小限で済むようになる。
【００１５】また、基板３を多層構成にすることによ
り、電源電圧の変動等に対して強くすることができる。
次に、本発明の第２実施例について説明する。図２は本
発明の第２実施例を示す半導体装置の断面図である。こ
の図に示すように、半導体素子１上に接着層２を介して
基板３を接着し、封止用枠５を設け、半導体素子１上の
電極６と基板３上の導体７を金属線８で接続する。ここ
までは第１実施例と同様である。
り、電源電圧の変動等に対して強くすることができる。
次に、本発明の第２実施例について説明する。図２は本
発明の第２実施例を示す半導体装置の断面図である。こ
の図に示すように、半導体素子１上に接着層２を介して
基板３を接着し、封止用枠５を設け、半導体素子１上の
電極６と基板３上の導体７を金属線８で接続する。ここ
までは第１実施例と同様である。
【００１６】その後、予め所定の形状に加工した、プラ
スチックあるいは金属製のキャップ１０が封止用枠５と
基板３に接合層を介し接合されている。このように構成
したので、第１実施例と同様に、マザーボードに実装
後、電源をＯＮすると熱的歪みが発生するが、半導体装
置内部は中空構造となっているため、半導体素子１上の
電極６と金属線８との接続部、および基板３上の導体７
と金属線８の接続部にはストレスが加わらず、接続信頼
性が良くなる。
スチックあるいは金属製のキャップ１０が封止用枠５と
基板３に接合層を介し接合されている。このように構成
したので、第１実施例と同様に、マザーボードに実装
後、電源をＯＮすると熱的歪みが発生するが、半導体装
置内部は中空構造となっているため、半導体素子１上の
電極６と金属線８との接続部、および基板３上の導体７
と金属線８の接続部にはストレスが加わらず、接続信頼
性が良くなる。
【００１７】次に、本発明の第３実施例について説明す
る。図３は本発明の第３実施例を示す半導体装置の断面
図である。ここで、第１と第２実施例と同じ部分には、
同じ番号を付してその説明は省略する。この実施例は、
図３に示すように、上記第２実施例に加えて、内部に熱
伝導性のエポキシ樹脂１１を充填し、かつ金属性あるい
はプラスチック性のキャップ１０の上に半田ボール１２
が設けられている。
る。図３は本発明の第３実施例を示す半導体装置の断面
図である。ここで、第１と第２実施例と同じ部分には、
同じ番号を付してその説明は省略する。この実施例は、
図３に示すように、上記第２実施例に加えて、内部に熱
伝導性のエポキシ樹脂１１を充填し、かつ金属性あるい
はプラスチック性のキャップ１０の上に半田ボール１２
が設けられている。
【００１８】このように構成したので、第１及び第２実
施例と同様に、マザーボードに搭載後、電源をＯＮする
と、半導体素子１が発熱し、熱的な歪みが発生するが、
内部を熱伝導性のエポキシ樹脂１１で充填し、かつキャ
ップ１０の上に半田ボール１２を形成しているので、熱
が、熱伝導性のエポキシ樹脂１１、キャップ１０から半
田ボール１２を通してマザーボードへ放熱されるため、
熱的歪みを小さくすることができる。
施例と同様に、マザーボードに搭載後、電源をＯＮする
と、半導体素子１が発熱し、熱的な歪みが発生するが、
内部を熱伝導性のエポキシ樹脂１１で充填し、かつキャ
ップ１０の上に半田ボール１２を形成しているので、熱
が、熱伝導性のエポキシ樹脂１１、キャップ１０から半
田ボール１２を通してマザーボードへ放熱されるため、
熱的歪みを小さくすることができる。
【００１９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、半導体素子上に接
着層を介し基板を接着し、半導体素子上の電極と基板の
導体を、金属線で接続するようにしたので、半導体素子
の発熱や外部の環境による熱的ストレスに対して半導体
装置を非常に強くすることができ、例えば、温度サイク
ル試験においては、１０００サイクル以上を達成でき
る。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、半導体素子上に接
着層を介し基板を接着し、半導体素子上の電極と基板の
導体を、金属線で接続するようにしたので、半導体素子
の発熱や外部の環境による熱的ストレスに対して半導体
装置を非常に強くすることができ、例えば、温度サイク
ル試験においては、１０００サイクル以上を達成でき
る。
【００２１】また、半導体素子には特別な処理が必要で
ないため、標準素子を利用でき、新たな設計や改良、あ
るいはバンプ付け等が不要であり、汎用性が大きい。更
に、予め基板上に半田ボールを形成しているため、ボー
ル形成時の熱ストレスをなくすことができ、信頼性が向
上する。更に、基板にセラミックや低吸湿プラスチック
を使用することにより、耐リフロー性を向上させること
ができる。 （２）請求項２記載の発明によれば、内部を中空構造と
したので、内部接続の信頼性を格段に向上させることが
できる。
ないため、標準素子を利用でき、新たな設計や改良、あ
るいはバンプ付け等が不要であり、汎用性が大きい。更
に、予め基板上に半田ボールを形成しているため、ボー
ル形成時の熱ストレスをなくすことができ、信頼性が向
上する。更に、基板にセラミックや低吸湿プラスチック
を使用することにより、耐リフロー性を向上させること
ができる。 （２）請求項２記載の発明によれば、内部を中空構造と
したので、内部接続の信頼性を格段に向上させることが
できる。
【００２２】（３）請求項３記載の発明によれば、上記
（２）に加えて、内部に熱伝導性のエポキシ樹脂を充填
し、かつキャップ上へ半田ボールを設けるようにしたの
で、マザーボードへ実装後、放熱性が向上する。したが
って、熱的歪みが減少し、内部接続の信頼性が向上す
る。かつ半導体装置とマザーボードとの接続の信頼性の
向上が期待できる。
（２）に加えて、内部に熱伝導性のエポキシ樹脂を充填
し、かつキャップ上へ半田ボールを設けるようにしたの
で、マザーボードへ実装後、放熱性が向上する。したが
って、熱的歪みが減少し、内部接続の信頼性が向上す
る。かつ半導体装置とマザーボードとの接続の信頼性の
向上が期待できる。
【図１】本発明の実施例を示す半導体装置の断面図であ
る。
る。
【図２】本発明の第２実施例を示す半導体装置の断面図
である。
である。
【図３】本発明の第３実施例を示す半導体装置の断面図
である。
である。
【図４】従来の半導体装置の断面図である。
１ 半導体素子 ２ 接着層 ３ 基板 ４，１２ 半田ボール ５ 封止用枠 ６ 半導体素子の電極 ７ 基板の導体 ８ 金属線 ９ 樹脂 １０ キャップ １１ 熱伝導性のエポキシ樹脂
Claims (3)
- 【請求項１】 半導体装置において、半導体素子上に予
め半田ボールを形成した基板を接着層を介して接着し、
前記半導体素子と基板とを金属線で接続後、封止用枠を
設けて、内部を樹脂で封止することを特徴とする半導体
装置。 - 【請求項２】 半導体装置において、半導体素子上に予
め半田ボールを形成した基板を接着層を介して接着し、
前記半導体素子と基板とを金属線で接続後、封止用枠を
設けて、キャップを前記封止用枠と基板に接合し、内部
を中空としたことを特徴とする半導体装置。 - 【請求項３】 半導体装置において、半導体素子上に予
め半田ボールを形成した基板を接着層を介して接着し、
前記半導体素子と基板とを金属線で接続後、封止用枠を
設けて、内部に熱伝導性のエポキシ樹脂を充填し、さら
にキャップに半田ボールを形成したことを特徴とする半
導体装置。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7275817A JPH09116042A (ja) | 1995-10-24 | 1995-10-24 | 半導体装置 |
| KR1019960047703A KR100386061B1 (ko) | 1995-10-24 | 1996-10-23 | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 |
| EP00110729A EP1039541A1 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| EP96117092A EP0771029A3 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device with improved structure to avoid cracks and manufacturing process |
| EP00110727A EP1039538A1 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| EP00110728A EP1039540A1 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US08/736,610 US5864174A (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| EP01122146A EP1168440A1 (en) | 1995-10-24 | 1996-10-24 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| TW085113467A TW350106B (en) | 1995-10-24 | 1996-11-04 | Semiconductor elements and the manufacturing method |
| TW087102088A TW411533B (en) | 1995-10-24 | 1996-11-04 | Semiconductor device and its manufacturing method |
| US09/165,295 US6177725B1 (en) | 1995-10-24 | 1998-10-02 | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US09/695,403 US6459145B1 (en) | 1995-10-24 | 2000-10-25 | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US10/223,484 US6569755B2 (en) | 1995-10-24 | 2002-08-20 | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7275817A JPH09116042A (ja) | 1995-10-24 | 1995-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116042A true JPH09116042A (ja) | 1997-05-02 |
Family
ID=17560845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7275817A Withdrawn JPH09116042A (ja) | 1995-10-24 | 1995-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116042A (ja) |
-
1995
- 1995-10-24 JP JP7275817A patent/JPH09116042A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
| JP2977763B2 (ja) | 包封されたチップオンボード電子モデュールの製造方法 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JP2792377B2 (ja) | 半導体装置 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH09116042A (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0316159A (ja) | 電子装置 | |
| JP2004158700A (ja) | 電子制御装置およびその製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2785917B2 (ja) | 半導体チップモジュール | |
| JP2003229518A (ja) | 回路装置 | |
| JPH07193160A (ja) | チップキャリア | |
| JPS61198656A (ja) | 半導体装置 | |
| JP2000124401A (ja) | 半導体装置 | |
| JPS6089945A (ja) | 封止半導体装置 | |
| JPH10200018A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02267942A (ja) | 半導体チップの実装構造 | |
| JPH0337305B2 (ja) | ||
| JPH0945804A (ja) | 半導体パッケージ | |
| JPH02172242A (ja) | 樹脂封止型半導体装置 | |
| JPH06232199A (ja) | フリップチップｉｃの実装構造 | |
| JPH02244746A (ja) | 樹脂封止型半導体装置 | |
| JPH1174400A (ja) | Ｂｇａ型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |