JPH09107073A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09107073A JPH09107073A JP8202067A JP20206796A JPH09107073A JP H09107073 A JPH09107073 A JP H09107073A JP 8202067 A JP8202067 A JP 8202067A JP 20206796 A JP20206796 A JP 20206796A JP H09107073 A JPH09107073 A JP H09107073A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- potential
- gate bias
- back gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
用の負電位入力(VIL)印加時に、基板電位が不安定に
なることを防止でき、入力保護回路部以外の基板電位を
使用しているトランジスタの破壊あるいは誤動作を防止
する。 【解決手段】半導体基板(11)に形成されたウェル領域(1
7)には、入力パッド(18)に接続された第1の半導体領域
(12)、接地電位Vssが印加された第2の半導体領域(13,
14) 、第1のバックゲートバイアス電位VBB1 が印加さ
れた第3の半導体領域(15)が形成されている。半導体基
板(11)には、第2のバックゲートバイアス電位VBB2 が
印加されている。入力パッド(18)と接地電位Vss及び第
1のバックゲートバイアス電位VBB1 の相互間には、寄
生トランジスタ(19)と寄生ダイオード(10)が形成され、
半導体基板(11)のトランジスタの破壊あるいは誤動作を
防止する。
Description
(LSI)などの半導体装置に係り、特に入力保護回路
部の素子構造に関する。
の外部端子に偶発的に高電圧が印加されたり、人体など
に帯電した静電気が外部端子に放電される静電放電(El
ectroStatic Discharge;ESD)が生じた時、チップ
内部の素子を破壊してしまう。その対策として、通常、
LSI内部の素子を守るために入力保護回路が設けられ
ている。
のダイナミック・ランダム・アクセス・メモリ(DRA
M)における入力保護回路部の素子構造の一例を示すも
のである。ここで、21はP型半導体基板、22は上記P型
基板21の表面領域の一部に形成され、外部信号が入力さ
れる入力パッド25に接続されているn+ 型の第1の半導
体領域(n+ 拡散層)、23および24は上記P型基板21の
表面領域の一部に形成され、接地電位Vssが印加される
n+ 型の第2の半導体領域(n+ 拡散層)である。上記
入力パッド25にはLSIの図示せぬ入力回路部が接続さ
れている。
回路を示すものである。26は入力パッド25とn+ 拡散層
22との間の抵抗成分、27は前記n+ 拡散層22と前記P型
基板21と前記n+ 拡散層23,24 とにより形成される寄生
バイポーラトランジスタ(NPNトランジスタ)であ
る。この寄生バイポーラトランジスタ27のベース電位
は、基板21の電位であり、通常はバックゲートバイアス
電位VBBが与えられている。
25に接続されている図示せぬ外部端子に偶発的に大電圧
が印加されたり、静電放電が生じた時、この入力パッド
25に接続されているn+ 拡散層22から近傍のn+ 拡散層
23,24 へ過剰な電流が流れてLSI内部の回路の素子な
どの破壊を防いでいる。
ポーラトランジスタ27のベース電位は、バックゲートバ
イアス電位VBBとなっている。このバックゲートバイア
ス電位VBBは、半導体基板21内に設けられている図示せ
ぬメモリセルアレイ部やセル周辺回路部のトランジスタ
で使用している。このため、静電放電により図示せぬ外
部端子から入力パッド25に過剰な電流が流れた時、半導
体基板21へ大量の電流が流れて基板電位が不安定にな
り、前記メモリセルアレイ部やセル周辺回路部のトラン
ジスタが破壊されるおそれがある。
力パッド25に接続されている図示せぬ外部端子には、所
定の負の電位(VIL)が印加される。すると、上記入力
パッド25に接続されているn+ 拡散層22から発生する少
数キャリアが半導体基板21へ流れ出てバックゲートバイ
アス電位VBBを不安定にさせる。このため、やはり入力
保護回路部以外で、バックゲートバイアス電位VBBを使
用しているトランジスタが誤動作を起こすことがある。
されたものであり、その目的とするところは、外部から
信号が供給される入力パッドに、静電放電により過剰な
電流が流れた場合においても、基板電位を安定に保持で
き、入力保護回路部以外の回路で、基板電位を使用して
いるトランジスタの破壊を防止することができ、信頼性
の高い入力保護回路部を備えた半導体装置を提供しよう
とするものである。
にテスト用の負の入力電位(VIL)を印加した場合にお
いても、基板電位を安定に保持でき、入力保護回路部以
外の回路で、基板電位を使用しているトランジスタの誤
動作を防止することができ、信頼性の高い入力保護回路
部を備えた半導体装置を提供しようとするものである。
解決するため、第1導電型の半導体基板と、この半導体
基板の表面領域の一部に形成された第2導電型のウェル
領域と、このウェル領域の表面領域の一部に形成され、
外部信号が入力される入力パッドに接続されている第1
導電型の第1の半導体領域と、前記ウェル領域の表面領
域に形成された第1導電型の第2の半導体領域と、前記
ウェル領域の表面領域で前記第2の半導体領域の前記第
1の半導体領域側とは反対側に形成された第2導電型の
第3の半導体領域とを有し、前記ウェル領域は、前記第
1,第2,第3半導体領域以外の半導体領域を含まず、
前記半導体基板内に設けられた他の半導体回路から独立
しており、前記第2の半導体領域には接地電位が印加さ
れ、前記第3の半導体領域には前記接地電位よりも低い
第1のバックゲートバイアス電位が印加され、前記半導
体基板の他の半導体回路には前記第1のバックゲートバ
イアス電位とは別の第2のバックゲートバイアス電位が
印加され、前記第1の半導体領域、ウェル領域及び第2
の半導体領域は寄生バイポーラトランジスタを形成し、
前記第1の半導体領域、ウェル領域及び第3の半導体領
域は前記寄生バイポーラトランジスタと並列接続された
寄生ダイオードを形成している。
の半導体領域の表面領域の一部に、半導体基板内に設け
られた他の半導体回路から独立した第2導電型のウェル
領域を形成し、このウェル領域の表面領域の一部に、外
部信号が入力される入力パッドに接続されている第1導
電型の第1の半導体領域と、接地電位が印加された第1
導電型の第2の半導体領域と、接地電位よりも低い第1
のバックゲートバイアス電位が印加された第2導電型の
第3の半導体領域とを設けることにより、入力パッドに
並列に寄生バイポーラトランジスタと寄生ダイオードを
形成している。このため、入力パッドに静電放電により
過剰な電流が流れた場合、寄生バイポーラトランジスタ
が導通し、過剰な電流を第1の半導体領域から第2の半
導体領域へ流すことができる。しかも、入力保護回路は
専用のウエル領域内に形成され、入力保護回路と他の回
路は分離され、さらに寄生バイポーラトランジスタのベ
ース電位、すなわち、ウエル領域の電位は第1のバック
ゲートバイアス電位であり、半導体基板の他の半導体回
路に印加される第2のバックゲートバイアス電位とは別
であるため、バイポーラトランジスタに過剰な電流が流
れた場合においても、内部回路の破壊を防止できる。
し、第3の半導体領域に第1のバックゲートバイアス電
位を供給し、半導体基板の他の半導体回路には第1のバ
ックゲートバイアス電位と異なる第2のバックゲートバ
イアス電位を供給している。したがって、第3の半導体
領域の電位を接地電位より低く設定できるため、テスト
用の負電位に対して寄生ダイオードを一層オンしにくく
できる。
(VILマイナス)が印加され、第1の半導体領域とウエ
ル領域が順方向にバイアスされ、第1の半導体領域から
少数キャリアが発生した場合においても、ウエル領域は
他の回路と独立し、しかも、ウエル領域と他の回路のバ
ックゲートバイアス電位が分離されているため、前記発
生したキャリアにより他の回路のバックゲートバイアス
が変動せず、内部回路のデータの破壊を防止できる。し
かも、寄生ダイオードはクランプ作用をするため、入力
アンダーシュート耐性を向上できる。
することにより、第2、第3の半導体領域、ウエル領
域、及び半導体基板に最適なバイアスを印加することが
可能となる利点を有している。
いて、図面を参照して説明する。図3、図4は、この発
明の実施の形態を示すものであり、LSI、例えば16
MビットのDRAMにおける入力保護回路部の素子構造
の一例を示している。
いて、N型半導体基板11の表面領域の一部には、P型の
ウェル領域(Pウェル)17が形成されている。このPウ
ェル17の表面領域の一部には、n+ 型の第1の半導体領
域(n+ 拡散層)12が形成され、この第1の半導体領域
12には、外部信号が入力される入力パッド18が接続され
ている。この入力パッド18は、第1の半導体領域12の近
傍に設けられており、この入力パッド18は、例えばイン
バータ回路によって構成された集積回路の入力回路INに
接続されるとともに、外部から信号が印加される外部端
子16に接続されている。
の半導体領域12の両側には、n+ 型の第2の半導体領域
(n+ 拡散層)13、14が形成されている。これら第2の
半導体領域13、14には、一定電位例えば接地電位Vssが
それぞれ印加されている。上記Pウェル17の表面領域の
一部で、第2の半導体領域13、14の周囲には、p+ 型の
第3の半導体領域(p+ 拡散層)15が形成されている。
この第3の半導体領域15は、前記第2の半導体領域13に
沿った部分15a と、前記第2の半導体領域14に沿った部
分15b とを有している。この第3の半導体領域15には、
一定電位例えば第1のバックゲートバイアス電位VBB1
が印加されている。したがって、ウェル領域17の電位
は、第3の半導体領域15を介して第1のバックゲートバ
イアス電位VBB1 に設定されている。この第1のバック
ゲートバイアス電位VBB1 は例えば−2〜−3Vであ
り、n+ 拡散層13,14 の電位Vss=0Vよりも低くされ
ている。
3の半導体領域12,13,14,15 以外の半導体領域を含まな
い。つまり、図3に示すように、入力保護回路部は1つ
の独立したウェル領域17に設けられている。
トバイアス電位VBB2 が供給されている。すなわち、図
5に示すように、半導体基板11中には入力保護回路部IP
C が設けられるとともに、周辺回路60、メモリセルアレ
イ部61が設けられている。さらに、半導体基板11には、
第1のバックゲートバイアス電位VBB1 を発生する第1
の電位発生回路62が設けられるとともに、第2のバック
ゲートバイアス電位VBB2 を発生する第2の電位発生回
路63が設けられている。前記入力保護回路部IPC には、
第1の電位発生回路62から第1のバックゲートバイアス
電位VBB1 が供給され、周辺回路60、メモリセルアレイ
部61には、第2の電位発生回路63から第2のバックゲー
トバイアス電位VBB2 が供給されている。第1、第2の
バックゲートバイアス電位VBB1 、VBB2 は同一電位で
あっても、異なった電位であっても良い。
IPC の等価回路を示している。19は前記n+ 拡散層12と
前記Pウェル17と前記n+ 拡散層13,14 とにより形成さ
れる寄生トランジスタ(NPNトランジスタ)である。
10は前記n+ 拡散層12と前記Pウェル17と前記p+ 拡散
層15とにより形成される寄生ダイオードである。
されている外部端子16に偶発的に大電圧が印加された
り、外部端子16に静電放電が生じた時、入力パッド18に
接続されている寄生トランジスタ19に過剰な電流が流
れ、メモリセルアレイ部やセル周辺回路部の内部には流
れない。したがって、集積回路内部の回路素子の破壊を
防ぐことが可能である。この場合、過剰な電流が流れた
時にPウェル領域17へかなりの量の電流が流れたとして
も、基板電位が不安定になることはなく、メモリセルア
レイ部やセル周辺回路部のトランジスタが破壊されるこ
とがない。
に供給するバックゲートバイアス電位と、入力保護回路
部IPC に供給するバックゲートバイアス電位を別にして
いる。したがって、集積回路のテストにおいて、入力パ
ッド18に負電位(VILマイナス)が入力されて、第1の
半導体領域とウエル領域が順方向にバイアスされ、第1
の半導体領域から少数キャリアが発生した場合において
も、ウエル領域は他の回路と独立し、且つ、ウエル領域
と他の回路のバックゲートバイアス電位が分離されてい
るため、前記発生したキャリアにより他の回路のバック
ゲートバイアスが変動せず、内部回路のデータの破壊を
防止できる。しかも、寄生ダイオードはクランプ作用を
するため、入力アンダーシュート耐性を向上できる。
p+ 拡散層15a,15b を通じて第1の電位発生回路62の出
力電位が変動した場合においても、入力保護回路部IPC
はウェル領域17によって他の回路と隔離され、しかも、
第1の電位発生回路62の出力電位は入力保護回路部IPC
以外の回路に供給されていないため、前記大電流によっ
て発生するノイズにより、入力保護回路部IPC 以外の回
路が誤動作することがない。
15はPウェル17の必ずしも外周縁部に形成する必要はな
い。また、第1 のバックゲートバイアス電位は、抵抗を
介して供給してもよい。その他、この発明は上記実施の
形態に限定されるものではなく、発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
ば、静電放電時あるいはテスト用の負電位(VIL)印加
時に、基板電位が不安定になることを防止でき、入力保
護回路部以外の基板電位を使用しているトランジスタの
破壊あるいは誤動作を防止し得る信頼性の高い入力保護
回路部を備えた半導体装置を提供できる。
図。
面図。
路構成図。
層)、 16…外部端子、 17…P型のウェル領域(Pウェル)、 18…入力パッド、 19…寄生トランジスタ(NPNトランジスタ)、 IPC …入力保護回路部、 IN…入力回路、 VBB1 、VBB2 …第1、第2のバックゲートバイアス電
位、 Vss…接地電位。
Claims (4)
- 【請求項1】 第1導電型の半導体基板と、 この半導体基板の表面領域の一部に形成された第2導電
型のウェル領域と、 このウェル領域の表面領域の一部に形成され、外部信号
が入力される入力パッドに接続されている第1導電型の
第1の半導体領域と、 前記ウェル領域の表面領域に形成された第1導電型の第
2の半導体領域と、 前記ウェル領域の表面領域で前記第2の半導体領域の前
記第1の半導体領域側とは反対側に形成された第2導電
型の第3の半導体領域とを有し、 前記ウェル領域は、前記第1,第2,第3半導体領域以
外の半導体領域を含まず、前記半導体基板内に設けられ
た他の半導体回路から独立しており、前記第2の半導体
領域には接地電位が印加され、前記第3の半導体領域に
は前記接地電位よりも低い第1のバックゲートバイアス
電位が印加され、前記半導体基板の他の半導体回路には
前記第1のバックゲートバイアス電位とは別の第2のバ
ックゲートバイアス電位が印加され、前記第1の半導体
領域、ウェル領域及び第2の半導体領域は寄生バイポー
ラトランジスタを形成し、前記第1の半導体領域、ウェ
ル領域及び第3の半導体領域は前記寄生バイポーラトラ
ンジスタに並列接続された寄生ダイオードを形成するこ
とを特徴とする半導体装置。 - 【請求項2】 前記半導体基板には、前記第1、第2の
バックゲートバイアス電位を発生する第1、第2の電位
発生回路が設けられていることを特徴とする請求項1記
載の半導体装置。 - 【請求項3】 前記第1、第2のバックゲートバイアス
電位は互いに異なる電位であることを特徴とする請求項
2記載の半導体装置。 - 【請求項4】 前記第1、第2のバックゲートバイアス
電位は同一電位であることを特徴とする請求項2記載の
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8202067A JP2971399B2 (ja) | 1990-11-30 | 1996-07-31 | 半導体装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34061890 | 1990-11-30 | ||
JP34061790 | 1990-11-30 | ||
JP2-340618 | 1990-11-30 | ||
JP2-340617 | 1990-11-30 | ||
JP8202067A JP2971399B2 (ja) | 1990-11-30 | 1996-07-31 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3291285A Division JP3033793B2 (ja) | 1990-11-30 | 1991-11-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09107073A true JPH09107073A (ja) | 1997-04-22 |
JP2971399B2 JP2971399B2 (ja) | 1999-11-02 |
Family
ID=27328035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8202067A Expired - Fee Related JP2971399B2 (ja) | 1990-11-30 | 1996-07-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2971399B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0949679A2 (en) * | 1998-03-26 | 1999-10-13 | Sharp Kabushiki Kaisha | A semiconductor device having improved protective circuits |
KR101024483B1 (ko) * | 2004-05-14 | 2011-03-23 | 주식회사 하이닉스반도체 | 정전기 방전 보호 소자 |
-
1996
- 1996-07-31 JP JP8202067A patent/JP2971399B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0949679A2 (en) * | 1998-03-26 | 1999-10-13 | Sharp Kabushiki Kaisha | A semiconductor device having improved protective circuits |
EP0949679A3 (en) * | 1998-03-26 | 2001-09-19 | Sharp Kabushiki Kaisha | A semiconductor device having improved protective circuits |
KR101024483B1 (ko) * | 2004-05-14 | 2011-03-23 | 주식회사 하이닉스반도체 | 정전기 방전 보호 소자 |
Also Published As
Publication number | Publication date |
---|---|
JP2971399B2 (ja) | 1999-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5594265A (en) | Input protection circuit formed in a semiconductor substrate | |
KR100275252B1 (ko) | 정전 방전 보호 회로 | |
US5581104A (en) | Static discharge circuit having low breakdown voltage bipolar clamp | |
JP3375659B2 (ja) | 静電放電保護回路の形成方法 | |
TWI423393B (zh) | 半導體積體電路 | |
US5304839A (en) | Bipolar ESD protection for integrated circuits | |
US4876584A (en) | Electrostatic discharge protection circuit | |
US5760446A (en) | Electrostatic discharge structure of semiconductor device | |
KR100724335B1 (ko) | 정전기 보호 회로용 실리콘 정류 제어기 및 그 구조체 | |
KR0159451B1 (ko) | 반도체장치의 보호회로 | |
JPH06163841A (ja) | Npnバイポーラトランジスタを用いたesd保護 | |
JPH06177330A (ja) | 半導体装置 | |
JP2000269437A (ja) | 静電放電保護回路 | |
US5336908A (en) | Input EDS protection circuit | |
US5814865A (en) | Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits | |
JP2644342B2 (ja) | 入力保護回路を備えた半導体装置 | |
KR100194005B1 (ko) | Esd 보호 회로를 갖는 반도체장치 | |
KR100268508B1 (ko) | 개선된 래치업보호용 입/출력 과전압 억제회로 | |
JP3033793B2 (ja) | 半導体装置 | |
JP3270364B2 (ja) | 静電保護回路 | |
JPH1050932A (ja) | 半導体装置 | |
KR100402337B1 (ko) | Dram및로직회로용의scr및dram전원용의바이모덜esd보호회로 | |
JPH03232269A (ja) | 半導体装置の入力回路 | |
JP2971399B2 (ja) | 半導体装置 | |
JP3499578B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |