JPH09107002A - 接続構造及びその製造方法 - Google Patents

接続構造及びその製造方法

Info

Publication number
JPH09107002A
JPH09107002A JP8156604A JP15660496A JPH09107002A JP H09107002 A JPH09107002 A JP H09107002A JP 8156604 A JP8156604 A JP 8156604A JP 15660496 A JP15660496 A JP 15660496A JP H09107002 A JPH09107002 A JP H09107002A
Authority
JP
Japan
Prior art keywords
conductive
input
substrate
integrated circuit
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8156604A
Other languages
English (en)
Inventor
Shyh-Ming Chang
世明 張
Yu-Chi Lee
育奇 李
Pao-Yun Tang
宝雲 湯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JPH09107002A publication Critical patent/JPH09107002A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【課題】 本発明は、接続構造及び複合バンプと非導電
性バインダの導電性微粒子で形成された導電性薄膜との
利点を組合わせる当該接続構造を形成する方法を提供す
る。 【解決手段】 導電性薄膜は、集積回路素子または基板
の入力／出力パッドに配置することができる非導電性バ
インダの導電性微粒子を供給する。導電性微粒子は、相
対的に低いヤング係数を有している、ポリマー本体と、
接続構造を形成するための導電性金属被膜とからなる複
合バンプと接触する。複合バンプの相対的に低いヤング
係数は、ボンティングの間中に反跳力を多いに低減す
る。低い反跳力により、接続は、低減されたボンティン
グ力で形成することができ、かつ一度形成された接続を
分離する傾向が有る力は、低減される。非導電性バイン
ダは、集積回路素子と基板の間に粘着性物質を形成すべ
くキュアされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路素子と基板の
間で物理的かつ電気的接続を形成している接続構造の形
成に関する。接続構造は、導電性金属被覆及び非導電性
バインダの中に浮遊している導電性微粒子によって覆わ
れたポリマー本体を有している複合バンプを用いて形成
される。
【０００２】
【従来の技術】以下に示す関連特許出願は、複合バンプ
及び複合バンプを用いている結合構造を記載している： （１）1994年 5月 6日に出願された、本発明の出願人に
よる米国特許出願第 08/239, 375号，"COMPOSITE BUMP
BONDING"． （２）1994年 5月 6日に出願された、本発明の出願人に
よる米国特許出願第 08/239, 424号，"COMPOSITE BUMP
STRUCTURE AND METHODS OF FABRICATION" ． （３）1994年 5月 6日に出願された、本発明の出願人に
よる米国特許出願第 08/239, 380号，"COMPOSITE BUMP
FLIP CHIP BONDING"． また、Tagusa et al. による米国特許公報第 4,936,002
号公報は、単一接続への一つ以上の導電性微粒子のボン
ティングを示している。日本の文献 "Next Generation
Liquid Crystal Display and High Density Package Te
chnology", Finetech Japan '94 Conference Proceedin
g 、1994年 7月13日、は、相互接続を形成するための異
方性導電性薄膜の使用を示している。Tsukagoshi et a
l. による米国特許公報第 4,731,282号公報は、異方性
導電性薄膜の使用を示している。
【０００３】図１及び図２に示す、異方性導電性薄膜を
用いている方法では、非導電性バインダ２０に金属導電
性微粒子２２を含んでいる異方性導電性薄膜は、基板入
力／出力パッド１２を覆っている基板１０上に配置され
る。集積回路素子入力／出力パッド３２上に形成された
金属バンプを有する集積回路素子３０は、異方性導電性
薄膜の導電性微粒子が集積回路素子上の金属バンプ及び
基板上の対応入力／出力パッドに接触するように、基板
と接合される。
【０００４】
【発明が解決しようとする課題】上記従来技術における
構造の欠点は、異方性導電性薄膜の剛性導電性微粒子及
び所望の電気接触を分離する傾向がある集積回路素子上
に形成された剛性金属バンプによって生成された大きな
反跳力が存在することである。本発明の目的は、複合バ
ンプ及び導電性微粒子を用いて集積回路素子と基板の間
に低コストでかつ信頼性がある接続構造を提供すること
である。本発明の更なる目的は、複合バンプ及び導電性
微粒子を用いて集積回路素子と基板の間に低コストでか
つ信頼性がある接続構造を形成する方法を提供すること
である。
【０００５】
【課題を解決するための手段】本発明の上記目的は、入
力／出力パッドを有する集積回路素子と、入力／出力パ
ッドを有する基板と、ポリマー本体及びポリマー本体を
覆う導電性金属被膜からなる複数の複合バンプと、非導
電性バインダの複数の導電性微粒子からなる導電性粘着
性物質と、集積回路素子の入力／出力パッドと基板の入
力／出力パッドとの間に複数の物理的かつ電気的接続と
を備え、各接続は、多数の導電性微粒子及び一つまたは
二つの複合バンプを含む結合構造によって達成される。
本発明では、複合バンプは、物理的かつ電気的接続を形
成しかつ導電性微粒子が基板の入力／出力パッド及び複
合バンプの間に存在する前に集積回路素子の入力／出力
パッド上に形成されてもよい。本発明では、複合バンプ
は、物理的かつ電気的接続を形成しかつ導電性微粒子が
基板の入力／出力パッド及び複合バンプの間に存在する
前に基板の入力／出力パッド上に形成されてもよい。本
発明では、複合バンプは、物理的かつ電気的接続を形成
しかつ導電性微粒子が集積回路素子の入力／出力パッド
上に形成された複合バンプ及び基板の入力／出力パッド
間に存在する前に集積回路素子の入力／出力パッド及び
基板の入力／出力パッド上に形成されてもよい。
【０００６】本発明では、導電性微粒子は、金属であっ
てもよい。本発明では、導電性微粒子は、グラファイト
であってもよい。本発明では、導電性微粒子は、ポリマ
ー本体及びポリマー本体を覆う導電性金属被覆を有する
複合微粒子であってもよい。本発明では、非導電性バイ
ンダは、熱硬化性材料であってもよい。本発明では、非
導電性バインダは、熱可塑性材料であってもよい。本発
明では、導電性微粒子は、非導電性バインダによって互
いに離間されるように構成してもよい。本発明では、導
電性微粒子のあるものは、他の導電性微粒子に接触する
ように構成してもよい。本発明では、導電性粘着性物質
は、異方性導電性薄膜であってもよい。本発明では、導
電性粘着性物質は、異方性導電性ペーストであってもよ
い。本発明の上記更なる目的は、結合構造を形成する方
法であって、入力／出力パッドを有する集積回路素子を
供給し、入力／出力パッドを有する基板を供給し、ポリ
マー本体及びポリマー本体を覆う導電性金属被膜からな
る複合バンプを供給し、非導電性バインダの複数の導電
性微粒子からなる導電性粘着性物質を供給し、集積回路
素子の入力／出力パッドと基板の入力／出力パッドとの
間に複数の物理的かつ電気的接続を形成するために集積
回路素子及び基板を接合する段階を具備し、各接続は、
多数の導電性微粒子及び一つまたは二つの複合バンプを
含む方法によって達成される。
【０００７】本発明では、複合バンプは、物理的かつ電
気的接続を形成しかつ導電性微粒子が基板の入力／出力
パッド及び複合バンプの間に存在する前に集積回路素子
の入力／出力パッド上に形成されてもよい。本発明で
は、複合バンプは、物理的かつ電気的接続を形成しかつ
導電性微粒子が基板の入力／出力パッド及び複合バンプ
の間に存在する前に基板の入力／出力パッド上に形成さ
れてもよい。本発明では、複合バンプは、物理的かつ電
気的接続を形成しかつ導電性微粒子が集積回路素子の入
力／出力パッド上に形成された複合バンプ及び基板の入
力／出力パッド間に存在する前に集積回路素子の入力／
出力パッド及び基板の入力／出力パッド上に形成されて
もよい。本発明では、導電性微粒子は、金属であっても
よい。本発明では、導電性微粒子は、グラファイトであ
ってもよい。本発明では、導電性微粒子は、ポリマー本
体及びポリマー本体を覆う導電性金属被覆を有する複合
微粒子であってもよい。本発明では、非導電性バインダ
は、熱硬化性材料であってもよい。
【０００８】本発明では、非導電性バインダは、熱可塑
性材料であってもよい。本発明では、導電性微粒子は、
非導電性バインダによって互いに離間されるように構成
してもよい。本発明では、導電性微粒子のあるものは、
他の導電性微粒子に接触するように構成してもよい。本
発明では、物理的かつ電気的接続は、非導電性バインダ
の熱キュアを用いて形成されてもよい。本発明では、物
理的かつ電気的接続は、非導電性バインダの紫外線キュ
アを用いて形成されてもよい。本発明では、導電性粘着
性物質は、異方性導電性薄膜であってもよい。本発明で
は、導電性粘着性物質は、異方性導電性ペーストであっ
てもよい。
【０００９】
【作用】本発明は、複合バンプ及び導電性薄膜を組合せ
ることによって達成される。本発明では、導電性薄膜
は、非導電性バインダの中に浮遊している球形状を有し
ている導電性微粒子で構成される。導電性薄膜は、導電
性微粒子が他の導電性微粒子と接触することができる、
等方性、または、導電性微粒子が非導電性バインダによ
って互いに離間される、異方性のいずれかでありうる。
導電性微粒子は、金属、グラファイト（黒鉛）、または
複合材料でありうる。複合導電性微粒子は、導電性金属
被覆で覆われたポリマー本体を有する。複合バンプは、
導電性金属被覆によって覆われた低いヤング係数を有し
ている、ポリマー本体から構成され、かつ集積回路素子
の入力／出力パッド、基板の入力／出力パッドまたはそ
れら両方のいずれかの上に形成される。複合バンプの相
対的に低いヤング係数は、相互接続を実質的に低減され
た反跳力で形成させる。本発明では、集積回路素子上の
金属バンプは、導電性金属被覆によって覆われた低いヤ
ング係数を有するポリマー本体を有している複合バンプ
によって置換される。この低いヤング係数は、機械的
（自動的）に適合する複合バンプを形成しかつ接続構造
を分離する傾向がある反跳力を多いに低減する。更に、
導電性金属被覆で覆われた低いヤング係数を有するポリ
マー本体を有している、複合微粒子は、反跳力を更に低
減する導電性薄膜において導電性微粒子として用いるこ
とができる。
【００１０】非導電性バインダは、熱硬化性金属または
熱可塑性金属でありうるし、キュアされたときに、所定
の位置に集積回路素子及び基板を保持する接合を供給す
る。熱可塑性材料を用いることは、再加工(rework)の問
題を処理し易くする。非導電性バインダは、ペーストを
形成すべく可撓性薄膜または粘稠液でありうる。キュア
リングは、紫外線への露出の熱処理によって達成するこ
とができる。本発明の新規な構造及び方法は、例えば、
ＴＡＢ（テープ・ボンティング）、ＭＣＭ（マルチチッ
プ・モジュール）、ＣＯＧ（チップ・オン・グラス）、
ＢＧＡ（ボール・グリッド・アレー）、及びフリップ・
チップ・ボンティング等の多数の異なるボンディング方
法及び構成に適用することができる。
【００１１】
【実施例】図３を参照すると、本発明の接続構造を形成
する方法の一実施例が示されている。複合バンプは、集
積回路素子３０の入力／出力パッド３２上に形成され
る。複合バンプは、ポリアミック・アシッド・ポリイミ
ドのようなポリマー本体４３と、アルミニウム、金／タ
ングステン／チタン、金／銅／クロム、金／クロム等の
ような導電性金属被覆４１とから構成される。この実施
例の導電性薄膜は、異方性の導電性薄膜である。非導電
性バインダ２０の導電性微粒子２２から構成された異方
性の導電性薄膜は、基板の入力／出力パッド１２を覆っ
ている基板１０の表面上に配置される。導電性微粒子２
２は、約３ミクロンと１０ミクロンの間の直径を有して
いる球形状を有する。導電性微粒子は、ニッケル、はん
だ、グラファイト、または複合バンプのような構成物を
有している複合微粒子のような、金属で形成される。複
合微粒子は、ＡＢＳ（アクリルニトリル・ブタジエン・
スチレン）プラスチックのような、ポリマー本体と、ア
ルミニウム、金／タングステン／チタン、金／銅／クロ
ム、金／ニッケル、金／クロム等のような導電性金属被
覆とを有する。非導電性バインダは、エポキシのよう
な、熱硬化性材料、またはポリエチレンのような、熱可
塑性材料でありうる。非導電性バインダは、異方性導電
性薄膜がペーストであるように、エポキシ−アクリル樹
脂のような、粘稠液(viscous liquid)でもありうる。導
電性微粒子は、一つの導電性微粒子が別のものに接触し
ないように非導電性バインダによって互いに離間して保
持される。
【００１２】集積回路素子３０及び基板１０は、異方性
薄膜の多数の導電性微粒子２２が集積回路素子の複合バ
ンプ４１及び４３と基板１０の対応入力／出力パッド１
２との間に存在するように接合される。導電性微粒子２
２は、複合バンプの導電性金属被覆４１と基板の入力／
出力パッド１２との間に接続を形成する。約０．４×１
０6 〜０．５×１０6 ｐｓｉ（パウンド・スクウェア・
インチ）の、複合バンプのポリマー本体４３の低いヤン
グ係数は、接続構造が形成された後に反跳力を実質的に
低減する。図３に示すように、隣接する集積回路複合バ
ンプ４１及び４３と隣接する基板の入力／出力パッド１
２との間に導電性微粒子２２が存在するが、それらは、
非導電性バインダ２０によって不要な電気的接触を行う
ことから防止される。次に、非導電性バインダ２０は、
紫外線キュアリングまたは熱式キュアリングを用いてキ
ュアされる。非導電性バインダは、次いで、所定の位置
に集積回路素子３０及び基板１０を保持する粘着性物質
を形成して接続構造が完成する。図６は、接続構造を形
成する方法の別の実施例を示す。先の実施例におけるよ
うに、複合バンプ４１及び４３は、集積回路素子３０の
入力／出力パッド３２上に形成される。本実施例の方法
は、導電性微粒子２２が基板１０の入力／出力パッド１
２にわたってのみ配置されて隣接する基板の入力／出力
パッド１２間の領域には配置されないということを除
き、先の実施例の方法のように進行する。この実施例で
は、基板１０の入力／出力パッド１２にわたって配置さ
れた導電性微粒子２２は、互いに緊密に配置されかつ互
いに接触することができる。
【００１３】ここで図４を参照すると、本発明の接続構
造を形成する方法の別の実施例が示されている。複合バ
ンプは、基板１０の入力／出力パッド１２上に形成され
る。複合バンプは、ポリアミック・アシッド・ポリイミ
ドのような、ポリマー本体４７と、アルミニウム、金／
タングステン／チタン、金／銅／クロム、金／クロム等
のような導電性金属被覆４５とから構成されている。こ
の実施例では、導電性薄膜は、異方性の導電性薄膜であ
る。非導電性バインダ２０の導電性微粒子２２から構成
された異方性の導電性薄膜は、集積回路素子の入力／出
力パッド３２を覆っている集積回路素子３０の表面上に
配置される。導電性微粒子２２は、約３ミクロン〜１０
ミクロンの直径を有している球形状を有する。導電性微
粒子は、ニッケル、はんだ、グラファイト、または複合
バンプのような構成物を有している複合微粒子のよう
な、金属で形成される。複合微粒子は、ＡＢＳ（アクリ
ルニトリル・ブタジエン・スチレン）プラスチックのよ
うな、ポリマー本体と、アルミニウム、金／タングステ
ン／チタン、金／銅／クロム、金／ニッケル、金／クロ
ム等のような導電性金属被覆とを有する。非導電性バイ
ンダは、エポキシのような、熱硬化性材料、または熱可
塑性樹脂でありうる。非導電性バインダは、異方性の導
電性薄膜が薄膜型材料のような、可塑性の型でありう
る。非導電性バインダは、異方性の導電性薄膜がペース
トであるように、粘稠液でもありうる。導電性微粒子
は、一つの導電性微粒子が別のものに接触しないように
非導電性バインダによって互いに離間して保持される。
【００１４】集積回路素子３０及び基板１０は、異方性
薄膜の多数の導電性微粒子２２が基板上の複合バンプ４
５及び４７と集積回路素子３０の対応入力／出力パッド
３２との間に存在するように接合される。導電性微粒子
２２は、複合バンプの導電性金属被覆４１と集積回路素
子の入力／出力パッド３２との間に接続を形成する。約
０．４×１０6 〜０．５×１０6 ｐｓｉ（パウンド・ス
クウェア・インチ）の、複合バンプのポリマー本体４７
の低いヤング係数は、接続構造が形成された後に反跳力
を実質的に低減する。図４に示すように、隣接する基板
複合バンプ４１及び４３と隣接する集積回路素子の入力
／出力パッド３２との間に導電性微粒子２２が存在する
が、それらは、非導電性バインダ２０によって不要な電
気的接触を行うことから防止される。次に、非導電性バ
インダ２０は、紫外線キュアリングまたは熱式キュアリ
ングを用いてキュアされる。非導電性バインダは、次い
で、所定の位置に集積回路素子３０及び基板１０を保持
する粘着性物質を形成して接続構造が完成する。図７
は、接続構造を形成する方法の別の実施例を示す。先の
実施例におけるように、複合バンプ４５及び４７は、基
板１０の入力／出力パッド１２上に形成される。本実施
例の方法は、導電性微粒子２２が集積回路素子３０の入
力／出力パッド３２にわたってのみ配置されて隣接する
集積回路素子の入力／出力パッド３２間の領域には配置
されないということを除き、先の実施例の方法のように
進行する。この実施例では、集積回路素子３０の入力／
出力パッド３２にわたって配置された導電性微粒子２２
は、互いに緊密に配置されかつ互いに接触することがで
きる。
【００１５】ここで図５を参照すると、本発明の接続構
造を形成する方法の別の実施例が示されている。複合バ
ンプは、集積回路素子３０の入力／出力パッド３２及び
基板１０の入力／出力パッド１２の両方の上に形成され
る。複合バンプは、ポリアミック・アシッド・ポリイミ
ドのような、ポリマー本体４３及び４７と、アルミニウ
ム、金／タングステン／チタン、金／銅／クロム、金／
クロム等のような導電性金属被覆４１及び４５とから構
成されている。非導電性バインダ２０の導電性微粒子２
２から構成された異方性の導電性薄膜は、基板の入力／
出力パッド１２上に形成された複合バンプ４５及び４７
を覆っている基板１０の表面または集積回路素子の入力
／出力パッド３２上に形成された複合バンプ４１及び４
３を覆っている集積回路素子３０の表面上のいずれかに
配置される。導電性微粒子２２は、約８ミクロン〜１０
ミクロンの直径を有している球形状を有する。導電性微
粒子は、ニッケル、はんだ、グラファイト、または複合
バンプのような構成物を有している複合微粒子のよう
な、金属で形成される。複合微粒子は、ＡＢＳ（アクリ
ルニトリル・ブタジエン・スチレン）プラスチックのよ
うな、ポリマー本体と、アルミニウム、金／タングステ
ン／チタン、金／銅／クロム、金／ニッケル、金／クロ
ム等のような導電性金属被覆とを有する。非導電性バイ
ンダは、エポキシのような、熱硬化性材料、またはポリ
エチレンのような、熱可塑性材料でありうる。非導電性
バインダは、異方性導電性薄膜がペーストであるよう
に、エポキシ−アクリル樹脂のような、粘稠液(viscous
liquid)でもありうる。導電性微粒子は、一つの導電性
微粒子が別のものに接触しないように非導電性バインダ
によって互いに離間して保持される。
【００１６】集積回路素子３０及び基板１０は、異方性
薄膜の多数の導電性微粒子２２が集積回路素子上の複合
バンプ４１及び４３と基板上の対応複合バンプ４５及び
４７の間に存在するように接合される。導電性微粒子２
２は、集積回路素子の複合バンプの導電性金属被覆４１
と基板の複合バンプの導電性金属被覆４５との間に接続
を形成する。約０．４×１０6 〜０．５×１０6 ｐｓｉ
（パウンド・スクウェア・インチ）の、複合バンプのポ
リマー本体４３及び４７の低いヤング係数は、接続構造
が形成された後に反跳力を実質的に低減する。図５に示
すように、隣接する集積回路素子複合バンプ４１及び４
３と隣接する基板複合バンプ４５及び４７との間に導電
性微粒子２２が存在するが、それらは、非導電性バイン
ダ２０によって不要な電気的接触を行うことから防止さ
れる。次に、非導電性バインダ２０は、紫外線キュアリ
ングまたは熱式キュアリングを用いてキュアされる。非
導電性バインダは、次いで、所定の位置に集積回路素子
３０及び基板１０を保持する粘着性物質を形成して接続
構造が完成する。図８は、本発明の接続構造を形成する
方法の別の実施例を示す。先の実施例のように、複合バ
ンプは、集積回路素子３０の入力／出力パッド３２及び
基板１０の入力／出力パッド１２の上に形成される。本
実施例の方法は、導電性微粒子２２が基板複合バンプ４
５及び４７、または集積回路素子複合バンプ４１及び４
３にわたってのみ配置されて隣接する基板複合バンプ間
または集積回路素子複合バンプ間の領域には配置されな
いということを除き、先の実施例の方法のように進行す
る。この実施例では、基板複合バンプ４５及び４７、ま
たは集積回路素子複合バンプ４１及び４３にわたって配
置された導電性微粒子２２は、互いに緊密に配置されか
つ互いに接触することができる。
【００１７】ここで図９を参照すると、本発明の接続構
造を形成する方法の別の実施例が示されている。この実
施例では、入力／出力パッド３２は、集積回路素子３０
上に形成される。例えばＳｉＯ2 （二酸化シリコン）の
ような、不活性化層６２は、入力／出力パッド３２に対
する開口部を有する集積回路素子３０上に形成される。
次に、例えばアルミニウムのような金属で形成されたベ
ース金属パッド６１は、入力／出力パッド３２と接触し
て不活性化層における開口部にわたって形成される。複
合バンプは、ベース金属パッド６１上に形成される。複
合バンプは、ポリアミック・アシッド・ポリイミドのよ
うな、ポリマー本体４３と、アルミニウム、金／タング
ステン／チタン、金／銅／クロム、金／クロム等のよう
な導電性金属被覆４１とから構成される。この実施例に
おける導電性薄膜は、異方性の導電性薄膜である。非導
電性バインダ２０の導電性微粒子２２から構成された異
方性の導電性薄膜は、基板の入力／出力パッド１２を覆
っている基板１０の表面上に配置される。導電性微粒子
２２は、約３ミクロン〜１０ミクロンの直径を有してい
る球形状を有する。導電性微粒子は、ニッケル、はん
だ、グラファイト、または複合バンプのような構成物を
有している複合微粒子のような、金属で形成される。複
合微粒子は、ＡＢＳ（アクリルニトリル・ブタジエン・
スチレン）プラスチックのような、ポリマー本体と、ア
ルミニウム、金／タングステン／チタン、金／銅／クロ
ム、金／ニッケル、金／クロム等のような導電性金属被
覆とを有する。非導電性バインダは、エポキシのよう
な、熱硬化性材料、またはポリエチレンのような、熱可
塑性材料でありうる。非導電性バインダは、異方性導電
性薄膜がペーストであるように、エポキシ−アクリル樹
脂のような、粘稠液(viscous liquid)でもありうる。導
電性微粒子は、一つの導電性微粒子が別のものに接触し
ないように非導電性バインダによって互いに離間して保
持される。
【００１８】集積回路素子３０及び基板１０は、異方性
薄膜の多数の導電性微粒子２２が集積回路素子上の複合
バンプ４１及び４３と基板１０の対応入力／出力パッド
１２との間に存在するように接合される。導電性微粒子
２２は、複合バンプの導電性金属被覆４１と基板の入力
／出力パッド１２との間に接続を形成する。約０．４×
１０6 〜０．５×１０6 ｐｓｉ（パウンド・スクウェア
・インチ）の、複合バンプのポリマー本体４３の低いヤ
ング係数は、接続構造が形成された後に反跳力を実質的
に低減する。図３に示すように、隣接する集積回路素子
複合バンプ４１及び４３と隣接する基板入力／出力パッ
ド１２との間に導電性微粒子２２が存在するが、それら
は、非導電性バインダ２０によって不要な電気的接触を
行うことから防止される。次に、非導電性バインダ２０
は、紫外線キュアリングまたは熱式キュアリングを用い
てキュアされる。非導電性バインダは、次いで、所定の
位置に集積回路素子３０及び基板１０を保持する粘着性
物質を形成し、導電性薄膜が粘着性薄膜になり、接続構
造が完成する。ここで図３を参照すると、本発明の接続
構造の一実施例が示されている。複合バンプは、集積回
路素子３０の入力／出力パッド３２上に形成される。複
合バンプは、先の実施例に記載されたようのものであ
る。非導電性バインダ２０の導電性微粒子２２は、集積
回路素子の入力／出力パッド上に形成された複合バンプ
と対応基板入力／出力パッド１２との間に配置される。
導電性微粒子２２は、先の実施例に記載されたようなも
のである。非導電性バインダは、エポキシのような、熱
硬化性材料、またはポリエチレンのような、熱可塑性材
料でありうる。非導電性バインダは、異方性導電性薄膜
がペーストであるように、エポキシ−アクリル樹脂のよ
うな、粘稠液(viscous liquid)でもありうる。導電性微
粒子は、一つの導電性微粒子が別のものに接触しないよ
うに非導電性バインダによって互いに離間して保持され
る。
【００１９】導電性微粒子２２は、複合バンプの導電性
金属被覆４１と基板の入力／出力パッド１２との間に接
続を形成する。約０．４×１０6 〜０．５×１０6 ｐｓ
ｉ（パウンド・スクウェア・インチ）の、複合バンプの
ポリマー本体４３の低いヤング係数は、接続構造が形成
された後に反跳力を実質的に低減する。図３に示すよう
に、隣接する集積回路素子複合バンプ４１及び４３と隣
接する基板入力／出力パッド１２との間に導電性微粒子
２２が存在するが、それらは、非導電性バインダ２０に
よって不要な電気的接触を行うことから防止される。キ
ュアされた非導電性バインダは、所定の位置に集積回路
素子３０及び基板１０を保持する粘着性物質を形成して
接続構造が完成する。図６は、本発明の接続構造の別の
実施例を示す。この実施例は、導電性微粒子２２が基板
１０の入力／出力パッド１２にわたってだけ配置され隣
接する基板の入力／出力パッド１２の間の領域には配置
されないということを除き、先の実施例と同じである。
この実施例では、基板１０の入力／出力パッド１２上に
配置された導電性微粒子２２は、互いに密でありかつ互
いに接触することができる。ここで図４を参照すると、
本発明の接続構造の実施例が示されている。複合バンプ
は、基板１０の入力／出力パッド１２上に形成される。
複合バンプは、先の実施例に記載されたようなものであ
る。
【００２０】非導電性バインダ２０の導電性微粒子２２
は、基板の入力／出力パッド上に形成された複合バンプ
と対応集積回路素子の入力／出力パッド３２との間に配
置される。導電性微粒子２２は、先の実施例に記載され
たようなものである。非導電性バインダは、エポキシの
ような、熱硬化性材料、またはポリエチレンのような、
熱可塑性材料でありうる。非導電性バインダは、異方性
導電性薄膜がペーストであるように、エポキシ−アクリ
ル樹脂のような、粘稠液(viscous liquid)でもありう
る。導電性微粒子は、一つの導電性微粒子が別のものに
接触しないように非導電性バインダによって互いに離間
して保持される。導電性微粒子２２は、複合バンプの導
電性金属被覆４５と集積回路素子の入力／出力パッド３
２との間に接続を形成する。約０．４×１０6 〜０．５
×１０6ｐｓｉ（パウンド・スクウェア・インチ）の、
複合バンプのポリマー本体４７の低いヤング係数は、接
続構造が形成された後に反跳力を実質的に低減する。図
４に示すように、隣接する基板複合バンプ４５及び４７
と隣接する集積回路素子入力／出力パッド３２との間に
導電性微粒子２２が存在するが、それらは、非導電性バ
インダ２０によって不要な電気的接触を行うことから防
止される。キュアされた非導電性バインダは、所定の位
置に集積回路素子３０及び基板１０を保持する粘着性物
質を形成して接続構造が完成する。
【００２１】図７は、本発明の接続構造の別の実施例を
示す。この実施例は、導電性微粒子２２が集積回路素子
３０の入力／出力パッド３２にわたってのみ配置されて
隣接する集積回路素子の入力／出力パッド３２間の領域
には配置されないということを除き、先の実施例に記載
されたものと同じである。この実施例では、集積回路素
子の入力／出力パッド３２にわたって配置された導電性
微粒子２２は、密に配置れかつ互いに接触することがで
きる。ここで図５を参照すると、本発明の接続構造の実
施例を示す。複合バンプは、集積回路素子３０の入力／
出力パッド３２及び基板１０の入力／出力パッド１２の
両方の上に形成される。複合バンプは、先の実施例に記
載されたようなものである。非導電性バインダ２０の導
電性微粒子２２は、集積回路素子の入力／出力パッド上
に形成された複合バンプと基板入力／出力パッド１２上
に形成された対応複合バンプとの間に配置される。導電
性微粒子２２は、先の実施例に記載されたようなもので
ある。非導電性バインダは、エポキシのような、熱硬化
性材料、またはポリエチレンのような、熱可塑性材料で
ありうる。非導電性バインダは、異方性導電性薄膜がペ
ーストであるように、エポキシ−アクリル樹脂のよう
な、粘稠液(viscous liquid)でもありうる。導電性微粒
子は、一つの導電性微粒子が別のものに接触しないよう
に非導電性バインダによって互いに離間して保持され
る。
【００２２】導電性微粒子２２は、集積回路素子複合バ
ンプの導電性金属被覆４１と基板複合バンプの導電性金
属被覆４５との間に接続を形成する。約０．４×１０6
〜０．５×１０6 ｐｓｉ（パウンド・スクウェア・イン
チ）の、複合バンプの低いヤング係数は、接続構造が形
成された後に反跳力を実質的に低減する。図５に示すよ
うに、隣接する集積回路素子複合バンプ４１及び４３と
隣接する基板複合バンプ４５及び４７との間に導電性微
粒子２２が存在するが、それらは、非導電性バインダ２
０によって不要な電気的接触を行うことから防止され
る。キュアされた非導電性バインダは、所定の位置に集
積回路素子３０及び基板１０を保持する粘着性物質を形
成して接続構造が完成する。図８は、本発明の接続構造
の別の実施例を示す。この実施例は、導電性微粒子２２
が基板１０の複合バンプと対応集積回路素子３０の複合
バンプとの間にのみ配置されて隣接する基板の複合バン
プ間または隣接する集積回路素子の複合バンプ間には配
置されないということを除き、先の実施例に記載された
ものと同じである。この実施例では、基板１０の複合バ
ンプと対応集積回路素子３０の複合バンプとの間に配置
された導電性微粒子２２は、密に配置れかつ互いに接触
することができる。
【００２３】ここで図９を参照すると、本発明の接続構
造の実施例を示す。入力／出力パッド３２は、集積回路
素子３０上に形成される。例えばＳｉＯ2 （二酸化シリ
コン）のような、不活性化層６２は、入力／出力パッド
３２に対する開口部を有する集積回路素子３０上に形成
される。例えばアルミニウムのような金属のベース金属
パッド６１は、入力／出力パッド３２と接触して不活性
化層における開口部にわたって形成される。複合バンプ
は、ベース金属パッド６１上に形成される。複合バンプ
は、先の実施例に記載されたものである。非導電性バイ
ンダ２０の導電性微粒子２２は、集積回路素子の入力／
出力パッド上に形成された複合バンプと対応基板の入力
／出力パッド１２との間に配置される。導電性微粒子２
２は、先の実施例に記載されたようなものである。非導
電性バインダは、エポキシのような、熱硬化性材料、ま
たはポリエチレンのような、熱可塑性材料でありうる。
非導電性バインダは、異方性導電性薄膜がペーストであ
るように、エポキシ−アクリル樹脂のような、粘稠液(v
iscous liquid)でもありうる。導電性微粒子は、一つの
導電性微粒子が別のものに接触しないように非導電性バ
インダによって互いに離間して保持される。
【００２４】導電性微粒子２２は、複合バンプの導電性
金属被覆４１と基板の入力／出力パッド１２との間に接
続を形成する。約０．４×１０6 〜０．５×１０6 ｐｓ
ｉ（パウンド・スクウェア・インチ）の、複合バンプの
ポリマー本体の低いヤング係数は、接続構造が形成され
た後に反跳力を実質的に低減する。図３に示すように、
隣接する集積回路素子複合バンプ４１及び４３と隣接す
る基板の入力／出力パッド１２との間に導電性微粒子２
２が存在するが、それらは、非導電性バインダ２０によ
って不要な電気的接触を行うことから防止される。キュ
アされた非導電性バインダは、所定の位置に集積回路素
子３０及び基板１０を保持する粘着性物質を形成し、導
電性薄膜は、粘着性薄膜になり、かつ接続構造が完成す
る。本発明は、その好ましい実施例を参照して特に表さ
れかつ記載されたが、形及び詳細における種々の変更
は、本発明の精神及び範疇から逸脱することなく行われ
うるということが当業者によって理解されるであろう。
【００２５】
【発明の効果】本発明の結合構造は、入力／出力パッド
を有する集積回路素子と、入力／出力パッドを有する基
板と、ポリマー本体及びポリマー本体を覆う導電性金属
被膜からなる複数の複合バンプと、非導電性バインダの
複数の導電性微粒子からなる導電性粘着性物質と、集積
回路素子の入力／出力パッドと基板の入力／出力パッド
との間に複数の物理的かつ電気的接続とを備え、各接続
は、多数の導電性微粒子及び一つまたは二つの複合バン
プを含むので、複合バンプの相対的に低いヤング係数が
相互接続を実質的に低減された反跳力で形成させ、これ
らの低減された反跳力が相互接続を実質的に低減された
ボンティング力で形成されかつ接続が形成された後にそ
れが開放されないという効果を奏する。また、本発明の
結合構造を形成する方法は、入力／出力パッドを有する
集積回路素子を供給し、入力／出力パッドを有する基板
を供給し、ポリマー本体及びポリマー本体を覆う導電性
金属被膜からなる複合バンプを供給し、非導電性バイン
ダの複数の導電性微粒子からなる導電性粘着性物質を供
給し、集積回路素子の入力／出力パッドと基板の入力／
出力パッドとの間に複数の物理的かつ電気的接続を形成
するために集積回路素子及び基板を接合する段階を具備
し、各接続は、多数の導電性微粒子及び一つまたは二つ
の複合バンプを含むので、複合バンプの相対的に低いヤ
ング係数が相互接続を実質的に低減された反跳力で形成
させ、これらの低減された反跳力が相互接続を実質的に
低減されたボンティング力で形成されかつ接続が形成さ
れた後にそれが開放されないという効果を奏する。
【図面の簡単な説明】
【図１】従来技術の基板上に形成される異方性の導電性
薄膜の断面図である。
【図２】従来技術の異方性の導電性薄膜を用いて基板に
接続された集積回路素子の断面図である。
【図３】集積回路素子及び異方性の導電性薄膜上に形成
された複合バンプを用いて基板に接続された集積回路素
子の断面図である。
【図４】基板及び異方性の導電性薄膜上に形成された複
合バンプを用いて基板に接続された集積回路素子の断面
図である。
【図５】集積回路素子及び基板の両方及び異方性の導電
性薄膜上に形成された複合バンプを用いて基板に接続さ
れた集積回路素子の断面図である。
【図６】集積回路素子及び導電性微粒子上に形成された
複合バンプを用いて基板に接続された集積回路素子の断
面図である。
【図７】基板及び導電性微粒子上に形成された複合バン
プを用いて基板に接続された集積回路素子の断面図であ
る。
【図８】集積回路素子及び基板の両方及び導電性微粒子
上に形成された複合バンプを用いて基板に接続された集
積回路素子の断面図である。
【図９】集積回路素子及び異方性の導電性薄膜上に形成
された複合バンプを用いて基板に接続された不活性化層
を有する集積回路素子の断面図である。
【符号の説明】
１０ 基板 １２，３２ 入力／出力パッド ２０ 非導電性バインダ ２２ 導電性微粒子 ３０ 集積回路素子 ４１ 導電性金属被覆 ４３ ポリマー本体

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 入力／出力パッドを有する集積回路素子
    と、 入力／出力パッドを有する基板と、 ポリマー本体及び当該ポリマー本体を覆う導電性金属被
    膜からなる複数の複合バンプと、 非導電性バインダの複数の導電性微粒子からなる導電性
    粘着性物質と、 前記集積回路素子の入力／出力パッドと前記基板の入力
    ／出力パッドとの間に複数の物理的かつ電気的接続とを
    備え、 各前記接続は、多数の前記導電性微粒子及び一つまたは
    二つの前記複合バンプを含むことを特徴とする結合構
    造。
  2. 【請求項２】 前記複合バンプは、前記物理的かつ電気
    的接続を形成しかつ前記導電性微粒子が前記基板の入力
    ／出力パッド及び前記複合バンプの間に存在する前に前
    記集積回路素子の入力／出力パッド上に形成されること
    を特徴とする請求項１に記載の結合構造。
  3. 【請求項３】 前記複合バンプは、前記物理的かつ電気
    的接続を形成しかつ前記導電性微粒子が前記基板の入力
    ／出力パッド及び前記複合バンプの間に存在する前に前
    記基板の入力／出力パッド上に形成されることを特徴と
    する請求項１に記載の結合構造。
  4. 【請求項４】 前記複合バンプは、前記物理的かつ電気
    的接続を形成しかつ前記導電性微粒子が前記集積回路素
    子の入力／出力パッド上に形成された前記複合バンプ及
    び前記基板の入力／出力パッド間に存在する前に前記集
    積回路素子の入力／出力パッド及び前記基板の入力／出
    力パッド上に形成されることを特徴とする請求項１に記
    載の結合構造。
  5. 【請求項５】 前記導電性微粒子は、金属であることを
    特徴とする請求項１に記載の結合構造。
  6. 【請求項６】 前記導電性微粒子は、グラファイトであ
    ることを特徴とする請求項１に記載の結合構造。
  7. 【請求項７】 前記導電性微粒子は、ポリマー本体及び
    当該ポリマー本体を覆う導電性金属被覆を有する複合微
    粒子であることを特徴とする請求項１に記載の結合構
    造。
  8. 【請求項８】 前記非導電性バインダは、熱硬化性材料
    であることを特徴とする請求項１に記載の結合構造。
  9. 【請求項９】 前記非導電性バインダは、熱可塑性材料
    であることを特徴とする請求項１に記載の結合構造。
  10. 【請求項１０】 前記導電性微粒子は、前記非導電性バ
    インダによって互いに離間されることを特徴とする請求
    項１に記載の結合構造。
  11. 【請求項１１】 前記導電性微粒子のあるものは、他の
    当該導電性微粒子に接触することを特徴とする請求項１
    に記載の結合構造。
  12. 【請求項１２】 前記導電性粘着性物質は、異方性導電
    性薄膜であることを特徴とする請求項１に記載の結合構
    造。
  13. 【請求項１３】 前記導電性粘着性物質は、異方性導電
    性ペーストであることを特徴とする請求項１に記載の結
    合構造。
  14. 【請求項１４】 結合構造を形成する方法であって、 入力／出力パッドを有する集積回路素子を供給し、 入力／出力パッドを有する基板を供給し、 ポリマー本体及び当該ポリマー本体を覆う導電性金属被
    膜からなる複合バンプを供給し、 非導電性バインダの複数の導電性微粒子からなる導電性
    粘着性物質を供給し、 前記集積回路素子の入力／出力パッドと前記基板の入力
    ／出力パッドとの間に複数の物理的かつ電気的接続を形
    成するために該集積回路素子及び該基板を接合する段階
    を具備し、 各前記接続は、多数の前記導電性微粒子及び一つまたは
    二つの前記複合バンプを含むことを特徴とする方法。
  15. 【請求項１５】 前記複合バンプは、前記物理的かつ電
    気的接続を形成しかつ前記導電性微粒子が前記基板の入
    力／出力パッド及び前記複合バンプの間に存在する前に
    前記集積回路素子の入力／出力パッド上に形成されるこ
    とを特徴とする請求項１４に記載の方法。
  16. 【請求項１６】 前記複合バンプは、前記物理的かつ電
    気的接続を形成しかつ前記導電性微粒子が前記基板の入
    力／出力パッド及び前記複合バンプの間に存在する前に
    前記基板の入力／出力パッド上に形成されることを特徴
    とする請求項１４に記載の方法。
  17. 【請求項１７】 前記複合バンプは、前記物理的かつ電
    気的接続を形成しかつ前記導電性微粒子が前記集積回路
    素子の入力／出力パッド上に形成された前記複合バンプ
    及び前記基板の入力／出力パッド間に存在する前に前記
    集積回路素子の入力／出力パッド及び前記基板の入力／
    出力パッド上に形成されることを特徴とする請求項１４
    に記載の結合構造。
  18. 【請求項１８】 前記導電性微粒子は、金属であること
    を特徴とする請求項１４に記載の方法。
  19. 【請求項１９】 前記導電性微粒子は、グラファイトで
    あることを特徴とする請求項１４に記載の方法。
  20. 【請求項２０】 前記導電性微粒子は、ポリマー本体及
    び当該ポリマー本体を覆う導電性金属被覆を有する複合
    微粒子であることを特徴とする請求項１４に記載の方
    法。
  21. 【請求項２１】 前記非導電性バインダは、熱硬化性材
    料であることを特徴とする請求項１４に記載の方法。
  22. 【請求項２２】 前記非導電性バインダは、熱可塑性材
    料であることを特徴とする請求項１４に記載の方法。
  23. 【請求項２３】 前記導電性微粒子は、前記非導電性バ
    インダによって互いに離間されることを特徴とする請求
    項１４に記載の方法。
  24. 【請求項２４】 前記導電性微粒子のあるものは、他の
    当該導電性微粒子に接触することを特徴とする請求項１
    ４に記載の方法。
  25. 【請求項２５】 前記物理的かつ電気的接続は、前記非
    導電性バインダの熱キュアを用いて形成されることを特
    徴とする請求項１４に記載の方法。
  26. 【請求項２６】 前記物理的かつ電気的接続は、前記非
    導電性バインダの紫外線キュアを用いて形成されること
    を特徴とする請求項１４に記載の方法。
  27. 【請求項２７】 前記導電性粘着性物質は、異方性導電
    性薄膜であることを特徴とする請求項１４に記載の方
    法。
  28. 【請求項２８】 前記導電性粘着性物質は、異方性導電
    性ペーストであることを特徴とする請求項１４に記載の
    方法。
JP8156604A 1995-06-23 1996-06-18 接続構造及びその製造方法 Pending JPH09107002A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/494582 1995-06-23
US08/494,582 US5578527A (en) 1995-06-23 1995-06-23 Connection construction and method of manufacturing the same
EP96111134A EP0818812A1 (en) 1995-06-23 1996-07-11 Connection construction and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JPH09107002A true JPH09107002A (ja) 1997-04-22

Family

ID=26142063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8156604A Pending JPH09107002A (ja) 1995-06-23 1996-06-18 接続構造及びその製造方法

Country Status (3)

Country Link
US (1) US5578527A (ja)
EP (1) EP0818812A1 (ja)
JP (1) JPH09107002A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981313A (en) * 1996-10-02 1999-11-09 Nec Corporation Structure and method for packaging a semiconductor device
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427382A (en) * 1994-05-09 1995-06-27 Pate; Elvis O. Repair kit for three-dimensional animal targets
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5661901A (en) 1995-07-10 1997-09-02 Micron Technology, Inc. Method for mounting and electrically interconnecting semiconductor dice
DE19527661C2 (de) * 1995-07-28 1998-02-19 Optrex Europ Gmbh Elektrische Leiter aufweisender Träger mit einem elektronischen Bauteil und Verfahen zum Kontaktieren von Leitern eines Substrates mit Kontaktwarzen eines elektronischen Bauteils
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US6001724A (en) * 1996-01-29 1999-12-14 Micron Technology, Inc. Method for forming bumps on a semiconductor die using applied voltage pulses to an aluminum wire
JP3842362B2 (ja) * 1996-02-28 2006-11-08 株式会社東芝 熱圧着方法および熱圧着装置
JP2951882B2 (ja) 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
WO1998033217A1 (en) * 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
JPH10284535A (ja) * 1997-04-11 1998-10-23 Toshiba Corp 半導体装置の製造方法及び半導体部品
US6107122A (en) * 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US5882954A (en) * 1997-10-06 1999-03-16 Ford Motor Company Method for adhering a metallization to a substrate
US6326241B1 (en) 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6288559B1 (en) 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US6259036B1 (en) 1998-04-13 2001-07-10 Micron Technology, Inc. Method for fabricating electronic assemblies using semi-cured conductive elastomeric bumps
US6213376B1 (en) 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
CN1143373C (zh) * 1998-07-01 2004-03-24 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
US20020130739A1 (en) * 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
US20030038366A1 (en) * 1999-03-09 2003-02-27 Kabushiki Kaisha Toshiba Three-dimensional semiconductor device having plural active semiconductor components
AU3623000A (en) * 1999-03-10 2000-09-28 Tessera, Inc. Microelectronic joining processes
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
KR100298829B1 (ko) 1999-07-21 2001-11-01 윤종용 칩 사이즈 패키지의 솔더 접합 구조 및 방법
US6821888B2 (en) * 2000-07-07 2004-11-23 Chartered Semiconductor Manufacturing Ltd. Method of copper/copper surface bonding using a conducting polymer for application in IC chip bonding
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
DE10059765A1 (de) * 2000-11-30 2002-06-06 Koninkl Philips Electronics Nv Baugruppe mit Verbindungsstruktur
DE10063914A1 (de) * 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置
US6764869B2 (en) * 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
US6693441B2 (en) * 2001-11-30 2004-02-17 Stmicroelectronics, Inc. Capacitive fingerprint sensor with protective coating containing a conductive suspension
US6941004B2 (en) * 2001-12-06 2005-09-06 Motorola, Inc. Method and apparatus for asperity sensing and storage
JP2003200990A (ja) * 2002-01-09 2003-07-15 Sumitomo Bakelite Co Ltd 電子部品包装用カバーテープ
CN100356559C (zh) * 2003-09-24 2007-12-19 财团法人工业技术研究院 倒装芯片封装结构及其制造方法
TWI223363B (en) 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
TWI246175B (en) * 2004-10-11 2005-12-21 Ind Tech Res Inst Bonding structure of device packaging
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
JP4155289B2 (ja) * 2005-08-08 2008-09-24 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
TWI275152B (en) * 2006-04-12 2007-03-01 Wintek Corp Package structure and method of optical display
TWI346826B (en) * 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same
US20080042269A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structures and packaged structures thereof
JP4830744B2 (ja) * 2006-09-15 2011-12-07 パナソニック株式会社 電子部品実装用接着剤及び電子部品実装構造体
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
MY147054A (en) * 2008-03-07 2012-10-15 Joinset Co Ltd Solderable elastic electric contact terminal
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
TWI419095B (zh) 2010-10-25 2013-12-11 Au Optronics Corp 顯示器
CN102122481B (zh) * 2010-11-01 2014-09-03 友达光电股份有限公司 显示器
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413734A (en) * 1987-06-19 1989-01-18 Hewlett Packard Yokogawa Structure for interconnecting two members
JPH02253627A (ja) * 1989-03-27 1990-10-12 Hitachi Ltd 半導体装置
JPH03222334A (ja) * 1990-01-26 1991-10-01 Shimadzu Corp はんだバンプ構造
JPH04364743A (ja) * 1991-06-12 1992-12-17 Seiko Epson Corp 半導体装置
JPH08288291A (ja) * 1995-04-18 1996-11-01 Citizen Watch Co Ltd 半導体装置
JPH09134933A (ja) * 1995-11-07 1997-05-20 Matsushita Electric Ind Co Ltd ランドグリッドアレイ型パッケージの実装構造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JPH0740496B2 (ja) * 1989-03-01 1995-05-01 シャープ株式会社 電極上への導電性粒子の配置方法
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
JPH04332404A (ja) * 1991-05-07 1992-11-19 Nec Corp 異方性導電材料及びこれを用いた集積回路素子の接続方法
JPH0521519A (ja) * 1991-07-16 1993-01-29 Sharp Corp 半導体装置
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5478779A (en) * 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413734A (en) * 1987-06-19 1989-01-18 Hewlett Packard Yokogawa Structure for interconnecting two members
JPH02253627A (ja) * 1989-03-27 1990-10-12 Hitachi Ltd 半導体装置
JPH03222334A (ja) * 1990-01-26 1991-10-01 Shimadzu Corp はんだバンプ構造
JPH04364743A (ja) * 1991-06-12 1992-12-17 Seiko Epson Corp 半導体装置
JPH08288291A (ja) * 1995-04-18 1996-11-01 Citizen Watch Co Ltd 半導体装置
JPH09134933A (ja) * 1995-11-07 1997-05-20 Matsushita Electric Ind Co Ltd ランドグリッドアレイ型パッケージの実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981313A (en) * 1996-10-02 1999-11-09 Nec Corporation Structure and method for packaging a semiconductor device
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
US5578527A (en) 1996-11-26
EP0818812A1 (en) 1998-01-14

Similar Documents

Publication Publication Date Title
JPH09107002A (ja) 接続構造及びその製造方法
Kristiansen et al. Overview of conductive adhesive interconnection technologies for LCDs
US5431328A (en) Composite bump flip chip bonding
US7423348B2 (en) Chip structure and chip package structure
EP0794451B1 (en) Liquid crystal device, method of manufacturing the same and electronic apparatus
JP2001052778A (ja) 異方導電性接着フィルムおよびその製造方法
JPH03131089A (ja) 回路基板の接続方法
US6365500B1 (en) Composite bump bonding
EP0662256A1 (en) An electrical connecting structure and a method for electrically connecting terminals to each other
US20010031515A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US6414397B1 (en) Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
US20070210457A1 (en) Composite bump
JPH0945731A (ja) 半導体チップの接続構造及びこれに用いる配線基板
US7122937B2 (en) Electrostatic driving device having an interval between electrodes facing each other and manufacturing method of the same
JP3162068B2 (ja) 半導体チップの実装方法
JPH1187429A (ja) 半導体チップの実装方法
JPH0521519A (ja) 半導体装置
JP3596572B2 (ja) 基板の接続方法
JP3054944B2 (ja) 表示装置の製造方法
JPH06333983A (ja) 半導体装置およびその製造方法
JPH06224256A (ja) 半導体装置
JPS6347943A (ja) 電子部品の接続方法
TWI314030B (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JPS63136639A (ja) 異方導電接着方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法