JPH09101978A - レイアウト検証方法 - Google Patents

レイアウト検証方法

Info

Publication number
JPH09101978A
JPH09101978A JP7259773A JP25977395A JPH09101978A JP H09101978 A JPH09101978 A JP H09101978A JP 7259773 A JP7259773 A JP 7259773A JP 25977395 A JP25977395 A JP 25977395A JP H09101978 A JPH09101978 A JP H09101978A
Authority
JP
Japan
Prior art keywords
graphic
layout
virtual
verification
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7259773A
Other languages
English (en)
Inventor
Kazuo Tsuzuki
香津生 都筑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7259773A priority Critical patent/JPH09101978A/ja
Publication of JPH09101978A publication Critical patent/JPH09101978A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 レイアウトデータがLSIとして機能する配
置および形状であることを検証するレイアウト検証にお
いて、疑似エラーを低減すると共に、検証ルールをプロ
セスに最適化する。 【解決手段】 レイアウト図形に属性を与え、レイアウ
ト図形を入力する1回以上の図形処理を行い属性を与え
て生成した中間図形に対して、幾何条件を満たすことを
検証するレイアウト検証において、中間図形をさらに加
工して仮想図形を生成する。その際、仮想図形の元にな
る中間図形を特定する情報を保持する。元になる中間図
形をこの仮想図形に置き換えて検証処理を行い、中間図
形と同様に属性の付与を行う。ここで、仮想図形を用い
ない場合の属性と、用いた場合の属性の変化を検出する
ステップと、その属性変化を生じる原因となった中間図
形を特定するステップを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSIのレイアウト
設計方法に係り、特にレイアウト図形がLSIとして機
能する配置および形状であることを検証するレイアウト
検証に関する。
【0002】
【従来の技術】LSI設計において、レイアウト検証で
はレイアウト図形が設計規則に従った形状、配置である
ことを検証する。検証に使用する検証規則のうち、大半
は特定条件のレイアウト図形に対してのみ適用される、
条件付検証規則である。そのため、従来技術ではレイア
ウト図形を様々な条件によって限定して条件にあったレ
イアウト図形だけからなる集合を生成し、その集合に対
して検証を行なっていた。以下、図を使ってフローを説
明する。
【0003】図13は、従来例のフローチャートであ
る。まずデータ入力ステップ101においてレイアウト
図形および検証規則を入力する。中間図形生成ステップ
102では、検証規則にしたがってレイアウト図形に属
性を与え、論理演算・幾何変換・選択処理等の図形処理
を行ない、検証処理に必要な中間図形を生成する。検証
ステップ103では、中間図形に検証規則を適用し、検
証規則を満足することを確認する。中間図形に対して繰
り返し検証処理を行ない、すべての検証項目に対する検
証処理が終了した場合、結果出力ステップ108により
検証結果を出力する。
【0004】
【発明が解決しようとする課題】しかしながら従来の検
証方法では、属性はレイアウト図形の組合せに対して与
えられるだけであり、属性の用途は図形選択の基準でし
かなかった。すなわち、特定の条件下での属性変化を検
証に利用することはできず、条件付検証規則として与え
る検証規則に対して、属性変化を条件としない簡易な条
件しか与えることができなかった。その結果、複雑な条
件の検証規則を検証する場合には、属性変化を利用しな
い簡易な条件に置き換える必要があった。しかし簡易な
条件では、検証対象となるレイアウト図形を十分に絞り
込むことができず、設計規則の設定意図よりも多くのレ
イアウト図形を検証することになってしまう。また適用
する必要のない図形を検証することにより、疑似エラー
の発生あるいは疑似エラーが発生しないレイアウト図形
への変更によるレイアウト面積の増大を引き起こしてい
た。本発明では、複雑な条件の下でのみ適用する条件付
検証規則を、簡便に記述して検証を行なうレイアウト検
証方法を示す。
【0005】
【課題を解決するための手段】上記問題点を解決するた
め、本発明のレイアウト検証方法では、レイアウト図形
に対する検証の結果を前記レイアウト図形と組み合わせ
て、仮想図形を生成するステップと、仮想図形に対して
属性を与えるステップと、仮想図形間の属性を比較する
ステップとを備える。仮想図形は、図形の形状情報や属
性とともにその成因となった検証結果を保持する。この
仮想レイアウト図形に与えられた属性をレイアウト図形
および中間図形の属性と比較することにより、仮想図形
の成因となった検証結果を選択し、複雑な条件において
のみ適用する検証を実現する。
【0006】また、レイアウト図形に対して論理演算、
幾何変換、選択等の図形処理を行ない、状態の異なる図
形を仮想図形として生成するステップと、仮想図形に対
して属性を与えるステップと、仮想図形と他の図形の属
性を比較するステップと、比較結果から属性の変化を認
識し、それを生じる原因となった図形を特定するステッ
プを備える。それにより、属性変化を生じさせることが
検証条件となる複雑な検証を実現する。
【0007】また、レイアウト図形および中間図形によ
り形成される、回路素子とその接続配線からなる回路情
報を抽出するステップと、前記仮想図形から回路情報を
抽出するステップと、回路情報を比較するステップを備
えることにより、回路情報を変化させる仮想図形の生成
方法を検証項目として扱える。
【0008】
【発明の実施の形態】上記ステップを有する検証方法に
より、レイアウト図形の検証結果を用いた仮想レイアウ
ト図形を利用し、検証を行なう条件として図形に与えら
れた属性の変化を利用することができる。また、レイア
ウト図形が変化してしまう可能性に応じて仮想図形を生
成し、レイアウト図形の変化による影響を属性の変化と
して検証することができる。その結果、複雑な条件下で
のみ適用する検証が可能となり、場合分けを厳密に行な
って検証精度を向上させ、レイアウト面積の増大を防止
するとともに疑似エラーの発生を防止する。
【0009】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【0010】(実施例1)図1は、本実施例のフロー図
である。まずデータ入力ステップ101において検証規
則および検証対象であるレイアウト図形を入力する。中
間図形生成ステップ102では、検証規則にしたがって
属性をレイアウト図形に与え、レイアウト図形に対して
論理演算あるいは幾何変換あるいは条件による図形選択
などの図形処理を行ない、属性を持ち検証処理で使用さ
れる中間図形を生成する。検証ステップ103では、中
間図形に検証規則を適用して検証処理を実施し、エラー
となった部分をエラー図形として生成し、エラー図形の
成因を検証結果として生成する。仮想図形を用いた検証
項目がある場合は、仮想図形生成ステップ104におい
てレイアウト図形と中間図形とエラー図形と検証結果か
ら仮想図形を生成する。ここで仮想図形とは、検証規則
と検証結果により指示される中間図形に対して、中間図
形あるいはエラー図形の一部を追加あるいは削除するこ
とによって生成される図形である。仮想図形は、中間図
形生成ステップ102においてレイアウト図形と同様に
扱い中間図形生成に利用する。また、仮想図形属性付与
ステップ105によって仮想図形に属性を与え、属性比
較ステップ106によって仮想図形と中間図形、あるい
は仮想図形相互の属性を比較し、検証結果選択ステップ
107によって比較結果から仮想図形を生成するのに使
用した検証結果を選択する。レイアウト図形および仮想
図形から生成される中間図形に対して繰り返し検証処理
を行ない、すべての検証項目に対する検証処理が終了し
た場合、結果出力ステップ108により検証結果を出力
する。仮想図形は、レイアウト図形あるいは中間図形に
対してエラー図形を組み合わせて演算した図形であり、
使用したエラー図形に対応した検証結果を図形としての
形状に加えて保持する。従って、個々の仮想図形に対し
て検証結果が対応し、仮想図形を選択することによって
検証結果の選択を実現する。
【0011】以下、仮想図形を用いた検証処理の例を図
を用いて説明する。図2は、レイヤ201、レイヤ20
2、レイヤ203という3種類のレイヤからなるレイア
ウト図形の例である。レイヤ201の図形201Aから
図形201Fは、図形同士が隣接していれば接続してい
る。また、共通の図形に接続している図形どうしも接続
している。すなわち、図形201Aと図形201Bは、
図形201Cを介して接続している。同様に、図形20
1D、図形201E、図形201Fも接続している。レ
イヤ203は、レイヤ201とレイヤ202を接続する
レイヤであり、重なっている他のレイヤと接続してい
る。従って、図形201Aはレイヤ203の図形203
Aとレイヤ202の図形202に接続し、さらにレイヤ
203の図形203Bを介して図形201Bと接続して
いる。
【0012】この時、レイヤ201の幅が閾値より狭い
部分をエラーとして出力する検証を考える。ただし、レ
イヤ201の狭い部分をレイアウト図形から取り除いた
と仮定しても、他の部分の接続が保たれる場合はエラー
にしないものとする。
【0013】図3は、図2の図形に前述の検証を行なう
ために生成した中間図形の一部であり、レイアウト図形
に属性としてラベルを与えたものである。接続している
図形には同じラベルを与え、ラベルによって接続の有無
を確認できる。この状態で図形201Cおよび図形20
1Fの幅よりわずかに広い値を閾値として検証処理を行
なうと、図形201Cおよび図形201Fがエラー図形
として得られる。本例の検証では、入力として与えられ
たレイアウト図形からエラー図形を取り除いた図形を仮
想図形として使用する。この時、図3のレイアウト図形
から図形201Cおよび図形201Fを取り除き、属性
としてラベルを与えて仮想図形を生成すると、図4の図
形が得られる。図4の図形201Aと201Bは、仮想
図形の成因となったエラー図形201Cを属性として持
ち、図形201Dと図形201Eは、同様にエラー図形
201Fを属性として持つ。図4では、レイアウト図形
から生成した図3の中間図形と違い、図形201Dと図
形201Eが接続していないため異なったラベルが付け
られている。この検証項目では、仮想図形の成因となっ
たエラー図形を表す属性の値が等しい仮想図形間でラベ
ルが異なっていた場合をエラーとして選択する。この例
では、エラー候補となった図形のうち、図形201Fが
エラーとして確定される。
【0014】従来手法では、図形201Cと図形201
Fを識別することができないため、どちらもエラーとす
るしかなく、検証規則もただし書きのない閾値の検証だ
けにしていた。本手法では意図通りの検証規則が設定で
き、図形201Fのみをエラーとして出力する。
【0015】(実施例2)図5は、本実施例のフロー図
である。データ入力ステップ101と中間図形生成ステ
ップ102では、実施例1と同様に中間図形を生成し、
仮想図形を使用しない検証項目では検証ステップ103
で従来同様の検証を行なう。仮想図形生成ステップ50
4では、中間図形に対して論理演算などの処理を行な
い、仮想図形を生成する。仮想図形属性付与ステップ1
05と属性比較ステップ106では、実施例1と同様に
仮想図形に属性を与えて比較する。比較結果を受けて、
原因図形特定ステップ507では、属性に差異を生じさ
せる原因となった図形を特定する。特定された図形は、
検証エラー図形として他のエラー図形と同様に扱われ
る。
【0016】以下、本実施例の手法での検証例を示す。
図6は、レイヤ601、レイヤ602、レイヤ603と
いう3種類のレイヤからなるレイアウト図形の例であ
る。レイヤ601とレイヤ602が重なっている場合、
さらにレイヤ603が重なっていれば接続しているもの
とする。従って、レイヤ601の図形601Aとレイヤ
602の図形602は接続していないが、レイヤ601
の図形601Bは図形602に接続しており、接続して
いる図形に対して同一ラベルを属性として与えると、図
形601Bと図形602のラベルは同一となり、図形6
01Aのラベルだけが異なったものとなる。ここで、レ
イヤ603を拡大した時に拡大しない時に対して余分な
接続が生じないことを検証することとを考える。ここ
で、レイヤ603の図形603を拡大した図形603E
を仮想図形として使用すると、図7の状態になる。この
状態でレイヤ601とレイヤ602が重なりかつレイヤ
603Eが重なっている場合に、レイヤ601とレイヤ
602が接続しているものとし、図6と同様に接続状態
を表すラベルを属性として与えると、図形601Aと図
形601Bと図形602のラベルがすべて同じとなる。
これは、図6の状態から属性が変化しているためエラー
として認識される。この検証では、同一ラベルになった
図形を仮想図形を用いない状態のラベルでグループ化
し、グループの双方に重なりレイヤ間の接続を引き起こ
した仮想図形とその元になった図形をエラー図形とす
る。
【0017】(実施例3)図8は、本実施例のフロー図
である。実施例2と同様の処理に加え、中間図形生成ス
テップ102に続く回路情報抽出ステップ810におい
て、レイアウト図形によって形成される回路素子と回路
素子間の配線を回路情報として抽出する。また、仮想図
形を含むレイアウト図形からも回路情報抽出ステップ8
11によって回路情報の抽出を行なう。抽出した回路情
報は、回路情報比較ステップ812において比較され、
差異が認められた場合には、回路情報抽出に用いた仮想
図形とその元になった図形をエラー図形とする。
【0018】以下、本実施例の手法での検証例を示す。
図9は、レイアウト図形により生成した中間図形の例で
ある。図9の中間図形から回路情報を抽出し、回路図と
して表現したのが図10で示される回路である。ここ
で、図9の中間図形のレイヤ901を拡大して仮想図形
のレイヤ901Eを生成した結果が図11である。仮想
図形レイヤ901Eを中間図形レイヤ901とみなし
て、図11の図形から回路情報抽出を行ない、回路図と
して表現すると図12が得られる。図10と図12を比
較した場合、図12の配線が1本多く、仮想図形を用い
た場合の回路情報は使わない場合の回路情報と異なる。
従って、この検証例にはエラー図形が含まれているとい
う結果を得る。
【0019】
【発明の効果】本発明の検証方法を用いることにより、
属性変化を引き起こす複雑な条件の下でのみ適用する検
証項目を検証可能になり、検証の場合わけを厳密に行な
うことによって検証の精度が向上する。その結果、レイ
アウトの自由度が高まってレイアウト面積が縮小され、
疑似エラーの発生を防止する。
【図面の簡単な説明】
【図1】本発明の実施例1におけるレイアウト検証方法
のフロー図
【図2】実施例1におけるレイアウト検証で用いるレイ
アウト図形の例を表す図
【図3】実施例1におけるレイアウト検証で用いる中間
図形の例を表す図
【図4】実施例1におけるレイアウト検証で用いる仮想
図形の例を表す図
【図5】本発明の実施例2におけるレイアウト検証方法
のフロー図
【図6】実施例2におけるレイアウト検証で用いる中間
図形の例を表す図
【図7】実施例2におけるレイアウト検証で用いる仮想
図形の例を表す図
【図8】本発明の実施例3におけるレイアウト検証方法
のフロー図
【図9】実施例3におけるレイアウト検証で用いる中間
図形の例を表す図
【図10】実施例3におけるレイアウト検証で用いる中
間図形から抽出した回路情報を表す図
【図11】実施例3におけるレイアウト検証で用いる仮
想図形の例を表す図
【図12】実施例3におけるレイアウト検証で用いる仮
想図形から抽出した回路情報を表す図
【図13】従来手法でのレイアウト検証方法のフロー図
【符号の説明】
101 データ入力ステップ 102 中間図形生成ステップ 103 検証ステップ 104 エラー図形からの仮想図形生成ステップ 105 仮想図形属性付与ステップ 106 属性比較ステップ 107 検証結果選択ステップ 108 結果出力ステップ 201A〜201E レイヤ201の図形 203A〜203B レイヤ203の図形 504 中間図形からの仮想図形生成ステップ 601A〜601B レイヤ601の図形 603E レイヤ603の図形を拡大した図形 810 中間図形からの回路情報抽出ステップ 811 仮想図形からの回路情報抽出ステップ 812 回路情報比較ステップ 901E レイヤ901の図形を拡大した図形

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】レイアウト図形に属性を与え、前記レイア
    ウト図形を入力とする1回以上の図形処理を行ない属性
    を与えて生成した中間図形が、幾何条件を満たすことを
    検証するレイアウト検証方法において、 前記中間図形を入力とする1回以上の図形処理を行なっ
    て仮想図形を生成するステップと、 前記仮想図形に対して属性を与えるステップと、 前記仮想図形と前記中間図形、あるいは前記仮想図形相
    互の属性を比較するステップと、 属性差の生じた原因となった図形を特定するステップと
    を備えることを特徴とするレイアウト検証方法。
  2. 【請求項2】請求項1記載のレイアウト検証方法におい
    て、仮想図形を生成するステップが、 レイアウト図形の検証結果図形を前記レイアウト図形と
    組み合わせて図形処理を行なって仮想図形を生成し、さ
    らに属性の比較結果から検証結果を選択するステップを
    備えることを特徴とするレイアウト検証方法。
  3. 【請求項3】レイアウト図形に属性を与え、前記レイア
    ウト図形を入力とする1回以上の図形処理を行ない属性
    を与えて生成した中間図形が、幾何条件を満たすことを
    検証するレイアウト検証方法において、 前記レイアウト図形から回路素子と配線からなる回路情
    報を抽出するステップと、 前記中間図形を入力とする1回以上の図形処理を行なっ
    て仮想図形を生成するステップと、 前記仮想図形から回路素子と回路接続情報からなる回路
    情報を抽出するステップと、 前記レイアウト図形から抽出した回路情報と前記仮想図
    形から抽出した回路情報を比較するステップを備えるこ
    とを特徴とするレイアウト検証方法。
  4. 【請求項4】請求項3記載のレイアウト検証方法におい
    て、仮想図形を生成するステップが、 レイアウト図形の中間検証結果を前記レイアウト図形と
    組み合わせて仮想図形を生成することを特徴とするレイ
    アウト検証方法。
  5. 【請求項5】請求項2記載のレイアウト検証方法におい
    て、 さらにレイアウト図形から回路素子と配線からなる回路
    情報を抽出するステップと、 仮想図形から回路素子と配線からなる回路情報を抽出す
    るステップと、 前記レイアウト図形から抽出した回路情報と前記仮想図
    形から抽出した回路情報を比較するステップとを備える
    ことを特徴とするレイアウト検証方法。
JP7259773A 1995-10-06 1995-10-06 レイアウト検証方法 Pending JPH09101978A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7259773A JPH09101978A (ja) 1995-10-06 1995-10-06 レイアウト検証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7259773A JPH09101978A (ja) 1995-10-06 1995-10-06 レイアウト検証方法

Publications (1)

Publication Number Publication Date
JPH09101978A true JPH09101978A (ja) 1997-04-15

Family

ID=17338775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7259773A Pending JPH09101978A (ja) 1995-10-06 1995-10-06 レイアウト検証方法

Country Status (1)

Country Link
JP (1) JPH09101978A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245040A (en) * 1990-10-24 1993-09-14 Ciba-Geigy Corporation Process for the preparation of nitroguanidine derivatives

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245040A (en) * 1990-10-24 1993-09-14 Ciba-Geigy Corporation Process for the preparation of nitroguanidine derivatives

Similar Documents

Publication Publication Date Title
US4758953A (en) Method for generating logic circuit data
US5719783A (en) Method and apparatus for performing timing analysis on a circuit design
US6637013B1 (en) Method and system for automating design rule check error correction in a CAD environment
JP3183728B2 (ja) 集積回路解析方法および装置
JP2002259477A (ja) 半導体回路設計変更方法
US20060117283A1 (en) Integrated circuit verification method, verification apparatus, and verification program
JP2002110797A (ja) クロック配線の設計方法
US5909374A (en) System and method for verifying logic circuit based on signal line set affecting internal signal
JP2689908B2 (ja) 初期化可能非同期回路設計を合成する方法
JPH08212246A (ja) 論理生成方法
JPH09101978A (ja) レイアウト検証方法
US5729468A (en) Reducing propagation delays in a programmable device
US7260807B2 (en) Method and apparatus for designing an integrated circuit using a mask-programmable fabric
US20060156138A1 (en) Test pattern generating apparatus, circuit designing apparatus, test pattern generating method, circuit designing method, test pattern generating program and circuit designing program
Chang et al. Efficient Boolean division and substitution using redundancy addition and removing
JP2822969B2 (ja) 集積回路マスクパターンの検証方法
JP3923567B2 (ja) 回路機能抽出方法
JP3923568B2 (ja) 組み合せ回路の機能抽出方法
US20040194047A1 (en) Layout design apparatus
JP3048046B2 (ja) 半導体集積回路の配線方法
JP3696302B2 (ja) テストベクトル生成方法及び生成装置
US6119182A (en) System for modular state machine with reduced circuitry due to reduced level of repetition of the same sequences of states
JP2925160B2 (ja) 論理合成方式
JPH11161689A (ja) 配線パターン生成方法
JPH0652248A (ja) ファンアウト調整方式