JPH0888520A

JPH0888520A - アナログ・アレイにおいて漏れ電流を相殺する回路および方法

Info

Publication number: JPH0888520A
Application number: JP7246996A
Authority: JP
Inventors: David J Anderson; デービッド・ジェイ・アンダーソン
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1994-09-06
Filing date: 1995-09-01
Publication date: 1996-04-02
Also published as: US5493246A; DE69519837D1; EP0701321A1; EP0701321B1; DE69519837T2

Abstract

(57)【要約】【課題】増幅器の入力端子に侵入する漏れ電流防止回
路を提供すること。【解決手段】プログラム可能なアナログ・アレイ・セ
ル（１０）は、増幅器（１４）のフィード・フォーワー
ドおよびフィード・バック経路において、インピーダン
ス値をプログラムするインピーダンス・ブロック（１
２，１８，２２，２４）を用いて、アレイ全体の機能を
設定する。スイッチ（３４，３８，４２，４６）は、増
幅器の入力に流れ込む漏れ電流を誘発し、出力電圧にド
リフトを生じさせる。補償回路（２８）は、漏れ電流と
は反対極性の補償電流を、同じ増幅器の入力に供給し、
その影響を相殺する。漏れ電流と同一極性を有する補償
電流を、増幅器の反対側の入力に供給して、その影響を
相殺する。トランジスタ（５０，５２）のサイズは、ス
イッチング回路内の同様の半導体素子の全拡散領域の半
分に決められる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にアナログ
・アレイに関し、更に特定すれば、アナログ・アレイに
おける漏れ電流の補償に関するものである。

【０００２】

【従来の技術】アナログ回路は、フィルタ、利得段、ア
ナログ／デジタル変換器などのような機能を設けるため
に、種々の用途に用いられている。過去においては、ア
ナログ回路は通常個別用途(custom applications)用に
設計されており、フィード・フォーワードおよびフィー
ド・バック経路に、固定の増幅段ならびに専用受動およ
び／または能動素子を用いて所望の機能を実行してい
た。典型的に、新たな回路に応用するには、個々に新た
な設計段階とレイアウト段階とが必要となるため、時間
がかかりしかも費用がかかる処置(undertaking)であっ
た。

【０００３】製品をより効率的に市場に送り出すため
に、現場でプログラム可能なアナログ・アレイ(field p
rogrammable analog array)が開発され、アナログ機能
を柔軟に実施できるようになった。典型的な現場でプロ
グラム可能なアナログ・アレイは、固定増幅器と、その
入力端子およびフィードバック経路上のプログラム可能
なスイッチ・コンデンサ・バンクとを含む。ユーザはス
イッチをプログラムするだけで、アナログ機能を実行す
るのに必要なインピーダンス値を設定することができ
る。

【０００４】

【発明が解決しようとする課題】インピーダンス切り替
え型の現場でプログラム可能なアレイに関連する共通の
問題は、有用な機能を実行するために必要なスイッチの
数が多いこと、およびスイッチの数が多いことに関連し
て増幅器の入力端子に漏れ電流が発生することである。
漏れ電流は、スイッチ接点の拡散領域から発生する。増
幅器の入力端子に少しでも漏れ電流が侵入すると、増幅
器の出力に電圧ドリフトが生じる原因となる。拡散電流
はプロセスと共に変化し、温度と共に増大するので、問
題が更に増えることになる。

【０００５】したがって、増幅器の入力端子、または現
場でプログラム可能なアナログ・アレイに関連する全て
の電荷記憶ノードへの、漏れ電流を最少に抑える必要性
がある。

【０００６】

【課題を解決するための手段】本発明は、増幅器の入力
端子に侵入する漏れ電流を相殺する回路および方法を提
供する。現場でプログラム可能なアナログ・アレイ・セ
ルは、増幅器のフィード・フォーワードおよびフィード
・バック経路において、プログラム可能インピーダンス
・ブロックを用いて、アレイ全体の機能を設定する。イ
ンピーダンス・ブロックはスイッチを用いて、所望のイ
ンピーダンス値をプログラムする。これらのスイッチ
は、増幅器の入力に流れ込む漏れ電流を誘発し、増幅器
の出力電圧にドリフトが生じる原因となる。この影響を
相殺するために、補償回路が漏れ電流とは反対極性の補
償電流を増幅器の同じ入力に供給する。或いは、補償回
路は、漏れ電流と同一極性を有する補償電流を、増幅器
の反対側の入力に供給して、その影響を相殺することも
できる。

【０００７】

【実施例】図１を参照すると、従来の集積回路プロセス
を用いて集積回路として製造するのに適した、現場でプ
ログラム可能なアナログ・アレイ・セル１０が示されて
いる。アナログ信号Ｖ_IN1がインピーダンス・ブロック
１２に印加される。インピーダンス・ブロック１２は、
コンデンサのような受動素子を含み、スイッチング・ア
レイを介して、差動増幅器１４の反転入力に直列および
並列に、ノード１６において結合されている。アナログ
入力信号Ｖ_IN2がインピーダンス・ブロック１８に印加
される。インピーダンス・ブロック１８もコンデンサの
ような複数の受動回路素子を含み、直列および並列のス
イッチ・ネットワークを介して、増幅器１４の非反転入
力にノード２０において結合されている。インピーダン
ス・ブロック２２が、増幅器１４の出力とその反転入力
との間に結合されている。同様に、インピーダンス・ブ
ロック２４が、増幅器１４の出力とその非反転入力との
間に結合されている。インピーダンス・ブロック１２，
１８，２２，２４は、入力信号Ｖ_IN1，Ｖ_IN2に応答して
所定の機能が得られ、アナログ信号Ｖ_OUTを発生するた
めに、適切にスイッチを閉じるようにプログラムされて
いる。

【０００８】現場でプログラム可能なアナログ・アレイ
・セル１０は、設計に柔軟性を与えるものであり、ユー
ザはインピーダンス・ブロック内のスイッチング回路の
設定をプログラムすれば、所望の機能に応じた増幅器を
構成するために必要な、フィード・フォーワードおよび
フィード・バック経路のインピーダンスを得ることがで
きる。典型的に、完成されたアナログ・アレイを形成す
るには、多くのアレイ・セルを相互接続する。かかるア
ナログ・アレイは、スイッチの設定を変えて増幅器周囲
のインピーダンス値を調節することによって、例えば検
査や現場での再較正中に、微調整を行うことができる。

【０００９】図２に移ると、入力信号Ｖ_IN1とノード１
６との間に結合されたスイッチング回路３４を含む、イ
ンピーダンス・ブロック１２の簡略化した実施例が示さ
れている。コンデンサ３６とスイッチング回路３８が、
入力信号Ｖ_IN1とノード１６との間に直列に結合されて
いる。コンデンサ４０とスイッチング回路４２が入力信
号Ｖ_IN1とノード１６との間に直列に結合され、更にコ
ンデンサ４４とスイッチング回路４６が入力信号Ｖ_IN1
とノード１６との間に直列に結合されている。図２に示
す実施例は、インピーダンス・ブロック１２の構成を簡
略化して表したものである。通常、インピーダンス・ブ
ロック１２は、更に多くのスイッチ・コンデンサ素子、
他の受動および／または能動回路素子、ならびに多数の
入力信号に直列および並列に結合された複数のプログラ
ム可能なスイッチング回路を含み、種々のセルを接続す
る柔軟性を与えることによって、所望の機能を達成する
ことは理解されよう。インピーダンス・ブロック１２に
ついて述べたように、インピーダンス・ブロック１８，
２２，２４も、所望の機能を達成するために、複数のプ
ログラム可能スイッチング回路によって相互接続された
受動および／または能動素子を含む。

【００１０】スイッチング回路３４は、ｐ−チャネルお
よびｎ−チャネルＣＭＯＳトランジスタ（図示せず）で
構成され、それらのドレインは共に結合されて入力信号
Ｖ_IN1を受け、一方それらのソースはノード１６に共に
結合されている。ｐ−チャネルおよびｎ−チャネル・ト
ランジスタのゲートは、制御器（図示せず）からの相補
プログラム信号(complementary programming signals)
を受ける。スイッチング回路３８，４２，４６は、スイ
ッチング回路３４について述べたのと同様に構成され
る。

【００１１】通常動作の間、スイッチング回路３４，３
８，４２，４６のｐ−チャネルおよびｎ−チャネル・ト
ランジスタのソース拡散領域は、増幅器１４の反転入力
への寄生漏れ電流Ｉ_L12の原因となる。同様な漏れ電流
Ｉ_L22が、インピーダンス・ブロック２２から増幅器１
４の反転入力に流れ込む。増幅器１４の反転および非反
転入力は、アナログ・アレイ・セル１０内の電荷蓄積ノ
ードを表し、寄生漏れ電流による充電および放電に感応
する。インピーダンス・ブロック１２，１８，２２，２
４内の多数のスイッチは、十分な大きさの漏れ電流を発
生し、これが増幅器１４の反転および非反転入力に流れ
込むことによって、望ましくないドリフトが出力電圧Ｖ
_OUTに生じる原因となり得る。

【００１２】本発明の一部として、補償回路２８がノー
ド１６において増幅器１４の反転入力に結合され、ノー
ド１６に補償電流Ｉ₂₈を供給する。この補償電流は、漏
れ電流Ｉ_L12，Ｉ_L22の合計、即ち、１０．０ナノアンペ
アにほぼ等しい。補償電流Ｉ₂₈は、漏れ電流の影響を相
殺するように、漏れ電流Ｉ_L12，Ｉ_L22に対して反対の極
性を有する。即ち、補償回路２８は、ノード１６に流れ
込む漏れ電流に等しい電流をノード１６から引き出し、
増幅器の反転入力には漏れ電流が流れ込まないようにす
る。こうすることによって、増幅器１４は出力信号Ｖ
_OUTにおけるドリフトを最少に抑える。

【００１３】図３に補償回路２８を更に詳細に示す。補
償回路２８はトランジスタ５０を含み、５．０ボルトの
ような正電位Ｖ_DDで動作する電源導体５２に、そのゲー
トが結合されている。トランジスタ５０のドレインおよ
びソースは共に結合され、漏れ電流源となっている。電
源導体５２が高電位であるため、トランジスタ５０はそ
の正常モードでの動作が妨げられるが、ソースおよびド
レイン拡散領域は、それでも約２．０ナノアンペアの漏
れ電流が流れる原因となっている。トランジスタ５０の
ソースおよびドレイン拡散領域のサイズは、インピーダ
ンス・ブロック１２，２２のスイッチ内のｐ−チャネル
・トランジスタの全拡散領域の半分に決められている。
例えば、スイッチング回路３４，３８，４２，４６のｐ
−チャネル・トランジスタのソース拡散領域の幅を各々
５０．０ミクロンとすると、トランジスタ５０の幅は１
００．０ミクロンに決められる、即ち、０．５ｘ４ｘ５
０と計算される。

【００１４】補償回路２８は、更に、接地電位で動作す
る電源導体５６にゲートが結合されているトランジスタ
５４を含む。トランジスタ５４のドレインおよびソース
は共に結合され、別の漏れ電流源を構成する。電源導体
５６が低電位のために、トランジスタ５４はその通常モ
ードでの動作が妨げられるが、ソースおよびドレイン拡
散領域はこの場合でも、例えば、１２．０ナノアンペア
の漏れ電流を吸収する。トランジスタ５４のソースおよ
びドレイン拡散領域は、インピーダンス・ブロック１
２，２２のスイッチング回路を構成するｎ−チャネル・
トランジスタの全拡散領域の半分のサイズに作られる。
例えば、スイッチング回路３４，３８，４２，４６のｎ
−チャネル・トランジスタのソース拡散領域の幅が各々
５０．０ミクロンに決められている場合、トランジスタ
５４の幅は１００．０ミクロン、即ち、０．５ｘ４ｘ５
０と計算される。

【００１５】スイッチング回路内のｐ−チャネル・トラ
ンジスタの拡散領域の合計は、ｐ−チャネル・トランジ
スタ５０の拡散領域と等しく、一方スイッチング回路の
ｎ−チャネル・トランジスタの拡散領域の合計は、ｎ−
チャネル・トランジスタ５４の拡散領域に等しい。同様
の半導体材料を用いることによって、漏れ電流の補償に
対するプロセスおよび温度の独立性が保証される。イン
ピーダンス・ブロック１２，２２のスイッチング回路の
ｎ−チャネルおよびｐ−チャネル・トランジスタのソー
ス側のみがノード１６に結合されているので、トランジ
スタ５０，５４のサイズは、ノード１６に結合されてい
るスイッチング回路の全拡散領域の全サイズの半分とな
っている。

【００１６】トランジスタ５０，５４の共通拡散領域
は、ダイオード６０の陰極に結合され、インピーダンス
・ブロック１２，２２内のスイッチング回路から見た場
合と同様のバイアス電圧を発生する。ダイオード６０の
陽極は、トランジスタ６２のドレインおよびゲートに結
合されている。トランジスタ６２のソースは、電源導体
５２に結合されている。更に、トランジスタ６２のドレ
インおよびゲートは、トランジスタ６４のゲートに結合
され、ノード１６への漏補償電流を操作する(steer)た
めに、カレント・ミラー動作を行う。トランジスタ６４
のソースは電源導体５２に結合され、一方そのドレイン
はノード１６に結合されている。トランジスタ６２およ
びダイオード６０を通過する電流は、トランジスタ５
０，５４の漏れ電流によって決定される。トランジスタ
５０は２．０ナノアンペアの漏れ電流を発生し、一方ト
ランジスタ５４は１２．０ナノアンペアの漏れ電流を吸
収する。この結果、１０．０ナノアンペアがダイオード
６０およびトランジスタ６２を通過することになる。こ
れと同じ漏れ電流がトランジスタ６４において複製され
(mirrored)、漏れ電流Ｉ_L12，Ｉ_L22を相殺する補償電流
Ｉ₂₈として、ノード１６に流れ込む。この電流レベルで
は、トランジスタ６２，６４は、デジタル腕時計のよう
な電池駆動型装置には典型的な弱反転モード(weak inve
rsion mode)で動作する。ダイオード６０およびトラン
ジスタ６２，６４も、少量の寄生漏れ（電流）を発生す
るので、インピーダンス・ブロック１２，２２からの漏
れ電流の総計と一致するようにトランジスタ５０，５４
のサイズを決める際に、考慮に入れなければならない。

【００１７】別の実施例では、トランジスタ５０，５４
の拡散領域のインピーダンス・ブロック１２，２２のス
イッチング回路の拡散領域の総計に対する比率を、小さ
くしてもよい。比率を小さくすることは、集積回路ダイ
のサイズ制約のために必要である。このような場合、カ
レント・ミラー回路６２−６４は、漏れ電流Ｉ_L12，Ｉ
_L22を相殺するように、適切な補償電流Ｉ₂₈を発生する
ような比率とする。例えば、トランジスタ５０，５４の
サイズを１／５に縮小する場合、トランジスタ６４は、
トランジスタ６２の幅の５倍の幅を有するようなサイズ
とする。

【００１８】図４に移ると、補償回路２８の別の実施例
が示されている。同様の機能を有する素子には、図３で
用いたのと同一参照番号が割り当てられている。トラン
ジスタ６６，６８で構成されたもう１つのカレント・ミ
ラー回路が、漏れ補償電流を操作する別の技法を提供す
る。トランジスタ６６は、トランジスタ５０のソースお
よびドレイン拡散領域に共に結合されたドレインおよび
ゲートと、電源導体５６に結合されたソースとを含む。
トランジスタ６８のゲートはトランジスタ６６のゲート
およびドレインに結合され、そのソースは電源導体５６
に結合されている。トランジスタ６８のドレインはノー
ド１６に結合されている。トランジスタ５０は、約２．
０ナノアンペアの漏れ電流を、カレント・ミラー構成６
６−６８に供給する。トランジスタ５４は、１２．０ナ
ノアンペアの漏れ電流をダイオード６０およびトランジ
スタ６２に導通させる。一方、この漏れ電流はトランジ
スタ６４内で複製される。トランジスタ６４が１２．０
ナノアンペアの電流を導通させ、トランジスタ６８が
２．０アンペアの電流を導通させるので、正味１０．０
ナノアンペアの補償電流Ｉ₂₈がノード１６に流れ込み、
インピーダンス・ブロック１２，２２からの漏れ電流Ｉ
_L12，Ｉ_L22をそれぞれ相殺する。トランジスタ６６，６
８は、低電流動作の間、弱反転モードで動作する。

【００１９】本発明の別の部分として、補償回路３０
は、ノード２０への漏れ電流Ｉ_L12，Ｉ_L22の合計に等し
い大きさおよび同じ極性の補償電流Ｉ₃₀を、増幅器１４
の非反転入力に注入することによって、漏れ電流
Ｉ_L12，Ｉ_L22を補償する別の手法を提供する。増幅器１
４の反転入力は、非反転入力と同一量の漏れ電流を受け
るので、共通モード信号として共にドリフトし、出力電
圧Ｖ_OUTを一定に保持する。即ち、増幅器１４の反転お
よび非反転入力に同一漏れ電流が流れ込む場合、増幅器
１４の差動動作によって打ち消される(reject)訳であ
る。したがって、補償回路３０は、増幅器１３の反転入
力に流れ込むいかなる漏れ電流をも補償し、出力電圧Ｖ
_OUTのドリフトを最少に抑える。

【００２０】次に図５を参照すると、図３に描いたよう
な構成のトランジスタ５０，５４を有する補償回路３０
が示されている。トランジスタ５０，５４の共通拡散領
域は、ノード２０に結合されている。コンデンサ７０が
ノード２０と電源導体５６との間に結合されている。コ
ンデンサ７０は、ノード１６と増幅器１４の出力との間
の全容量に等しい値に選択される。電源導体５２，５６
間の中間（２．５ボルト）で動作する基準電位Ｖ
_REFが、スイッチング回路７２を介して、ノード２０に
結合されている。インピーダンス・ブロック１２，２２
のスイッチ・コンデンサ構成において、内部スイッチン
グ回路はクロック信号の所定位相で動作し、増幅器の入
力からの電荷を蓄積し、その出力に転送する。スイッチ
ング回路７２は充電段階の開始時には閉じており、ノー
ド２０を基準電圧Ｖ_REFに充電する。スイッチング回路
７２が転送段階の開始時に開くことによって、トランジ
スタ５０，５４は漏れ電流を供給する。この漏れ電流
は、漏れ電流Ｉ_L12，Ｉ_L22が増幅器１４の反転入力にお
いて電圧を変化させるのと同じように、コンデンサ７０
間の電圧を変化させる。したがって、増幅器１４の反転
および非反転入力は、共通モードのように同一の電圧変
化を受け、増幅器１４の差動動作によって相殺される。
漏れ電流を相殺することによって、インピーダンス・ブ
ロック１２，２２からの漏れ電流に起因する出力電圧Ｖ
_OUTのドリフトを完全になくすことができる。

【００２１】以上の説明から、本発明は、アナログ・ア
レイ内の増幅器の入力、またはあらゆる他の電荷蓄積ノ
ードにおける、漏れ電流を補償することが認められよ
う。現場でプログラム可能なアナログ・アレイは設計の
柔軟性を与え、ユーザはインピーダンス・ブロック内の
スイッチング回路の設定をプログラムすれば、フィード
・フォーワードおよびフィード・バック経路のインピー
ダンスが適切に決定され、所望の機能にしたがった増幅
器を構成することができる。インピーダンス・ブロック
をプログラムし、適正な応答を発生するために必要な多
数のスイッチは、望ましくない漏れ電流を引き起こす恐
れがある。補償電流は漏れ電流を相殺し、アナログ・ア
レイの出力電圧におけるドリフトを防止する。

【００２２】本発明の具体的な実施例を示しかつ説明し
たが、更に他の変更や改善も当業者には思いつくであろ
う。したがって、本発明はここに示した特定形状に限定
されるわけでないことは理解されるべきであり、本発明
の精神および範囲から逸脱しない全ての変更は、特許請
求の範囲に含まれることを意図するものである。

【図面の簡単な説明】

【図１】現場でプログラム可能なアナログ・アレイの単
一セルを示すブロック図。

【図２】図１のインピーダンス・ブロックの簡略化した
実施例を示す図。

【図３】図１の第１補償回路を示す回路図。

【図４】図１の第１補償回路の別の実施例を示す回路
図。

【図５】図１の第２補償回路を示す回路図。

【符号の説明】

１０現場でプログラム可能なアナログ・アレイ・セル１２，１８，２２，２４インピーダンス・ブロック１４差動増幅器３４，３８，４０，４２，４６スイッチング回路２８，３０補償回路５０，５４，６２，６４，６６，６８トランジスタ５２，５６電源導体６０ダイオード６６−６８カレント・ミラー構成７２スイッチング回路

Claims

【特許請求の範囲】

【請求項１】アナログ回路であって：第１および第２入
力、ならびに出力を有する増幅器（１４）であって、前
記第１入力は第１入力信号を受信するように結合され、
前記出力は出力信号を発生する前記増幅器；第２入力信
号が印加される端子と、前記増幅器の前記第２入力との
間に結合され、プログラム可能なインピーダンスを与え
る回路手段（１２，１８，２２，２４）であって、前記
プログラム可能なインピーダンスを制御するための複数
のスイッチを含む前記回路手段；および前記増幅器の前
記第２入力に結合され、前記回路手段から前記増幅器の
前記第２入力への漏れ電流を相殺し、前記増幅器の前記
出力信号におけるドリフトを防止する補償電流を発生す
る補償回路（２８，３０）；から成ることを特徴とする
アナログ回路。
【請求項２】アナログ回路であって：第１および第２入
力、ならびに出力を有する増幅器（１４）であって、前
記第１入力は第１入力信号を受信するように結合され、
前記出力は出力信号を発生する前記増幅器；第２入力信
号が印加される端子と、前記増幅器の前記第２入力との
間に結合され、プログラム可能なインピーダンスを与え
る回路手段（１２，１８，２２，２４）であって、前記
プログラム可能なインピーダンスを制御するための複数
のスイッチを含む前記回路手段；および前記増幅器の前
記第２入力に結合され、前記回路手段から前記増幅器の
前記第２入力への漏れ電流と一致し、前記増幅器の前記
出力信号におけるドリフトを防止する補償電流を発生す
る補償回路（２８，３０）；から成ることを特徴とする
アナログ回路。
【請求項３】アナログ回路における漏れ電流を補償する
方法であって：電荷蓄積ノード（１６，２０）を用意す
る段階；寄生漏れ電流を前記電荷蓄積ノードに供給する
段階；および補償電流を前記電荷蓄積ノードに注入し、
前記寄生漏れ電流を相殺する段階；から成ることを特徴
とする方法。
【請求項４】アナログ回路において漏れ電流を補償する
方法であって：第１および第２入力を有する差動増幅器
（１４）を用意する段階；前記差動増幅器の前記第１入
力に寄生漏れ電流を供給する段階；および前記漏れ電流
と一致する補償電流を、前記差動増幅器の前記第２入力
に注入し、前記差動増幅器によって打ち消される共通モ
ード信号を形成することによって、前記寄生漏れ電流の
影響を相殺する段階；から成ることを特徴とする方法。