JPH0888414A - Dielectric-base transistor - Google Patents
Dielectric-base transistorInfo
- Publication number
- JPH0888414A JPH0888414A JP6221211A JP22121194A JPH0888414A JP H0888414 A JPH0888414 A JP H0888414A JP 6221211 A JP6221211 A JP 6221211A JP 22121194 A JP22121194 A JP 22121194A JP H0888414 A JPH0888414 A JP H0888414A
- Authority
- JP
- Japan
- Prior art keywords
- base
- electrode
- dielectric
- layer
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は誘電体ベーストランジス
タに関するものであり、特に、薄膜酸化物ベースを用い
た誘電体トランジスタの電極構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric base transistor, and more particularly to an electrode structure of a dielectric transistor using a thin film oxide base.
【0002】[0002]
【従来の技術】現在、エレクトロニクス技術分野におい
ては、半導体トランジスタ等の半導体を用いた能動素子
が用いられており、能動素子としてはバイポーラトラン
ジスタ或いはMISFETが大半を占めており、また、
半導体材料としてもシリコンを中心として、ゲルマニウ
ム等のIV族半導体、或いは、GaAs等のIII-V族化合
物半導体が用いられている。2. Description of the Related Art Currently, in the field of electronics technology, active elements using semiconductors such as semiconductor transistors are used, and bipolar transistors or MISFETs occupy most of the active elements.
As a semiconductor material, a group IV semiconductor such as germanium or a group III-V compound semiconductor such as GaAs is used, centering on silicon.
【0003】これに対して、酸化物半導体を用いたトラ
ンジスタも提案されており、この様な酸化物半導体の多
くは、エネルギギャップが3eV以上であるため可視光
に対して透明であり、また、高誘電性或いは強誘電性等
の通常の半導体にはない特性を持つ。On the other hand, a transistor using an oxide semiconductor has been proposed. Many of such oxide semiconductors have an energy gap of 3 eV or more and are transparent to visible light. It has characteristics that ordinary semiconductors do not have, such as high dielectric constant or ferroelectricity.
【0004】また、酸化物のなかには、高温超伝導体の
ように通常の超伝導体よりも高い77K付近の温度で超
伝導性を示すものもあり、このような酸化物の特性を積
極的に利用することにより、強誘電性を利用した不揮発
性メモリ、可視光に対する透明性を利用した表示デバイ
ス、或いは、超伝導性を利用した超伝導スイッチ等の機
能的なデバイスの作製が可能になる。Some oxides, such as high-temperature superconductors, exhibit superconductivity at a temperature around 77K, which is higher than that of ordinary superconductors. By using it, it becomes possible to fabricate a non-volatile memory using ferroelectricity, a display device utilizing transparency to visible light, or a functional device such as a superconducting switch utilizing superconductivity.
【0005】このような酸化物を利用した誘電体ベース
トランジスタの原理、構造、及び、特性を図6及び図7
を用いて説明する。図6(a)は誘電体ベーストランジ
スタの概念的構成を示すものであり、図6(b)は無バ
イアス時のバンドダイヤグラムを示し、図6(c)はバ
イアス時のバンドダイヤグラムを示すものである。ま
た、図7(a)は従来の誘電体ベーストランジスタの具
体的構造であり、図7(b)は一般的な誘電体ベースト
ランジスタの特性を示すものであり、図7(c)はエミ
ッタ・コレクタの間隔を50nm程度にした場合の特性
を示すものである。The principle, structure, and characteristics of a dielectric base transistor using such an oxide are shown in FIGS. 6 and 7.
Will be explained. FIG. 6A shows a conceptual structure of the dielectric base transistor, FIG. 6B shows a band diagram without bias, and FIG. 6C shows a band diagram with bias. is there. Further, FIG. 7A shows a specific structure of a conventional dielectric base transistor, FIG. 7B shows characteristics of a general dielectric base transistor, and FIG. It shows the characteristics when the collector interval is set to about 50 nm.
【0006】図6参照 誘電体ベーストランジスタは、エミッタ電極4及びコレ
クタ電極5からなる一対の電流印加電極、及び、この電
流印加電極間に設けられた酸化物半導体からなるベース
層2によって構成され、このベース層2の電位を制御電
極であるベース電極6により制御してベース層2にチャ
ネルを形成して流れる電流を制御するものである。Referring to FIG. 6, the dielectric base transistor is composed of a pair of current applying electrodes composed of an emitter electrode 4 and a collector electrode 5, and a base layer 2 composed of an oxide semiconductor provided between the current applying electrodes, The electric potential of the base layer 2 is controlled by the base electrode 6, which is a control electrode, to form a channel in the base layer 2 to control the flowing current.
【0007】実際には、図に示すように電流印加電極
4,5と酸化物半導体ベース層2との間にベース層2の
誘電率より低い誘電率を有する低誘電体層3を介在させ
ることにより、電流印加電極4,5とベース電極6間の
静電容量を低減させ特性を向上させている。また、動作
においては、図6(b)及び(c)に示すように、エミ
ッタ電極4から注入された電子は拡散やドリフトによっ
てベース層2を走行してコレクタ電極5に達する。In practice, as shown in the figure, a low dielectric layer 3 having a dielectric constant lower than that of the base layer 2 is interposed between the current applying electrodes 4 and 5 and the oxide semiconductor base layer 2. As a result, the capacitance between the current application electrodes 4, 5 and the base electrode 6 is reduced and the characteristics are improved. Further, in operation, as shown in FIGS. 6B and 6C, the electrons injected from the emitter electrode 4 travel in the base layer 2 by diffusion or drift and reach the collector electrode 5.
【0008】図7(a)参照 図7(a)は、実際に提案されている誘電体ベーストラ
ンジスタの具体的構造を示すものであり、誘電率の高い
SrTiO3 からなる酸化物半導体をベース層2として
用いると共に、ベース層2上にZnO等の誘電率の低い
低誘電体層3を介してエミッタ電極4及びコレクタ電極
5を所定間隔だけ離して設ける。なお、制御電極である
ベース電極6はベース層2の裏面に設け、このベース電
極6に加えた電圧によりエミッタ・コレクタ間の電流を
制御するものであり、また、7はSiO2 等の保護膜で
ある。See FIG. 7A. FIG. 7A shows a concrete structure of a dielectric base transistor actually proposed, in which an oxide semiconductor made of SrTiO 3 having a high dielectric constant is used as a base layer. In addition to being used as 2, the emitter electrode 4 and the collector electrode 5 are provided on the base layer 2 with a low dielectric layer 3 having a low dielectric constant such as ZnO and separated by a predetermined distance. The base electrode 6 which is a control electrode is provided on the back surface of the base layer 2 and controls the current between the emitter and the collector by the voltage applied to the base electrode 6, and 7 is a protective film such as SiO 2. Is.
【0009】図7(b)及び図7(c)参照 図7(b)は、図7(a)に示した誘電体ベーストラン
ジスタの特性を示すものであり、電流ゲインはFETと
同様に大きな値になるものの、電圧ゲインは約3であ
る。また、図7(c)は電極4〜6をNb等の超伝導体
で構成し、SrTiO3 層2の低誘電体層3に接する部
分に1019cm-3にドープしたn型ドープ領域を設ける
と共に、エミッタ電極4とコレクタ電極5との間隔を5
0nm程度にした場合に特性を示すものであり、超伝導
電流が流れることが確認できる。7B and 7C. FIG. 7B shows the characteristics of the dielectric base transistor shown in FIG. 7A, and the current gain is as large as that of the FET. Although it is a value, the voltage gain is about 3. In addition, in FIG. 7C, the electrodes 4 to 6 are made of a superconductor such as Nb, and an n-type doped region doped with 10 19 cm −3 is formed in a portion of the SrTiO 3 layer 2 in contact with the low dielectric layer 3. The distance between the emitter electrode 4 and the collector electrode 5 is 5
The characteristics are exhibited when the thickness is set to about 0 nm, and it can be confirmed that a superconducting current flows.
【0010】この超伝導電流は、所謂近接効果によって
流れるものである。即ち、超伝導体からなるエミッタ電
極4及びコレクタ電極5においては、電子はクーパー対
を形成して超伝導状態になっており、この対を形成した
電子が常伝導体であるSrTiO3 からなるベース層2
に注入されると、時間の経過とともにクーパー対は壊れ
てその密度が減少するものの、ベース層2の厚さが50
nm程度の場合には、クーパー対の多くが超伝導体から
なるコレクタに到達し、超伝導電流として観測される。This superconducting current flows by the so-called proximity effect. That is, in the emitter electrode 4 and the collector electrode 5 made of a superconductor, the electrons form a Cooper pair and are in a superconducting state, and the electrons forming the pair are a base made of SrTiO 3 which is a normal conductor. Layer 2
However, the Cooper pair breaks down with time and its density decreases, but the thickness of the base layer 2 becomes 50%.
In the case of about nm, most Cooper pairs reach the collector made of a superconductor and are observed as a superconducting current.
【0011】[0011]
【発明が解決しようとする課題】しかし、従来の誘電体
ベーストランジスタにおいては、電圧ゲインが3程度と
トランジスタとしては小さいという問題があり、また、
図7(c)に示すように超伝導電流を制御する場合に
は、n型ドープ領域の電子密度が大きすぎるため、制御
電圧に対する特性の変化が小さいという問題がある。However, the conventional dielectric base transistor has a problem that the voltage gain is about 3 which is small as a transistor, and
When controlling the superconducting current as shown in FIG. 7C, there is a problem that the change in characteristics with respect to the control voltage is small because the electron density in the n-type doped region is too large.
【0012】即ち、誘電体ベーストランジスタにおいて
は、ベース電極6に電圧変化を与えた場合、ベース層2
のベース電極寄りに形成されるチャネル領域の電位が変
化することになるが、チャネル領域のドープ量が多い場
合に電位変化というよりはキャリア密度が変化し、結果
としてチャネル抵抗が変化することになる。That is, in the dielectric base transistor, when a voltage change is applied to the base electrode 6, the base layer 2
The electric potential of the channel region formed near the base electrode changes, but when the doping amount of the channel region is large, the carrier density changes rather than the electric potential change, and as a result, the channel resistance changes. .
【0013】そして、トランジスタに流れる電流がエミ
ッタ電極4からベース層2に注入される電流によって決
定される場合には、電流はベース層2の電位により決定
されるので、小さな制御電圧でベース層の電位が大きく
変化するならば、トランジスタの電流の変化も大きくな
る。また、電流がベース層2内での抵抗、即ち、キャリ
ア密度及び移動度により決定される場合には、小さな制
御電圧でキャリア密度の変化が大きいならば、トランジ
スタの電流の変化も大きくなり、これらの変化の程度に
より制御電極の制御性が評価されることになる。When the current flowing through the transistor is determined by the current injected from the emitter electrode 4 into the base layer 2, the current is determined by the potential of the base layer 2, so that a small control voltage is applied to the base layer 2. If the potential changes greatly, the change in the transistor current also increases. Further, when the current is determined by the resistance in the base layer 2, that is, the carrier density and the mobility, if the change of the carrier density is large with a small control voltage, the change of the current of the transistor also becomes large. The controllability of the control electrode is evaluated according to the degree of change of
【0014】上記の図7の場合には、チャネル領域を構
成するドープされたn型ドープ領域のキャリア密度、即
ち、電子密度が大きいので、電流は電子密度により決定
されることになるが、この素子の場合にはn型ドープ領
域の電子密度が大きすぎるために、制御電圧の変化に対
する電子密度の変化が小さく、制御電極の制御性が低い
ということになる。In the case of FIG. 7 described above, since the carrier density of the doped n-type doped region forming the channel region, that is, the electron density is large, the current is determined by the electron density. In the case of a device, the electron density in the n-type doped region is too large, so that the change in electron density with respect to the change in control voltage is small and the controllability of the control electrode is low.
【0015】さらに、図6に示した概念的構成におい
て、キャリアのコレクタへの到達率を高めるためにエミ
ッタ電極4とコレクタ電極5との間に設けるベース層2
の厚さを薄くしようとする場合には、高度の薄膜形成技
術が必要となり、生産性に問題が生ずることになる。Furthermore, in the conceptual structure shown in FIG. 6, the base layer 2 provided between the emitter electrode 4 and the collector electrode 5 in order to increase the arrival rate of carriers to the collector.
In order to reduce the thickness of the film, a high-level thin film forming technique is required, which causes a problem in productivity.
【0016】したがって、本発明は、誘電体ベーストラ
ンジスタにおいて、制御電極の制御性を高めて、電圧ゲ
イン及び超伝導電流の制御性を高めると共に、製造工程
を簡素化して生産性を向上することを目的とする。Therefore, according to the present invention, in the dielectric base transistor, the controllability of the control electrode is enhanced, the controllability of the voltage gain and the superconducting current is enhanced, and the manufacturing process is simplified to improve the productivity. To aim.
【0017】[0017]
【課題を解決するための手段】図1は、本発明の原理的
構成を説明するための素子断面を示す図であり、図1を
用いて本発明の課題を解決するための手段を説明する
と、本発明は、誘電体からなるベース層2と、このベー
ス層2上にベース層2より誘電率の低い低誘電体層3を
介して互いに近接させて設けたエミッタ電極4及びコレ
クタ電極5とからなる誘電体ベーストランジスタにおい
て、ベース層2の電位を制御するためのベース電極6を
エミッタ電極4及びコレクタ電極5と同じ側のベース層
2の表面に設けたことを特徴とするものである。FIG. 1 is a diagram showing a cross section of an element for explaining the principle structure of the present invention. The means for solving the problem of the present invention will be described with reference to FIG. According to the present invention, a base layer 2 made of a dielectric material, and an emitter electrode 4 and a collector electrode 5 provided on the base layer 2 in close proximity to each other via a low dielectric layer 3 having a lower dielectric constant than the base layer 2. In the dielectric base transistor consisting of, a base electrode 6 for controlling the potential of the base layer 2 is provided on the surface of the base layer 2 on the same side as the emitter electrode 4 and the collector electrode 5.
【0018】また、本発明は、ベース電極6をエミッタ
電極4及びコレクタ電極5を取り囲むように設けたこと
を特徴とし、さらに、本発明は、ベース層2の背面にベ
ース電極6と電気的に接続する背面電極を設けたことを
特徴とする。Further, the present invention is characterized in that the base electrode 6 is provided so as to surround the emitter electrode 4 and the collector electrode 5, and the present invention is electrically connected to the base electrode 6 on the back surface of the base layer 2. A back electrode for connection is provided.
【0019】また、本発明は、ベース電極6とベース層
2との間にキャリアの移動を妨げるバリア層を設けたこ
とを特徴とし、更に、ベース電極6とベース層2との間
に強誘電体層を設けることも特徴とする。Further, the present invention is characterized in that a barrier layer for preventing carrier movement is provided between the base electrode 6 and the base layer 2, and further, a ferroelectric layer is provided between the base electrode 6 and the base layer 2. It is also characterized in that a body layer is provided.
【0020】[0020]
【作用】本発明の作用を図2を用いて説明する。図2
(a)はベース層2の低誘電体層3と接する部分に10
19cm-3程度のn型不純物をドープしたn型ドープ領域
11を設けた従来の誘電体ベーストランジスタの制御電
極の制御性をモデル的に説明するための素子断面であ
り、図2(b)は、本発明の制御電極の制御性をモデル
的に説明するための素子断面である。The operation of the present invention will be described with reference to FIG. Figure 2
(A) shows that the portion of the base layer 2 in contact with the low dielectric layer 3 has 10
FIG. 2B is a cross-sectional view of an element for explaining a model of controllability of a control electrode of a conventional dielectric base transistor provided with an n-type doped region 11 doped with an n-type impurity of about 19 cm −3 . [FIG. 3] is an element cross section for describing the controllability of the control electrode of the present invention as a model.
【0021】この場合に、制御電極の制御性は、制御電
極であるベース電極6とn型ドープ領域11との間の静
電容量で決まることになる。即ち、この場合の静電容量
とは、制御電圧の変化によりn型ドープ領域のキャリア
量がどの程度変化するかを表す量であるので、このn型
ドープ領域の単位面積が制御電極に対して持つ静電容量
が大きいほど制御性が大きいことになる。In this case, the controllability of the control electrode is determined by the capacitance between the base electrode 6 which is the control electrode and the n-type doped region 11. That is, the electrostatic capacity in this case is an amount representing how much the carrier amount of the n-type doped region changes due to the change of the control voltage. Therefore, the unit area of the n-type doped region is relative to the control electrode. The larger the electrostatic capacity has, the greater the controllability.
【0022】図2において、制御電極6の幅が無限大で
あるという近似を用いてこのモデルの静電容量Cを求め
ると、図2(a)の従来の場合には、以下の(1)式の
ようになる。In FIG. 2, the capacitance C of this model is obtained by using the approximation that the width of the control electrode 6 is infinite. In the conventional case of FIG. 2 (a), the following (1) It becomes like a formula.
【数1】 [Equation 1]
【0023】また、図2(b)の本発明の場合には、静
電容量Cは上記の(1)式で与えられるが、kの値は、
k=d/(d+2w)となる。但し、wはn型ドープ領
域11と制御電極(ベース電極)6との間のギャップで
ある。In the case of the present invention shown in FIG. 2B, the capacitance C is given by the above equation (1), but the value of k is
k = d / (d + 2w). However, w is a gap between the n-type doped region 11 and the control electrode (base electrode) 6.
【0024】この場合、例えば、ベース層2を厚さhが
400μmのSrTiO3 層で構成し、n型ドープ領域
11の幅dを20μm、n型ドープ領域11と制御電極
6とのギャップwを2μm、SrTiO3 層の比誘電率
を2000(4.2K)とすると、従来例では単位面積
当たり0.65μF/cm2 であった静電容量は、本発
明においては2.1μF/cm2 となり、大幅な改善が
得られる。In this case, for example, the base layer 2 is composed of a SrTiO 3 layer having a thickness h of 400 μm, the width d of the n-type doped region 11 is 20 μm, and the gap w between the n-type doped region 11 and the control electrode 6 is set. Assuming that the relative dielectric constant of the SrTiO 3 layer is 2 μm and 2000 (4.2 K), the capacitance of 0.65 μF / cm 2 per unit area in the conventional example becomes 2.1 μF / cm 2 in the present invention. , A significant improvement is obtained.
【0025】上記のモデル計算では、図に示した素子の
断面構造が紙面に垂直に無限に続いている二次元モデル
を用いて計算したが、制御電極をエミッタ電極及びコレ
クタ電極を取り囲むように設けた場合にも、同様な効果
が得られる。In the above model calculation, a two-dimensional model in which the cross-sectional structure of the device shown in the figure continues infinitely perpendicularly to the paper surface was used, but the control electrode was provided so as to surround the emitter electrode and the collector electrode. The same effect can be obtained in the case of
【0026】したがって、制御電極(ベース電極)とエ
ミッタ電極及びコレクタ電極とを、ベース層の同じ側に
設けたので、制御電極の制御性が向上し、電圧ゲイン及
び相互コンダクタンス等のゲインパラメータが向上し、
また、薄膜ベース層の表面をチャネル領域として用いる
ためにゲインを低下させない程度の比較的厚い薄膜の使
用が可能になるので、高度の薄膜形成技術を必要とせ
ず、且つ、全ての電極を同じ側に設けるので製造工程が
簡素化される。Therefore, since the control electrode (base electrode) and the emitter electrode and the collector electrode are provided on the same side of the base layer, the controllability of the control electrode is improved and the gain parameters such as voltage gain and transconductance are improved. Then
Further, since the surface of the thin film base layer is used as the channel region, it is possible to use a relatively thick thin film that does not reduce the gain, so that no advanced thin film forming technology is required and all electrodes are on the same side. Since it is provided in the above, the manufacturing process is simplified.
【0027】また、ベース電極6をエミッタ電極4及び
コレクタ電極5を取り囲むように設けたことにより、制
御電極の制御性は更に高まり、さらに、ベース電極6に
電気的に接続する背面電極をベース層2の背面にも設け
たことにより、チャネル領域が外部からシールドされる
ので、動作がより安定になる。Since the base electrode 6 is provided so as to surround the emitter electrode 4 and the collector electrode 5, the controllability of the control electrode is further enhanced, and the back electrode electrically connected to the base electrode 6 is a base layer. Since the channel region is shielded from the outside by being provided on the back surface of 2, the operation becomes more stable.
【0028】また、ベース電極6とベース層2との間に
キャリアの移動を妨げるバリア層を設けたことにより、
ノーマリオフ型のトランジスタを実現することができ、
さらに、ベース電極6とベース層2との間に強誘電体層
を設けることにより、メモリ作用を有するトランジスタ
を実現することができる。Further, by providing a barrier layer between the base electrode 6 and the base layer 2 to prevent the movement of carriers,
It is possible to realize a normally-off type transistor,
Furthermore, by providing a ferroelectric layer between the base electrode 6 and the base layer 2, a transistor having a memory function can be realized.
【0029】[0029]
【実施例】図3は、本発明の誘電体ベーストランジスタ
の第1の実施例を示す図である。 図3(a)及び(b)参照 まず、サファイア等の絶縁基板1上にNbを0.1重量
%ドープしたn型のSrTiO3 薄膜を500nm堆積
し、次いで、SrTiO3 より低誘電率のZnOを10
nm堆積させた後、パターニングすることによりベース
層2、及び、低誘電体層3を形成する。FIG. 3 is a diagram showing a first embodiment of the dielectric base transistor of the present invention. 3A and 3B, first, an n-type SrTiO 3 thin film doped with 0.1% by weight of Nb is deposited to a thickness of 500 nm on an insulating substrate 1 such as sapphire, and then ZnO having a lower dielectric constant than SrTiO 3 is deposited. 10
Then, the base layer 2 and the low-dielectric layer 3 are formed by patterning.
【0030】次いで、超伝導体であるNbにより、厚さ
200nmのエミッタ電極4及びコレクタ電極5と厚さ
200nmのベース電極6を形成し、SiO2 等の保護
膜7を介してエミッタ引出電極8及びコレクタ引出電極
9を設ける。なお、図3(b)は電極の平面パターンを
明らかにするために、図3(a)における保護膜7と引
出電極8,9を除去した場合における上面から見た状態
を示すものである。Then, the emitter electrode 4 and the collector electrode 5 having a thickness of 200 nm and the base electrode 6 having a thickness of 200 nm are formed from Nb which is a superconductor, and the emitter extraction electrode 8 is formed through the protective film 7 such as SiO 2. And a collector extraction electrode 9 are provided. Note that FIG. 3B shows a state seen from the upper surface when the protective film 7 and the extraction electrodes 8 and 9 in FIG. 3A are removed in order to clarify the plane pattern of the electrodes.
【0031】この場合には、制御電極を構成するNbと
ベース層を構成するSrTiO3 との接触電位差により
ノーマリオン動作するものであるが、上述のように静電
容量Cが、電極配置により従来に比べて約3.2倍向上
するので、電圧ゲインも約10になり、大幅に特性が改
善される。また、この例において、低誘電体層に接して
2×1019cm-3程度のn型不純物をドープしたn型ド
ープ領域を設けた場合の電流−電圧特性を図3(c)に
示す。In this case, normally-on operation is performed by the contact potential difference between Nb which constitutes the control electrode and SrTiO 3 which constitutes the base layer. Since it is improved by about 3.2 times as compared with, the voltage gain is also about 10, and the characteristics are significantly improved. Further, in this example, the current-voltage characteristics when an n-type doped region doped with an n-type impurity of about 2 × 10 19 cm −3 is provided in contact with the low dielectric layer is shown in FIG.
【0032】図3(c)参照 図3(c)に示す本発明の超伝導電流の特性を、図7
(c)に示す従来例の超伝導電流特性とを比較すると、
同一の制御電圧(VBE)の変化により、IC が約3倍変
化していることが分かり、従って、超伝導電流の制御性
も約3倍向上したことになる。See FIG. 3C. The characteristics of the superconducting current of the present invention shown in FIG.
Comparing with the superconducting current characteristic of the conventional example shown in (c),
It can be seen that I C is changed about 3 times by the same change of the control voltage (V BE ), and therefore, the controllability of the superconducting current is also improved about 3 times.
【0033】図4(a)参照 図4(a)は、本発明の誘電体ベーストランジスタの第
2の実施例を説明する図であり、電極の平面パターンを
明らかにするために、保護膜と引出電極を除去した場合
における上面からみた状態を示すものであり、電極配置
以外の構成は第1の実施例と同様である。FIG. 4A is a diagram for explaining a second embodiment of the dielectric base transistor of the present invention. In order to clarify the planar pattern of the electrodes, a protective film and The figure shows a state seen from the upper surface when the extraction electrode is removed, and the configuration other than the electrode arrangement is the same as that of the first embodiment.
【0034】この第2の実施例は、ベース電極6を、そ
の平面パターンにおいて、エミッタ電極4及びコレクタ
電極5とを完全に取り囲むように設けたものであり、こ
のような電極配置により、制御電極の制御性が更に50
%程度向上する。In the second embodiment, the base electrode 6 is provided so as to completely surround the emitter electrode 4 and the collector electrode 5 in the plane pattern, and the control electrode is formed by such an electrode arrangement. Controllability of 50
Improve about%.
【0035】図4(b)参照 図4(b)は本発明の誘電体ベーストランジスタの第3
の実施例を説明するための素子断面を示すものであり、
電極配置以外の構成は第1の実施例と同様である。この
第3の実施例においては、ベース層2の絶縁基板1と対
向する側の面に厚さ50nmのPtからなるベース電極
と電気的に接続された背面電極、即ち、背面ベース電極
12を設けており、このような電極構造によりチャネル
領域が外部の影響からシールドされるので、より安定し
た動作特性が得られる。See FIG. 4B. FIG. 4B shows a third dielectric base transistor of the present invention.
FIG. 6 is a cross-sectional view of an element for explaining the example of FIG.
The configuration other than the electrode arrangement is the same as that of the first embodiment. In the third embodiment, a back electrode electrically connected to a base electrode made of Pt having a thickness of 50 nm, that is, a back base electrode 12, is provided on the surface of the base layer 2 facing the insulating substrate 1. In addition, since the channel region is shielded from external influences by such an electrode structure, more stable operation characteristics can be obtained.
【0036】図5(a)参照 図5(a)は本発明の誘電体ベーストランジスタの第4
の実施例を説明するための素子断面を示すものであり、
ベース層2としてノン・ドープのSrTiO3層を用い
ると共に、制御電極6とベース層2との間に厚さ5nm
の絶縁性のCeO2 薄膜からなるバリア層13を挿入し
たもので、その他の構成は、第1の実施例と同様であ
る。See FIG. 5A. FIG. 5A shows a fourth dielectric base transistor of the present invention.
FIG. 6 is a cross-sectional view of an element for explaining the example of FIG.
A non-doped SrTiO 3 layer is used as the base layer 2, and the thickness between the control electrode 6 and the base layer 2 is 5 nm.
The barrier layer 13 made of the insulating CeO 2 thin film is inserted, and the other structure is the same as that of the first embodiment.
【0037】この様に、ノン・ドープのSrTiO3 を
用いた場合には、上記の第1乃至第3の実施例とは異な
り、ノーマリオフ特性が得られるが、上記の様に制御電
極6とベース層2との間にバリア層13を設けることに
より、オン電圧を印加した時にベース層2の表面のチャ
ネル領域を流れる電子が制御電極に流れ込むのが阻止で
きるため、正常なノーマリオフ型のトランジスタ特性を
得ることができる。なお、詳しい機構は不明であるが、
バリア作用はCeO2 とSrTiO3 とのバンド・ギャ
ップの差によるものと考えられる。As described above, when the non-doped SrTiO 3 is used, normally-off characteristics can be obtained unlike the first to third embodiments, but as described above, the control electrode 6 and the base are used. By providing the barrier layer 13 between the layer 2 and the layer 2, it is possible to prevent electrons flowing in the channel region on the surface of the base layer 2 from flowing into the control electrode when an on-voltage is applied. Obtainable. The detailed mechanism is unknown,
The barrier action is considered to be due to the difference in band gap between CeO 2 and SrTiO 3 .
【0038】図5(b)参照 図5(b)は本発明の誘電体ベーストランジスタの第5
の実施例を説明するための素子断面を示すものであり、
制御電極6とベース層2との間に厚さ200nmのPZ
T(PbZr0.52Ti0.48O3 )からなる強誘電体層1
4を挿入したもので、その他の構成は、第1の実施例と
同様である。See FIG. 5B. FIG. 5B shows a fifth example of the dielectric base transistor of the present invention.
FIG. 6 is a cross-sectional view of an element for explaining the example of FIG.
PZ with a thickness of 200 nm between the control electrode 6 and the base layer 2
Ferroelectric layer 1 made of T (PbZr 0.52 Ti 0.48 O 3 ).
4 is inserted, and other configurations are similar to those of the first embodiment.
【0039】この第5の実施例の場合には、強誘電体層
の自発分極の向きにより、同じ制御電圧を印加した場合
にも、チャネル領域の電位或いはキャリア密度が異なる
ことになるので、トランジスタ特性が異なることにな
る。そして、この分極の向きは制御電圧に印加する電圧
によって反転させることができるので、過去に制御電圧
に加えた電圧によりトランジスタ特性が異なることにな
り、メモリとして使用することができる。In the case of the fifth embodiment, the potential or carrier density of the channel region differs depending on the direction of the spontaneous polarization of the ferroelectric layer even when the same control voltage is applied, so that the transistor is a transistor. The characteristics will be different. Since the direction of this polarization can be inverted by the voltage applied to the control voltage, the transistor characteristics will differ depending on the voltage applied to the control voltage in the past, and it can be used as a memory.
【0040】また、この場合には、制御電極6はベース
層2の表面に設けるものであるため、強誘電体層14も
表面に設けることになるので、PZTのような高温に弱
い強誘電体薄膜の使用も可能になる。Further, in this case, since the control electrode 6 is provided on the surface of the base layer 2, the ferroelectric layer 14 is also provided on the surface. Therefore, a ferroelectric material such as PZT that is weak against high temperature is used. It also allows the use of thin films.
【0041】なお、上記各実施例においては、低誘電体
層3はエミッタ電極4とコレクタ電極5との間におい
て、連続した構成になっているが、図7の従来例に示す
ように、エミッタ電極4とコレクタ電極5との間におい
て分離して設けても良く、また、ベース層2としてはS
rTiO3 を用いているが、SrTiO3 と同様の他の
ペロブスカイト系の酸化物を用いても良いものである。
さらに、上記の各実施例においては矩形状パターンによ
り説明しているが、本発明は矩形状パターンに限られる
ものではない。In each of the above embodiments, the low dielectric layer 3 has a continuous structure between the emitter electrode 4 and the collector electrode 5, but as shown in the conventional example of FIG. It may be provided separately between the electrode 4 and the collector electrode 5, and the base layer 2 may be S.
Although rTiO 3 is used, other perovskite oxide similar to SrTiO 3 may be used.
Further, in each of the above embodiments, the rectangular pattern is described, but the present invention is not limited to the rectangular pattern.
【0042】[0042]
【発明の効果】本発明によれば、制御電極とエミッタ電
極及びコレクタ電極とを同じ側の面に設けたので、制御
電極の制御性が向上することにより、電圧ゲインが向上
すると共に、超伝導電流の制御性も向上し、さらには、
製造工程も簡素化されるので生産性も向上する。According to the present invention, since the control electrode and the emitter electrode and the collector electrode are provided on the same surface, the controllability of the control electrode is improved, so that the voltage gain is improved and the superconductivity is increased. The controllability of the current is also improved, and further,
Since the manufacturing process is simplified, productivity is also improved.
【図1】本発明の原理的構成を説明する図である。FIG. 1 is a diagram illustrating a principle configuration of the present invention.
【図2】本発明の作用を説明する図である。FIG. 2 is a diagram illustrating the operation of the present invention.
【図3】本発明の第1の実施例を説明する図である。FIG. 3 is a diagram illustrating a first embodiment of the present invention.
【図4】本発明の第2及び第3の実施例を説明する図で
ある。FIG. 4 is a diagram illustrating second and third embodiments of the present invention.
【図5】本発明の第4及び第5の実施例を説明する図で
ある。FIG. 5 is a diagram illustrating fourth and fifth embodiments of the present invention.
【図6】誘電体ベーストランジスタの概念的構成を説明
する図である。FIG. 6 is a diagram illustrating a conceptual configuration of a dielectric base transistor.
【図7】従来の誘電体ベーストランジスタを説明する図
である。FIG. 7 is a diagram illustrating a conventional dielectric base transistor.
1 絶縁基板 2 ベース層 3 低誘電体層 4 エミッタ電極 5 コレクタ電極 6 ベース電極(制御電極) 7 保護膜 8 エミッタ引出電極 9 コレクタ引出電極 10 ベース引出電極 11 n型ドープ領域 12 背面ベース電極 13 バリア層 14 強誘電体層 1 Insulating Substrate 2 Base Layer 3 Low Dielectric Layer 4 Emitter Electrode 5 Collector Electrode 6 Base Electrode (Control Electrode) 7 Protective Film 8 Emitter Extraction Electrode 9 Collector Extraction Electrode 10 Base Extraction Electrode 11 n-type Doped Region 12 Backside Base Electrode 13 Barrier Layer 14 Ferroelectric layer
Claims (10)
層上に前記ベース層より誘電率の低い低誘電体層を介し
て互いに近接させて設けたエミッタ電極及びコレクタ電
極とからなる誘電体ベーストランジスタにおいて、前記
ベース層の電位を制御するためのベース電極を前記エミ
ッタ電極及びコレクタ電極と同じ側の前記ベース層の表
面に設けたことを特徴とする誘電体ベーストランジス
タ。1. A dielectric base comprising a base layer made of a dielectric material, and an emitter electrode and a collector electrode provided on the base layer in close proximity to each other with a low dielectric layer having a lower dielectric constant than the base layer interposed therebetween. In the transistor, a base electrode for controlling the electric potential of the base layer is provided on the surface of the base layer on the same side as the emitter electrode and the collector electrode, and a dielectric base transistor.
誘電体により構成したことを特徴とする請求項1記載の
誘電体ベーストランジスタ。2. The dielectric base transistor according to claim 1, wherein the base layer is composed of a thin film dielectric provided on an insulating substrate.
伝導体からなることを特徴とする請求項1または2に記
載の誘電体ベーストランジスタ。3. The dielectric base transistor according to claim 1, wherein the emitter electrode and the collector electrode are made of a superconductor.
びコレクタ電極を取り囲むように設けたことを特徴とす
る請求項1ないし3のいずれか1項に記載の誘電体ベー
ストランジスタ。4. The dielectric base transistor according to claim 1, wherein the base electrode is provided so as to surround the emitter electrode and the collector electrode.
と電気的に接続された背面電極を設けたことを特徴とす
る請求項1ないし4のいずれか1項に記載の誘電体ベー
ストランジスタ。5. The dielectric base transistor according to claim 1, further comprising a back electrode provided on the back surface of the base layer and electrically connected to the base electrode.
強誘電体層を設けたことを特徴とする請求項1ないし5
のいずれか1項に記載の誘電体ベーストランジスタ。6. A ferroelectric layer is provided between the base electrode and the base layer.
The dielectric base transistor according to any one of 1.
SrTiO3 で構成したことを特徴とする請求項1ない
し6のいずれか1項に記載の誘電体ベーストランジス
タ。7. The dielectric base transistor according to claim 1, wherein the base layer is composed of SrTiO 3 doped with an n-type impurity.
領域にn型不純物を更にドープして高不純物濃度領域を
設けたことを特徴とする請求項7記載の誘電体ベースト
ランジスタ。8. The dielectric base transistor according to claim 7, wherein a region of the base layer in contact with the low dielectric layer is further doped with an n-type impurity to provide a high impurity concentration region.
キャリアに対するバリア層を設けたことを特徴とする請
求項1ないし5のいずれか1項に記載の誘電体ベースト
ランジスタ。9. The dielectric base transistor according to claim 1, further comprising a barrier layer for carriers between the base electrode and the base layer.
iO3 で構成したことを特徴とする請求項9記載の誘電
体ベーストランジスタ。10. The base layer is made of non-doped SrT.
The dielectric base transistor according to claim 9, wherein the dielectric base transistor is composed of iO 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6221211A JPH0888414A (en) | 1994-09-16 | 1994-09-16 | Dielectric-base transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6221211A JPH0888414A (en) | 1994-09-16 | 1994-09-16 | Dielectric-base transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0888414A true JPH0888414A (en) | 1996-04-02 |
Family
ID=16763211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6221211A Withdrawn JPH0888414A (en) | 1994-09-16 | 1994-09-16 | Dielectric-base transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0888414A (en) |
-
1994
- 1994-09-16 JP JP6221211A patent/JPH0888414A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4717855B2 (en) | Electrostatically controlled tunneling transistor | |
JP2571208B2 (en) | Low temperature tunnel transistor | |
US5291274A (en) | Electron device having a current channel of dielectric material | |
KR960002292B1 (en) | Superconducting field-effect transistor and the manufacturing | |
US7767501B2 (en) | Devices using abrupt metal-insulator transition layer and method of fabricating the device | |
JPH0350425B2 (en) | ||
Tamura et al. | Transistor action based on field‐effect controlled current injection into an insulator/SrTiO3 interface | |
JPH0888414A (en) | Dielectric-base transistor | |
JPH06112538A (en) | Superconducting element | |
JP2949519B2 (en) | Superconducting base transistor | |
JP3126410B2 (en) | Semiconductor device | |
EP0487922B1 (en) | High speed switching electron device | |
JPH0714056B2 (en) | Semiconductor device | |
JPH0770706B2 (en) | High-speed semiconductor device | |
JP2597745B2 (en) | Superconducting element and fabrication method | |
JP2641970B2 (en) | Superconducting element and fabrication method | |
JP2641966B2 (en) | Superconducting element and fabrication method | |
JP3248210B2 (en) | Superconducting element | |
JPH04361576A (en) | High dielectric constant oxide semiconductor device | |
JPH065935A (en) | Superconductor device | |
JPH01196869A (en) | Bipolar type semiconductor device | |
JPH06296013A (en) | Metal base transistor | |
JPH069261B2 (en) | Semiconductor coupled superconducting device | |
JPH08264753A (en) | Transistor | |
JPH05501481A (en) | Electronic device with current channels made of dielectric material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |