JPH08264753A - Transistor - Google Patents

Abstract

PURPOSE: To provide a transistor which can obtain high current density with a low operating voltage, regarding a transistor wherein an emitter layer and a collector layer are formed on a base layer via intermediate layers. CONSTITUTION: On a base layer 10, an emitter layer 13 and a collector layer 14 are formed at the positions isolated by a specified distance, interposing intermediate layers 11, 12. A base electrode 15 is formed on the base layer. An emitter electrode 16 is formed on the emitter layer 13. A collector electrode 17 is formed on the collector layer 14. The inter-mediatelayers 11, 12 are formed of oxide whose composition does not form a barrier on the boundary between the intermediate layers and the base layer 10. The intermediate layers 11, 12 have large carrier density, and form ohmic contact with the emitter layer 13 and the collector layer 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ベース層上に中間層を
介してエミッタ層とコレクタ層とが形成されたトランジ
スタ、特にベース層に誘電率の高い酸化物半導体を用い
た誘電体ベーストランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor in which an emitter layer and a collector layer are formed on a base layer via an intermediate layer, and more particularly, a dielectric base transistor using an oxide semiconductor having a high dielectric constant in the base layer. Regarding

【０００２】[0002]

【従来の技術】現代のエレクトロニクス技術は各種の半
導体トランジスタにより支えられている。トランジスタ
としてはバイポーラトランジスタやＭＩＳＦＥＴ等があ
るが、シリコンやゲルマニウム等のIV族半導体やＧａＡ
ｓ等のIII −Ｖ族の化合物半導体を用いて作られている
場合がほとんどである。2. Description of the Related Art Modern electronics technology is supported by various semiconductor transistors. Examples of transistors include bipolar transistors and MISFETs, but group IV semiconductors such as silicon and germanium and GaA
In most cases, it is made using a III-V group compound semiconductor such as s.

【０００３】これに対し、酸化物半導体を用いてもトラ
ンジスタを作ることが可能である。酸化物半導体はエネ
ルギギャップが３ｅＶ以上あるものが多く、可視光に対
して透明であったり、高誘電性を有したり、強誘電性を
有したりする等、通常の半導体にはない性質を有してい
る。また、酸化物半導体の中には高温超伝導体のようい
通常の超伝導体より高い７７Ｋ付近の温度で超伝導性を
示すものもある。On the other hand, a transistor can be manufactured by using an oxide semiconductor. Many oxide semiconductors have an energy gap of 3 eV or more, and are transparent to visible light, have high dielectric properties, have ferroelectric properties, and other properties not found in ordinary semiconductors. Have Further, some oxide semiconductors, such as high-temperature superconductors, exhibit superconductivity at a temperature around 77K, which is higher than that of ordinary superconductors.

【０００４】したがって、酸化物半導体を用いてトラン
ジスタを作ることにより、これら酸化物半導体特有の性
質を積極的に利用することが可能である。例えば、強誘
電性酸化物によるトランジスタを利用する不揮発性メモ
リや、透明な酸化物によるトランジスタを利用する表示
デバイスや、超伝導性酸化物によるトランジスタを利用
した超伝導スイッチ等が考えられる。Therefore, by forming a transistor using an oxide semiconductor, it is possible to positively utilize these properties peculiar to the oxide semiconductor. For example, a non-volatile memory using a transistor made of a ferroelectric oxide, a display device using a transistor made of a transparent oxide, a superconducting switch using a transistor made of a superconducting oxide, and the like can be considered.

【０００５】酸化物半導体を用いたトランジスタとし
て、ベース層を誘電率の高い酸化物半導体により形成し
た誘電体ベーストランジスタが知られている。誘電体ベ
ーストランジスタには、１組の電流印加電極間に酸化物
半導体からなるチャネルが形成され、このチャネルの電
位を制御電圧により制御することによりチャネルに流れ
る電流を制御する。電流印加電圧に接する部分のチャネ
ルの誘電率は、チャネルの中央部分の誘電率より小さく
なるように選ばれている。誘電率の大きいチャネルの中
央部分に制御電圧が設けられ、誘電率の小さいチャネル
の周辺部分に電流印加電極が設けられている。このよう
にベース層を形成する酸化物半導体の誘電率に変化を設
けることにより、制御電圧の制御性が向上し、電圧ゲイ
ンの大きなトランジスタを得ることができる。As a transistor using an oxide semiconductor, a dielectric base transistor having a base layer made of an oxide semiconductor having a high dielectric constant is known. A channel made of an oxide semiconductor is formed between a pair of current applying electrodes in the dielectric base transistor, and the current flowing in the channel is controlled by controlling the potential of this channel with a control voltage. The dielectric constant of the portion of the channel that is in contact with the applied voltage is selected to be smaller than the dielectric constant of the central portion of the channel. A control voltage is provided in the central portion of the channel having a large dielectric constant, and a current application electrode is provided in the peripheral portion of the channel having a small dielectric constant. By thus providing a change in the dielectric constant of the oxide semiconductor forming the base layer, controllability of the control voltage is improved and a transistor with a large voltage gain can be obtained.

【０００６】従来の誘電体ベーストランジスタについて
図７を用いて説明する。図７（ａ）に誘電体ベーストラ
ンジスタの構造の一例を示し、図７（ｂ）に誘電体ベー
ストランジスタの電圧電流特性を示し、図７（ｃ）に誘
電体ベーストランジスタのエネルギバンドを示す。誘電
体ベーストランジスタは、図７（ａ）に示すように、ベ
ース層５０上に所定距離だけ離れた位置に中間層５１、
５２を介してエミッタ層５３とコレクタ層５４がそれぞ
れ形成された構造をしている。ベース層５０にはベース
電極５５が設けられ、エミッタ層５３にはエミッタ電極
５６が設けられ、コレクタ層５４にはコレクタ電極５７
が設けられている。A conventional dielectric base transistor will be described with reference to FIG. FIG. 7A shows an example of the structure of the dielectric base transistor, FIG. 7B shows the voltage-current characteristics of the dielectric base transistor, and FIG. 7C shows the energy band of the dielectric base transistor. As shown in FIG. 7A, the dielectric base transistor has an intermediate layer 51, which is located on the base layer 50 at a predetermined distance.
It has a structure in which an emitter layer 53 and a collector layer 54 are respectively formed via 52. The base layer 50 is provided with a base electrode 55, the emitter layer 53 is provided with an emitter electrode 56, and the collector layer 54 is provided with a collector electrode 57.
Is provided.

【０００７】ベース層５０は、高い誘電率のチタン酸ス
トロンチウム（ＳｒＴｉＯ₃ （ストロンチウムタイタネ
ート））により形成され、エミッタ層５３及びコレクタ
層５４は、タンタル（Ｔａ）又は高温超伝導体であるＹ
ＢＣＯにより形成されている。中間層５１、５２は、低
い誘電率の酸化セリウム（ＣｅＯ₂ ）により形成されて
いる。なお、ベース電極５５は白金（Ｐｔ）により形成
され、エミッタ電極５５６及びコレクタ電極５７はタン
タル（Ｔａ）により形成されている。The base layer 50 is formed of strontium titanate (SrTiO ₃ (strontium titanate)) having a high dielectric constant, and the emitter layer 53 and the collector layer 54 are tantalum (Ta) or a high temperature superconductor Y.
It is made of BCO. The intermediate layers 51 and 52 are formed of cerium oxide (CeO ₂ ) having a low dielectric constant. The base electrode 55 is made of platinum (Pt), and the emitter electrode 556 and the collector electrode 57 are made of tantalum (Ta).

【０００８】誘電体ベーストランジスタをこのように構
成することにより、エミッタ層５３からコレクタ層５４
に向かうチャネルの誘電率が、エミッタ層５３→低い誘
電率（中間層５１）→高い誘電率（ベース層５０）→低
い誘電率（中間層５２）→コレクタ層５４と変化してい
る。ベース電極５５に印加する電圧により、エミッタ層
５３からチャネルを介してコレクタ層５４に流れる電流
を制御することができる。By configuring the dielectric base transistor in this way, the emitter layer 53 to the collector layer 54 are formed.
The permittivity of the channel toward is changed from emitter layer 53 → low permittivity (intermediate layer 51) → high permittivity (base layer 50) → low permittivity (intermediate layer 52) → collector layer 54. The voltage applied to the base electrode 55 can control the current flowing from the emitter layer 53 to the collector layer 54 via the channel.

【０００９】[0009]

【発明が解決しようとする課題】この誘電体ベーストラ
ンジスタの電流電圧特性は図７（ｂ）に示すようにな
る。誘電体ベーストランジスタは、図７（ｂ）に示すよ
うに、電流ゲインは通常のＦＥＴと同様に極めて大きく
なるが、制御されるコレクタ電流が非常に小さい点が問
題である。エミッタ層５３の直径が６μｍのトランジス
タでも、コレクタ電流は数μＡ程度しか得られない。エ
ミッタ層５３、コレクタ層５４を高温超伝導体のＹＢＣ
Ｏにより形成した場合には、制御電流が更に３桁ほど小
さくなる。The current-voltage characteristic of this dielectric base transistor is as shown in FIG. 7 (b). As shown in FIG. 7B, the dielectric base transistor has an extremely large current gain as in a normal FET, but has a problem in that the controlled collector current is very small. Even with a transistor whose emitter layer 53 has a diameter of 6 μm, a collector current of only about several μA can be obtained. The emitter layer 53 and the collector layer 54 are made of high temperature superconductor YBC.
When it is formed of O, the control current is further reduced by about three digits.

【００１０】また、誘電体ベーストランジスタに必要な
量の電流を流すためにはコレクタ・エミッタ間の電圧Ｖ
CEが少なくとも５Ｖ程度は必要であり、動作電圧を低く
するのが非常に困難である。このように、従来の誘電体
ベーストランジスタにおいて非常に小さな制御電流しか
得られないのは、エミッタ層５３からコレクタ層５４に
至る電流径路、特に中間層５１、５２に電子透過率が非
常に小さいからである。Further, in order to pass a necessary amount of current through the dielectric base transistor, a collector-emitter voltage V
CE needs to be at least about 5V, and it is very difficult to reduce the operating voltage. Thus, in the conventional dielectric base transistor, only a very small control current can be obtained because the electron path in the current path from the emitter layer 53 to the collector layer 54, especially in the intermediate layers 51 and 52 is very small. Is.

【００１１】また、図７（ｃ）に示す、エミッタ層５３
からコレクタ層５４に至る電流径路のエネルギバンドか
らわかるように、酸化セリウム（ＣｅＯ₂ ）により形成
された中間層５１、５２により電子に対する高いバリア
が形成されるので、中間層５１、５２に十分高い電圧が
印加されない限り、十分な制御電流を得ることができな
い。Further, the emitter layer 53 shown in FIG.
As can be seen from the energy band of the current path from the collector layer 54 to the collector layer 54, since the intermediate layers 51 and 52 formed of cerium oxide (CeO ₂ ) form a high barrier against electrons, the intermediate layers 51 and 52 are sufficiently high. Sufficient control current cannot be obtained unless a voltage is applied.

【００１２】更に、エミッタ層５３、コレクタ層５４を
高温超伝導体のＹＢＣＯを用いると、中間層５１、５２
のバリアはタンタルを用いた場合より更に高くなるた
め、制御電流は更に小さくなる。本発明の目的は、低い
動作電圧で大きな電流密度を得ることができるトランジ
スタを提供することにある。Further, when the emitter layer 53 and the collector layer 54 are made of high temperature superconductor YBCO, the intermediate layers 51 and 52 are formed.
Since the barrier is higher than that when tantalum is used, the control current becomes smaller. An object of the present invention is to provide a transistor which can obtain a large current density at a low operating voltage.

【００１３】[0013]

【課題を解決するための手段】本発明の原理を図１を用
いて説明する。図１（ａ）は本発明によるトランジスタ
の構造を示す図であり、図１（ｂ）、（ｃ）はエミッタ
からコレクタに至る電流径路のエネルギバンド図であ
る。本発明によるトランジスタは、例えば、図１（ａ）
に示すように、ベース層１０上に所定距離だけ離れた位
置に中間層１１、１２を介してエミッタ層１３とコレク
タ層１４がそれぞれ形成され、ベース層１０にベース電
極１５が設けられ、エミッタ層１３にエミッタ電極１６
が設けられ、コレクタ層１４にコレクタ電極１７が設け
られている。The principle of the present invention will be described with reference to FIG. 1A is a diagram showing the structure of a transistor according to the present invention, and FIGS. 1B and 1C are energy band diagrams of a current path from an emitter to a collector. The transistor according to the present invention is, for example, as shown in FIG.
As shown in FIG. 3, the emitter layer 13 and the collector layer 14 are formed on the base layer 10 at positions separated by a predetermined distance via the intermediate layers 11 and 12, and the base layer 15 is provided with the base electrode 15. Emitter electrode 16 on 13
And a collector electrode 17 is provided on the collector layer 14.

【００１４】本発明によるトランジスタは、低い動作電
圧で大きな電流密度を得るために必要なバンド構造をし
ている。このバンド構造は、図１（ｂ）、（ｃ）に示す
ように、エミッタ層１３及びコレクタ層１４に接する中
間層１１、１２が大きなキャリア密度を有していてエミ
ッタ層１３及びコレクタ層１４とオーミック接触してい
るという第１の条件と、ベース層１０と中間層１１、１
２の境界でバリアが形成されないという第２の条件とを
満たしている。すなわち、中間層１１、１２は、ベース
層１０との境界でバリアを形成しない組成の酸化物によ
り形成されていると共に、エミッタ層１３及びコレクタ
層１４との境界でも本質的にバリアを形成しないように
している。The transistor according to the present invention has the band structure necessary for obtaining a large current density at a low operating voltage. In this band structure, as shown in FIGS. 1B and 1C, the intermediate layers 11 and 12 in contact with the emitter layer 13 and the collector layer 14 have large carrier densities, and The first condition that they are in ohmic contact with the base layer 10 and the intermediate layers 11 and 1
The second condition that a barrier is not formed at the boundary of 2 is satisfied. That is, the intermediate layers 11 and 12 are formed of an oxide having a composition that does not form a barrier at the boundary with the base layer 10, and at the same time do not essentially form a barrier at the boundary with the emitter layer 13 and the collector layer 14. I have to.

【００１５】本発明では、上記２つの条件を満足する中
間層１１、１２の材料として、ベース層１０の酸化物の
ペロブスカイト構造のＡサイトを他の元素により置換し
た構造の酸化物であるモット（Ｍｏｔｔ）絶縁材料を用
いている。ここでモット（Ｍｏｔｔ）絶縁材料について
説明する。本発明によるトランジスタでは、ベース層１
０の材料として、半導体的バンド構造を有するペロブス
カイト型構造の酸化物を用いている。ベース層１０を構
成するペロブスカイト型構造の酸化物は、キャリアをド
ープしない場合はノンドープの半導体であるから、バン
ドギャップが大きければ熱励起されるキャリア数が少な
いため絶縁体として振る舞い、バンドギャップが小さけ
れば半導体として振る舞う。In the present invention, as a material for the intermediate layers 11 and 12 satisfying the above-mentioned two conditions, the motte which is an oxide having a structure in which the A site of the perovskite structure of the oxide of the base layer 10 is replaced by another element ( Mott) insulating material is used. Here, the Mott insulating material will be described. In the transistor according to the invention, the base layer 1
As a material of 0, an oxide having a perovskite structure having a semiconductor band structure is used. The oxide having a perovskite structure that constitutes the base layer 10 is a non-doped semiconductor when carriers are not doped, and therefore, if the band gap is large, it behaves as an insulator because the number of carriers thermally excited is small, and the band gap is small. If it behaves as a semiconductor.

【００１６】ここで、ベース層１０の構成するペロブス
カイト型構造の酸化物のＡサイトに位置する元素の一部
を価数のより大きな元素により置き換えると、余分な電
子は自由に結晶内を移動できるため、その酸化物はｎ型
の電気伝導特性を示す。更に、Ａサイトに位置する元素
を更に多く置換すると、自由に結晶内を移動する電子は
増加するが、一定程度以上に電子が増加すると電子同志
の相互作用により電子が移動しにくくなる。この現象が
強くおこると、多数の電子が結晶内に存在しているにも
かかわらず電子は全く動けなくなり、その酸化物は再び
絶縁体として振る舞う。このような絶縁体をモット（Ｍ
ｏｔｔ）絶縁体という。Here, if a part of the elements located at the A site of the perovskite type oxide constituting the base layer 10 is replaced with an element having a higher valence, extra electrons can freely move within the crystal. Therefore, the oxide exhibits n-type electrical conductivity characteristics. Furthermore, if more elements located at the A site are replaced, the number of electrons that freely move in the crystal increases, but if the number of electrons increases above a certain level, it becomes difficult for the electrons to move due to the interaction between the electrons. If this phenomenon occurs strongly, even though many electrons are present in the crystal, the electrons will not move at all, and the oxide will behave again as an insulator. Mott (M
ott) Insulator.

【００１７】本発明では、中間層１１、１２の材料とし
て、ベース層１０の酸化物のペロブスカイト構造のＡサ
イトを他の元素により置換した形成したモット（Ｍｏｔ
ｔ）絶縁体を用いる。これにより、前述した２つの条件
を満足することができる。まず、中間層１１、１２のモ
ット（Ｍｏｔｔ）絶縁体は、ベース層１０の酸化物にキ
ャリアをドープして形成した類似構造の絶縁体であるか
ら、図１（ｂ）、（ｃ）に示すように、ベース層１０と
中間層１１、１２の境界ではバリアがほとんど形成され
ない。これにより前述した第２の条件が満足される。In the present invention, as the material of the intermediate layers 11 and 12, a Mott (Mot) formed by substituting the A site of the perovskite structure of the oxide of the base layer 10 with another element is formed.
t) Use an insulator. As a result, the above two conditions can be satisfied. First, since the Mott insulators of the intermediate layers 11 and 12 are insulators having a similar structure formed by doping the oxide of the base layer 10 with carriers, they are shown in FIGS. 1B and 1C. As described above, almost no barrier is formed at the boundary between the base layer 10 and the intermediate layers 11 and 12. This satisfies the second condition described above.

【００１８】次に、中間層１１、１２とエミッタ層１３
及びコレクタ層１４との境界の場合には、中間層１１、
１２のモット（Ｍｏｔｔ）絶縁体とエミッタ層１３及び
コレクタ層１４の金属とでは、基本的にショットキーバ
リアと空乏層が形成されるが、モット（Ｍｏｔｔ）絶縁
体は、高濃度の電子が動けなくなった結果、絶縁体とし
ての性質を呈するようになったものであり、電子濃度が
高い。したがって、高濃度半導体にショットキー電極を
接触した場合と同様、図１（ｂ）、（ｃ）に示すよう
に、空乏層の厚さは薄くなり、電子が容易に透過するこ
とができる。また、電子濃度が高い場合には、空乏層が
形成されずオーミック接触することもあり、電子が容易
に透過する。これにより前述した第１の条件が満足され
る。Next, the intermediate layers 11 and 12 and the emitter layer 13
And the boundary with the collector layer 14, the intermediate layer 11,
A Schottky barrier and a depletion layer are basically formed between the Mott insulator 12 and the metals of the emitter layer 13 and the collector layer 14, but the Mott insulator allows high-concentration electrons to move. As a result of the disappearance, it has come to exhibit the property as an insulator and has a high electron concentration. Therefore, as in the case where the high-concentration semiconductor is brought into contact with the Schottky electrode, as shown in FIGS. 1B and 1C, the depletion layer is thin and electrons can easily pass therethrough. In addition, when the electron concentration is high, the depletion layer is not formed and ohmic contact may occur, so that electrons easily pass through. As a result, the above-mentioned first condition is satisfied.

【００１９】上述したように、図１（ｂ）、（ｃ）は、
共に前述した２つの条件を満足するものであるが、図１
（ｂ）に示すバンド構造は、ベース層１０のぺロブスカ
イト型構造の酸化物のＡサイトの元素の置換数をモット
絶縁体となる組成より少なくしたものであり、より大き
い電流密度を得ることができる。また、図１（ｃ）に示
すバンド構造は、ベース層１０のぺロブスカイト型構造
の酸化物のＡサイトの元素の置換数をモット絶縁体とな
る組成より多くしたものであり、図１（ｂ）より高いし
きい値でリーク電流の少ないトランジスタを実現するこ
とができる。As described above, FIGS. 1 (b) and 1 (c)
Both satisfy the above-mentioned two conditions.
The band structure shown in (b) is one in which the substitution number of the element at the A site of the oxide of the perovskite type structure of the base layer 10 is made smaller than that of the composition which becomes the Mott insulator, and a larger current density can be obtained. it can. In addition, the band structure shown in FIG. 1C is one in which the substitution number of the element at the A site of the oxide of the perovskite type structure of the base layer 10 is larger than that in the composition which becomes the Mott insulator. ) It is possible to realize a transistor having a higher threshold value and less leakage current.

【００２０】そこで、上記目的は、ベース層と、前記ベ
ース層上に形成された第１の中間層と、前記中間層上に
形成されたエミッタ層と、前記第１の中間層上に形成さ
れたコレクタ層とを有するトランジスタにおいて、前記
ベース層は、ペロブスカイト型構造の第１の酸化物によ
り形成され、前記第１の中間層は、前記第１の酸化物の
Ａサイトの第１の元素の少なくとも一部がより価数の大
きな第２の元素により置換された構造の第２の酸化物に
より形成されていることを特徴とするトランジスタによ
って達成される。Therefore, the above objects are formed on the base layer, the first intermediate layer formed on the base layer, the emitter layer formed on the intermediate layer, and the first intermediate layer. In the transistor having a collector layer, the base layer is formed of a first oxide having a perovskite structure, and the first intermediate layer is formed of a first element of an A site of the first oxide. This is achieved by a transistor characterized in that at least a part is formed of a second oxide having a structure in which a second element having a higher valence is substituted.

【００２１】上述したトランジスタにおいて、前記ベー
ス層と前記中間層との間に形成された第２の中間層を更
に有し、前記第２の中間層は、前記第１の酸化物のＡサ
イトの前記第１の元素を置換する前記第２の元素の濃度
が、前記ベース層側で前記ベース層における濃度とほぼ
一致し、前記第１の中間層側で前記第１の中間層におけ
る濃度とほぼ一致し、前記ベース側から前記第１の中間
層側にむかって徐々に変化している第３の酸化物により
形成されていることが望ましい。The transistor described above may further include a second intermediate layer formed between the base layer and the intermediate layer, wherein the second intermediate layer includes the A site of the first oxide. The concentration of the second element substituting the first element is substantially the same as the concentration of the base layer on the base layer side, and is substantially the same as the concentration of the first intermediate layer on the first intermediate layer side. It is desirable that they are formed of a third oxide that is in agreement and gradually changes from the base side toward the first intermediate layer side.

【００２２】上述したトランジスタにおいて、前記エミ
ッタ層及び／又は前記コレクタ層と前記第１の中間層と
の間に形成された第３の中間層を更に有し、前記第３の
中間層は、前記第１の酸化物のＡサイトの前記第１の元
素を置換する前記第２の元素の濃度が、前記第１の中間
層における前記第２の元素の濃度よりも低い第４の酸化
物により形成されていることが望ましい。The above-mentioned transistor further includes a third intermediate layer formed between the emitter layer and / or the collector layer and the first intermediate layer, wherein the third intermediate layer is the Formed by a fourth oxide in which the concentration of the second element substituting the first element at the A site of the first oxide is lower than the concentration of the second element in the first intermediate layer. It is desirable that

【００２３】上述したトランジスタにおいて、前記エミ
ッタ層及び／又は前記コレクタ層が、酸化物高温超伝導
体により形成されていることが望ましい。上述したトラ
ンジスタにおいて、前記エミッタ層及び／又は前記コレ
クタ層と前記第１の中間層との間に形成された第４の中
間層を更に有し、前記第４の中間層は、導電性酸化物に
より形成されていることが望ましい。In the above-mentioned transistor, it is desirable that the emitter layer and / or the collector layer be formed of an oxide high temperature superconductor. The transistor described above further includes a fourth intermediate layer formed between the emitter layer and / or the collector layer and the first intermediate layer, wherein the fourth intermediate layer is a conductive oxide. Is preferably formed by

【００２４】上述したトランジスタにおいて、前記第１
の酸化物は、ＳｒＴｉＯ₃ 又はＳｒＴｉＯ₃ とペロブス
カイト型構造の他の酸化物との混晶であることことが望
ましい。In the transistor described above, the first
The oxide is preferably SrTiO ₃ or a mixed crystal of SrTiO ₃ and another oxide having a perovskite structure.

【００２５】[0025]

【作用】本発明によれば、ベース層を、ペロブスカイト
型構造の第１の酸化物により形成し、第１の中間層を、
第１の酸化物のＡサイトの第１の元素の少なくとも一部
がより価数の大きな第２の元素により置換された構造の
第２の酸化物により形成したので、低い動作電圧で大き
な電流密度を得ることができる 上述したトランジスタにおいて、ベース層と中間層との
間に形成された第２の中間層を更に有し、第２の中間層
は、第１の酸化物のＡサイトの第１の元素を置換する第
２の元素の濃度が、ベース層側でベース層における濃度
とほぼ一致し、第１の中間層側で第１の中間層における
濃度とほぼ一致し、ベース側から第１の中間層側にむか
って徐々に変化している第３の酸化物により形成したの
で、ベース層と第１の中間層間のバリアをほとんどなく
すことができ、トランジスタの動作電圧を更に低電圧化
することができる。According to the present invention, the base layer is formed of the first oxide having the perovskite structure, and the first intermediate layer is
Since at least a part of the first element of the A site of the first oxide was formed by the second oxide having a structure in which the second element having a higher valence was substituted, a large current density was obtained at a low operating voltage. In the transistor described above, further comprising a second intermediate layer formed between the base layer and the intermediate layer, the second intermediate layer being the first A-site of the first oxide. The concentration of the second element substituting the element is substantially the same as the concentration in the base layer on the base layer side, is substantially the same as the concentration in the first intermediate layer on the first intermediate layer side, Since it is formed of the third oxide that gradually changes toward the intermediate layer side, the barrier between the base layer and the first intermediate layer can be almost eliminated, and the operating voltage of the transistor can be further lowered. be able to.

【００２６】上述したトランジスタにおいて、エミッタ
層及び／又はコレクタ層を酸化物高温超伝導体により形
成したので、電極抵抗や相互配線の抵抗を完全に零にす
ることができ、高速動作させることができる。上述した
トランジスタにおいて、エミッタ層及び／又はコレクタ
層と第１の中間層との間に第３の中間層を更に設け、第
３の中間層を、第１の酸化物のＡサイトの第１の元素を
置換する第２の元素の濃度が、第１の中間層における第
２の元素の濃度よりも低い第４の酸化物により形成した
ので、エミッタ電極及びコレクタ電極に高温超伝導体を
用いたことによる電流の減少を抑止することができる。In the above-mentioned transistor, since the emitter layer and / or the collector layer is formed of the high temperature oxide superconductor, the electrode resistance and the interconnection resistance can be completely reduced to zero and high speed operation can be achieved. . In the transistor described above, a third intermediate layer is further provided between the emitter layer and / or the collector layer and the first intermediate layer, and the third intermediate layer is the first oxide A site of the first oxide. Since the concentration of the second element substituting the element is formed by the fourth oxide whose concentration is lower than the concentration of the second element in the first intermediate layer, a high temperature superconductor is used for the emitter electrode and the collector electrode. It is possible to prevent the current from decreasing.

【００２７】上述したトランジスタにおいて、エミッタ
層及び／又はコレクタ層と第１の中間層との間に第４の
中間層を更に設け、第４の中間層を、導電性酸化物によ
り形成したので、エミッタ電極及びコレクタ電極に高温
超伝導体を用いたことによる電流の減少を抑止すること
ができる。In the above-mentioned transistor, since the fourth intermediate layer is further provided between the emitter layer and / or the collector layer and the first intermediate layer, and the fourth intermediate layer is formed of the conductive oxide, It is possible to suppress the decrease in current due to the use of the high temperature superconductor for the emitter electrode and the collector electrode.

【００２８】[0028]

【実施例】本発明の第１の実施例による誘電体ベースト
ランジスタについて図２を用いて説明する。図２（ａ）
に本実施例による誘電体ベーストランジスタの構造を示
し図２（ｂ）に本実施例の誘電体ベーストランジスタの
電圧電流特性を示す。サファイア基板２０上に、約５０
０ｎｍ厚のＳｒＴｉＯ₃ 薄膜のベース層２１が形成され
ている。ベース層２１の下面には約２０ｎｍ厚のＰｔ薄
膜のベース電極２２が形成されている。EXAMPLE A dielectric base transistor according to a first example of the present invention will be described with reference to FIG. Figure 2 (a)
FIG. 2 shows the structure of the dielectric base transistor of this embodiment, and FIG. 2B shows the voltage-current characteristics of the dielectric base transistor of this embodiment. About 50 on the sapphire substrate 20
A base layer 21 of a 0 nm thick SrTiO ₃ thin film is formed. On the lower surface of the base layer 21, a Pt thin film base electrode 22 having a thickness of about 20 nm is formed.

【００２９】ベース層２１上の所定距離だけ離れた位置
には、約１０ｎｍ厚のＬａＴｉＯ₃（ランタンタイタネ
ート）薄膜の中間層２３、２４が形成されている。この
ＬａＴｉＯ₃ 薄膜は、ベース層２１のＳｒＴｉＯ₃ 薄膜
のペロブスカイト型構造のＡサイトに位置しているＳｒ
（２価）を、価数のより大きい３価のＬａに全て置換し
た酸化物である。Intermediate layers 23 and 24 of a LaTiO ₃ (lanthanum titanate) thin film having a thickness of about 10 nm are formed at positions separated by a predetermined distance on the base layer 21. This LaTiO ₃ thin film is Sr located at the A site of the perovskite structure of the SrTiO ₃ thin film of the base layer 21.
It is an oxide in which (divalent) is all replaced by trivalent La having a higher valence.

【００３０】中間層２３、２４からサファイア基板２０
にかけて、約２００ｎｍ厚のＴａ薄膜のエミッタ層２５
とコレクタ層２６がそれぞれ形成されている。ベース電
極２２に印加する電圧を制御することにより、エミッタ
層２５→中間層２３→ベース層２１→中間層２４→コレ
クタ層２６に至る電流径路を流れる電流を制御すること
ができる。From the intermediate layers 23 and 24 to the sapphire substrate 20
To about 200 nm thick Ta thin film emitter layer 25
And a collector layer 26 are formed respectively. By controlling the voltage applied to the base electrode 22, it is possible to control the current flowing through the current path from the emitter layer 25 → the intermediate layer 23 → the base layer 21 → the intermediate layer 24 → the collector layer 26.

【００３１】この誘電体ベーストランジスタの電流電圧
特性は、図２（ｂ）に示すようになる。１Ｖ以下の動作
電圧で１〜１０ｍＡの電流を制御することができ、従来
例に比べて低い動作電圧で大きな電流密度を得ることが
できる。本発明の第２の実施例による誘電体ベーストラ
ンジスタについて図３を用いて説明する。図３に本実施
例による誘電体ベーストランジスタの構造を示す。図２
に示す第１の実施例の誘電体ベーストランジスタと同一
の構成要素には同一の符号を付して説明を省略又は簡略
にする。The current-voltage characteristic of this dielectric base transistor is as shown in FIG. 2 (b). A current of 1 to 10 mA can be controlled at an operating voltage of 1 V or less, and a large current density can be obtained at an operating voltage lower than that of the conventional example. A dielectric base transistor according to the second embodiment of the present invention will be described with reference to FIG. FIG. 3 shows the structure of the dielectric base transistor according to this embodiment. Figure 2
The same components as those of the dielectric base transistor of the first embodiment shown in FIG. 2 are designated by the same reference numerals to omit or simplify the description.

【００３２】本実施例の特徴は、ベース層２１と中間層
２３、２４の間に、約４ｎｍ厚の（Ｓｒ_X Ｌａ_1-X Ｔｉ
Ｏ₃ 混晶薄膜により形成された中間層２７、２８を設け
た点にある。中間層２７、２８の組成比Ｘは、ベース層
２１側では「１」であり、ベース層２１と連続し、中間
層２３、２４側で「０」であり、中間層２３、２４と連
続する。中間層２７、２８内では組成比Ｘが徐々に変化
する。その他の構成は第１の実施例と同じである。The feature of this embodiment is that between the base layer 21 and the intermediate layers 23 and 24, (Sr _X La _{1 -X} Ti) having a thickness of about 4 nm is formed.
The intermediate layers 27 and 28 formed of an O ₃ mixed crystal thin film are provided. The composition ratio X of the intermediate layers 27 and 28 is “1” on the side of the base layer 21 and continuous with the base layer 21, is “0” on the side of the intermediate layers 23 and 24, and continuous with the intermediate layers 23 and 24. . In the intermediate layers 27 and 28, the composition ratio X gradually changes. The other structure is the same as that of the first embodiment.

【００３３】このように、本実施例によれば、ベース層
２１と中間層２３、２４の間にＳｒ _X Ｌａ_1-X ＴｉＯ₃
混晶薄膜の中間層２７、２８を設けたので、ベース層２
１から中間層２３、２４にかけてＳｒ_X Ｌａ_1-X ＴｉＯ
₃ 混晶の組成比Ｘが連続的に変化して、ベース層２１と
中間層２３、２４間のバリアをほとんどなくすことがで
きる。これにより、トランジスタの動作電圧を更に１／
３程度低電圧化することができる。Thus, according to this embodiment, the base layer
21 between the intermediate layer 21 and the intermediate layers 23, 24 _XLa_1-XTiO₃
Since the mixed crystal thin film intermediate layers 27 and 28 are provided, the base layer 2
Sr from 1 to the intermediate layers 23 and 24_XLa_1-XTiO
₃The composition ratio X of the mixed crystal continuously changes, and
It is possible to eliminate the barrier between the intermediate layers 23 and 24.
Wear. This makes the operating voltage of the transistor 1 /
It is possible to reduce the voltage by about 3.

【００３４】本発明の第３の実施例による誘電体ベース
トランジスタについて図４を用いて説明する。図４に本
実施例による誘電体ベーストランジスタの構造を示す。
図２に示す第１の実施例の誘電体ベーストランジスタと
同一の構成要素には同一の符号を付して説明を省略又は
簡略にする。本実施例の特徴は、エミッタ層２５、コレ
クタ層２６として、Ｔａ薄膜の代わりに、高温超伝導体
である約２００ｎｍ厚のＹＢＣＯ薄膜を用いている点に
ある。その他の構成は第１の実施例と同じである。A dielectric base transistor according to the third embodiment of the present invention will be described with reference to FIG. FIG. 4 shows the structure of the dielectric base transistor according to this embodiment.
The same components as those of the dielectric base transistor of the first embodiment shown in FIG. 2 are designated by the same reference numerals to omit or simplify the description. A feature of this embodiment is that, as the emitter layer 25 and the collector layer 26, a YBCO thin film having a thickness of about 200 nm, which is a high temperature superconductor, is used instead of the Ta thin film. The other structure is the same as that of the first embodiment.

【００３５】このように、本実施例によれば、エミッタ
層２５、コレクタ層２６に高温超伝導体を用いたので、
電極抵抗や相互配線の抵抗を完全に零にすることがで
き、高速動作が可能となる。なお、電極材料として高温
超伝導体を用いると電流が減少するが、本実施例によれ
ばベース層２１とエミッタ層２５及びコレクタ層２６の
間に中間層２３、２４を設けたので、電流の減少を最小
限に抑えることができる。例えば、エミッタ層２５及び
コレクタ層２６にＴａ薄膜を用いた場合と比べて、５０
％程度の電流減少ですんだ。As described above, according to this embodiment, since the high temperature superconductor is used for the emitter layer 25 and the collector layer 26,
The electrode resistance and the resistance of the mutual wiring can be made completely zero, and high-speed operation becomes possible. The current decreases when a high temperature superconductor is used as the electrode material. However, according to the present embodiment, the intermediate layers 23 and 24 are provided between the base layer 21, the emitter layer 25, and the collector layer 26. The reduction can be minimized. For example, compared with the case where Ta thin films are used for the emitter layer 25 and the collector layer 26,
It's about a% reduction in current.

【００３６】本発明の第４の実施例による誘電体ベース
トランジスタについて図５を用いて説明する。図５に本
実施例による誘電体ベーストランジスタの構造を示す。
図５に示す第３の実施例の誘電体ベーストランジスタと
同一の構成要素には同一の符号を付して説明を省略又は
簡略にする。本実施例の特徴は、ＹＢＣＯ薄膜によるエ
ミッタ層２５及びコレクタ層２６とＬａＴｉＯ₃ 薄膜の
中間層２３、２４の間に、約２ｎｍ厚のＬａ_0.1 Ｓｒ
_0.9 ＴｉＯ₃ 薄膜からなる中間層２９、３０を設けた点
にある。中間層２９、３０を形成するＬａ_0.1 Ｓｒ_0.9
ＴｉＯ₃ は、ＳｒＴｉＯ₃ 薄膜のペロブスカイト型構造
のＡサイトに位置しているＳｒ（２価）を、価数のより
大きい３価のＬａに１０％置換した酸化物である。A dielectric base transistor according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 5 shows the structure of the dielectric base transistor according to this embodiment.
The same components as those of the dielectric base transistor of the third embodiment shown in FIG. 5 are designated by the same reference numerals to omit or simplify the description. The feature of this embodiment is that the La _0.1 Sr layer having a thickness of about 2 nm is provided between the emitter layer 25 and the collector layer 26 of the YBCO thin film and the intermediate layers 23 and 24 of the LaTiO ₃ thin film.
_The intermediate layers 29 and 30 made of _0.9 TiO ₃ thin film are provided. La _0.1 Sr _0.9 forming the intermediate layers 29, 30
TiO ₃ is an oxide in which Sr (divalent) located at the A site of the perovskite structure of the SrTiO ₃ thin film is replaced by 10% of trivalent La having a higher valence.

【００３７】このように、本実施例によれば、エミッタ
層２５及びコレクタ層２６と中間層２３、２４との間に
Ｌａ_0.1 Ｓｒ_0.9 ＴｉＯ₃ からなる中間層２９、３０を
設けたので、エミッタ電極２５及びコレクタ電極２６に
高温超伝導体を用いたことによる電流の減少を抑止する
ことができる。また、エミッタ層２５及びコレクタ層２
６と中間層２３、２４の間に設けた中間層２９、３０の
材料として、ＩＴＯ（Indium Tin Oxide）等の導電性酸
化物を用いてもトランジスタ電流を増加させ、エミッタ
層２５及びコレクタ層２６に高温超伝導体を用いたこと
による電流の減少を抑止することができる。As described above, according to this embodiment, since the intermediate layers 29 and 30 made of La _0.1 Sr _0.9 TiO ₃ are provided between the emitter layers 25 and collector layers 26 and the intermediate layers 23 and 24, It is possible to suppress the decrease in current due to the use of the high temperature superconductor for the electrode 25 and the collector electrode 26. In addition, the emitter layer 25 and the collector layer 2
Even if a conductive oxide such as ITO (Indium Tin Oxide) is used as the material of the intermediate layers 29 and 30 provided between the intermediate layer 6 and the intermediate layers 23 and 24, the transistor current is increased and the emitter layer 25 and the collector layer 26 are formed. It is possible to suppress a decrease in current due to the use of a high temperature superconductor.

【００３８】本発明の第５の実施例による誘電体ベース
トランジスタについて図６を用いて説明する。図６に本
実施例による誘電体ベーストランジスタの構造を示す。
図２に示す第１の実施例の誘電体ベーストランジスタと
同一の構成要素には同一の符号を付して説明を省略又は
簡略にする。本実施例の特徴は、ベース層２１としてＳ
ｒ_0.5 Ｂａ_0.5 ＴｉＯ₃ 薄膜を用い、中間層２３、２４
としてＣｅＴｉＯ₃ 薄膜を用いている点にある。このＳ
ｒ_{0. 5} Ｂａ_0.5 ＴｉＯ₃ 薄膜は、ＳｒＴｉＯ₃ のペロブ
スカイト型構造のＡサイトに位置しているＳｒの５０％
をＢａに置換した酸化物である。また、ＣｅＴｉＯ₃薄
膜は、ＳｒＴｉＯ₃ のペロブスカイト型構造のＡサイト
に位置しているＳｒを価数の多いＣｅ（３価）に全て置
換した酸化物である。A dielectric base transistor according to the fifth embodiment of the present invention will be described with reference to FIG. FIG. 6 shows the structure of the dielectric base transistor according to this embodiment.
The same components as those of the dielectric base transistor of the first embodiment shown in FIG. 2 are designated by the same reference numerals to omit or simplify the description. The feature of this embodiment is that S is used as the base layer 21.
Using the r _0.5 Ba _0.5 TiO ₃ thin film, the intermediate layers 23, 24
As a result, a CeTiO ₃ thin film is used. This S
r _{0. 5} Ba _0.5 TiO ₃ thin film is 50% of the Sr, which is located at the A site of the perovskite structure of SrTiO ₃
Is an oxide in which is replaced by Ba. Further, the CeTiO ₃ thin film is an oxide in which Sr located at the A site of the perovskite structure of SrTiO ₃ is completely replaced with Ce (trivalent) having a large valence.

【００３９】このように、本実施例によれば、ベース層
２１にＳｒ_0.5 Ｂａ_0.5 ＴｉＯ₃ なる混晶を用いたの、
室温においても高い誘電率のベース層２１を実現でき、
高い電圧ゲインの誘電体ベーストランジスタを実現する
ことができる。また、中間層２３、２４のＡサイトの元
素を選択することにより、ベース層２１、エミッタ層２
５、コレクタ層２６との格子定数の整合性の優れた誘電
体ベーストランジスタを実現することができる。As described above, according to this embodiment, the mixed crystal of Sr _0.5 Ba _0.5 TiO ₃ is used for the base layer 21,
It is possible to realize the base layer 21 having a high dielectric constant even at room temperature,
A dielectric base transistor with high voltage gain can be realized. Further, by selecting the element of A site of the intermediate layers 23 and 24, the base layer 21 and the emitter layer 2
5. A dielectric base transistor having excellent lattice constant matching with the collector layer 26 can be realized.

【００４０】本発明は上記実施例に限らず種々の変形が
可能である。例えば、上記実施例では、ベース層や中間
層の材料として、ペロブスカイト型構造の酸化物として
ＳｒＴｉＯ₃ やＬａＴｉＯ₃ 等を用いたが、他の元素に
よる酸化物でもよい。また、エミッタ層やコレクタ層の
材料として、ＴａやＹＢＣＯを用いたが、他の金属や高
温超伝導体でもよい。The present invention is not limited to the above embodiment, but various modifications can be made. For example, in the above-described examples, SrTiO ₃ , LaTiO ₃ or the like is used as the oxide of the perovskite structure as the material of the base layer or the intermediate layer, but the oxide of other elements may be used. Further, although Ta and YBCO are used as the material of the emitter layer and the collector layer, other metals or high temperature superconductors may be used.

【００４１】[0041]

【発明の効果】以上の通り、本発明によれば、本発明に
よれば、ベース層を、ペロブスカイト型構造の第１の酸
化物により形成し、第１の中間層を、第１の酸化物のＡ
サイトの第１の元素の少なくとも一部がより価数の大き
な第２の元素により置換された構造の第２の酸化物によ
り形成したので、低い動作電圧で大きな電流密度を得る
ことができる 上述したトランジスタにおいて、ベース層と中間層との
間に形成された第２の中間層を更に有し、第２の中間層
は、第１の酸化物のＡサイトの第１の元素を置換する第
２の元素の濃度が、ベース層側でベース層における濃度
とほぼ一致し、第１の中間層側で第１の中間層における
濃度とほぼ一致し、ベース側から第１の中間層側にむか
って徐々に変化している第３の酸化物により形成したの
で、ベース層と第１の中間層間のバリアをほとんどなく
すことができ、トランジスタの動作電圧を更に低電圧化
することができる。As described above, according to the present invention, the base layer is formed of the first oxide having the perovskite structure and the first intermediate layer is formed of the first oxide according to the present invention. Of A
Since at least a part of the first element of the site is formed by the second oxide having a structure in which the second element having a higher valence is substituted, a large current density can be obtained at a low operating voltage. The transistor further comprises a second intermediate layer formed between the base layer and the intermediate layer, the second intermediate layer replacing the first element of the A site of the first oxide. The concentration of the element of is substantially the same as the concentration of the base layer on the base layer side, and is substantially the same as the concentration of the first intermediate layer on the first intermediate layer side, and from the base side to the first intermediate layer side. Since it is formed of the gradually changing third oxide, the barrier between the base layer and the first intermediate layer can be almost eliminated, and the operating voltage of the transistor can be further lowered.

【００４２】上述したトランジスタにおいて、エミッタ
層及び／又はコレクタ層を酸化物高温超伝導体により形
成したので、電極抵抗や相互配線の抵抗を完全に零にす
ることができ、高速動作させることができる。上述した
トランジスタにおいて、エミッタ層及び／又はコレクタ
層と第１の中間層との間に第３の中間層を更に設け、第
３の中間層を、第１の酸化物のＡサイトの第１の元素を
置換する第２の元素の濃度が、第１の中間層における第
２の元素の濃度よりも低い第４の酸化物により形成した
ので、エミッタ電極及びコレクタ電極に高温超伝導体を
用いたことによる電流の減少を抑止することができる。In the above-mentioned transistor, since the emitter layer and / or the collector layer is formed of the high temperature oxide superconductor, the electrode resistance and the interconnection resistance can be completely reduced to zero, and high speed operation can be achieved. . In the transistor described above, a third intermediate layer is further provided between the emitter layer and / or the collector layer and the first intermediate layer, and the third intermediate layer is the first oxide A site of the first oxide. Since the concentration of the second element substituting the element is formed by the fourth oxide whose concentration is lower than the concentration of the second element in the first intermediate layer, a high temperature superconductor is used for the emitter electrode and the collector electrode. It is possible to prevent the current from decreasing.

【００４３】上述したトランジスタにおいて、エミッタ
層及び／又はコレクタ層と第１の中間層との間に第４の
中間層を更に設け、第４の中間層を、導電性酸化物によ
り形成したので、エミッタ電極及びコレクタ電極に高温
超伝導体を用いたことによる電流の減少を抑止すること
ができる。In the above-mentioned transistor, the fourth intermediate layer is further provided between the emitter layer and / or the collector layer and the first intermediate layer, and the fourth intermediate layer is formed of the conductive oxide. It is possible to suppress the decrease in current due to the use of the high temperature superconductor for the emitter electrode and the collector electrode.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.

【図２】本発明の第１の実施例による誘電体ベーストラ
ンジスタを示す図である。FIG. 2 is a diagram showing a dielectric base transistor according to a first embodiment of the present invention.

【図３】本発明の第２の実施例による誘電体ベーストラ
ンジスタを示す図である。FIG. 3 is a diagram showing a dielectric base transistor according to a second embodiment of the present invention.

【図４】本発明の第３の実施例による誘電体ベーストラ
ンジスタを示す図である。FIG. 4 is a diagram showing a dielectric base transistor according to a third embodiment of the present invention.

【図５】本発明の第４の実施例による誘電体ベーストラ
ンジスタを示す図である。FIG. 5 is a diagram showing a dielectric base transistor according to a fourth embodiment of the present invention.

【図６】本発明の第５の実施例による誘電体ベーストラ
ンジスタを示す図である。FIG. 6 is a diagram showing a dielectric base transistor according to a fifth embodiment of the present invention.

【図７】従来の誘電体ベーストランジスタを示す図であ
る。FIG. 7 is a diagram showing a conventional dielectric base transistor.

【符号の説明】[Explanation of symbols]

１０…ベース層 １１、１２…中間層 １３…エミッタ層 １４…コレクタ層 １５…ベース電極 １６…エミッタ電極 １７…コレクタ電極 ２０…サファイア基板 ２１…ベース層 ２２…ベース電極 ２３、２４…中間層 ２５…エミッタ層 ２６…コレクタ層 ２７、２８…中間層 ２９、３０…中間層 ５０…ベース層 ５１、５２…中間層 ５３…エミッタ層 ５４…コレクタ層 ５５…ベース電極 ５６…エミッタ電極 ５７…コレクタ電極 10 ... Base layer 11, 12 ... Intermediate layer 13 ... Emitter layer 14 ... Collector layer 15 ... Base electrode 16 ... Emitter electrode 17 ... Collector electrode 20 ... Sapphire substrate 21 ... Base layer 22 ... Base electrode 23, 24 ... Intermediate layer 25 ... Emitter layer 26 ... Collector layer 27, 28 ... Intermediate layer 29, 30 ... Intermediate layer 50 ... Base layer 51, 52 ... Intermediate layer 53 ... Emitter layer 54 ... Collector layer 55 ... Base electrode 56 ... Emitter electrode 57 ... Collector electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 ベース層と、前記ベース層上に形成され
た第１の中間層と、前記中間層上に形成されたエミッタ
層と、前記第１の中間層上に形成されたコレクタ層とを
有するトランジスタにおいて、 前記ベース層は、ペロブスカイト型構造の第１の酸化物
により形成され、 前記第１の中間層は、前記第１の酸化物のＡサイトの第
１の元素の少なくとも一部がより価数の大きな第２の元
素により置換された構造の第２の酸化物により形成され
ていることを特徴とするトランジスタ。1. A base layer, a first intermediate layer formed on the base layer, an emitter layer formed on the intermediate layer, and a collector layer formed on the first intermediate layer. In the transistor having, the base layer is formed of a first oxide having a perovskite structure, and the first intermediate layer includes at least a part of the first element of the A site of the first oxide. A transistor which is formed of a second oxide having a structure in which a second element having a higher valence is substituted. 【請求項２】 請求項１記載のトランジスタにおいて、 前記ベース層と前記中間層との間に形成された第２の中
間層を更に有し、 前記第２の中間層は、前記第１の酸化物のＡサイトの前
記第１の元素を置換する前記第２の元素の濃度が、前記
ベース層側で前記ベース層における濃度とほぼ一致し、
前記第１の中間層側で前記第１の中間層における濃度と
ほぼ一致し、前記ベース側から前記第１の中間層側にむ
かって徐々に変化している第３の酸化物により形成され
ていることを特徴とするトランジスタ。2. The transistor according to claim 1, further comprising a second intermediate layer formed between the base layer and the intermediate layer, wherein the second intermediate layer is the first oxidation layer. The concentration of the second element substituting the first element of the A site of the product is substantially the same as the concentration in the base layer on the base layer side,
The third intermediate layer is formed of a third oxide having a concentration substantially equal to that of the first intermediate layer on the side of the first intermediate layer and gradually changing from the base side to the side of the first intermediate layer. A transistor characterized by being present. 【請求項３】 請求項１又は２記載のトランジスタにお
いて、 前記エミッタ層及び／又は前記コレクタ層と前記第１の
中間層との間に形成された第３の中間層を更に有し、 前記第３の中間層は、前記第１の酸化物のＡサイトの前
記第１の元素を置換する前記第２の元素の濃度が、前記
第１の中間層における前記第２の元素の濃度よりも低い
第４の酸化物により形成されていることを特徴とするト
ランジスタ。3. The transistor according to claim 1, further comprising a third intermediate layer formed between the emitter layer and / or the collector layer and the first intermediate layer, In the third intermediate layer, the concentration of the second element substituting the first element in the A site of the first oxide is lower than the concentration of the second element in the first intermediate layer. A transistor formed of a fourth oxide. 【請求項４】 請求項１又は２記載のトランジスタにお
いて、 前記エミッタ層及び／又は前記コレクタ層と前記第１の
中間層との間に形成された第４の中間層を更に有し、 前記第４の中間層は、導電性酸化物により形成されてい
ることを特徴とするトランジスタ。4. The transistor according to claim 1, further comprising a fourth intermediate layer formed between the emitter layer and / or the collector layer and the first intermediate layer, The intermediate layer of No. 4 is formed of a conductive oxide.