JPH0887956A - Electron emitting element, its manufacture, crt and plane display - Google Patents
Electron emitting element, its manufacture, crt and plane displayInfo
- Publication number
- JPH0887956A JPH0887956A JP22176894A JP22176894A JPH0887956A JP H0887956 A JPH0887956 A JP H0887956A JP 22176894 A JP22176894 A JP 22176894A JP 22176894 A JP22176894 A JP 22176894A JP H0887956 A JPH0887956 A JP H0887956A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- electron
- type
- emitting device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ディスプレイ，真空
管，半導体製造装置等に用いられる冷陰極電子源の電子
放出素子の構造、その製造方法、電子放出素子を用いた
ＣＲＴ及び平面ディスプレイに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an electron-emitting device of a cold cathode electron source used for a display, a vacuum tube, a semiconductor manufacturing apparatus, etc., a manufacturing method thereof, a CRT using the electron-emitting device and a flat display. is there.
【０００２】[0002]
【従来の技術】図１４は例えば特開平４−９４０３３号
公報に記載された従来の電子放出素子を示す断面図であ
る。図において、１２はエミッタ、１３は低抵抗Ｓｉ基
板、１４は絶縁膜、１５はエミッタ１２の周囲に空間を
隔てて設けたゲート電極で、例えば内径が約２μｍにな
るように設けたものである。２０はエミッタ１２に対向
して設けたアノード板、７３はエミッタを形成する工程
で設けた熱酸化膜である。エミッタ１２はＳｉ基板１３
をエッチングして、その先端の曲率半径を例えば１００
ｎｍ以下に尖らせて円錐状に形成されている。2. Description of the Related Art FIG. 14 is a sectional view showing a conventional electron-emitting device disclosed in, for example, Japanese Patent Laid-Open No. 4-94033. In the figure, 12 is an emitter, 13 is a low-resistance Si substrate, 14 is an insulating film, and 15 is a gate electrode provided around the emitter 12 with a space therebetween, for example, having an inner diameter of about 2 μm. . Reference numeral 20 is an anode plate provided so as to face the emitter 12, and 73 is a thermal oxide film provided in the step of forming the emitter. The emitter 12 is the Si substrate 13
Is etched and the radius of curvature of its tip is set to, for example, 100
It is formed in a conical shape with a sharpness of not more than nm.
【０００３】次に動作について説明する。Ｓｉ基板１３
とゲート電極１５の間にゲート電極側が正となるように
電圧をかけると、Ｓｉ基板１３からエミッタ１２間の抵
抗が低いため、実効的の電圧はエミッタ１２の先端とゲ
ート電極１５の間の空間にかかる。更に、エミッタ１２
の先端が尖っているために、エミッタ１２の先端とゲー
ト電極１５の電界はエミッタ１２の先端近傍の空間に集
中する。ゲート電極１５の電圧をさらに上げると、エミ
ッタ１２の先端からトンネル効果による電子の放出が始
まる。この時、アノード板２０に正の電圧をかけておく
と、放出された電子はアノード板２０に流れ、アノード
電流が観測される。Ｓｉ基板１３を接地し、アノード板
２０にゲート電極１５に対して２００Ｖの電圧を加え、
ゲート電極１５の電圧（ゲート電圧）を０Ｖから順次増
加させてアノード電流を測定した場合、ゲート電圧が８
０Ｖを越えるとアノード電流が観測され始めた。このア
ノード電流が観測され始める電圧をはさんでゲート電圧
を変調することにより、この素子を電子源として作用さ
せることができる。Next, the operation will be described. Si substrate 13
When a voltage is applied between the gate electrode 15 and the gate electrode 15 such that the gate electrode side is positive, the effective voltage is the space between the tip of the emitter 12 and the gate electrode 15 because the resistance between the Si substrate 13 and the emitter 12 is low. Take Furthermore, the emitter 12
Since the tip of the emitter is sharp, the electric field of the tip of the emitter 12 and the gate electrode 15 is concentrated in the space near the tip of the emitter 12. When the voltage of the gate electrode 15 is further increased, electrons are emitted from the tip of the emitter 12 by the tunnel effect. At this time, if a positive voltage is applied to the anode plate 20, the emitted electrons flow to the anode plate 20 and the anode current is observed. The Si substrate 13 is grounded, a voltage of 200 V is applied to the anode plate 20 with respect to the gate electrode 15,
When the voltage of the gate electrode 15 (gate voltage) is sequentially increased from 0 V and the anode current is measured, the gate voltage is 8
When it exceeded 0 V, the anode current began to be observed. By modulating the gate voltage across the voltage at which this anode current begins to be observed, this element can act as an electron source.
【０００４】また、図１５はこの電子放出素子の製造方
法を工程順に示す断面図である。図１５（ａ）で低抵抗
Ｓｉ基板１３上に熱酸化処理、リソグラフィ及びドライ
エッチング工程によって、ＳｉＯ2 膜からなる円形のマ
スク７１を形成する。図１５（ｂ）では、ＳｉＯ2 膜の
円形パターン７１をマスクにして、Ｓｉ基板１３をリア
クティブイオンエッチング（以下、ＲＩＥと記す）し、
マスク７１の下にエミッタのもととなるコーン７２を形
成する。次に熱酸化処理によりコーン７２の表面に熱酸
化膜７３を設けて、図１５（ｃ）に示すものが得られ
る。この状態で絶縁膜１４及びゲート電極１５を蒸着し
（図１５（ｄ））、この後、ウェットエッチングにより
マスク７１に成膜された絶縁膜材料及びゲート電極材料
をリフトオフすると共に、熱酸化膜７３を除去し、図１
５（ｅ）で示す電子放出素子が得られる。FIG. 15 is a sectional view showing the method of manufacturing the electron-emitting device in the order of steps. In FIG. 15A, a circular mask 71 made of a SiO 2 film is formed on the low resistance Si substrate 13 by the thermal oxidation process, the lithography and the dry etching process. In FIG. 15B, the Si substrate 13 is subjected to reactive ion etching (hereinafter referred to as RIE) using the circular pattern 71 of the SiO 2 film as a mask,
A cone 72, which is a source of the emitter, is formed under the mask 71. Next, a thermal oxidation film 73 is provided on the surface of the cone 72 by thermal oxidation treatment to obtain the one shown in FIG. In this state, the insulating film 14 and the gate electrode 15 are vapor-deposited (FIG. 15D), and thereafter, the insulating film material and the gate electrode material formed on the mask 71 are lifted off by wet etching, and the thermal oxide film 73 is formed. Removed, Figure 1
The electron-emitting device shown in 5 (e) is obtained.
【０００５】上記の電子放出素子において、アノード電
流が観測され始めるゲート電圧の大きさは約８０Ｖであ
り、これは大きな値である。このため、ゲート電圧を駆
動するドライブ回路として高価な高電圧タイプのものが
必要であり、結果として電子放出素子を利用したディス
プレイや真空管等の装置の値段を高いものとしている。
エミッタの先端近傍の空間における電界強度の大きさ
は、エミッタ先端の曲率半径に依存する。従って、エミ
ッタ先端の曲率半径を小さくすれば、アノード電流が観
測され始める電圧の大きさは小さくなる。ところが従来
の電子放出素子は上記のように、図１５（ｂ）に示すＲ
ＩＥ，図１５（ｃ）に示す熱酸化処理及び図１５（ｅ）
のウエットエッチングでの加工精度でエミッタ先端部の
曲率半径が決まる。また、ＲＩＥのエッチング深さを大
きくする，または熱酸化処理での熱酸化膜を理想値より
わずかでも厚くすると、先端が尖っている分エミッタの
高さは急激に低くなり電界の集中が悪くなるので、加工
精度限界までエミッタの曲率半径を小さくすることは望
ましくない。従って、アノード電流が観測され始める電
圧の大きさはあまり小さくできなかった。In the above electron-emitting device, the magnitude of the gate voltage at which the anode current starts to be observed is about 80V, which is a large value. For this reason, an expensive high voltage type drive circuit is required as a drive circuit for driving the gate voltage, and as a result, a device such as a display or a vacuum tube using the electron-emitting device is expensive.
The magnitude of the electric field strength in the space near the tip of the emitter depends on the radius of curvature of the tip of the emitter. Therefore, if the radius of curvature of the tip of the emitter is reduced, the magnitude of the voltage at which the anode current begins to be observed decreases. However, the conventional electron-emitting device has the R shown in FIG.
IE, thermal oxidation treatment shown in FIG. 15 (c) and FIG. 15 (e)
The radius of curvature of the tip of the emitter is determined by the processing accuracy of the wet etching. Further, if the etching depth of RIE is increased or the thickness of the thermal oxide film in the thermal oxidation process is made slightly thicker than the ideal value, the height of the emitter sharply decreases due to the sharp tip, and the concentration of the electric field deteriorates. Therefore, it is not desirable to reduce the radius of curvature of the emitter to the limit of processing accuracy. Therefore, the magnitude of the voltage at which the anode current begins to be observed could not be reduced so much.
【０００６】一方、刊行物（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅ
ｃｈｎｏｌ．Ｂ１２（２），Ｍａｒ／Ａｐｒｌ，１９９
４年，第６６２頁〜第６６５頁）に掲載された電子放出
素子がある。これは、ｐ型Ｓｉ基板上に設けたエミッタ
の先端部を、陽極化成法を用いて直径数ｎｍの微小繊維
状の集まりからなる多孔質状に形成している。そして、
エミッタ先端の曲率半径を微小繊維のそれとすることに
より、電界を集中させ、アノード電流が観測され始める
ゲート電圧の大きさを下げている。しかしながら、この
素子ではｐ型Ｓｉを用いているため、電界が加わるとエ
ミッタの表面近傍に空乏層ができる。この空乏層が内部
からの電子の供給を妨げるため、ゲート電圧を上げた場
合にアノード電流が飽和すること及び周囲の温度や光が
あたることによってアノード電流が変動するといった欠
点があった。On the other hand, the publication (J. Vac. Sci. Te
chnol. B12 (2), Mar / Apr, 199
4th page, pages 662 to 665). In this method, the tip of an emitter provided on a p-type Si substrate is formed into a porous shape composed of fine fiber-like aggregates having a diameter of several nm by using an anodization method. And
By setting the radius of curvature of the tip of the emitter to that of the microfiber, the electric field is concentrated and the magnitude of the gate voltage at which the anode current starts to be observed is reduced. However, since this element uses p-type Si, a depletion layer is formed near the surface of the emitter when an electric field is applied. Since this depletion layer hinders the supply of electrons from the inside, there is a drawback that the anode current is saturated when the gate voltage is increased and the anode current fluctuates due to ambient temperature and light.
【０００７】[0007]
【発明が解決しようとする課題】従来の電子放出素子は
上記のように構成されており、アノード電流が観測され
始めるゲート電圧が大きいという問題点があった。ま
た、ｐ型Ｓｉのエミッタ先端に多孔質Ｓｉ層を形成した
ものでは、アノード電流が観測され始めるゲート電圧を
下げることができるが、アノード電流が飽和したり、周
囲の温度や光に影響されるという問題点があった。The conventional electron-emitting device is constructed as described above and has a problem that the gate voltage at which the anode current starts to be observed is large. Further, in the case where the porous Si layer is formed at the tip of the p-type Si emitter, the gate voltage at which the anode current starts to be observed can be lowered, but the anode current is saturated and is influenced by the ambient temperature and light. There was a problem.
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、アノード電流が飽和することな
く、また周囲の温度や光に影響されずに、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことを目的としており、更にこの電子放出素子に適した
製造方法及びこの電子放出素子の特長を生かしたＣＲＴ
と平面ディスプレイを提供することを目的とする。The present invention has been made in order to solve the above-mentioned problems, and the gate voltage at which the anode current starts to be observed without the anode current being saturated and being influenced by the ambient temperature and light is avoided. A CRT that aims to obtain an electron-emitting device with a low electron emission rate, and further uses a manufacturing method suitable for this electron-emitting device and the features of this electron-emitting device.
And to provide a flat display.
【０００９】[0009]
【課題を解決するための手段】請求項１の発明に係る電
子放出素子は、エミッタと、エミッタと空間を隔てて設
けたゲート電極を備え、エミッタに電界をかけて電子を
放出させる電子放出素子において、エミッタが、多孔質
Ｓｉ層を有するｎ型Ｓｉからなると共に、電子放出側に
突出しており、その形状が円錐状であることを特徴とす
るものである。An electron-emitting device according to the invention of claim 1 is provided with an emitter and a gate electrode provided with a space between the emitter and the emitter, and emits electrons by applying an electric field to the emitter. In (1), the emitter is made of n-type Si having a porous Si layer, projects toward the electron emission side, and has a conical shape.
【００１０】また、請求項２の発明に係る電子放出素子
は、エミッタと、エミッタと空間を隔てて設けたゲート
電極を備え、エミッタに電界をかけて電子を放出させる
電子放出素子において、エミッタが、多孔質Ｓｉ層を有
するｎ型Ｓｉからなると共に、電子放出側に突出してお
り、その形状が柱状または円錐台状であることを特徴と
するものである。The electron-emitting device according to the invention of claim 2 further comprises an emitter and a gate electrode provided with a space between the emitter and the emitter, and the emitter is an electron-emitting device which emits electrons by applying an electric field to the emitter. It is characterized by being made of n-type Si having a porous Si layer, protruding toward the electron emission side, and having a columnar or truncated cone shape.
【００１１】また、請求項３の発明に係る電子放出素子
は、エミッタと、エミッタと空間を隔てて設けたゲート
電極を備え、エミッタに電界をかけて電子を放出させる
電子放出素子において、エミッタが、多孔質Ｓｉ層を有
するｎ型Ｓｉからなると共に、その形状が平面状である
ことを特徴とするものである。According to a third aspect of the present invention, there is provided an electron-emitting device including an emitter and a gate electrode provided with a space between the emitter and the emitter, wherein the emitter emits electrons by applying an electric field to the emitter. , N-type Si having a porous Si layer and having a planar shape.
【００１２】また、請求項４の発明に係る電子放出素子
の製造方法は、ｎ型Ｓｉ基板のエミッタ形成部にマスク
を形成する工程、マスクを形成したｎ型Ｓｉ基板のドラ
イエッチングによりマスクの下のエミッタ形成部にコー
ンを形成する工程、熱酸化処理によりコーンを形成した
ｎ型Ｓｉ基板の電子放出側に熱酸化膜を設ける工程、熱
酸化膜を形成したｎ型Ｓｉ基板の電子放出側に絶縁膜と
ゲート電極を順次蒸着する工程、エッチングによりエミ
ッタ形成部の熱酸化膜及びマスクを除去してエミッタ形
成部の突状のｎ型Ｓｉ基板を露出する工程、及びｎ型Ｓ
ｉ基板の露出部に光を照射しながら陽極化成して多孔質
Ｓｉ層を形成する工程を施すこと特徴とするものであ
る。According to a fourth aspect of the present invention, there is provided a method of manufacturing an electron-emitting device, wherein a step of forming a mask on an emitter forming portion of an n-type Si substrate, and a step of dry etching the mask-formed n-type Si substrate under the mask. A step of forming a cone in the emitter formation part of the device, a step of providing a thermal oxide film on the electron emission side of the n-type Si substrate having the cone formed by thermal oxidation treatment, and a step of providing a thermal oxide film on the electron emission side of the n-type Si substrate. A step of sequentially depositing an insulating film and a gate electrode, a step of removing the thermal oxide film and the mask of the emitter forming portion by etching to expose the protruding n-type Si substrate of the emitter forming portion, and an n-type S
The exposed portion of the i substrate is anodized while irradiating light to form a porous Si layer.
【００１３】また、請求項５の発明に係る電子放出素子
の製造方法は、ｎ型Ｓｉ基板に光を照射しながら陽極化
成して、ｎ型Ｓｉ基板に多孔質Ｓｉ層を形成する工程、
ｎ型Ｓｉ基板に形成した多孔質Ｓｉ層のエミッタ形成部
にマスクを形成する工程、マスクを形成したｎ型Ｓｉ基
板をエッチングしてマスクの下のエミッタ形成部にコー
ンを形成する工程、コーンを形成したｎ型Ｓｉ基板の電
子放出側に絶縁膜とゲート電極を順次蒸着する工程、及
びエミッタ形成部のマスクを除去する工程を施すことを
特徴とするものである。The method of manufacturing an electron-emitting device according to a fifth aspect of the present invention is a step of forming a porous Si layer on the n-type Si substrate by anodizing while irradiating the n-type Si substrate with light.
a step of forming a mask on the emitter formation portion of the porous Si layer formed on the n-type Si substrate; a step of etching the mask formation n-type Si substrate to form a cone on the emitter formation portion under the mask; The method is characterized in that a step of sequentially depositing an insulating film and a gate electrode on the electron emission side of the formed n-type Si substrate and a step of removing the mask of the emitter forming portion are performed.
【００１４】また、請求項６の発明に係るＣＲＴは、請
求項１ないし３のいずれかの電子放出素子を電子源とし
たことを特徴とするものである。A CRT according to the invention of claim 6 is characterized in that the electron-emitting device according to any one of claims 1 to 3 is used as an electron source.
【００１５】また、請求項７の発明に係る平面ディスプ
レイは、請求項１ないし３のいずれかの電子放出素子を
電子源としたことを特徴とするものである。A flat display according to a seventh aspect of the invention is characterized in that the electron-emitting device according to any one of the first to third aspects is used as an electron source.
【００１６】[0016]
【作用】請求項１の発明におけるエミッタは、先端部を
直径数ｎｍの微小繊維状の集まりからなる多孔質状で形
成して、エミッタ先端の曲率半径を微小繊維のそれとし
た。このため、エミッタ先端部で電界を集中させ、アノ
ード電流が観測され始めるゲート電圧の大きさを下げる
ことができる。また、ｎ型Ｓｉで構成しているため、空
乏層が形成されず、アノード電流は飽和しない。In the emitter of the first aspect of the present invention, the tip portion is formed of a porous material composed of a group of fine fibers having a diameter of several nm, and the radius of curvature of the tip of the emitter is set to that of the fine fibers. Therefore, the electric field can be concentrated at the tip of the emitter, and the magnitude of the gate voltage at which the anode current starts to be observed can be reduced. Further, since it is made of n-type Si, no depletion layer is formed and the anode current is not saturated.
【００１７】また、請求項２の発明におけるエミッタ
は、請求項１と同様、先端部を直径数ｎｍの微小繊維状
の集まりからなる多孔質状で形成すると共に、ｎ型Ｓｉ
で構成している。さらに、この発明におけるエミッタ
は、柱状または円錐台状であり、このような形状のエミ
ッタでも多孔質Ｓｉ層を設けることにより、ゲート電圧
が大きくなるのを防ぐことができる。Further, in the emitter of the invention of claim 2, as in the case of claim 1, the tip portion is formed of a porous body composed of fine fiber-like aggregates having a diameter of several nm, and n-type Si is used.
It consists of. Further, the emitter in the present invention has a columnar shape or a truncated cone shape, and even if the emitter having such a shape is provided with the porous Si layer, it is possible to prevent the gate voltage from increasing.
【００１８】また、請求項３の発明におけるエミッタ
は、請求項１と同様、先端部を直径数ｎｍの微小繊維状
の集まりからなる多孔質状で形成すると共に、ｎ型Ｓｉ
で構成している。さらに、この発明におけるエミッタ
は、平面状であり、このような形状のエミッタでも多孔
質Ｓｉ層を設けることにより、エミッタとすることがで
きる。Further, in the emitter of the third aspect of the invention, as in the first aspect of the invention, the tip portion is formed of a porous body composed of fine fiber-like aggregates having a diameter of several nm, and n-type Si is used.
It consists of. Furthermore, the emitter according to the present invention has a planar shape, and an emitter having such a shape can also be made into an emitter by providing a porous Si layer.
【００１９】また、請求項４の発明における電子放出素
子の製造方法により、光を照射させながら陽極化成を行
うことにより、ｎ型Ｓｉ基板上のエミッタ先端部に直径
数ｎｍの微小繊維状の集まりからなる多孔質Ｓｉ層を形
成できる。Further, according to the method of manufacturing an electron-emitting device of the invention of claim 4, anodization is performed while irradiating light, so that fine fiber-like aggregates having a diameter of several nm are gathered at the tip of the emitter on the n-type Si substrate. It is possible to form a porous Si layer composed of
【００２０】また、請求項５の発明における電子放出素
子の製造方法により、請求項４と同様、ｎ型Ｓｉ基板上
のエミッタ先端部に直径数ｎｍの微小繊維状の集まりか
らなる多孔質Ｓｉ層を形成できる。Further, according to the method of manufacturing an electron-emitting device according to the invention of claim 5, a porous Si layer made of fine fiber-like aggregates having a diameter of several nm is formed at the tip of the emitter on the n-type Si substrate as in the case of claim 4. Can be formed.
【００２１】また、請求項６の発明におけるＣＲＴは、
アノード電流が観測され始めるゲート電圧が低い電子放
出素子を電子源として使用することにより、ゲート電圧
駆動用ドライブ回路が安価な低電圧タイプを用いること
ができる。Further, the CRT in the invention of claim 6 is
By using an electron-emitting device having a low gate voltage at which the anode current starts to be observed as an electron source, a low-voltage type drive circuit for driving a gate voltage can be used at a low cost.
【００２２】また、請求項７の発明における平面ディス
プレイは、アノード電流が観測され始めるゲート電圧が
低い電子放出素子を電子源として使用することにより、
ゲート電圧駆動用ドライブ回路が安価な低電圧タイプを
用いることができる。In the flat display according to the invention of claim 7, the electron-emitting device having a low gate voltage at which the anode current starts to be observed is used as an electron source.
A low voltage type drive circuit for driving the gate voltage can be used at low cost.
【００２３】[0023]
実施例１．図１は、この発明の実施例１による電子放出
素子を示す断面図である。図において、１２はｎ型Ｓｉ
からなる電界放出エミッタで、その表面部に多孔質Ｓｉ
層１１が形成されている。１３は基板となる単結晶Ｓ
ｉ、１４は絶縁膜による絶縁層、１５はゲート電極であ
る。ゲート電極１５には、エミッタ１２の周囲に空間を
隔てて配置されるように、エミッタ１２の先端部を中心
とする開口が形成されている。エミッタ１２の先端とゲ
ート電極１５の間の距離は１〜０．５μｍ程度である。
図２は、多孔質Ｓｉ層１１を拡大して示す断面図であ
る。図に示すように、多孔質Ｓｉ層１１はほぼ数ｎｍ
径、長さ数千ÅのＳｉの微小繊維がＳｉ表面から伸びた
構造になっている。Example 1. 1 is a sectional view showing an electron-emitting device according to Embodiment 1 of the present invention. In the figure, 12 is n-type Si
Is a field emission emitter composed of porous Si on its surface.
The layer 11 is formed. 13 is a single crystal S serving as a substrate
i and 14 are insulating layers made of an insulating film, and 15 is a gate electrode. The gate electrode 15 has an opening centered at the tip of the emitter 12 so as to be arranged around the emitter 12 with a space. The distance between the tip of the emitter 12 and the gate electrode 15 is about 1 to 0.5 μm.
FIG. 2 is an enlarged cross-sectional view showing the porous Si layer 11. As shown in the figure, the porous Si layer 11 has a thickness of approximately several nm.
It has a structure in which Si microfibers with a diameter and length of several thousand Å extend from the Si surface.
【００２４】図３は、多孔質Ｓｉ層１１を形成する前後
のアノード電流、即ち放出電流（μＡ）とゲート電圧
（Ｖ）の関係を示すグラフである。これは、Ｓｉ基板１
３を接地し、アノード板にゲート電極１５に対して２０
０Ｖの電圧を加え、ゲート電極１５の電圧（ゲート電
圧）を０Ｖから順次増加させてアノード電流を測定した
ものである。図において、多孔質Ｓｉ層１１をエミッタ
１２の表面部に形成した電子放出素子のアノード電流と
ゲート電圧の関係を黒塗りの四角（Ａ）でプロットし、
多孔質Ｓｉ層１１を形成する前の電子放出素子のアノー
ド電流とゲート電圧の関係を白抜きの四角（Ｂ）でプロ
ットしている。Ｂではゲート電圧が８０Ｖを越えるとア
ノード電流が観測され始めたのに対し、Ａでは６０Ｖで
アノード電流が観測され始めている。即ち、多孔質Ｓｉ
層１１を形成したものは、形成する前のものに比べ、ア
ノード電流が観測され始めるゲート電圧の大きさが小さ
くなっていることがわかる。このように、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことができる。FIG. 3 is a graph showing the relationship between the anode current before and after forming the porous Si layer 11, that is, the emission current (μA) and the gate voltage (V). This is the Si substrate 1
3 is grounded, and the anode plate is 20 with respect to the gate electrode 15.
The voltage of 0 V was applied, the voltage of the gate electrode 15 (gate voltage) was sequentially increased from 0 V, and the anode current was measured. In the figure, the relationship between the anode current and the gate voltage of the electron-emitting device in which the porous Si layer 11 is formed on the surface of the emitter 12 is plotted by a black square (A),
The relationship between the anode current and the gate voltage of the electron-emitting device before forming the porous Si layer 11 is plotted by a white square (B). In B, the anode current begins to be observed when the gate voltage exceeds 80 V, whereas in A, the anode current begins to be observed at 60 V. That is, porous Si
It can be seen that in the case where the layer 11 is formed, the magnitude of the gate voltage at which the anode current starts to be observed is smaller than that in the case where the layer 11 is not formed. Thus, it is possible to obtain an electron-emitting device having a low gate voltage at which the anode current starts to be observed.
【００２５】また、図３にも明らかなように、ゲート電
圧を大きくしていってもアノード電流の飽和現象が観測
されていない。これは、エミッタ１２としてｎ型Ｓｉを
用いているためであり、ｐ型Ｓｉを用いたときのような
空乏がエミッタ表面に集まって電子の供給を妨げること
がない。従って、アノード電流が飽和することなく、ま
たその特性が周囲の温度や光に影響されない。Further, as is apparent from FIG. 3, even when the gate voltage is increased, the saturation phenomenon of the anode current is not observed. This is because the n-type Si is used as the emitter 12, and the depletion as in the case of using the p-type Si does not collect on the surface of the emitter and hinder the supply of electrons. Therefore, the anode current is not saturated and its characteristics are not affected by ambient temperature or light.
【００２６】図４は、３つ電子放出素子を試料とした放
出電流特性の変化を示すグラフである。図において、ゲ
ート電圧をＶ，アノード電流をＩとすると、横軸は１／
Ｖ、縦軸はＩ／Ｖ2 として、所謂ファウラノルドハイム
プロットで比較している。白抜きのプロットは多孔質Ｓ
ｉ層を形成していない電子放出素子であり、黒塗りのプ
ロットは多孔質Ｓｉ層を形成した電子放出物質の特性で
ある。図から明らかなように、多孔質Ｓｉ層を形成した
試料では低いゲート電圧からアノード電流の増加が見ら
れる。これに加え、多孔質Ｓｉ層を形成した電子放出素
子では、放出電流特性が比較的揃っていることも観測さ
れている。FIG. 4 is a graph showing changes in emission current characteristics of three electron-emitting devices as samples. In the figure, when the gate voltage is V and the anode current is I, the horizontal axis is 1 /
V and the vertical axis are I / V 2 , which are compared by a so-called Fowler-Nordheim plot. The open plot is porous S
In the electron-emitting device in which the i-layer is not formed, the black plot shows the characteristics of the electron-emitting substance in which the porous Si layer was formed. As is clear from the figure, in the sample having the porous Si layer formed, an increase in anode current is observed from a low gate voltage. In addition to this, it has been observed that the electron-emitting device having the porous Si layer has relatively uniform emission current characteristics.
【００２７】実施例２．この発明の実施例２による電子
放出素子の製造方法について説明する。まず、ｎ型Ｓｉ
基板１３のエミッタ形成部にＳｉＯ2 からなる円形のマ
スクを形成する。次に、ドライエッチングを行うことに
より、マスクの下にエミッタとなるコーンを形成する。
この後、熱酸化処理により、Ｓｉの電子放出側の面に熱
酸化膜を設け、さらに絶縁膜とゲート電極を蒸着する。
次に、ウエットエッチングによりエミッタ形成部の熱酸
化膜とマスクを除去して、ｎ型Ｓｉからなるエミッタ１
２を形成する。次に、図５に示す陽極化成セルで、エミ
ッタ１２の表面に多孔質Ｓｉ層を陽極化成により形成し
た。Example 2. A method of manufacturing an electron-emitting device according to Example 2 of the present invention will be described. First, n-type Si
A circular mask made of SiO 2 is formed on the emitter forming portion of the substrate 13. Next, dry etching is performed to form a cone serving as an emitter under the mask.
Then, a thermal oxidation film is provided on the surface of Si on the electron emission side by thermal oxidation treatment, and an insulating film and a gate electrode are further deposited.
Next, the thermal oxide film and the mask in the emitter formation portion are removed by wet etching, and the emitter 1 made of n-type Si is formed.
Form 2 Next, in the anodized cell shown in FIG. 5, a porous Si layer was formed on the surface of the emitter 12 by anodization.
【００２８】以下、陽極化成セルの構成を図について説
明する。３１は電界放出エミッタを形成したｎ型Ｓｉ基
板、３２は陰極、３３は定電流源、３５は陽極、３６は
電解液、３７は光源、３８は隔壁である。例えば、陽極
３５，陰極３２は共にＰｔ（白金）電極を用い、電解液
３６はＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：２水溶液
を用いる。電界放出エミッタを形成したｎ型Ｓｉ基板３
１は電解液３６を陽極側と陰極側に分離する隔壁３８
に、エミッタ１２を陰極に対向させるように設置する。
試料３１に電解液３６を介して電圧を加える。電流は４
０ｍＡ／ｃｍ2 の電流密度で定電流源３３より供給し、
約３０秒間通電した。通電中はＳｉ基板３１に光源３７
より光をあてた。光をあてることにより、正孔数を増加
させ、反応を促進させる。形成した多孔質Ｓｉ層の厚み
は４７０ｎｍである。多孔質Ｓｉ層の存在は別のＳｉウ
エハで同様の処理を行った試料にＡｒレーザを照射し発
光が起こることで確認している。The structure of the anodizing cell will be described below with reference to the drawings. 31 is an n-type Si substrate on which a field emission emitter is formed, 32 is a cathode, 33 is a constant current source, 35 is an anode, 36 is an electrolytic solution, 37 is a light source, and 38 is a partition. For example, Pt (platinum) electrodes are used for both the anode 35 and the cathode 32, and an HF: H 2 O: C 2 H 5 OH = 1: 1: 2 aqueous solution is used for the electrolytic solution 36. N-type Si substrate 3 on which a field emission emitter is formed
1 is a partition wall 38 for separating the electrolytic solution 36 into an anode side and a cathode side.
Then, the emitter 12 is installed so as to face the cathode.
A voltage is applied to the sample 31 via the electrolytic solution 36. Current is 4
It is supplied from the constant current source 33 at a current density of 0 mA / cm 2 ,
The power was turned on for about 30 seconds. The light source 37 is placed on the Si substrate 31 while electricity is being supplied.
Shined more light. By shining light, the number of holes is increased and the reaction is accelerated. The thickness of the formed porous Si layer is 470 nm. The presence of the porous Si layer has been confirmed by irradiating an Ar laser on a sample treated in the same manner with another Si wafer to emit light.
【００２９】実施例３．図６は、この発明の実施例３に
よる電子放出素子を示す断面図である。これは、先端部
が平らな柱状のエミッタ１２からなる電子放出素子の例
である。図において、１２はｎ型Ｓｉ基板１３をエッチ
ングして得られた、表面が平らなコーン状のエミッタ
で、表面全面に実施例２と同じ方法で陽極化成処理を施
し、多孔質Ｓｉ層１１を形成した。エミッタの上面は
０．２〜０．５μｍ程度の径の円形とした。また、ゲー
ト電極１５の開口径は２μｍに形成した。Example 3. 6 is a sectional view showing an electron-emitting device according to Embodiment 3 of the present invention. This is an example of an electron-emitting device including a columnar emitter 12 having a flat tip. In the figure, 12 is a cone-shaped emitter having a flat surface, which is obtained by etching an n-type Si substrate 13. The entire surface is anodized in the same manner as in Example 2 to form a porous Si layer 11. Formed. The upper surface of the emitter was circular with a diameter of about 0.2 to 0.5 μm. Further, the opening diameter of the gate electrode 15 was formed to be 2 μm.
【００３０】図７は、この実施例による電子放出素子の
製造方法を工程順に示す断面図である。図７（ａ）に示
すように、ｎ型Ｓｉ基板１３のエミッタ形成部にＳｉＯ
2 からなる円形のマスク７１を作成する。次に図７
（ｂ）に示すように、ＲＩＥを行うことによりマスク７
１の下にコーンを形成する。この後、絶縁膜１４とゲー
ト電極１５を蒸着し（図７（ｃ））、その後、ウエット
エッチングによりマスク７１を除去して、図７（ｄ）の
形状のｎ型Ｓｉからなるエミッタ１２を作成する。最後
にこれを実施例２と同様の陽極化成を行い、エミッタ１
２の表面に多孔質Ｓｉ層１１を形成する（図７
（ｅ））。FIG. 7 is a sectional view showing the method of manufacturing the electron-emitting device according to this embodiment in the order of steps. As shown in FIG. 7A, SiO is formed on the emitter formation portion of the n-type Si substrate 13.
A circular mask 71 consisting of 2 is created. Next in FIG.
As shown in (b), the mask 7 is formed by performing RIE.
Form a cone under 1. After that, the insulating film 14 and the gate electrode 15 are vapor-deposited (FIG. 7C), and then the mask 71 is removed by wet etching to form the emitter 12 made of n-type Si in the shape of FIG. 7D. To do. Finally, this is subjected to anodization in the same manner as in Example 2, and the emitter 1
The porous Si layer 11 is formed on the surface of No. 2 (FIG. 7).
(E)).
【００３１】この実施例による電子放出素子の製造方法
は、実施例２の製造方法において、熱酸化処理のプロセ
スを不要としたものであり、作成が容易である。この電
子放出素子のゲート電圧−アノード電流特性を測定し、
アノード電流が観測され始めるゲート電圧の大きさが改
善されていることを確認した。熱酸化処理工程を省略で
きることにより、製造コストが低減できる効果がある。
また、熱酸化膜厚のバラツキによるエミッタ高さのバラ
ツキがなくなり、歩留まりが向上するという効果があ
る。The method of manufacturing the electron-emitting device according to this embodiment does not require the process of thermal oxidation treatment in the manufacturing method of Embodiment 2, and is easy to manufacture. The gate voltage-anode current characteristic of this electron-emitting device is measured,
It was confirmed that the magnitude of the gate voltage at which the anode current was observed was improved. Since the thermal oxidation treatment step can be omitted, the manufacturing cost can be reduced.
In addition, variations in emitter height due to variations in thermal oxide film thickness are eliminated, and the yield is improved.
【００３２】なお、図６では陽極化成処理をエミッタ１
２の表面全面に施しているが全面に多孔質Ｓｉ層１１を
設けなくてもよい。即ち、電界の集中する位置は、エミ
ッタ１２の上面の縁の部分なので、後述する図１１に示
すようにエミッタ１２の上面のみに陽極化成処理を施し
て多孔質Ｓｉ層１１を設けるようにしても、アノード電
流特性の改善がみられる。更に、図６，図７ではエミッ
タ１２の上面は円形のものを示したが、これに限るもの
ではなく、例えば多角形としても、上記と同様の効果が
ある。In FIG. 6, the anodization treatment is applied to the emitter 1.
Although it is applied to the entire surface of No. 2, the porous Si layer 11 may not be provided on the entire surface. That is, since the position where the electric field is concentrated is at the edge of the upper surface of the emitter 12, even if the upper surface of the emitter 12 is anodized as shown in FIG. , The anode current characteristics are improved. Further, although the upper surface of the emitter 12 is circular in FIGS. 6 and 7, the present invention is not limited to this. For example, a polygonal shape also has the same effect as above.
【００３３】実施例４．実施例３において、ＲＩＥに異
方性エッチングを用いることにより円柱状のエミッタを
作成しても実施例３と同様の効果が得られた。Example 4. In Example 3, even if a cylindrical emitter was formed by using anisotropic etching for RIE, the same effect as in Example 3 was obtained.
【００３４】実施例５．図８は、この発明の実施例５に
よる電子放出素子を示す断面図である。これは、エミッ
タ１２がＳｉ基板１３の表面より突出していない平面状
の構成である電子放出素子の例である。この実施例によ
る電子放出素子のエミッタはｎ型Ｓｉ基板１３の上に実
施例２と同様の陽極化成処理を施し、多孔質Ｓｉ層１１
を形成した。Example 5. 8 is a sectional view showing an electron-emitting device according to Example 5 of the present invention. This is an example of an electron-emitting device having a planar configuration in which the emitter 12 does not protrude from the surface of the Si substrate 13. For the emitter of the electron-emitting device according to this embodiment, the porous Si layer 11 is formed by performing the same anodization process as in Embodiment 2 on the n-type Si substrate 13.
Was formed.
【００３５】図９は、この実施例による電子放出素子の
製造方法を工程順に示す断面図である。ｎ型Ｓｉ基板１
３上にＣＶＤ法を用いて絶縁膜１４を形成し、更にスパ
ッタ法を用いてゲート電極１５を成膜する（図９
（ａ））。次に、写真製版とＲＩＥによりゲート電極１
５と絶縁膜１４をエッチングする（図９（ｂ））。その
後、実施例１と同様の陽極化成により、露出したＳｉ基
板１３の表面に多孔質Ｓｉ層１１を形成し、図９（ｃ）
の構成となる。FIG. 9 is a sectional view showing the method of manufacturing the electron-emitting device according to this embodiment in the order of steps. n-type Si substrate 1
3 is used to form an insulating film 14 by a CVD method, and a gate electrode 15 is further formed by a sputtering method (FIG. 9).
(A)). Next, the gate electrode 1 is formed by photoengraving and RIE.
5 and the insulating film 14 are etched (FIG. 9B). After that, the porous Si layer 11 is formed on the exposed surface of the Si substrate 13 by the same anodization as in Example 1, and FIG.
Will be configured.
【００３６】この電子放出素子のゲート電圧−アノード
電流特性を測定し、アノード電流が観測され始めるゲー
ト電圧の大きさが改善されていることを確認した。この
ような構成の電子放出素子は非常に簡略な工程で製造で
きる効果がある。また、工程バラツキが生じやすいエッ
チング工程がなく品質が安定するという効果があった。The gate voltage-anode current characteristic of this electron-emitting device was measured, and it was confirmed that the magnitude of the gate voltage at which the anode current was observed was improved. The electron-emitting device having such a structure has an effect that it can be manufactured by a very simple process. In addition, there is an effect that the quality is stable because there is no etching process that tends to cause process variations.
【００３７】実施例６．図１０は、この発明の実施例６
による電子放出素子の製造方法を工程順に示す断面図で
ある。また、図１１は、この実施例による製造方法で作
成した電子放出素子を示す断面図である。この実施例で
は、エミッタを作成する前に陽極化成を行う。図１０
（ａ）に示すように、ｎ型Ｓｉ基板１３表面を実施例２
と同様の方法で陽極化成して、多孔質Ｓｉ層１１を形成
する。次にＳｉＯ2 膜をスパッタリングにより成膜した
後、写真製版とスパッタＳｉＯ2 膜のＲＩＥにより、エ
ミッタ形成部に直径２μｍの円形マスク７１を作成する
（図１０（ｂ））。更に、ｎ型Ｓｉ基板１３をやはりＲ
ＩＥによりマスク７１の下にエミッタ１２となるコーン
を形成して、図１０（ｃ）の形状を作成する。次に、絶
縁膜となるＳｉＯ2 膜１４とゲート電極となる金属膜１
５を真空蒸着により成膜する（図１０（ｄ））。最後
に、図１０（ｅ）でウエットエッチングによりＳｉＯ2
膜のマスク７１を除去し、図１１に示すようなｎ型Ｓｉ
からなる多孔質Ｓｉ層を設けた円錐台状のエミッタ１２
を形成する。この実施例では、以上の様に極めて簡単な
製造方法により、円錐台状のエミッタを得ることがで
き、ゲート電圧の大きさを下げることのできる電子放出
素子を作成できる。Example 6. FIG. 10 shows a sixth embodiment of the present invention.
6A to 6C are cross-sectional views showing a method of manufacturing an electron-emitting device according to the order of steps. FIG. 11 is a sectional view showing an electron-emitting device manufactured by the manufacturing method according to this embodiment. In this example, anodization is performed before the emitter is created. Figure 10
As shown in (a), the surface of the n-type Si substrate 13 was treated as in Example 2.
A porous Si layer 11 is formed by anodization in the same manner as in. Next, after forming a SiO 2 film by sputtering, a circular mask 71 having a diameter of 2 μm is formed in the emitter formation portion by photoengraving and RIE of the sputtered SiO 2 film (FIG. 10B). Furthermore, the n-type Si substrate 13 is also R
A cone serving as the emitter 12 is formed under the mask 71 by IE to form the shape shown in FIG. Next, the SiO 2 film 14 serving as an insulating film and the metal film 1 serving as a gate electrode
5 is deposited by vacuum evaporation (FIG. 10D). Finally, as shown in FIG. 10 (e), SiO 2 is formed by wet etching.
By removing the film mask 71, n-type Si as shown in FIG.
Cone-shaped emitter 12 having a porous Si layer made of
To form. In this embodiment, a truncated cone-shaped emitter can be obtained and an electron-emitting device capable of reducing the magnitude of the gate voltage can be produced by the extremely simple manufacturing method as described above.
【００３８】実施例７．図１２は、この発明の実施例７
による電子放出素子を搭載したＣＲＴを示す構成図であ
る。図において、１２１は実施例１と同様の電子放出素
子からなる電子源であり、Ｓｉ基板１３，表面に多孔質
Ｓｉ層１１を設けたエミッタ１２，絶縁膜１４，ゲート
電極１５にさらに、第２絶縁膜１２３と集束電極１２２
を備えている。電子源１２１は通常６００〜２０００個
のエミッタがアレイ状に並んでいるが、ここでは省略し
て１個のみを示す。１２４，１２５，１２６は電子源１
２１から放出された電子を加速し集束させるための電子
銃の電極である。１２７は電子線を偏向するための偏向
ヨ−ク、１２８は電子源１２１から放出された電子線、
１２９は蛍光面、１２１０は真空封体である。Example 7. FIG. 12 shows a seventh embodiment of the present invention.
2 is a configuration diagram showing a CRT equipped with an electron-emitting device according to FIG. In the figure, reference numeral 121 denotes an electron source including an electron-emitting device similar to that of the first embodiment, and further includes a Si substrate 13, an emitter 12 provided with a porous Si layer 11 on the surface, an insulating film 14, a gate electrode 15, and a second electrode. Insulating film 123 and focusing electrode 122
It has. The electron source 121 usually has 600 to 2000 emitters arranged in an array, but it is omitted here and only one is shown. 124, 125, 126 are electron sources 1
It is an electrode of an electron gun for accelerating and focusing the electrons emitted from 21. 127 is a deflection yoke for deflecting an electron beam, 128 is an electron beam emitted from an electron source 121,
Reference numeral 129 is a phosphor screen, and 1210 is a vacuum envelope.
【００３９】電子源１２１のエミッタ１２から放出され
た電子は、まず集束電極１２２による減速の電界を受け
て集束される。さらに、電子銃の電極１２４，１２５，
１２６で加速されながら集束され、蛍光面１２９に当た
り発光する。偏向ヨーク１２７はこの電子線１２８を偏
向させる。The electrons emitted from the emitter 12 of the electron source 121 are first focused by the deceleration electric field generated by the focusing electrode 122. Furthermore, the electrodes 124, 125 of the electron gun,
The light is focused while being accelerated by 126, hits the fluorescent surface 129, and emits light. The deflection yoke 127 deflects the electron beam 128.
【００４０】蛍光面１２９の発光の輝度は電子源１２１
から放出される電流の大きさにより決定される。この実
施例によるＣＲＴは、電子源１２１に多孔質Ｓｉ層を設
けたエミッタ１２を用いているために、高電圧タイプの
ドライブ回路でゲート電極１５を変調すれば、ＣＲＴの
輝度は従来の約５〜１０倍程度明るくすることができ
る。従って、従来の輝度で光らせる場合には、低電圧タ
イプのドライブ回路で十分であり、コストを低減するこ
とができる。The emission brightness of the fluorescent screen 129 is determined by the electron source 121.
It is determined by the magnitude of the current emitted from the. Since the CRT according to this embodiment uses the emitter 12 provided with the porous Si layer as the electron source 121, if the gate electrode 15 is modulated by the high voltage type drive circuit, the brightness of the CRT is about 5 that of the conventional one. It can be made about 10 times brighter. Therefore, in order to emit light with the conventional brightness, a low voltage type drive circuit is sufficient, and the cost can be reduced.
【００４１】実施例８．図１３は、この発明の実施例８
による電子放出素子を搭載した平面ディスプレイを示す
断面図である。図において、１２は表面に多孔質Ｓｉ層
１１を設けたｎ型Ｓｉであるエミッタ、１３はｎ型Ｓｉ
基板、１４は絶縁膜、１５はゲート電極、１３１は第２
絶縁膜、１３２は第２ゲート電極である。第１ゲート電
極１５と第２ゲート電極１３２はそれぞれ直交するライ
ンとなるようなマトリクスに形成され、端部はフリット
シ−ルを通って外部回路とつながれている。このライン
の交点が画素を構成する。一画素はエミッタ１２を約１
０００個配列して構成している。１３３は蛍光体層、１
３４はアノ−ドとなる透明導電膜、１３５はフェイスガ
ラスである。フェイスガラス１３５とｎ型Ｓｉ基板１３
は、図示していないが、スペーサによって例えば２００
μｍのギャップを確保し、端部でフリットガラスにより
接着され、その間を高真空に排気している。Example 8. FIG. 13 shows the eighth embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a flat display on which an electron-emitting device according to is mounted. In the figure, 12 is an n-type Si emitter having a porous Si layer 11 on its surface, and 13 is an n-type Si.
Substrate, 14 insulating film, 15 gate electrode, 131 second
An insulating film 132 is a second gate electrode. The first gate electrode 15 and the second gate electrode 132 are formed in a matrix so as to form lines orthogonal to each other, and the ends thereof are connected to an external circuit through the frit seal. The intersection of this line constitutes a pixel. One pixel has about 1 emitter 12
It is configured by arranging 000 pieces. 133 is a phosphor layer, 1
Reference numeral 34 is a transparent conductive film that serves as an anode, and 135 is a face glass. Face glass 135 and n-type Si substrate 13
Although not shown, the
A gap of μm is secured, the ends are bonded by frit glass, and the space between them is evacuated to a high vacuum.
【００４２】次に動作について説明する。透明導電膜１
３４に、ｎ型Ｓｉ基板１３に対して例えば４００Ｖ程度
の電圧を加えて、アノ−ドとする。一方、第１ゲート電
極１５と第２ゲート電極１３２の両方に例えば６０Ｖ程
度の電圧を加えると、図１３に示す様に、エミッタ１２
から電子が放出される。この電子は透明導電膜１３４の
電圧による電界により、透明導電膜１３４に向かい、蛍
光体層１３３の蛍光体を発光させる。第１ゲート電極１
５と第２ゲート電極１３２の電圧のいずれか一方が６０
Ｖで他方が０Ｖの時には、電界の打ち消しあいにより、
電子は放出されない。これを利用して、マトリックス状
に配置された画素のうちの任意の画素を発光させること
ができる。Next, the operation will be described. Transparent conductive film 1
A voltage of, for example, about 400 V is applied to the n-type Si substrate 13 to form an anode. On the other hand, when a voltage of, for example, about 60 V is applied to both the first gate electrode 15 and the second gate electrode 132, as shown in FIG.
Emits electrons. The electrons are directed to the transparent conductive film 134 by the electric field due to the voltage of the transparent conductive film 134, and cause the phosphor of the phosphor layer 133 to emit light. First gate electrode 1
5 or the voltage of the second gate electrode 132 is 60
When the other is 0 V and V, due to the cancellation of the electric fields,
No electrons are emitted. By utilizing this, any pixel among the pixels arranged in a matrix can be made to emit light.
【００４３】従来の電子放出素子を用いた平面ディスプ
レイでは、ゲート電極１５にかける電圧として８５Ｖを
必要としていた。これに対しこの発明の電子放出素子を
用いると、ゲート電極１５を６０Ｖ程度の電圧で動作で
き、外部回路を低電圧タイプのドライブ回路で構成でき
るようになった。In the conventional flat display using the electron-emitting device, the voltage applied to the gate electrode 15 needs to be 85V. On the other hand, when the electron-emitting device of the present invention is used, the gate electrode 15 can be operated at a voltage of about 60 V, and the external circuit can be configured by a low voltage type drive circuit.
【００４４】[0044]
【発明の効果】以上のように、請求項１の発明によれ
ば、エミッタと、エミッタと空間を隔てて設けたゲート
電極とを備え、エミッタに電界をかけて電子を放出させ
る電子放出素子において、エミッタが、多孔質Ｓｉ層を
有するｎ型Ｓｉからなると共に、電子放出側に突出して
おり、その形状が円錐状であることを特徴とすることに
より、アノード電流が飽和することなく、また周囲の温
度や光に影響されずに、アノード電流が観測され始める
ゲート電圧の低い電子放出素子が得られる効果がある。As described above, according to the first aspect of the invention, in the electron-emitting device having the emitter and the gate electrode provided with a space between the emitter and the emitter, an electron is applied by applying an electric field to the emitter. The emitter is made of n-type Si having a porous Si layer and protrudes toward the electron emission side, and its shape is conical, so that the anode current does not saturate and the surrounding area is reduced. There is an effect that an electron-emitting device having a low gate voltage at which the anode current starts to be observed can be obtained without being affected by the temperature and light of the.
【００４５】また、請求項２の発明によれば、エミッタ
と、エミッタと空間を隔てて設けたゲート電極とを備
え、エミッタに電界をかけて電子を放出させる電子放出
素子において、エミッタが、多孔質Ｓｉ層を有するｎ型
Ｓｉからなると共に、電子放出側に突出しており、その
形状が柱状または円錐台状であることを特徴とすること
により、アノード電流が飽和することなく、また周囲の
温度や光に影響されずに、アノード電流が観測され始め
るゲート電圧の低い電子放出素子が得られる効果があ
る。According to the second aspect of the invention, in the electron-emitting device including the emitter and the gate electrode provided with a space between the emitter and the emitter, the electron is emitted by applying an electric field to the emitter, and the emitter is porous. It is composed of n-type Si having a high quality Si layer and is projected to the electron emission side, and its shape is columnar or truncated cone shape, so that the anode current is not saturated and the ambient temperature is not increased. There is an effect that an electron-emitting device having a low gate voltage at which an anode current starts to be observed can be obtained without being affected by light.
【００４６】また、請求項３の発明によれば、エミッタ
と、エミッタと空間を隔てて設けたゲート電極とを備
え、エミッタに電界をかけて電子を放出させる電子放出
素子において、エミッタが、多孔質Ｓｉ層を有するｎ型
Ｓｉからなると共に、その形状が平面状であることを特
徴とすることにより、アノード電流が飽和することな
く、また周囲の温度や光に影響されずに、アノード電流
が観測され始めるゲート電圧の低い電子放出素子が得ら
れる効果がある。According to the third aspect of the present invention, in the electron-emitting device including the emitter and the gate electrode provided with a space between the emitter and the emitter, the electron is emitted by applying an electric field to the emitter, and the emitter is porous. Since the anode current is made of n-type Si having a high quality Si layer and has a flat shape, the anode current is saturated without being influenced by ambient temperature or light. There is an effect that an electron-emitting device having a low gate voltage that starts to be observed can be obtained.
【００４７】また、請求項４の発明によれば、ｎ型Ｓｉ
基板のエミッタ形成部にマスクを形成する工程、マスク
を形成したｎ型Ｓｉ基板のドライエッチングによりマス
クの下のエミッタ形成部にコーンを形成する工程、熱酸
化処理によりコーンを形成したｎ型Ｓｉ基板の電子放出
側に熱酸化膜を設ける工程、熱酸化膜を形成したｎ型Ｓ
ｉ基板の電子放出側に絶縁膜とゲート電極を順次蒸着す
る工程、エッチングによりエミッタ形成部の熱酸化膜及
びマスクを除去してエミッタ形成部の突状のｎ型Ｓｉ基
板を露出する工程、及びｎ型Ｓｉ基板の露出部に光を照
射しながら陽極化成して多孔質Ｓｉ層を形成する工程を
施すこと特徴とすることにより、アノード電流が飽和す
ることなく、また周囲の温度や光に影響されずに、アノ
ード電流が観測され始めるゲート電圧の低い電子放出素
子の製造方法が得られる効果がある。According to the invention of claim 4, n-type Si
Step of forming a mask on the emitter formation portion of the substrate, step of forming a cone on the emitter formation portion under the mask by dry etching of the mask formation n-type Si substrate, n-type Si substrate formation of a cone by thermal oxidation treatment Of forming a thermal oxide film on the electron emission side of the n-type S having the thermal oxide film formed
a step of sequentially depositing an insulating film and a gate electrode on the electron emission side of the i-substrate, a step of removing the thermal oxide film and the mask of the emitter forming portion by etching to expose the protruding n-type Si substrate of the emitter forming portion, and The exposed portion of the n-type Si substrate is anodized while irradiating light to form a porous Si layer, so that the anode current is not saturated and the ambient temperature and light are affected. However, there is an effect that a method for manufacturing an electron-emitting device having a low gate voltage at which the anode current starts to be observed can be obtained.
【００４８】また、請求項５の発明によれば、ｎ型Ｓｉ
基板に光を照射しながら陽極化成して、ｎ型Ｓｉ基板に
多孔質Ｓｉ層を形成する工程、ｎ型Ｓｉ基板に形成した
多孔質Ｓｉ層のエミッタ形成部にマスクを形成する工
程、マスクを形成したｎ型Ｓｉ基板をエッチングしてマ
スクの下のエミッタ形成部にコーンを形成する工程、コ
ーンを形成したｎ型Ｓｉ基板の電子放出側に絶縁膜とゲ
ート電極を順次蒸着する工程、及びエミッタ形成部のマ
スクを除去する工程を施すことを特徴とすることによ
り、アノード電流が飽和することなく、また周囲の温度
や光に影響されずに、アノード電流が観測され始めるゲ
ート電圧の低い電子放出素子の製造方法が得られる効果
がある。According to the invention of claim 5, n-type Si
A step of forming a porous Si layer on the n-type Si substrate by anodizing while irradiating the substrate with light, a step of forming a mask on the emitter forming part of the porous Si layer formed on the n-type Si substrate, and a mask A step of etching the formed n-type Si substrate to form a cone in an emitter formation portion under a mask; a step of sequentially depositing an insulating film and a gate electrode on the electron emission side of the cone-formed n-type Si substrate; By performing the step of removing the mask of the formation part, the electron emission with a low gate voltage at which the anode current begins to be observed without the anode current being saturated and being influenced by the ambient temperature and light There is an effect that a method for manufacturing an element can be obtained.
【００４９】また、請求項６の発明によれば、請求項１
ないし３のいずれかの電子放出素子を電子源としたこと
により、ゲート電圧駆動用ドライブ回路として安価な低
電圧タイプのものを用いることができるＣＲＴが得られ
る効果がある。According to the invention of claim 6, claim 1
By using any one of the electron emitting devices of Nos. 1 to 3 as the electron source, there is an effect that a CRT in which an inexpensive low voltage type drive circuit can be used as a gate voltage driving drive circuit can be obtained.
【００５０】また、請求項７の発明によれば、請求項１
ないし３のいずれかの電子放出素子を電子源としたこと
により、ゲート電圧駆動用ドライブ回路として安価な低
電圧タイプのものを用いることができる平面ディスプレ
イが得られる効果がある。According to the invention of claim 7, claim 1
By using any one of the electron-emitting devices as the electron source as the electron source, there is an effect that a flat display can be obtained in which an inexpensive low-voltage type drive circuit for driving the gate voltage can be used.
【図１】 この発明の実施例１による電子放出素子を示
す断面図である。FIG. 1 is a sectional view showing an electron-emitting device according to a first embodiment of the present invention.
【図２】 実施例１に係る多孔質Ｓｉ層を拡大して示す
断面図である。FIG. 2 is an enlarged cross-sectional view showing a porous Si layer according to Example 1.
【図３】 実施例１に係る電子放出素子の放出電流とゲ
ート電圧の関係を示すグラフである。FIG. 3 is a graph showing the relationship between the emission current and the gate voltage of the electron-emitting device according to the first embodiment.
【図４】 実施例１に係る電子放出素子の放出電流とゲ
ート電圧の関係を示すグラフである。FIG. 4 is a graph showing the relationship between the emission current and the gate voltage of the electron-emitting device according to the first embodiment.
【図５】 実施例２に係る電子放出素子の製造方法にお
ける陽極化成セルを示す構成図である。FIG. 5 is a configuration diagram showing an anodized cell in a method of manufacturing an electron-emitting device according to a second embodiment.
【図６】 この発明の実施例３による電子放出素子を示
す断面図である。FIG. 6 is a sectional view showing an electron-emitting device according to Example 3 of the present invention.
【図７】 実施例３による電子放出素子の製造方法を工
程順に示す断面図である。FIG. 7 is a cross-sectional view showing a method of manufacturing an electron-emitting device according to a third embodiment in the order of steps.
【図８】 この発明の実施例５による電子放出素子を示
す断面図である。FIG. 8 is a sectional view showing an electron-emitting device according to Example 5 of the present invention.
【図９】 実施例５による電子放出素子の製造方法を工
程順に示す断面図である。FIG. 9 is a cross-sectional view showing the method of manufacturing the electron-emitting device according to the fifth embodiment in the order of steps.
【図１０】 この発明の実施例６による電子放出素子の
製造方法を工程順に示す断面図である。FIG. 10 is a cross-sectional view showing a method of manufacturing an electron-emitting device according to Embodiment 6 of the present invention in the order of steps.
【図１１】 この発明の実施例６による電子放出素子を
示す断面図である。FIG. 11 is a sectional view showing an electron-emitting device according to Example 6 of the present invention.
【図１２】 この発明の実施例７によるＣＲＴを示す構
成図である。FIG. 12 is a configuration diagram showing a CRT according to a seventh embodiment of the present invention.
【図１３】 この発明の実施例８による平面ディスプレ
イを示す断面図である。FIG. 13 is a sectional view showing a flat panel display according to an eighth embodiment of the present invention.
【図１４】 従来の電子放出素子を示す断面図である。FIG. 14 is a cross-sectional view showing a conventional electron-emitting device.
【図１５】 従来の電子放出素子の製造方法を工程順に
示す断面図である。FIG. 15 is a cross-sectional view showing a method of manufacturing a conventional electron-emitting device in process order.
１１ 多孔質Ｓｉ層、１２ エミッタ、１３ ｎ型Ｓｉ
基板、１４ 絶縁膜、１５ ゲート電極、３１ 電子放
出素子を形成したｎ型Ｓｉ基板、３２ 陰極、３３ 定
電流源、３５ 陽極、３６ 電解液、３７ 光源、７１
マスク、７３熱酸化膜。11 porous Si layer, 12 emitter, 13 n-type Si
Substrate, 14 Insulating film, 15 Gate electrode, 31 Electron emitting n-type Si substrate, 32 Cathode, 33 Constant current source, 35 Anode, 36 Electrolyte, 37 Light source, 71
Mask, 73 thermal oxide film.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｊ 31/15 Ｃ (72)発明者 由良 信介 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社材料デバイス研究所内 (72)発明者 乙武 正文 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社材料デバイス研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication location H01J 31/15 C (72) Inventor Shinsuke Yura 8-1-1 Tsukaguchihonmachi, Amagasaki Mitsubishi Electric shares Company Material Device Research Center (72) Inventor Masafumi Ototake 8-1-1 Tsukaguchihonmachi, Amagasaki City Mitsubishi Electric Corporation Material Device Research Center
Claims (7)
て設けたゲート電極とを備え、上記エミッタに電界をか
けて電子を放出させる電子放出素子において、上記エミ
ッタが、多孔質Ｓｉ層を有するｎ型Ｓｉからなると共
に、電子放出側に突出しており、その形状が円錐状であ
ることを特徴とする電子放出素子。1. An electron-emitting device comprising an emitter and a gate electrode provided with a space from the emitter, wherein an electron is applied to the emitter to emit electrons, wherein the emitter has a porous Si layer. An electron-emitting device comprising a type Si, protruding toward the electron-emitting side, and having a conical shape.
て設けたゲート電極とを備え、上記エミッタに電界をか
けて電子を放出させる電子放出素子において、上記エミ
ッタが、多孔質Ｓｉ層を有するｎ型Ｓｉからなると共
に、電子放出側に突出しており、その形状が柱状または
円錐台状であることを特徴とする電子放出素子。2. An electron-emitting device comprising an emitter and a gate electrode provided with a space between the emitter and the emitter, wherein the emitter emits electrons by applying an electric field to the emitter, wherein the emitter has a porous Si layer. An electron-emitting device, which is made of Si and protrudes toward the electron-emitting side and has a columnar shape or a truncated cone shape.
て設けたゲート電極とを備え、上記エミッタに電界をか
けて電子を放出させる電子放出素子において、上記エミ
ッタが、多孔質Ｓｉ層を有するｎ型Ｓｉからなると共
に、その形状が平面状であることを特徴とする電子放出
素子。3. An electron-emitting device comprising an emitter and a gate electrode provided with a space between the emitter and the emitter, wherein the emitter emits electrons by applying an electric field to the emitter, wherein the emitter has a porous Si layer. An electron-emitting device, which is made of type Si and has a planar shape.
を形成する工程、マスクを形成したｎ型Ｓｉ基板のドラ
イエッチングにより上記マスクの下の上記エミッタ形成
部にコーンを形成する工程、熱酸化処理により上記コー
ンを形成した上記ｎ型Ｓｉ基板の電子放出側に熱酸化膜
を設ける工程、上記熱酸化膜を形成した上記ｎ型Ｓｉ基
板の電子放出側に絶縁膜とゲート電極を順次蒸着する工
程、エッチングにより上記エミッタ形成部の上記熱酸化
膜及び上記マスクを除去して上記エミッタ形成部の突状
のｎ型Ｓｉ基板を露出する工程、及び上記ｎ型Ｓｉ基板
の上記露出部に光を照射しながら陽極化成して多孔質Ｓ
ｉ層を形成する工程を施すこと特徴とする電子放出素子
の製造方法。4. A step of forming a mask on an emitter formation portion of an n-type Si substrate, a step of forming a cone on the emitter formation portion under the mask by dry etching of the mask-formed n-type Si substrate, and thermal oxidation. A step of providing a thermal oxide film on the electron emission side of the n-type Si substrate on which the cone is formed by processing, and an insulating film and a gate electrode are sequentially deposited on the electron emission side of the n-type Si substrate on which the thermal oxide film is formed. A step of exposing the projecting n-type Si substrate of the emitter forming portion by removing the thermal oxide film and the mask of the emitter forming portion by etching; and exposing the exposed portion of the n-type Si substrate to light. Porous S formed by anodizing while irradiating
A method for manufacturing an electron-emitting device, which comprises performing a step of forming an i-layer.
成して、上記ｎ型Ｓｉ基板に多孔質Ｓｉ層を形成する工
程、上記ｎ型Ｓｉ基板に形成した上記多孔質Ｓｉ層のエ
ミッタ形成部にマスクを形成する工程、上記マスクを形
成したｎ型Ｓｉ基板をエッチングして上記マスクの下の
上記エミッタ形成部にコーンを形成する工程、上記コー
ンを形成した上記ｎ型Ｓｉ基板の電子放出側に絶縁膜と
ゲート電極を順次蒸着する工程、及び上記エミッタ形成
部の上記マスクを除去する工程を施すことを特徴とする
電子放出素子の製造方法。5. A step of forming a porous Si layer on the n-type Si substrate by anodizing while irradiating the n-type Si substrate with light, and an emitter of the porous Si layer formed on the n-type Si substrate. A step of forming a mask in the formation portion, a step of etching the mask-formed n-type Si substrate to form a cone in the emitter formation portion under the mask, and an electron of the cone-formed n-type Si substrate A method of manufacturing an electron-emitting device, which comprises performing a step of sequentially depositing an insulating film and a gate electrode on the emission side, and a step of removing the mask of the emitter forming portion.
素子を電子源としたことを特徴とするＣＲＴ。6. A CRT using the electron-emitting device according to claim 1 as an electron source.
素子を電子源としたことを特徴とする平面ディスプレ
イ。7. A flat panel display using the electron-emitting device according to claim 1 as an electron source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22176894A JP3243471B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing electron-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22176894A JP3243471B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing electron-emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0887956A true JPH0887956A (en) | 1996-04-02 |
| JP3243471B2 JP3243471B2 (en) | 2002-01-07 |
Family
ID=16771901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22176894A Expired - Lifetime JP3243471B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing electron-emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243471B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798761A1 (en) * | 1996-03-26 | 1997-10-01 | Pioneer Electronic Corporation | Cold electron emission display device |
| US6340425B2 (en) | 1999-04-08 | 2002-01-22 | Nec Corporation | Method of manufacturing cold cathode device having porous emitter |
| KR100338140B1 (en) * | 1998-09-25 | 2002-05-24 | 이마이 기요스케 | Electric field emission type electron source |
| EP1237174A1 (en) * | 2001-02-27 | 2002-09-04 | Hewlett-Packard Company | Electron source |
| JP2003016921A (en) * | 2000-09-20 | 2003-01-17 | Canon Inc | Structure, electron emission element, image forming device, and manufacturing method thereof |
| WO2003062504A1 (en) * | 2002-01-22 | 2003-07-31 | Tokyo Electron Limited | Liquid treating device, and liquid treating method |
| WO2003062505A1 (en) * | 2002-01-21 | 2003-07-31 | Tokyo Electron Limited | Anodization device and anodization method |
| KR100491305B1 (en) * | 2001-09-25 | 2005-05-24 | 마츠시다 덴코 가부시키가이샤 | Field emission-type electron source |
| JP2007227076A (en) * | 2006-02-22 | 2007-09-06 | Dialight Japan Co Ltd | Field emission electron source and manufacturing method |
-
1994
- 1994-09-16 JP JP22176894A patent/JP3243471B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798761A1 (en) * | 1996-03-26 | 1997-10-01 | Pioneer Electronic Corporation | Cold electron emission display device |
| KR100338140B1 (en) * | 1998-09-25 | 2002-05-24 | 이마이 기요스케 | Electric field emission type electron source |
| US6340425B2 (en) | 1999-04-08 | 2002-01-22 | Nec Corporation | Method of manufacturing cold cathode device having porous emitter |
| JP2003016921A (en) * | 2000-09-20 | 2003-01-17 | Canon Inc | Structure, electron emission element, image forming device, and manufacturing method thereof |
| EP1237174A1 (en) * | 2001-02-27 | 2002-09-04 | Hewlett-Packard Company | Electron source |
| US6815875B2 (en) | 2001-02-27 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Electron source having planar emission region and focusing structure |
| US7208867B2 (en) * | 2001-02-27 | 2007-04-24 | Hewlett-Packard Development Company, Lp. | Focusing structure for electron source |
| KR100491305B1 (en) * | 2001-09-25 | 2005-05-24 | 마츠시다 덴코 가부시키가이샤 | Field emission-type electron source |
| WO2003062505A1 (en) * | 2002-01-21 | 2003-07-31 | Tokyo Electron Limited | Anodization device and anodization method |
| US7169283B2 (en) | 2002-01-21 | 2007-01-30 | Tokyo Electron Limited | Anodization device and anodization method |
| WO2003062504A1 (en) * | 2002-01-22 | 2003-07-31 | Tokyo Electron Limited | Liquid treating device, and liquid treating method |
| JP2007227076A (en) * | 2006-02-22 | 2007-09-06 | Dialight Japan Co Ltd | Field emission electron source and manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3243471B2 (en) | 2002-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008576A (en) | Flat display and process for producing cathode plate for use in flat display | |
| US5243252A (en) | Electron field emission device | |
| US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| KR20010056153A (en) | Field emission display device and its fabrication method | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JP3730391B2 (en) | Method for manufacturing fluorescent display device | |
| JPH06223707A (en) | Silicon field emission device and its manufacture | |
| JP3243471B2 (en) | Method for manufacturing electron-emitting device | |
| JP3131339B2 (en) | Cathode, cathode ray tube and method of operating cathode ray tube | |
| JP3655447B2 (en) | Fluorescent display device and manufacturing method thereof | |
| JPH11329311A (en) | Fluorescent display device | |
| JP2001035354A (en) | Field emission type electron source and manufacture thereof | |
| JP2606406Y2 (en) | Vacuum sealing device and display device | |
| KR100315230B1 (en) | Field emission display device and manufacturing method of the same | |
| JP3198362B2 (en) | Electron emitting device and image forming apparatus | |
| KR940011723B1 (en) | Method of manufacturing fed | |
| JP3598267B2 (en) | Image display device | |
| KR100278502B1 (en) | Manufacturing method of volcanic metal FEA with double gate | |
| JPH04284325A (en) | Electric field emission type cathode device | |
| JPH11167886A (en) | Fluorescent character display device | |
| JP2002313214A (en) | Electron emitting device and cathode ray tube | |
| JP2000348601A (en) | Electron emitting source and manufacture thereof, and display device using electron emitting source | |
| JP2000268703A (en) | Field emission device | |
| JP2856672B2 (en) | Field electron emission device and method of manufacturing the same | |
| JP2984308B2 (en) | Field emission electron emitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |