KR100278502B1

KR100278502B1 - Manufacturing method of volcanic metal FEA with double gate

Info

Publication number: KR100278502B1
Application number: KR1019960025350A
Authority: KR
Inventors: 정호련; 이두열
Original assignee: 김영남; 오리온전기주식회사
Priority date: 1996-06-28
Filing date: 1996-06-28
Publication date: 2001-02-01
Also published as: KR980005252A

Abstract

본 발명은 더블 게이트를 갖는 화산형 FEA (Field-Emission Array) 제조방법에 관한 것으로, 유리 기판(16) 위에 캐소우드 전극(12)을 형성하는 공정, 캐소우드 전극(12)위에 하부 절연막(10)을 증착시킨 후 하부 게이트(8)를 형성하는 공정, 하부 게이트(8) 전극위에 상부 절연막(6)을 증착하고 그위에 상부 게이트(4)를 형성하는 공정, 상부 게이트(4)에 포토레지스트를 이용하여 상부 게이트(4)의 불필요한 부분을 제거한 후에 상부 게이트(4) 부분을 습식 식각하는 공정, 상부 절연막(6)을 반응성 이온 에칭법으로 식각한 후에 절연막(6)을 다시 습식 식각하는 공정, 하부 게이트(8)를 식각하고, 하부 절연막(10)을 건식 식각에 의해 제거한 후 포토레지스트를 제거하는 공정, 질화막을 증착한 후에 캐소우드와 맞닿는 하부측의 불필요한 부분을 건식 식각에 제거하는 공정, 스퍼터링에 의해 금속을 증착하고, 습식 식각에 의해 상기 질화막을 제거하므로써 에미터를 형성하는 공정으로 이루어지므로 저전압에서도 전계방출이 가능하며 높은 전류밀도를 생성할 수 있고, 간단하게 제조할 수 있고, 상부 게이트(4) 전극을 사용하여 에미터에서 방출되는 전자를 포커싱(Focussing)하도록 되어 화질의 선명도를 높일 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a volcanic type FEA (Field-Emission Array) having a double gate, the method of forming the cathode electrode 12 on the glass substrate 16, the lower insulating film 10 on the cathode electrode 12 Forming the lower gate 8 after depositing the upper insulating film 6 on the lower gate 8 electrode and forming the upper gate 4 thereon, and photoresist on the upper gate 4. Removing the unnecessary portion of the upper gate 4 by using a method of wet etching the portion of the upper gate 4, etching the upper insulating film 6 by a reactive ion etching method, and then wet etching the insulating film 6 again. , Etching the lower gate 8, removing the lower insulating film 10 by dry etching, and then removing the photoresist, and removing, by dry etching, an unnecessary portion of the lower side in contact with the cathode after the deposition of the nitride film. , It is a process of forming an emitter by depositing a metal by puttering and removing the nitride film by wet etching, so that it is possible to emit an electric field even at low voltage, to generate a high current density, and to manufacture it easily. Focusing the electrons emitted from the emitter using the upper gate 4 electrode has the effect of increasing the sharpness of the image quality.

Description

더블 게이트를 갖는 화산형 금속 FEA 제조방법Manufacturing method of volcanic metal FEA with double gate

제1(a)~(m)도는 본 발명의 더블 게이트를 갖는 화산형 금속 FEA의 제조공정을 나타내는 도면.1 (a) to (m) are views showing a manufacturing process of a volcanic metal FEA having a double gate of the present invention.

제2도는 본 발명의 제조방법에 의해 더블 게이트를 갖는 화산형 금속 FEA를 개략적으로 나타내는 일부 절개사시도.2 is a partial cutaway perspective view schematically showing a volcanic metal FEA having a double gate by the manufacturing method of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

4 : 상부 게이트 6 : 상부 절연막4: upper gate 6: upper insulating film

8 : 하부 게이트 10 : 하부 절연막8 lower gate 10 lower insulating film

12 : 캐소우드 전극 16 : 유리 기판12 cathode electrode 16 glass substrate

본 발명은 더블 게이트를 갖는 화산형 FEA (Field-Emission Array)제조 방법에 관한 것이다.The present invention relates to a volcanic field-emission array (FEA) manufacturing method having a double gate.

일반적으로, 초고집적 반도체 제조기술과 초고진공 기술이 급속히 발달함에 따라 새로운 형태인 마이크론 크기의 삼극진공관 소자의 연구가 활기를 띠고 있다.In general, with the rapid development of ultra-high density semiconductor manufacturing technology and ultra-high vacuum technology, the research of a new type of micron-sized tripolar vacuum tube device is invigorating.

그러므로, 이러한 소자를 디스플레이에 응용하여 CRT와 LCD의 장점만을 가진 새로운 평판 디스플레이를 개발하는데 주목되어지고 있다.Therefore, it is drawing attention to develop a new flat panel display having only the advantages of CRT and LCD by applying such a device to a display.

FED는 그러한 평판 디스플레이의 일종으로서, 마이크로팁형상의 캐소우드로 구성되며, 다수의 마이크로팁으로부터 전자방출을 유도하여 발생된 전자를 애노우드의 형광체와 충돌시키므로써 형광체의 최외각전자가 여기되고 천이될 때 발생되는 빛을 이용하여 원하는 화상을 수행한다.FED is a kind of such flat panel display, which is composed of micro tip-shaped cathodes, and the outermost electron of the phosphor is excited and transitioned by colliding electrons generated by inducing electron emission from multiple micro tips with the phosphor of the anode. The desired image using the light generated.

근래에 제조되었던 단층으로 형성된 FEA의 게이트 구조는 에미터에서 전자가 방출되면서 이상현상에 의해 외부로 휘어지는 전자에 의해 형광체의 초점이 흩어짐으로 인한 선명도가 떨어지는 문제점이 있었다.The gate structure of the FEA formed as a single layer has a problem in that the sharpness due to the scattering of the focus of the phosphor by the electrons being bent to the outside by the abnormal phenomenon as the electron is emitted from the emitter.

따라서, 종래의 문제점을 감안하여 창출된 것으로, 본 발명의 목적은 대면적의 유리기판 위에 균일한 금속팁의 에미터를 형성하고 게이트 전극과 에미터 사이의 간격을 조절할 수 있으며 게이트 전극과 에미터 사이의 간격을 좁히므로써 저전압에서도 전계방출이 가능하며 높은 전류밀도를 생성할 수 있고, 간단하게 제조할 수 있고, 상부 게이트 전극을 사용하여 에미터에서 방출되는 전자를 포커싱(Focussing)하도록 더블 게이트를 구성하도록 하는 FEA의 제조방법을 제공함에 있다.Therefore, the present invention was created in view of the conventional problems, and an object of the present invention is to form an emitter of a uniform metal tip on a large-area glass substrate, and to adjust a gap between the gate electrode and the emitter, and to control the gate electrode and the emitter. By narrowing the gap between them, field emission is possible at low voltages, high current densities can be produced, and simple fabrication can be achieved. Double gates can be used to focus electrons emitted from the emitter using the upper gate electrode. The present invention provides a method for producing FEA.

또한, 에미터의 형상을 전계방출이 포커싱이 잘 이루어지도록 에미터 팁을 화산형 형상을 이룬 것이 특징이다.In addition, the emitter tip is characterized in that the emitter tip has a volcanic shape so that field emission is well focused.

상술한 본 발명의 목적을 달성하기 위하여, 본 발명은 유리 기판 위에 캐소우드 전극을 형성하는 공정; 캐소우드 전극위에 하부 절연막(10)을 증착시킨 후 하부 게이트를 형성하는 공정; 하부 게이트전극위에 상부 절연막을 증착하고 그위에 상부 게이트를 형성하는 공정; 상부 게이트(4)에 포토레지스트를 이용하여 상부 게이트(4)의 불필요한 부분을 제거한 후에, 상부 게이트(4) 부분을 습식 식각하는 공정; 상부 절연막(6)을 반응성 이온 에칭법으로 식각한 후에, 상부 절연막(6)을 다시 습식 식각하는 공정; 하부 게이트(8)를 식각하고, 하부 절연막(10)을 건식 식각에 의해 제거한 후 포토레지스트를 제거하는 공정; 질화막을 증착한 후에 캐소우드와 맞닿는 하부측의 불필요한 부분을 건식 식각에 제거하는 공정; 스퍼터링에 의해 금속을 증착하고, 습식 식각에 의해 상기 질화막을 제거하므로써 에미터를 형성하는 공정으로 이루어짐을 특징으로 하는 더블 게이트를 갖는 화산형 금속 FEA 제조방법을 제공한다.In order to achieve the above object of the present invention, the present invention comprises the steps of forming a cathode electrode on a glass substrate; Depositing a lower insulating film 10 on the cathode and then forming a lower gate; Depositing an upper insulating film on the lower gate electrode and forming an upper gate thereon; Removing an unnecessary portion of the upper gate 4 by using a photoresist on the upper gate 4, and then wet etching the upper gate 4 portion; After etching the upper insulating film 6 by the reactive ion etching method, wet etching the upper insulating film 6 again; Etching the lower gate 8, removing the lower insulating film 10 by dry etching, and then removing the photoresist; Removing the unnecessary portion of the lower side in contact with the cathode by dry etching after depositing the nitride film; A method of manufacturing a volcanic metal FEA having a double gate is provided by depositing a metal by sputtering and forming an emitter by removing the nitride film by wet etching.

이하, 본 발명의 FEA의 제조방법을 첨부된 도면에 의거하여 상세하게 설명한다.Hereinafter, the manufacturing method of the FEA of the present invention will be described in detail with reference to the accompanying drawings.

제1(a)~(m)도는 더블 게이트를 제조하는 공정을 나타내는 도면이다.(A)-(m) is a figure which shows the process of manufacturing a double gate.

먼저, 스퍼터링에 의해 유리 기판(16) 상에 금속을 0.3㎛ 정도로 증착하여 캐소우드 전극(12)을 형성하고(제1(a)도 참조), 캐소우드 전극(12) 위에 PECVD (Plasma Enhanced Chemical Vapor Deposition) 법이나 E-Beam 증착법을 사용하여 0.7 내지 0.8㎛ 정도로 산화막을 증착하여 하부 절연막(10)을 형성시킨 후에, 그 위에 금속을 증착하여 하부 게이트(8)를 형성하는 공정(제1(b)도 참조)과, 상기 계속해서 증착에 의해 하부 게이트(8) 전극위에 상부 절연막(6)을 형성하고 그 위에 상부 게이트(4)를 형성한다(제1(c)도 참조).First, a metal is deposited on the glass substrate 16 by about 0.3 μm by sputtering to form the cathode electrode 12 (see also first (a)), and PECVD (Plasma Enhanced Chemical) on the cathode electrode 12. After the oxide film is deposited to a thickness of about 0.7 to 0.8 탆 using a vapor deposition method or an E-Beam deposition method to form the lower insulating film 10, a metal is deposited thereon to form the lower gate 8 (first ( b)), and subsequently the upper insulating film 6 is formed on the lower gate 8 electrode by the vapor deposition and the upper gate 4 is formed thereon (see also first (c)).

상기와 같이 형성된 상부 게이트상에 네가티브 포토레지스트(2)를 도포하여 포토리소그래피법에 의해 에미터가 형성될 부위의 포토레지스트(2)를 식각하고 RIE 법에 의해 상부 게이트(4)를 식각한다(제1(g)도 참조).The negative photoresist 2 is applied on the upper gate formed as described above to etch the photoresist 2 at the site where the emitter is to be formed by the photolithography method and to etch the upper gate 4 by the RIE method ( See also first (g)).

그후, 상기 상부 게이트(4)를 습식 식각하고 상부 절연막(6)을 RIE (Reactive Ion Etching)법에 의해 건식 식각을 행하고(제1(h)도 참조), 다시 상부 절연막(6)을 습식 식각을 행하고(제1(i)도 참조), 상기 하부 게이트(8)를 RIE 법에 의해 불필요한 부분을 제거하고 난후에 하부 게이트(8)의 하부에 형성되어 있는 하부 절연막(10)을 건식 식각에 의해 제거한 후 포토레지스트(2)를 제거한다(제1(j)도 참조).Thereafter, the upper gate 4 is wet etched, the upper insulating film 6 is dry etched by a reactive ion etching (RIE) method (see also first (h)), and the upper insulating film 6 is wet etched again. (See also first (i)), and after removing the unnecessary portion of the lower gate 8 by the RIE method, the lower insulating film 10 formed under the lower gate 8 is subjected to dry etching. After the removal, the photoresist 2 is removed (see also first (j)).

상기와 같이 불필요한 부분이 제거된 부분에 에미터 팁을 형성하기 위해 질화막을 증착한 후에, RIE 법에 의해 에칭하여 캐소우드와 맞닿는 하부측의 불필요한 부분을 제거한다(제1(k)도 참조).After depositing a nitride film to form an emitter tip on the portion where the unnecessary portion is removed as described above, it is etched by the RIE method to remove the unnecessary portion on the lower side in contact with the cathode (see also first (k)). .

마지막으로, 캐소우드 전극(12)에 질화막(18)이 형성된 측벽의 부분에 스퍼터링에 의해 금속을 증착하고, RIE 법을 이용하여 상기 질화막(18)을 제거하므로써 화산형의 에미터가 형성된다(제1(l),(m)도 참조).Finally, the metal is deposited by sputtering on a portion of the sidewall on which the nitride film 18 is formed on the cathode electrode 12, and the volatilized emitter is formed by removing the nitride film 18 by RIE method ( See also first (l), (m)).

상기와 같은 제조방법으로 제조된 FEA는 제2도에 나타난 바와 같이 에미터의 형상이 화산형상으로 형성된다.As shown in FIG. 2, the FEA manufactured by the above-described manufacturing method is formed of an emitter in a volcanic shape.

따라서, 상기의 제조방법에 의해 제조된 FEA는 대면적의 유리 기판(16) 위에 균일한 금속 팁의 에미터(20)를 형성하고 게이트 전극과 에미터 사이의 간격을 조절할 수 있으며 게이트 전극과 에미터 사이의 간격을 좁히므로써 저전압에서도 전계방출이 가능하며 높은 전류밀도를 생성할 수 있고, 간단하게 제조할 수 있고, 상부 게이트(4) 전극을 사용하여 에미터에서 방출되는 전자를 포커싱(Focussing) 하도록 되어 화질의 선명도를 높일 수 있는 효과가 있다.Therefore, the FEA manufactured by the above manufacturing method can form an emitter 20 of a uniform metal tip on the glass substrate 16 having a large area, and can control the gap between the gate electrode and the emitter, and the gate electrode and the emitter By narrowing the spacing between the emitters, field emission is possible at low voltages, high current densities can be produced, and simple fabrication can be achieved. Focusing electrons emitted from the emitter using the upper gate (4) electrode It is possible to increase the sharpness of the image quality.

Claims

유리 기판(16) 위에 캐소우드 전극(12)을 형성하는 공정; 상기 캐소우드 전극(12) 위에 하부 절연막(10)을 증착시킨 후 하부 게이트(8)를 형성하는 공정; 상기 하부 게이트(8) 전극 위에 상부 절연막(6)을 증착하고 그 위에 상부 게이트(4)를 형성하는 공정; 상기 상부 게이트(4)에 포토레지스트를 이용하여 상부 게이트(4)의 불필요한 부분을 제거한 후에 상기 상부 게이트(4) 부분을 습식 식각하는 공정; 상기 공정후, 상부 절연막(6)을 반응성 이온 에칭법으로 식각한 후에 상기 상부 절연막(6)을 다시 습식 식각하는 공정; 상기 하부 게이트(8)를 식각하고, 하부 절연막(10)을 반응식 이온에칭법으로 건식식각에 의해 제거한 후 포토레지스트를 제거하는 공정; 상기 공정후, 에미터 팁을 형성하기 위해 질화막을 증착하는 공정; 상기 공정후, 캐소우드와 맞닿는 하부측의 불필요한 부분을 반응성 이온 에칭법으로 건식 식각에 의해 제거하는 공정; 상기 공정후, 스퍼터링에 의해 금속을 증착하고 반응성 이온 에칭법으로 습식 식각에 의해 상기 질화막을 제거하므로써 에미터를 형성하는 공정으로 이루어지는 더블 게이트를 갖는 화산형 금속 FEA 제조방법.Forming a cathode electrode 12 on the glass substrate 16; Forming a lower gate (8) after depositing a lower insulating film (10) on the cathode electrode (12); Depositing an upper insulating film (6) on the lower gate (8) electrode and forming an upper gate (4) thereon; Wet etching the portion of the upper gate (4) after removing unnecessary portions of the upper gate (4) using a photoresist on the upper gate (4); After the step, after etching the upper insulating film 6 by reactive ion etching, wet etching the upper insulating film 6 again; Etching the lower gate (8), removing the lower insulating film (10) by dry etching using a reactive ion etching method, and then removing the photoresist; After the process, depositing a nitride film to form an emitter tip; After the step, removing unnecessary portions of the lower side in contact with the cathode by dry etching by reactive ion etching; A method of producing a volcanic metal FEA having a double gate after the step of depositing a metal by sputtering and forming an emitter by removing the nitride film by wet etching by reactive ion etching.

제1항에 있어서, 상기 상하부 게이트와 상하부 절연막을 PECVD법에 의해 증착되는 것을 특징으로 하는 더블 게이트를 갖는 화산형 금속 FEA 제조방법.The method of claim 1, wherein the upper and lower gates and the upper and lower insulating layers are deposited by PECVD.

제1항에 있어서, 상기 에미터가 상부 게이트(4)와 하부 게이트(8)는 에미터보다 내구성이 강한 금속으로 이루어지는 것을 특징으로 하는 더블 게이트를 갖는 화산형 금속 FEA 제조방법.2. Method according to claim 1, characterized in that the emitter is characterized in that the upper gate (4) and the lower gate (8) are made of a metal that is more durable than the emitter.