JPH0887026A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH0887026A JPH0887026A JP24873894A JP24873894A JPH0887026A JP H0887026 A JPH0887026 A JP H0887026A JP 24873894 A JP24873894 A JP 24873894A JP 24873894 A JP24873894 A JP 24873894A JP H0887026 A JPH0887026 A JP H0887026A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate
- liquid crystal
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 デルタ配列のカラー液晶表示装置において、
開口率を低下させることなく不要な寄生容量を少なく
し、且つ表示品位が悪化しないようにする。 【構成】 ゲート電極１５をデータライン１２の直交部
１２ａと重合しない位置に該データライン１２の直交部
１２ａと平行に隣のゲートラインとの中間点まで達しな
い長さに引き出して設け、且つゲート電極１５と重合し
ない位置にソース電極２２を設ける。この結果、開口率
を低下させることなく不要な寄生容量を少なくすること
ができる。また、薄膜トランジスタ１３のチャネル領域
１７ａをセルフアライメントにより形成する。この結
果、データライン１２の左側と右側の薄膜トランジスタ
１３においてソース領域１７ｂとゲート電極１５との重
なり部を同じとすることができ、したがってゲート・ソ
ース間の寄生容量Ｃｇｓが同じとなり、光学特性も同じ
となり、ひいては表示品位が悪化しないようにすること
ができる。
開口率を低下させることなく不要な寄生容量を少なく
し、且つ表示品位が悪化しないようにする。 【構成】 ゲート電極１５をデータライン１２の直交部
１２ａと重合しない位置に該データライン１２の直交部
１２ａと平行に隣のゲートラインとの中間点まで達しな
い長さに引き出して設け、且つゲート電極１５と重合し
ない位置にソース電極２２を設ける。この結果、開口率
を低下させることなく不要な寄生容量を少なくすること
ができる。また、薄膜トランジスタ１３のチャネル領域
１７ａをセルフアライメントにより形成する。この結
果、データライン１２の左側と右側の薄膜トランジスタ
１３においてソース領域１７ｂとゲート電極１５との重
なり部を同じとすることができ、したがってゲート・ソ
ース間の寄生容量Ｃｇｓが同じとなり、光学特性も同じ
となり、ひいては表示品位が悪化しないようにすること
ができる。
Description
【０００１】
【産業上の利用分野】この発明は液晶表示パネルに関す
る。
る。
【０００２】
【従来の技術】カラー液晶表示装置には、Ｒ（赤）、Ｇ
（緑）、Ｂ（青）の各カラーフィルタ要素及びそれに対
応する各画素電極の配列の仕方によりいくつかの種類が
あるが、そのうちの１つとして、図２に概略構成を示す
ように、デルタ配列と呼ばれるものがある。このカラー
液晶表示装置では、同一色を表示する画素電極Ｒ、Ｇ、
Ｂが上下方向に千鳥状に配置されている関係から、走査
駆動回路１に接続されたゲートライン２は左右方向に直
線状に配置されているが、信号駆動回路３に接続された
データライン４は同一色を表示する画素電極Ｒ、Ｇ、Ｂ
の各近傍を通過するために上下方向に蛇行して配置され
ている。
（緑）、Ｂ（青）の各カラーフィルタ要素及びそれに対
応する各画素電極の配列の仕方によりいくつかの種類が
あるが、そのうちの１つとして、図２に概略構成を示す
ように、デルタ配列と呼ばれるものがある。このカラー
液晶表示装置では、同一色を表示する画素電極Ｒ、Ｇ、
Ｂが上下方向に千鳥状に配置されている関係から、走査
駆動回路１に接続されたゲートライン２は左右方向に直
線状に配置されているが、信号駆動回路３に接続された
データライン４は同一色を表示する画素電極Ｒ、Ｇ、Ｂ
の各近傍を通過するために上下方向に蛇行して配置され
ている。
【０００３】図３は従来のこのような液晶表示装置にお
ける液晶表示パネルの具体的な一例の一部を示したもの
である。データライン４は、ゲートライン２と直交する
直交部４ａとゲートライン２と平行する平行部４ｂを有
している。そして、一例として、Ｒ用の画素を取り上げ
れば、隣接する直交部４ａに対して画素電極Ｒ及び薄膜
トランジスタ５が左側と右側に交互に線対称的に配置さ
れている。各薄膜トランジスタ５は、ゲートライン２の
直線部２ａからデータライン４の直交部４ａと一部が重
なるように延出された延出部２ｂをゲート電極とし、デ
ータライン４の直交部４ａと平行に延出されて各画素電
極Ｒに接続された延出部６をソース電極としている。
ける液晶表示パネルの具体的な一例の一部を示したもの
である。データライン４は、ゲートライン２と直交する
直交部４ａとゲートライン２と平行する平行部４ｂを有
している。そして、一例として、Ｒ用の画素を取り上げ
れば、隣接する直交部４ａに対して画素電極Ｒ及び薄膜
トランジスタ５が左側と右側に交互に線対称的に配置さ
れている。各薄膜トランジスタ５は、ゲートライン２の
直線部２ａからデータライン４の直交部４ａと一部が重
なるように延出された延出部２ｂをゲート電極とし、デ
ータライン４の直交部４ａと平行に延出されて各画素電
極Ｒに接続された延出部６をソース電極としている。
【０００４】ところで、従来のこのような液晶表示パネ
ルでは、ゲートライン２から直交する方向に引き出され
たゲート電極２ｂが隣のゲートライン２の近傍まで引き
出され、またこのゲート電極２ｂの長手方向ほぼ全体に
沿ってソース電極６が設けられている。この結果、デー
タライン４の直交部４ａとゲート電極２ｂ間の重なり部
及びゲート電極２ｂとソース電極６間の重なり部が大き
くなり、したがってデータライン４の直交部４ａとゲー
ト電極２ｂ間の寄生容量及びゲート電極２ｂとソース電
極６間の寄生容量が大きくなってしまうという問題があ
った。なお、データライン４の直交部４ａとゲート電極
２ｂ間の重なり部及びゲート電極２ｂとソース電極６間
の重なり部を無くすために、これらを左右方向に離すこ
とが考えられるが、このようにすると、開口率が低下す
るという別の問題がある。また、左側の薄膜トランジス
タ５と右側の薄膜トランジスタ５がデータライン４を挾
んで線対称的に配置されているので、これら薄膜トラン
ジスタ５を形成するとき左右方向にずれた場合、図示し
ていないが、薄膜トランジスタ５の一部を構成する半導
体薄膜のソース領域とゲート電極２ｂとの重なり部が、
左側の薄膜トランジスタ５と右側の薄膜トランジスタ５
とで異なる方向にずれることになる。したがって、この
ような場合には、左側の薄膜トランジスタ５と右側の薄
膜トランジスタ５のゲート・ソース間の寄生容量Ｃｇｓ
が異なることとなり、ひいては光学特性に差が生じ、表
示品位が悪化するという問題があった。この発明の目的
は、開口率を低下させることなく不要な寄生容量を少な
くすることができ、且つ表示品位が悪化しないようにす
ることができる液晶表示パネルを提供することにある。
ルでは、ゲートライン２から直交する方向に引き出され
たゲート電極２ｂが隣のゲートライン２の近傍まで引き
出され、またこのゲート電極２ｂの長手方向ほぼ全体に
沿ってソース電極６が設けられている。この結果、デー
タライン４の直交部４ａとゲート電極２ｂ間の重なり部
及びゲート電極２ｂとソース電極６間の重なり部が大き
くなり、したがってデータライン４の直交部４ａとゲー
ト電極２ｂ間の寄生容量及びゲート電極２ｂとソース電
極６間の寄生容量が大きくなってしまうという問題があ
った。なお、データライン４の直交部４ａとゲート電極
２ｂ間の重なり部及びゲート電極２ｂとソース電極６間
の重なり部を無くすために、これらを左右方向に離すこ
とが考えられるが、このようにすると、開口率が低下す
るという別の問題がある。また、左側の薄膜トランジス
タ５と右側の薄膜トランジスタ５がデータライン４を挾
んで線対称的に配置されているので、これら薄膜トラン
ジスタ５を形成するとき左右方向にずれた場合、図示し
ていないが、薄膜トランジスタ５の一部を構成する半導
体薄膜のソース領域とゲート電極２ｂとの重なり部が、
左側の薄膜トランジスタ５と右側の薄膜トランジスタ５
とで異なる方向にずれることになる。したがって、この
ような場合には、左側の薄膜トランジスタ５と右側の薄
膜トランジスタ５のゲート・ソース間の寄生容量Ｃｇｓ
が異なることとなり、ひいては光学特性に差が生じ、表
示品位が悪化するという問題があった。この発明の目的
は、開口率を低下させることなく不要な寄生容量を少な
くすることができ、且つ表示品位が悪化しないようにす
ることができる液晶表示パネルを提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
左右方向に直線状に配置されたゲートラインと、該ゲー
トラインと直交する直交部と該ゲートラインと平行する
平行部を有し、上下方向に蛇行して配置されたデータラ
インと、該データラインの左側と右側に交互に接続され
た薄膜トランジスタと、該薄膜トランジスタに接続され
た画素電極とを備えた液晶表示パネルにおいて、前記左
側の薄膜トランジスタと前記右側の薄膜トランジスタ
を、前記データラインを挾んで線対称的に設けられ、且
つ前記データラインの直交部と重合しない位置に該デー
タラインの直交部と平行に隣のデータラインとの中間点
まで達しない長さに引き出されて設けられたゲート電極
と、該ゲート電極と重合しない位置に設けられたソース
電極とを有する構造としたものである。請求項２記載の
発明は、前記薄膜トランジスタのチャネル領域をセルフ
アライメントにより形成したものである。
左右方向に直線状に配置されたゲートラインと、該ゲー
トラインと直交する直交部と該ゲートラインと平行する
平行部を有し、上下方向に蛇行して配置されたデータラ
インと、該データラインの左側と右側に交互に接続され
た薄膜トランジスタと、該薄膜トランジスタに接続され
た画素電極とを備えた液晶表示パネルにおいて、前記左
側の薄膜トランジスタと前記右側の薄膜トランジスタ
を、前記データラインを挾んで線対称的に設けられ、且
つ前記データラインの直交部と重合しない位置に該デー
タラインの直交部と平行に隣のデータラインとの中間点
まで達しない長さに引き出されて設けられたゲート電極
と、該ゲート電極と重合しない位置に設けられたソース
電極とを有する構造としたものである。請求項２記載の
発明は、前記薄膜トランジスタのチャネル領域をセルフ
アライメントにより形成したものである。
【０００６】
【作用】請求項１記載の発明によれば、ゲート電極をデ
ータラインの直交部と重合しない位置に該データライン
の直交部と平行に隣のデータラインとの中間点まで達し
ない長さに引き出して設け、且つゲート電極と重合しな
い位置にソース電極を設けているので、開口率を低下さ
せることなく不要な寄生容量を少なくすることができ
る。また、請求項２記載の発明によれば、薄膜トランジ
スタのチャネル領域をセルフアライメントにより形成し
ているので、データラインの左側の薄膜トランジスタと
右側の薄膜トランジスタにおいてソース領域とゲート電
極との重なり部を同じとすることができ、したがってＣ
ｇｓが同じとなり、光学特性も同じとなり、ひいては表
示品位が悪化しないようにすることができる。
ータラインの直交部と重合しない位置に該データライン
の直交部と平行に隣のデータラインとの中間点まで達し
ない長さに引き出して設け、且つゲート電極と重合しな
い位置にソース電極を設けているので、開口率を低下さ
せることなく不要な寄生容量を少なくすることができ
る。また、請求項２記載の発明によれば、薄膜トランジ
スタのチャネル領域をセルフアライメントにより形成し
ているので、データラインの左側の薄膜トランジスタと
右側の薄膜トランジスタにおいてソース領域とゲート電
極との重なり部を同じとすることができ、したがってＣ
ｇｓが同じとなり、光学特性も同じとなり、ひいては表
示品位が悪化しないようにすることができる。
【０００７】
【実施例】図１（Ａ）及び（Ｂ）はこの発明の一実施例
における液晶表示パネルの要部を示したものである。こ
の場合も、デルタ配列であって、同一色を表示する画素
電極Ｒ、Ｇ、Ｂが上下方向に千鳥状に配置されている関
係から、ゲートライン１１は左右方向に直線状に配置さ
れているが、データライン１２は同一色を表示する画素
電極Ｒ、Ｇ、Ｂの各近傍を通過するために上下方向に蛇
行して配置されている。したがって、データライン１２
は、ゲートライン１１と直交する直交部１２ａとゲート
ライン１１と平行する平行部１２ｂを有している。そし
て、一例として、Ｒ用の画素を取り上げれば、隣接する
直交部１２ａに対して画素電極Ｒ及び薄膜トランジスタ
１３が左側と右側に交互に線対称的に配置されている。
における液晶表示パネルの要部を示したものである。こ
の場合も、デルタ配列であって、同一色を表示する画素
電極Ｒ、Ｇ、Ｂが上下方向に千鳥状に配置されている関
係から、ゲートライン１１は左右方向に直線状に配置さ
れているが、データライン１２は同一色を表示する画素
電極Ｒ、Ｇ、Ｂの各近傍を通過するために上下方向に蛇
行して配置されている。したがって、データライン１２
は、ゲートライン１１と直交する直交部１２ａとゲート
ライン１１と平行する平行部１２ｂを有している。そし
て、一例として、Ｒ用の画素を取り上げれば、隣接する
直交部１２ａに対して画素電極Ｒ及び薄膜トランジスタ
１３が左側と右側に交互に線対称的に配置されている。
【０００８】ここで、各薄膜トランジスタ１３は、デー
タライン１２の直交部１２ａと重合しない位置に該デー
タライン１２の直交部１２ａと平行にゲートラインを引
き出してゲート電極１５とするもので、このゲート電極
１５は隣のゲートラインとの中間点まで達しない長さと
されている。また、各薄膜トランジスタ１３のソース電
極２２はゲート電極１５と重合しない位置に設けられて
いる。
タライン１２の直交部１２ａと重合しない位置に該デー
タライン１２の直交部１２ａと平行にゲートラインを引
き出してゲート電極１５とするもので、このゲート電極
１５は隣のゲートラインとの中間点まで達しない長さと
されている。また、各薄膜トランジスタ１３のソース電
極２２はゲート電極１５と重合しない位置に設けられて
いる。
【０００９】次に、主として、薄膜トランジスタ１３の
構造について説明する。ガラス基板１４の上面の所定の
個所にはゲートライン１１及びこのゲートライン１１か
ら直交する方向に少しだけ引き出されたゲート電極１５
が形成されている。ゲートライン１１及びゲート電極１
５を含むガラス基板１４の上面にはゲート絶縁膜１６が
形成されている。ゲート電極１５及びその左右両側に対
応する部分におけるゲート絶縁膜１６の上面にはアモル
ファスシリコンやポリシリコン等からなる半導体薄膜１
７が形成されている。ゲート電極１５に対応する部分に
おける半導体薄膜１７の上面にはチャネル保護膜１８が
形成されている。そして、チャネル保護膜１８をマスク
としてリンやボロン等のイオンが注入されていることに
より、チャネル保護膜１８下の半導体薄膜１７はチャネ
ル領域１７ａとされ、その左右両側はソース領域１７ｂ
及びドレイン領域１７ｃとされている。半導体薄膜１７
及びチャネル保護膜１８を含むゲート絶縁膜１６の上面
には層間絶縁膜１９が形成されている。ソース領域１７
ｂ及びドレイン領域１７ｃと対応する部分における層間
絶縁膜１９にはコンタクトホール２０、２１が形成され
ている。コンタクトホール２０、２１の部分にはソース
電極２２２及びドレイン電極３３が形成されている。な
お、これら電極２２、２３の形成と同時に、データライ
ン１２が形成される。また、ソース電極２２は、層間絶
縁膜１９の上面の所定の個所に形成された画素電極Ｒと
接続されている。
構造について説明する。ガラス基板１４の上面の所定の
個所にはゲートライン１１及びこのゲートライン１１か
ら直交する方向に少しだけ引き出されたゲート電極１５
が形成されている。ゲートライン１１及びゲート電極１
５を含むガラス基板１４の上面にはゲート絶縁膜１６が
形成されている。ゲート電極１５及びその左右両側に対
応する部分におけるゲート絶縁膜１６の上面にはアモル
ファスシリコンやポリシリコン等からなる半導体薄膜１
７が形成されている。ゲート電極１５に対応する部分に
おける半導体薄膜１７の上面にはチャネル保護膜１８が
形成されている。そして、チャネル保護膜１８をマスク
としてリンやボロン等のイオンが注入されていることに
より、チャネル保護膜１８下の半導体薄膜１７はチャネ
ル領域１７ａとされ、その左右両側はソース領域１７ｂ
及びドレイン領域１７ｃとされている。半導体薄膜１７
及びチャネル保護膜１８を含むゲート絶縁膜１６の上面
には層間絶縁膜１９が形成されている。ソース領域１７
ｂ及びドレイン領域１７ｃと対応する部分における層間
絶縁膜１９にはコンタクトホール２０、２１が形成され
ている。コンタクトホール２０、２１の部分にはソース
電極２２２及びドレイン電極３３が形成されている。な
お、これら電極２２、２３の形成と同時に、データライ
ン１２が形成される。また、ソース電極２２は、層間絶
縁膜１９の上面の所定の個所に形成された画素電極Ｒと
接続されている。
【００１０】このように、各薄膜トランジスタ１３は、
データライン１２の直交部１２ａと重合しない位置に該
データライン１２の直交部１２ａと平行に隣のデータラ
インとの中間点まで達しない長さに引き出されｑゲート
電極１５と、ゲート電極１５と重合しない位置に設けら
れたソース電極２２を有する構造であるから、薄膜トラ
ンジスタ１３の占有面積を小さくすることができ、した
がって開口率が低下しないようにすることができ、また
不要な寄生容量を少なくすることができる。
データライン１２の直交部１２ａと重合しない位置に該
データライン１２の直交部１２ａと平行に隣のデータラ
インとの中間点まで達しない長さに引き出されｑゲート
電極１５と、ゲート電極１５と重合しない位置に設けら
れたソース電極２２を有する構造であるから、薄膜トラ
ンジスタ１３の占有面積を小さくすることができ、した
がって開口率が低下しないようにすることができ、また
不要な寄生容量を少なくすることができる。
【００１１】ところで、この液晶表示パネルにおいて薄
膜トランジスタ１３のチャネル保護膜１８を形成する場
合、ゲート電極１５をマスクとした裏面露光によるフォ
トリソグラフィにより形成すると、チャネル保護膜１８
がセルフアライメントされて形成されることになる。そ
して、このセルフアライメントされて形成されたチャネ
ル保護膜１８をマスクとしてリンやボロン等のイオンを
注入すると、チャネル領域１７ａがセルフアライメント
されて形成されることになる。この結果、Ｒ用のデータ
ライン１２の左側の薄膜トランジスタ１３と右側の薄膜
トランジスタ１３においてソース領域１７ｂとゲート電
極１５との重なり部を同じとすることができ、したがっ
てＣｇｓが同じとなり、光学特性も同じとなり、ひいて
は表示品位が悪化しないようにすることができる。
膜トランジスタ１３のチャネル保護膜１８を形成する場
合、ゲート電極１５をマスクとした裏面露光によるフォ
トリソグラフィにより形成すると、チャネル保護膜１８
がセルフアライメントされて形成されることになる。そ
して、このセルフアライメントされて形成されたチャネ
ル保護膜１８をマスクとしてリンやボロン等のイオンを
注入すると、チャネル領域１７ａがセルフアライメント
されて形成されることになる。この結果、Ｒ用のデータ
ライン１２の左側の薄膜トランジスタ１３と右側の薄膜
トランジスタ１３においてソース領域１７ｂとゲート電
極１５との重なり部を同じとすることができ、したがっ
てＣｇｓが同じとなり、光学特性も同じとなり、ひいて
は表示品位が悪化しないようにすることができる。
【００１２】なお、上記実施例では、薄膜トランジスタ
１３として通常のＭＯＳ構造の薄膜トランジスタについ
て説明したが、チャネル領域とソース領域及びドレイン
領域との間に低濃度不純物注入領域を有するＬＤＤ構造
の薄膜トランジスタとしてもよい。この場合も、チャネ
ル領域をセルフアライメントにより形成すると、データ
ラインの左側の薄膜トランジスタと右側の薄膜トランジ
スタにおいて低濃度不純物注入領域からなるソース領域
とゲート電極との重なり部を同じとすることができる。
１３として通常のＭＯＳ構造の薄膜トランジスタについ
て説明したが、チャネル領域とソース領域及びドレイン
領域との間に低濃度不純物注入領域を有するＬＤＤ構造
の薄膜トランジスタとしてもよい。この場合も、チャネ
ル領域をセルフアライメントにより形成すると、データ
ラインの左側の薄膜トランジスタと右側の薄膜トランジ
スタにおいて低濃度不純物注入領域からなるソース領域
とゲート電極との重なり部を同じとすることができる。
【００１３】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、ゲート電極をデータラインの直交部と重合
しない位置に該データラインの直交部と平行に隣のデー
タラインとの中間点まで達しない長さに引き出して設
け、且つゲート電極と重合しない位置にソース電極を設
けているので、開口率を低下させることなく不要な寄生
容量を少なくすることができる。また、請求項２記載の
発明によれば、薄膜トランジスタのチャネル領域をセル
フアライメントにより形成しているので、データライン
の左側の薄膜トランジスタと右側の薄膜トランジスタに
おいてソース領域とゲート電極との重なり部を同じとす
ることができ、したがってＣｇｓが同じとなり、光学特
性も同じとなり、ひいては表示品位が悪化しないように
することができる。
明によれば、ゲート電極をデータラインの直交部と重合
しない位置に該データラインの直交部と平行に隣のデー
タラインとの中間点まで達しない長さに引き出して設
け、且つゲート電極と重合しない位置にソース電極を設
けているので、開口率を低下させることなく不要な寄生
容量を少なくすることができる。また、請求項２記載の
発明によれば、薄膜トランジスタのチャネル領域をセル
フアライメントにより形成しているので、データライン
の左側の薄膜トランジスタと右側の薄膜トランジスタに
おいてソース領域とゲート電極との重なり部を同じとす
ることができ、したがってＣｇｓが同じとなり、光学特
性も同じとなり、ひいては表示品位が悪化しないように
することができる。
【図１】（Ａ）はこの発明の一実施例における液晶表示
パネルの要部の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断
面図。
パネルの要部の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断
面図。
【図２】従来のデルタ配列のカラー液晶表示装置の概略
構成図。
構成図。
【図３】従来のこのようなカラー液晶表示装置における
液晶表示パネルの具体的な一例を示す一部の平面図。
液晶表示パネルの具体的な一例を示す一部の平面図。
１１ ゲートライン １２ データライン １２ａ 直交部 １２ｂ 平行部 Ｒ、Ｇ、Ｂ 画素電極 １３ 薄膜トランジスタ １５ ゲート電極 １７ 半導体薄膜 １７ａ チャネル領域 ２２ ソース電極 ２３ ドレイン電極
Claims (2)
- 【請求項１】 左右方向に直線状に配置されたゲートラ
インと、該ゲートラインと直交する直交部と該ゲートラ
インと平行する平行部を有し、上下方向に蛇行して配置
されたデータラインと、該データラインの左側と右側に
交互に接続された薄膜トランジスタと、該薄膜トランジ
スタに接続された画素電極とを備えた液晶表示パネルに
おいて、 前記左側の薄膜トランジスタと前記右側の薄膜トランジ
スタは、前記データラインを挾んで線対称的に設けら
れ、且つ前記データラインの直交部と重合しない位置に
該データラインの直交部と平行に隣のデータラインとの
中間点まで達しない長さに引き出されて設けられたゲー
ト電極と、該ゲート電極と重合しない位置に設けられた
ソース電極とを有する構造であることを特徴とする液晶
表示パネル。 - 【請求項２】 前記薄膜トランジスタのチャネル領域は
セルフアライメントにより形成されていることを特徴と
する請求項１記載の液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24873894A JPH0887026A (ja) | 1994-09-16 | 1994-09-16 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24873894A JPH0887026A (ja) | 1994-09-16 | 1994-09-16 | 液晶表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0887026A true JPH0887026A (ja) | 1996-04-02 |
Family
ID=17182636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24873894A Pending JPH0887026A (ja) | 1994-09-16 | 1994-09-16 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0887026A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0952479A1 (en) * | 1998-04-20 | 1999-10-27 | Sony Corporation | Color display device |
| US7612839B2 (en) | 2005-03-15 | 2009-11-03 | Sharp Kabushiki Kaisha | Active matrix substance and display device including the same |
-
1994
- 1994-09-16 JP JP24873894A patent/JPH0887026A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0952479A1 (en) * | 1998-04-20 | 1999-10-27 | Sony Corporation | Color display device |
| US6404410B1 (en) | 1998-04-20 | 2002-06-11 | Sony Corporation | Color display device |
| US7612839B2 (en) | 2005-03-15 | 2009-11-03 | Sharp Kabushiki Kaisha | Active matrix substance and display device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4570278B2 (ja) | アクティブマトリクス基板 | |
| US7027109B2 (en) | TFT array substrate and active-matrix addressing liquid-crystal display device | |
| US5793460A (en) | Liquid crystal display device and method for manufacturing the same | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR100374737B1 (ko) | 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기 | |
| KR100234892B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| EP0276340B1 (en) | Matrix display device having composite transistors | |
| KR20010050055A (ko) | 박막트랜지스터 및 그 제조방법과 그것을 구비한액정표시장치 | |
| KR100375518B1 (ko) | 액정디스플레이 | |
| KR100442489B1 (ko) | 액정표시소자 | |
| US8279389B2 (en) | Liquid crystal display device having storage lines overlapping active layers formed of polysilicon material | |
| JP3808107B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| KR100425855B1 (ko) | 액정표시장치및그제조방법 | |
| JP3543131B2 (ja) | アクティブマトリックスパネル及びその製造方法 | |
| JPH06317812A (ja) | アクティブマトリクス素子及びその製造方法 | |
| KR100306801B1 (ko) | 박막트랜지스터및그의제조방법 | |
| JPH08328038A (ja) | アクティブマトリクス表示装置 | |
| JPH0887026A (ja) | 液晶表示パネル | |
| JP4585071B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100192234B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| JP4789915B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH08204196A (ja) | アクティブマトリクス回路および電気光学装置 | |
| JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040113 |