JPH0886667A - 絶対値エンコーダ - Google Patents
絶対値エンコーダInfo
- Publication number
- JPH0886667A JPH0886667A JP24485494A JP24485494A JPH0886667A JP H0886667 A JPH0886667 A JP H0886667A JP 24485494 A JP24485494 A JP 24485494A JP 24485494 A JP24485494 A JP 24485494A JP H0886667 A JPH0886667 A JP H0886667A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- detection
- output signal
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 出力信号形態が同じであれば、符号板に形成
した符号形態が異なっても、処理回路を共用できるよう
にした絶対値エンコーダを提供すること。 【構成】 Ｎ分割の符号が形成されているトラック部分
Ｔ１と、Ｎ×Ｍ分割の符号が形成されているトラック部
分Ｔ２〜Ｔ４と、Ｎ×Ｍ×Ｋ分割の符号が形成されてい
るトラック部分Ｔ５とを有する符号板２と、Ｎ分割の符
号を読み取るためその最小読取単位よりも小さい位相差
をもって配置された１対の検出素子から成る第１検出器
Ａと、Ｎ×Ｍ分割の符号を読み取るためその最小読取単
位よりも小さく且つ前記位相差以下の大きさの位相差を
もって配置された２群の検出素子から成る第２検出器Ｂ
と、Ｎ×Ｍ×Ｋ分割の符号を読み取るための第３検出器
ＳＡ１０と、第２検出器からの読取出力を所定の符号形
態に変換するための変換回路Ｇ１、Ｇ２と、該変換回路
からの出力と前記第１及び第３検出器からの出力信号に
よりＮ×Ｍ×Ｋ分割の絶対位置データを得るための同期
回路Ｇ３〜Ｇ６とを設けた。
した符号形態が異なっても、処理回路を共用できるよう
にした絶対値エンコーダを提供すること。 【構成】 Ｎ分割の符号が形成されているトラック部分
Ｔ１と、Ｎ×Ｍ分割の符号が形成されているトラック部
分Ｔ２〜Ｔ４と、Ｎ×Ｍ×Ｋ分割の符号が形成されてい
るトラック部分Ｔ５とを有する符号板２と、Ｎ分割の符
号を読み取るためその最小読取単位よりも小さい位相差
をもって配置された１対の検出素子から成る第１検出器
Ａと、Ｎ×Ｍ分割の符号を読み取るためその最小読取単
位よりも小さく且つ前記位相差以下の大きさの位相差を
もって配置された２群の検出素子から成る第２検出器Ｂ
と、Ｎ×Ｍ×Ｋ分割の符号を読み取るための第３検出器
ＳＡ１０と、第２検出器からの読取出力を所定の符号形
態に変換するための変換回路Ｇ１、Ｇ２と、該変換回路
からの出力と前記第１及び第３検出器からの出力信号に
よりＮ×Ｍ×Ｋ分割の絶対位置データを得るための同期
回路Ｇ３〜Ｇ６とを設けた。
Description
【０００１】
【産業上の利用分野】本発明は、出力信号形態が同じで
あれば符号板に形成したスリットの符号形態が異なって
も、符号板からの検出出力信号を処理するための信号処
理回路を変更する必要のない、絶対値エンコーダに関す
る。
あれば符号板に形成したスリットの符号形態が異なって
も、符号板からの検出出力信号を処理するための信号処
理回路を変更する必要のない、絶対値エンコーダに関す
る。
【０００２】
【従来の技術】一般に、出力信号形態が同一の絶対値エ
ンコーダであっても、符号板に形成するスリットの符号
は、純２進符号、交番２進符号、２進化１０進符号、イ
ンクリメンタル符号を組合わせた符号等の如く多トラッ
クによりスリットを形成する並列符号形態のもの、或い
は、乱数符号等の如く単一トラックによりスリットを形
成する直列符号形態のものなど、符号形態が異なる場合
が生じる。特に、エンコーダの外形寸法等が異なる場合
は、スリットのピッチ（最小読取単位）が異なり、検出
素子配置等が苦しくなるため、前記種々の符号を組合せ
て、符号板に形成することもある。
ンコーダであっても、符号板に形成するスリットの符号
は、純２進符号、交番２進符号、２進化１０進符号、イ
ンクリメンタル符号を組合わせた符号等の如く多トラッ
クによりスリットを形成する並列符号形態のもの、或い
は、乱数符号等の如く単一トラックによりスリットを形
成する直列符号形態のものなど、符号形態が異なる場合
が生じる。特に、エンコーダの外形寸法等が異なる場合
は、スリットのピッチ（最小読取単位）が異なり、検出
素子配置等が苦しくなるため、前記種々の符号を組合せ
て、符号板に形成することもある。
【０００３】
【発明が解決しようとする課題】従来の絶対値エンコー
ダでは、このように、出力信号形態が同一であっても、
使用する符号板の符号形態が異なると、検出した信号を
処理するための処理回路を変更する必要が生じるのは勿
論のこと、検出した信号の同期をとることも難しくな
る。近年は、エンコーダも、小形化の要求が多く、カス
タムＩＣ等により、対応しているが、使用する符号の違
いより、個々にカスタムＩＣを開発して対応すると開発
費等も高額となってしまうという問題を生じている。
ダでは、このように、出力信号形態が同一であっても、
使用する符号板の符号形態が異なると、検出した信号を
処理するための処理回路を変更する必要が生じるのは勿
論のこと、検出した信号の同期をとることも難しくな
る。近年は、エンコーダも、小形化の要求が多く、カス
タムＩＣ等により、対応しているが、使用する符号の違
いより、個々にカスタムＩＣを開発して対応すると開発
費等も高額となってしまうという問題を生じている。
【０００４】本発明の目的は、したがって、従来技術に
おける上述の問題点を解決することができる絶対値エン
コーダを提供することにある。
おける上述の問題点を解決することができる絶対値エン
コーダを提供することにある。
【０００５】すなわち、本発明は、出力信号形態が同じ
絶対値エンコーダにおいて、符号板に形成したスリット
の符号形態が異なっても、処理回路を共用でき、検出し
た信号の同期も容易に実現できるようにした絶対値エン
コーダを提供することを目的としている。
絶対値エンコーダにおいて、符号板に形成したスリット
の符号形態が異なっても、処理回路を共用でき、検出し
た信号の同期も容易に実現できるようにした絶対値エン
コーダを提供することを目的としている。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明による絶対値エンコーダの特徴は、符号板に
設けられた「１」、「０」の符号列を検出素子によって
読み取って各分割数における絶対位置データを出力する
絶対値エンコーダにおいて、Ｎ分割の符号が形成されて
いるトラック部分と、Ｎ×Ｍ分割の符号が形成されてい
るトラック部分と、Ｎ×Ｍ×Ｋ分割の符号が形成されて
いるトラック部分とを有する符号板と、Ｎ分割の符号を
読み取るためその最小読取単位よりも小さい位相差をも
って配置された１対の検出素子から成る第１検出器と、
Ｎ×Ｍ分割の符号を読み取るためその最小読取単位より
も小さく且つ前記位相差以下の大きさの位相差をもって
配置された２群の検出素子から成る第２検出器と、Ｎ×
Ｍ×Ｋ分割の符号を読み取るための第３検出器と、前記
第２検出器からの読取出力を所定の符号形態に変換する
ための変換回路と、該変換回路からの出力と前記第１及
び第３検出器からの出力信号によりＮ×Ｍ×Ｋ分割の絶
対位置データを得るための同期回路とを備えて成る点に
ある。
め、本発明による絶対値エンコーダの特徴は、符号板に
設けられた「１」、「０」の符号列を検出素子によって
読み取って各分割数における絶対位置データを出力する
絶対値エンコーダにおいて、Ｎ分割の符号が形成されて
いるトラック部分と、Ｎ×Ｍ分割の符号が形成されてい
るトラック部分と、Ｎ×Ｍ×Ｋ分割の符号が形成されて
いるトラック部分とを有する符号板と、Ｎ分割の符号を
読み取るためその最小読取単位よりも小さい位相差をも
って配置された１対の検出素子から成る第１検出器と、
Ｎ×Ｍ分割の符号を読み取るためその最小読取単位より
も小さく且つ前記位相差以下の大きさの位相差をもって
配置された２群の検出素子から成る第２検出器と、Ｎ×
Ｍ×Ｋ分割の符号を読み取るための第３検出器と、前記
第２検出器からの読取出力を所定の符号形態に変換する
ための変換回路と、該変換回路からの出力と前記第１及
び第３検出器からの出力信号によりＮ×Ｍ×Ｋ分割の絶
対位置データを得るための同期回路とを備えて成る点に
ある。
【０００７】すなわち、本発明による絶対値エンコーダ
は、Ｎ分割の第１の符号と、Ｎ×Ｍ分割の第２の符号
と、Ｎ×Ｍ×Ｋ分割の第３の符号のスリットが形成され
た符号板を有し、各個々の分割数の第１〜第２の符号の
形態は、純２進符号、交番２進符号、２進化１０進符号
等の並列符号（多トラックによりスリットを形成する符
号）や、乱数符号等の直列符号（１トラックによりスリ
ットを形成する符号）により構成される。
は、Ｎ分割の第１の符号と、Ｎ×Ｍ分割の第２の符号
と、Ｎ×Ｍ×Ｋ分割の第３の符号のスリットが形成され
た符号板を有し、各個々の分割数の第１〜第２の符号の
形態は、純２進符号、交番２進符号、２進化１０進符号
等の並列符号（多トラックによりスリットを形成する符
号）や、乱数符号等の直列符号（１トラックによりスリ
ットを形成する符号）により構成される。
【０００８】符号板に形成したスリットの符号を検出す
るための検出素子配置は、Ｎ分割の第１の符号に対して
は検出素子Ａ３群とＢ３群とを設け、その最小読取単位
をλ３とした時、位相差θｐ３（０＜θｐ３＜λ３）を
つけてこれらの検出素子が配置される。Ｎ×Ｍ分割の第
２の符号に対しては検出素子Ａ２群とＢ２群とを設け、
その最小読取単位をλ２とした時、位相差θｐ３の範囲
内に、位相差θｐ２（０＜θｐ２＜λ２、θｐ２≦θｐ
３）をつけて、これらの検出素子が配置される。Ｎ×Ｍ
×Ｋ分割の第３の符号に関しては、Ｎ×Ｍ×Ｋ分割数未
満の符号に対して、検出素子Ａ１群とＢ１群とを設け、
その最小読取単位をλ３とした時、位相差θｐ２の範囲
内に、位相差θｐ１（０＜θｐ１＜λ１、θｐ１≦θｐ
２）をつけてそれらが配置される。Ｎ×Ｍ×Ｋ分割の符
号に対しては、検出素子Ａ１０を位相差θｐ１の範囲内
に配置する。
るための検出素子配置は、Ｎ分割の第１の符号に対して
は検出素子Ａ３群とＢ３群とを設け、その最小読取単位
をλ３とした時、位相差θｐ３（０＜θｐ３＜λ３）を
つけてこれらの検出素子が配置される。Ｎ×Ｍ分割の第
２の符号に対しては検出素子Ａ２群とＢ２群とを設け、
その最小読取単位をλ２とした時、位相差θｐ３の範囲
内に、位相差θｐ２（０＜θｐ２＜λ２、θｐ２≦θｐ
３）をつけて、これらの検出素子が配置される。Ｎ×Ｍ
×Ｋ分割の第３の符号に関しては、Ｎ×Ｍ×Ｋ分割数未
満の符号に対して、検出素子Ａ１群とＢ１群とを設け、
その最小読取単位をλ３とした時、位相差θｐ２の範囲
内に、位相差θｐ１（０＜θｐ１＜λ１、θｐ１≦θｐ
２）をつけてそれらが配置される。Ｎ×Ｍ×Ｋ分割の符
号に対しては、検出素子Ａ１０を位相差θｐ１の範囲内
に配置する。
【０００９】各検出素子Ａ１群、Ｂ１群、Ａ２群、Ｂ２
群、Ａ３群、Ｂ３群を用いて、符号板に形成された符号
を検出した検出値を同一の符号形態に変換するため、個
々にデータ変換器が設けられる。
群、Ａ３群、Ｂ３群を用いて、符号板に形成された符号
を検出した検出値を同一の符号形態に変換するため、個
々にデータ変換器が設けられる。
【００１０】そして、検出素子Ａ１０の検出値の信号の
論理により、Ａ１群の検出値を変換した値ＤＡ１群また
はＢ１群の検出値を変換した値ＤＢ１群のいずれか一方
を選択してＤ１群のデータとして出力するための第１セ
レクタと、Ｄ１群のデータの最低分解能の信号の論理に
より、Ａ２群の検出値を変換した値ＤＡ２群、または、
Ｂ２群の検出値を変換した値ＤＢ２群のいずれか一方を
選択し、Ｄ２群のデータとして出力するための第２セレ
クタと、Ｄ２群のデータの最低分解能の信号の論理によ
り、Ａ３群の検出値を変換した値ＤＡ３群、または、Ｂ
３群の検出値を変換した値ＤＢ３のいずれか一方を、Ｄ
３群のデータとして出力するための第３セレクタとが設
けられる。
論理により、Ａ１群の検出値を変換した値ＤＡ１群また
はＢ１群の検出値を変換した値ＤＢ１群のいずれか一方
を選択してＤ１群のデータとして出力するための第１セ
レクタと、Ｄ１群のデータの最低分解能の信号の論理に
より、Ａ２群の検出値を変換した値ＤＡ２群、または、
Ｂ２群の検出値を変換した値ＤＢ２群のいずれか一方を
選択し、Ｄ２群のデータとして出力するための第２セレ
クタと、Ｄ２群のデータの最低分解能の信号の論理によ
り、Ａ３群の検出値を変換した値ＤＡ３群、または、Ｂ
３群の検出値を変換した値ＤＢ３のいずれか一方を、Ｄ
３群のデータとして出力するための第３セレクタとが設
けられる。
【００１１】Ｄ０信号と、Ｄ１群の信号と、Ｄ２群の信
号とＤ３群の信号とを組合せることにより、Ｎ×Ｍ×Ｋ
分割の同期のとれた絶対位置データが得られる。
号とＤ３群の信号とを組合せることにより、Ｎ×Ｍ×Ｋ
分割の同期のとれた絶対位置データが得られる。
【００１２】
【作用】検出素子の有効配置等の条件により、符号形態
の異なる符号で、スリットを符号板に形成しても、デー
タ変換器により、同一の符号形態に変換し、第１乃至第
３セレクタから成る処理回路で処理することにより、検
出した信号の同期等が容易にとれ、同期のとれた絶対位
置データが得られる。このようにして、信号処理のため
の回路の共用化が実現できる。
の異なる符号で、スリットを符号板に形成しても、デー
タ変換器により、同一の符号形態に変換し、第１乃至第
３セレクタから成る処理回路で処理することにより、検
出した信号の同期等が容易にとれ、同期のとれた絶対位
置データが得られる。このようにして、信号処理のため
の回路の共用化が実現できる。
【００１３】
【実施例】以下、図面を参照して本発明の一実施例につ
き詳細に説明する。
き詳細に説明する。
【００１４】図１は本発明によるロータリ式の絶対値エ
ンコーダ１の構成を示す概略構成図である。この絶対値
エンコーダ１は、図示しない被検出体の回転軸等に固定
される符号板２と、符号板２の一方の側に配置された光
源３と、符号板２に絶対位置読み取りのため後述の如く
して形成されている２進直列符号を表すスリットを介し
て光源３からの光を受け取ることにより符号板２のコー
ドを光学的に読み取るための検出素子ＳＡ１０、ＳＡ２
１〜ＳＡ２３、ＳＢ２１〜ＳＢ２３、ＳＡ３１、ＳＢ３
１を有する読取装置４とを備えている。
ンコーダ１の構成を示す概略構成図である。この絶対値
エンコーダ１は、図示しない被検出体の回転軸等に固定
される符号板２と、符号板２の一方の側に配置された光
源３と、符号板２に絶対位置読み取りのため後述の如く
して形成されている２進直列符号を表すスリットを介し
て光源３からの光を受け取ることにより符号板２のコー
ドを光学的に読み取るための検出素子ＳＡ１０、ＳＡ２
１〜ＳＡ２３、ＳＢ２１〜ＳＢ２３、ＳＡ３１、ＳＢ３
１を有する読取装置４とを備えている。
【００１５】次に、図２を参照して、符号板２の構成及
びこれらの検出素子の配列について説明する。
びこれらの検出素子の配列について説明する。
【００１６】符号板２には、第１トラックＴ１〜第５ト
ラックＴ５が設けられており、分割された各セグメント
は白い部分（透光部）が「１」黒い部分（遮光部）が
「０」として光学的に２進符号を表示するように構成さ
れている。
ラックＴ５が設けられており、分割された各セグメント
は白い部分（透光部）が「１」黒い部分（遮光部）が
「０」として光学的に２進符号を表示するように構成さ
れている。
【００１７】第１トラックＴ１は、「０」と「１」から
成る２分割の符号がＮ分割符号として形成され、第２〜
第４トラックＴ２、Ｔ３、Ｔ４には、３ビット構成の８
分割交番２進符号（グレイコード）がＭ分割符号として
２（Ｎ）周期形成され、第５トラックＴ５には３２分割
（Ｎ×Ｍ×Ｋ）のインクリメンタル符号が形成されてい
る。
成る２分割の符号がＮ分割符号として形成され、第２〜
第４トラックＴ２、Ｔ３、Ｔ４には、３ビット構成の８
分割交番２進符号（グレイコード）がＭ分割符号として
２（Ｎ）周期形成され、第５トラックＴ５には３２分割
（Ｎ×Ｍ×Ｋ）のインクリメンタル符号が形成されてい
る。
【００１８】一対の検出素子ＳＡ３１、ＳＢ３１は、第
１トラックＴ１に対し、Ｎ分割符号の最小読取単位をλ
３としたとき、位相差θｐ３＝λ３／８で配置されてい
る。この位相差θｐ３は、０＜θｐ３＜λ３の条件を満
たす値であればよい。
１トラックＴ１に対し、Ｎ分割符号の最小読取単位をλ
３としたとき、位相差θｐ３＝λ３／８で配置されてい
る。この位相差θｐ３は、０＜θｐ３＜λ３の条件を満
たす値であればよい。
【００１９】第２トラックＴ２〜第４トラックＴ４に対
しては、検出素子ＳＡ２１、ＳＡ２２、ＳＡ２３が符号
板２の径方向に整列して成るＡ群検出器Ａと、検出素子
ＳＢ２１、ＳＢ２２、ＳＢ２３が符号板２の径方向に整
列して成るＢ群検出器Ｂとがその符号読み取りのために
設けられている。そこに形成されている符号の最小読取
単位をλ２としたとき、Ａ群検出器ＡとＢ群検出器Ｂと
の位相差θｐ２がλ２／２に定められている。この位相
差θｐ２は０＜θｐ２＜λ２で、且つθｐ２≦θｐ３の
条件を満足する任意の値に定めることができる。
しては、検出素子ＳＡ２１、ＳＡ２２、ＳＡ２３が符号
板２の径方向に整列して成るＡ群検出器Ａと、検出素子
ＳＢ２１、ＳＢ２２、ＳＢ２３が符号板２の径方向に整
列して成るＢ群検出器Ｂとがその符号読み取りのために
設けられている。そこに形成されている符号の最小読取
単位をλ２としたとき、Ａ群検出器ＡとＢ群検出器Ｂと
の位相差θｐ２がλ２／２に定められている。この位相
差θｐ２は０＜θｐ２＜λ２で、且つθｐ２≦θｐ３の
条件を満足する任意の値に定めることができる。
【００２０】第５トラックＴ５に対しては、検出素子Ｓ
Ａ１０が設けられており、本実施例では、Ａ群検出器Ａ
とＢ群検出器Ｂとの丁度中間に位置するよう配設されて
いる。しかし、検出素子ＳＡ１０は、θｐ２の範囲内の
どこにでも配置することができる。
Ａ１０が設けられており、本実施例では、Ａ群検出器Ａ
とＢ群検出器Ｂとの丁度中間に位置するよう配設されて
いる。しかし、検出素子ＳＡ１０は、θｐ２の範囲内の
どこにでも配置することができる。
【００２１】図１に戻ると、各検出素子ＳＡ１０、ＳＡ
２１〜ＳＡ２３、ＳＢ２１〜ＳＢ２３、ＳＡ３１、ＳＢ
３１からの出力信号は波形整形回路５において波形整形
され、それぞれ検出出力信号ＤＡ１０、ＤＡ２１〜ＤＡ
２３、ＤＢ２１〜ＤＢ２３、ＤＡ３１、ＤＢ３１として
取り出される。
２１〜ＳＡ２３、ＳＢ２１〜ＳＢ２３、ＳＡ３１、ＳＢ
３１からの出力信号は波形整形回路５において波形整形
され、それぞれ検出出力信号ＤＡ１０、ＤＡ２１〜ＤＡ
２３、ＤＢ２１〜ＤＢ２３、ＤＡ３１、ＤＢ３１として
取り出される。
【００２２】図３には、図２に示す構成において符号板
２を１回転させたときの各検出出力信号の波形が示され
ている。
２を１回転させたときの各検出出力信号の波形が示され
ている。
【００２３】図１において符号Ｇ１で示されるのは、一
組の検出出力信号ＤＡ２１〜ＤＡ２３を純２進符号に変
換するための第１データ変換器であり、その出力から
は、変換出力信号ＤＣ２１、ＤＣ２３、ＤＣ２３から成
る変換された第１データＤＣが出力される。第２データ
変換器Ｇ２も、同様に、もう１組の検出出力信号ＤＢ２
１〜ＤＢ２３を純２進符号に変換するために用いられて
おり、その出力からは変換出力信号ＤＤ２１、ＤＤ２
２、ＤＤ２３から成る変換された第２のデータＤＤが出
力される。
組の検出出力信号ＤＡ２１〜ＤＡ２３を純２進符号に変
換するための第１データ変換器であり、その出力から
は、変換出力信号ＤＣ２１、ＤＣ２３、ＤＣ２３から成
る変換された第１データＤＣが出力される。第２データ
変換器Ｇ２も、同様に、もう１組の検出出力信号ＤＢ２
１〜ＤＢ２３を純２進符号に変換するために用いられて
おり、その出力からは変換出力信号ＤＤ２１、ＤＤ２
２、ＤＤ２３から成る変換された第２のデータＤＤが出
力される。
【００２４】検出出力信号ＤＡ１０の論理に従って第１
データＤＣ又は第２データＤＤのいいずれかを選択する
ため、第１〜第３セレクタＧ３〜Ｇ５が設けられてい
る。第１データＤＣを構成する各変換出力信号ＤＣ２１
〜ＤＣ２３は第１〜第３セレクタＧ〜Ｇ５の各Ａ端子に
印加されており、第２データＤＤを構成する各変換出力
信号ＤＤ２１〜ＤＤ２３はそれらのＢ端子に印加されて
いる。
データＤＣ又は第２データＤＤのいいずれかを選択する
ため、第１〜第３セレクタＧ３〜Ｇ５が設けられてい
る。第１データＤＣを構成する各変換出力信号ＤＣ２１
〜ＤＣ２３は第１〜第３セレクタＧ〜Ｇ５の各Ａ端子に
印加されており、第２データＤＤを構成する各変換出力
信号ＤＤ２１〜ＤＤ２３はそれらのＢ端子に印加されて
いる。
【００２５】本実施例では、検出出力信号ＤＡ１０のレ
ベルが「Ｌ」のとき第２データＤＤが選択され、検出出
力信号ＤＡ１０のレベルが「Ｈ」のとき第１データＤＣ
が選択され、選択されたデータが出力データＤ１、Ｄ
２、Ｄ３として取り出される。なお、検出出力信号ＤＡ
１０は、出力データＤ０として取り出されている。
ベルが「Ｌ」のとき第２データＤＤが選択され、検出出
力信号ＤＡ１０のレベルが「Ｈ」のとき第１データＤＣ
が選択され、選択されたデータが出力データＤ１、Ｄ
２、Ｄ３として取り出される。なお、検出出力信号ＤＡ
１０は、出力データＤ０として取り出されている。
【００２６】符号Ｇ６で示されるのは、セレクタＧ３〜
Ｇ５によって取り出された絶対位置データのうちの最低
分解能信号である出力データＤ３の論理により、検出出
力信号ＤＡ３１又はＤＢ３１のいずれか一方を選択する
ための第４セレクタである。本実施例では、出力データ
Ｄ３のレベルが「Ｌ」のとき検出出力信号ＤＢ３１を選
択し、出力データＤ３のレベルが「Ｈ」のとき検出出力
信号ＤＡ３１を選択する構成である。そして、選択され
た検出出力信号が出力データＤ４として取り出される。
Ｇ５によって取り出された絶対位置データのうちの最低
分解能信号である出力データＤ３の論理により、検出出
力信号ＤＡ３１又はＤＢ３１のいずれか一方を選択する
ための第４セレクタである。本実施例では、出力データ
Ｄ３のレベルが「Ｌ」のとき検出出力信号ＤＢ３１を選
択し、出力データＤ３のレベルが「Ｈ」のとき検出出力
信号ＤＡ３１を選択する構成である。そして、選択され
た検出出力信号が出力データＤ４として取り出される。
【００２７】このようにして得られた出力データＤ０〜
Ｄ４が被検出体の絶対位置を示す絶対位置データとして
出力される。
Ｄ４が被検出体の絶対位置を示す絶対位置データとして
出力される。
【００２８】上記実施例における交番２進符号検出値Ｄ
Ａ２１、ＤＡ２２、ＤＡ２３及びそれのデータ変換器出
力ＤＣ２１、ＤＣ２２、ＤＣ２３が図４に示されてお
り、出力データＤ０〜Ｄ４から成る絶対位置データの内
容が図５に示されている。すなわち、上記構成により、
Ｎ×Ｍ×Ｋ＝３２分割の純２進符号の絶対位置データが
検出できる。
Ａ２１、ＤＡ２２、ＤＡ２３及びそれのデータ変換器出
力ＤＣ２１、ＤＣ２２、ＤＣ２３が図４に示されてお
り、出力データＤ０〜Ｄ４から成る絶対位置データの内
容が図５に示されている。すなわち、上記構成により、
Ｎ×Ｍ×Ｋ＝３２分割の純２進符号の絶対位置データが
検出できる。
【００２９】この絶対値エンコーダ１は、符号板２に形
成される符号形態が異なっていても、データ変換器の内
容を変更するだけで使用できることを特徴とするもので
ある。
成される符号形態が異なっていても、データ変換器の内
容を変更するだけで使用できることを特徴とするもので
ある。
【００３０】このことを図６に示す別の符号形態で３２
分割の絶対値検出を行うことができるようにした符号板
２’の例について詳しく説明する。符号板２’は、第１
トラックＴ１、直列符号トラックＴＲ、第５トラックＴ
５を具えており、第１トラックＴ１及び第５トラックＴ
５は図２に示したそれらと同一である。
分割の絶対値検出を行うことができるようにした符号板
２’の例について詳しく説明する。符号板２’は、第１
トラックＴ１、直列符号トラックＴＲ、第５トラックＴ
５を具えており、第１トラックＴ１及び第５トラックＴ
５は図２に示したそれらと同一である。
【００３１】直列符号トラックＴＲには、８（Ｍ）分割
の２進循環直列符号が２（Ｎ）周期形成されている。こ
の２進循環直列符号は例えばＭ系列乱数符号から作って
もよいが、本実施例では〔０１０１００１１〕となって
おり、連続する３個の符号を順次読み取ると、重複する
ことない８つの絶対位置データを得ることができるとい
うものである。
の２進循環直列符号が２（Ｎ）周期形成されている。こ
の２進循環直列符号は例えばＭ系列乱数符号から作って
もよいが、本実施例では〔０１０１００１１〕となって
おり、連続する３個の符号を順次読み取ると、重複する
ことない８つの絶対位置データを得ることができるとい
うものである。
【００３２】次に、検出素子の配列について説明する。
第１トラックＴ１に対しては、一対の検出素子ＳＡ３
１、ＳＢ３１がその符号読み取りのために設けられてお
り、Ｎ分割符号の最小読取単位をλ３としたときこれら
は位相差θｐ３（０＜θｐ３＜λ３）をもって配置され
ている。本実施例では、θｐ３＝λ３／２となってい
る。
第１トラックＴ１に対しては、一対の検出素子ＳＡ３
１、ＳＢ３１がその符号読み取りのために設けられてお
り、Ｎ分割符号の最小読取単位をλ３としたときこれら
は位相差θｐ３（０＜θｐ３＜λ３）をもって配置され
ている。本実施例では、θｐ３＝λ３／２となってい
る。
【００３３】直列符号トラックＴＲに対しては、検出素
子ＳＡ２１、ＳＡ２２、ＳＡ２３から成るＡ群検出器Ａ
と、検出素子ＳＢ２１、ＳＢ２２、ＳＢ２３から成るＢ
群検出器Ｂとが配置されている。この符号板２’の場合
には、これらの検出素子は周方向に沿って一列に配列さ
れている。直列符号トラックＴＲの最小読取単位をλ２
で表わすと、検出器Ａ、Ｂの各検出素子は２λ２の間隔
をあけて配置されており、検出器ＡＢ間の位相差θｐ２
は、０＜θｐ２＜λ２で且つθｐ２≦θｐ３となるよう
に定められる。本実施例では、θｐ２＝λ２／２と定め
られている。
子ＳＡ２１、ＳＡ２２、ＳＡ２３から成るＡ群検出器Ａ
と、検出素子ＳＢ２１、ＳＢ２２、ＳＢ２３から成るＢ
群検出器Ｂとが配置されている。この符号板２’の場合
には、これらの検出素子は周方向に沿って一列に配列さ
れている。直列符号トラックＴＲの最小読取単位をλ２
で表わすと、検出器Ａ、Ｂの各検出素子は２λ２の間隔
をあけて配置されており、検出器ＡＢ間の位相差θｐ２
は、０＜θｐ２＜λ２で且つθｐ２≦θｐ３となるよう
に定められる。本実施例では、θｐ２＝λ２／２と定め
られている。
【００３４】第５トラックＴ５に対しては、検出器ＳＡ
１０が配置されおり、θｐ２の範囲内に配置される。本
実施例では、検出素子ＳＡ２２とＳＢ２２との中間位置
に配置されている。
１０が配置されおり、θｐ２の範囲内に配置される。本
実施例では、検出素子ＳＡ２２とＳＢ２２との中間位置
に配置されている。
【００３５】図６に示される符号板２’及び各検出素子
配置で図１の構成を利用した場合には、符号板２’を１
回転させたときの各部の信号の波形は図７に示す通りで
ある。なお、検出素子ＤＡ２１、ＤＡ２２、ＤＡ２３に
より検出される直列符号検出値の内容は図４に示す通り
であるが、これはデータ変換器Ｇ１においてデータ変換
されるので、結局先の場合と同一の変換出力となる。
配置で図１の構成を利用した場合には、符号板２’を１
回転させたときの各部の信号の波形は図７に示す通りで
ある。なお、検出素子ＤＡ２１、ＤＡ２２、ＤＡ２３に
より検出される直列符号検出値の内容は図４に示す通り
であるが、これはデータ変換器Ｇ１においてデータ変換
されるので、結局先の場合と同一の変換出力となる。
【００３６】以上の次第で、図１の実施例の構成におい
て、符号板２の代りに図６に示す符号板２’を用い、検
出素子の配列を図６に示すように変更すれば、同様にし
て、３２分割の絶対位置データを得られることが容易に
理解される。
て、符号板２の代りに図６に示す符号板２’を用い、検
出素子の配列を図６に示すように変更すれば、同様にし
て、３２分割の絶対位置データを得られることが容易に
理解される。
【００３７】このことは、また、符号板に形成するスリ
ットの符号形態の違いにより、検出素子配置が、トラッ
クに対して、垂直方向（並列符号の場合）になる場合
と、トラックに対して、長手方向（直列符号の場合）に
なる場合とあるため、構造に合わせて、符号形態を選定
し、受光素子配置を自由に設計できることになる。
ットの符号形態の違いにより、検出素子配置が、トラッ
クに対して、垂直方向（並列符号の場合）になる場合
と、トラックに対して、長手方向（直列符号の場合）に
なる場合とあるため、構造に合わせて、符号形態を選定
し、受光素子配置を自由に設計できることになる。
【００３８】
【発明の効果】本発明によれば、上述の如く、出力信号
形態が同じ絶対値エンコーダにおいて、符号板に形成し
たスリットの符号形態が異なっても、処理回路を共用で
き、検出した信号の同期も容易に実現できる。
形態が同じ絶対値エンコーダにおいて、符号板に形成し
たスリットの符号形態が異なっても、処理回路を共用で
き、検出した信号の同期も容易に実現できる。
【００３９】このため、小型化の要求に応じて、処理回
路をカスタムＩＣ化しても、これを広く利用することが
可能となり、コストの低減を期待することができる。
路をカスタムＩＣ化しても、これを広く利用することが
可能となり、コストの低減を期待することができる。
【００４０】また、符号板に形成するスリットの符号形
態の違いにより、検出素子配置が、トラックに対して、
垂直方向（並列符号の場合）になる場合と、トラックに
対して、長手方向（直列符号の場合）になる場合とある
ため、構造に合わせて、符号形態を選定し、受光素子配
置を自由に設計できることになる。
態の違いにより、検出素子配置が、トラックに対して、
垂直方向（並列符号の場合）になる場合と、トラックに
対して、長手方向（直列符号の場合）になる場合とある
ため、構造に合わせて、符号形態を選定し、受光素子配
置を自由に設計できることになる。
【図１】本発明による絶対値エンコーダの一実施例の構
成を示すブロック図。
成を示すブロック図。
【図２】図１に示した絶対値エンコーダの符号板と検出
素子の配置を説明するための説明図。
素子の配置を説明するための説明図。
【図３】図１に示した絶対値エンコーダにおいて符号板
を１回転させた場合の図１に示す各部の信号の波形を示
すタイムチャート。
を１回転させた場合の図１に示す各部の信号の波形を示
すタイムチャート。
【図４】図１の構成において得られる各検出値の内容を
各分割数毎に示した図。
各分割数毎に示した図。
【図５】図１の構成において得られる各分割数における
絶対位置データの内容を示す図。
絶対位置データの内容を示す図。
【図６】図２に示した符号板の符号形態と異なる符号形
態の別の符号板の構成及びそのときの検出素子の配置を
示す図。
態の別の符号板の構成及びそのときの検出素子の配置を
示す図。
【図７】図６に示す構成の符号板及び検出素子を図１の
構成に適用した場合の図１に示す各部の信号波形を示す
タイムチャート。
構成に適用した場合の図１に示す各部の信号波形を示す
タイムチャート。
１ 絶対値エンコーダ ２、２’符号板 ４ 読取装置 Ａ Ａ群検出器 Ｂ Ｂ群検出器 Ｇ１ 第１データ変換器 Ｇ２ 第２データ変換器 Ｇ３乃至Ｇ６ 第１乃至第４セレクタ Ｔ１〜Ｔ５ 第１トラック〜第５トラック ＴＲ 直列符号トラック ＳＡ１０、ＳＡ２１〜ＳＡ２３、ＳＢ２１〜ＳＢ２３、
ＳＡ３１、ＳＢ３１ 検出素子
ＳＡ３１、ＳＢ３１ 検出素子
Claims (1)
- 【請求項１】 符号板に設けられた「１」、「０」の符
号列を検出素子によって読み取って各分割数における絶
対位置データを出力する絶対値エンコーダにおいて、 Ｎ分割の符号が形成されているトラック部分と、Ｎ×Ｍ
分割の符号が形成されているトラック部分と、Ｎ×Ｍ×
Ｋ分割の符号が形成されているトラック部分とを有する
符号板と、 Ｎ分割の符号を読み取るためその最小読取単位よりも小
さい位相差をもって配置された１対の検出素子から成る
第１検出器と、 Ｎ×Ｍ分割の符号を読み取るためその最小読取単位より
も小さく且つ前記位相差以下の大きさの位相差をもって
配置された２群の検出素子から成る第２検出器と、 Ｎ×Ｍ×Ｋ分割の符号を読み取るための第３検出器と、 前記第２検出器からの読取出力を所定の符号形態に変換
するための変換回路と、 該変換回路からの出力と前記第１及び第３検出器からの
出力信号とに応答しＮ×Ｍ×Ｋ分割の絶対位置データを
得るための同期回路とを備えて成ることを特徴とする絶
対値エンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24485494A JPH0886667A (ja) | 1994-09-14 | 1994-09-14 | 絶対値エンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24485494A JPH0886667A (ja) | 1994-09-14 | 1994-09-14 | 絶対値エンコーダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0886667A true JPH0886667A (ja) | 1996-04-02 |
Family
ID=17124978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24485494A Pending JPH0886667A (ja) | 1994-09-14 | 1994-09-14 | 絶対値エンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0886667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007071732A (ja) * | 2005-09-07 | 2007-03-22 | Fuji Electric Holdings Co Ltd | 光学式絶対値エンコーダ |
-
1994
- 1994-09-14 JP JP24485494A patent/JPH0886667A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007071732A (ja) * | 2005-09-07 | 2007-03-22 | Fuji Electric Holdings Co Ltd | 光学式絶対値エンコーダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445110A (en) | Absolute optical encoder system | |
| US5252825A (en) | Absolute encoder using interpolation to obtain high resolution | |
| US5068529A (en) | Absolute position detection encoder | |
| US4465928A (en) | Optically multiplexed encoder system | |
| JP3179493B2 (ja) | アブソリュートエンコーダ | |
| US4965503A (en) | Positional information generating apparatus and code means therefor | |
| US4443788A (en) | Optical encoder system | |
| JPH0886667A (ja) | 絶対値エンコーダ | |
| JPH0412223A (ja) | 位置検出装置 | |
| US4383317A (en) | Shaft angle encoder having a circuit for synthesizing a skipped track output signal | |
| JP3449793B2 (ja) | 絶対値エンコーダ | |
| JP3506778B2 (ja) | 絶対値エンコーダ | |
| JP3431695B2 (ja) | 絶対値エンコーダ | |
| JP3449794B2 (ja) | 絶対値エンコーダ | |
| JP3474938B2 (ja) | 絶対値エンコーダ | |
| JP3449795B2 (ja) | 絶対値エンコーダ | |
| SU1176453A1 (ru) | Преобразователь угла поворота вала в код | |
| JPH02168115A (ja) | アブソリュートエンコーダ | |
| JP3479549B2 (ja) | アブソリュートエンコーダ | |
| JPH0257846B2 (ja) | ||
| JPH0374328B2 (ja) | ||
| JPH0599686A (ja) | アブソリユ−ト・エンコ−ダ | |
| CA1175149A (en) | Shaft angle encoder having a circuit for synthesizing a skipped track output signal | |
| JPH07229763A (ja) | 絶対値エンコーダ | |
| SU809286A1 (ru) | Преобразователь перемещени вКОд |