JPH088257A - バンプ電極検査用部品 - Google Patents
バンプ電極検査用部品Info
- Publication number
- JPH088257A JPH088257A JP6135600A JP13560094A JPH088257A JP H088257 A JPH088257 A JP H088257A JP 6135600 A JP6135600 A JP 6135600A JP 13560094 A JP13560094 A JP 13560094A JP H088257 A JPH088257 A JP H088257A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- probe
- electrode
- bump
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 バンプ電極がどのように配置されていようと
も該バンプ電極の導通テストを簡単にかつ短時間で行う
ことができ、しかも導通テストコストを削減することが
できるバンプ電極検査用部品を提供すること。 【構成】 バンプ電極と相対する位置に配置された電極
パッド１３、及び電極パッド１３と外部部品とを導通さ
せる配線１４ａ〜１４ｃ、及び外部インタ−フェ−ス用
パッド１１が形成されているバンプ電極検査用部品。
も該バンプ電極の導通テストを簡単にかつ短時間で行う
ことができ、しかも導通テストコストを削減することが
できるバンプ電極検査用部品を提供すること。 【構成】 バンプ電極と相対する位置に配置された電極
パッド１３、及び電極パッド１３と外部部品とを導通さ
せる配線１４ａ〜１４ｃ、及び外部インタ−フェ−ス用
パッド１１が形成されているバンプ電極検査用部品。
Description
【０００１】
【産業上の利用分野】本発明は、マルチチップモジュー
ル等に用いられる多層配線基板上に形成されたバンプ電
極の電気的検査を行うためのバンプ電極検査用部品に関
する。
ル等に用いられる多層配線基板上に形成されたバンプ電
極の電気的検査を行うためのバンプ電極検査用部品に関
する。
【０００２】
【従来の技術】近年の電子機器のダウンサイジング化に
より、該電子機器に搭載される電子部品及び基板につい
ても高機能化を維持したままで小型化することが求めら
れている。これに対応するため、ＬＳＩ自体を高機能化
すると共に、ＬＳＩを基板上に高密度実装することがで
き、かつ前記基板を小型化することができる方法が求め
られている。該方法を実現することができる手段とし
て、マルチチップモジュール（ＭＣＭ）が開発されてい
る。ＭＣＭは複数のＬＳＩが一つの基板、若しくはパッ
ケージにまとめて実装されたものであり、それ単体で機
能を有しているモジュールである。
より、該電子機器に搭載される電子部品及び基板につい
ても高機能化を維持したままで小型化することが求めら
れている。これに対応するため、ＬＳＩ自体を高機能化
すると共に、ＬＳＩを基板上に高密度実装することがで
き、かつ前記基板を小型化することができる方法が求め
られている。該方法を実現することができる手段とし
て、マルチチップモジュール（ＭＣＭ）が開発されてい
る。ＭＣＭは複数のＬＳＩが一つの基板、若しくはパッ
ケージにまとめて実装されたものであり、それ単体で機
能を有しているモジュールである。
【０００３】ＭＣＭの一例を図９に示す。図９は多層配
線基板９０上にＬＳＩベアチップＡ〜Ｄがフリップチッ
プ（ＦＣ）方式で実装されたＭＣＭを示した概略図であ
り、（ａ）図は上面図、（ｂ）図は側面図である。ＬＳ
ＩベアチップＡ〜Ｄを多層配線基板９０上に実装する場
合は、以下のように行う。すなわち、多層配線基板９０
上のＬＳＩベアチップＡ〜Ｄが実装される位置に予め金
あるいはハンダのバンプ電極１００を形成しておき、バ
ンプ電極１００に対してＬＳＩベアチップＡ〜Ｄをフェ
ースダウンさせ、ＬＳＩベアチップＡ〜Ｄの電極パッド
（図示せず）と該電極パッドに対応したバンプ電極１０
０とを加熱圧着させて実装する。なお、９１は多層配線
基板９０に形成されたコンタクトピンを示している。
線基板９０上にＬＳＩベアチップＡ〜Ｄがフリップチッ
プ（ＦＣ）方式で実装されたＭＣＭを示した概略図であ
り、（ａ）図は上面図、（ｂ）図は側面図である。ＬＳ
ＩベアチップＡ〜Ｄを多層配線基板９０上に実装する場
合は、以下のように行う。すなわち、多層配線基板９０
上のＬＳＩベアチップＡ〜Ｄが実装される位置に予め金
あるいはハンダのバンプ電極１００を形成しておき、バ
ンプ電極１００に対してＬＳＩベアチップＡ〜Ｄをフェ
ースダウンさせ、ＬＳＩベアチップＡ〜Ｄの電極パッド
（図示せず）と該電極パッドに対応したバンプ電極１０
０とを加熱圧着させて実装する。なお、９１は多層配線
基板９０に形成されたコンタクトピンを示している。
【０００４】従来、ＬＳＩベアチップＡ〜Ｄが実装され
る前の多層配線基板９０上のバンプ電極１００が設計ど
おりに正しく接続されているかどうかのテストは検査針
を用いて行われていた。図１０及び図１１にその模式図
を示す。図１０はＬＳＩベアチップＡ〜Ｄが実装される
前の多層配線基板９０を示した上面図であり、図１１は
バンプ電極１００の導通をテストする方法を示した断面
図である。
る前の多層配線基板９０上のバンプ電極１００が設計ど
おりに正しく接続されているかどうかのテストは検査針
を用いて行われていた。図１０及び図１１にその模式図
を示す。図１０はＬＳＩベアチップＡ〜Ｄが実装される
前の多層配線基板９０を示した上面図であり、図１１は
バンプ電極１００の導通をテストする方法を示した断面
図である。
【０００５】図１０に示したように、多層配線基板９０
上面のＬＳＩベアチップＡ〜Ｄが実装される所定の位置
にはバンプ電極１００が形成されている。これらのバン
プ電極１００がバンプ電極１００間、及びバンプ電極１
００とコンタクトピン９１間で設計どおりに結線されて
いるかどうかテストする場合、以下のように行われてい
た。図１１に基づいて簡単に説明する。なお、図１１に
おいて９２、９３は検査針を示しており、９４は検査針
専用治具を示し、９５はテスタ−を示している。
上面のＬＳＩベアチップＡ〜Ｄが実装される所定の位置
にはバンプ電極１００が形成されている。これらのバン
プ電極１００がバンプ電極１００間、及びバンプ電極１
００とコンタクトピン９１間で設計どおりに結線されて
いるかどうかテストする場合、以下のように行われてい
た。図１１に基づいて簡単に説明する。なお、図１１に
おいて９２、９３は検査針を示しており、９４は検査針
専用治具を示し、９５はテスタ−を示している。
【０００６】例えば図１１に示したようにピン９１に接
続されているバンプ電極１００ｃの場合は、ピン９１を
介して導通テストが行われる。これに対して、バンプ電
極１００ａ、１００ｂ間の結線の様にＬＳＩベアチップ
間の結線のみでピン９１への接続がない場合、直接バン
プ電極１００ａ及びバンプ電極１００ｂに検査針９２、
９３を接触させて導通テストが行われる。また、実際に
多層配線基板９０上にＬＳＩベアチップＡ〜Ｄを実装し
た後、前記ＭＣＭのモジュール機能をテストする際にバ
ンプ電極１００の導通テストを行うことができる場合が
ある。
続されているバンプ電極１００ｃの場合は、ピン９１を
介して導通テストが行われる。これに対して、バンプ電
極１００ａ、１００ｂ間の結線の様にＬＳＩベアチップ
間の結線のみでピン９１への接続がない場合、直接バン
プ電極１００ａ及びバンプ電極１００ｂに検査針９２、
９３を接触させて導通テストが行われる。また、実際に
多層配線基板９０上にＬＳＩベアチップＡ〜Ｄを実装し
た後、前記ＭＣＭのモジュール機能をテストする際にバ
ンプ電極１００の導通テストを行うことができる場合が
ある。
【０００７】
【発明が解決しようとする課題】上記した従来の導通テ
スト方法には次のような課題がある。 ＬＳＩベアチップ実装後の機能テストで導通（結線）
テストする場合 導通不良を見つけるためのテストコストがかかる上にす
べての不良を見つけることができるとは限らない。加え
て、実装後に導通不良を見つけることができても、修復
することができないので、ＬＳＩベアチップが無駄にな
る。
スト方法には次のような課題がある。 ＬＳＩベアチップ実装後の機能テストで導通（結線）
テストする場合 導通不良を見つけるためのテストコストがかかる上にす
べての不良を見つけることができるとは限らない。加え
て、実装後に導通不良を見つけることができても、修復
することができないので、ＬＳＩベアチップが無駄にな
る。
【０００８】ＬＳＩベアチップ実装前のテストでバン
プ電極に検査針を接触させて導通テストする場合 ９２、９３等の検査針の一本一本がそれぞれ対応するバ
ンプ電極１００に接触する時、仮にある一本の検査針が
変形したらその検査用具全体が使用できなくなり、変形
した検査針の修理が必要となりコストがかかる。
プ電極に検査針を接触させて導通テストする場合 ９２、９３等の検査針の一本一本がそれぞれ対応するバ
ンプ電極１００に接触する時、仮にある一本の検査針が
変形したらその検査用具全体が使用できなくなり、変形
した検査針の修理が必要となりコストがかかる。
【０００９】導通テストするバンプ電極の配置が複雑
な場合 例えば、バンプ電極の配置が図１２に示す様になってい
る場合、２次元平面に広がるバンプ電極１０１に対応す
る検査針を設置するのが困難で、検査用治具そのものの
製作が困難となったり、複数の検査用治具を用いて別々
に導通テストしなければならなくなったりする。この場
合導通テスト時間も長くなり、検査用治具にかかる費用
も多額となりコストが増大する。
な場合 例えば、バンプ電極の配置が図１２に示す様になってい
る場合、２次元平面に広がるバンプ電極１０１に対応す
る検査針を設置するのが困難で、検査用治具そのものの
製作が困難となったり、複数の検査用治具を用いて別々
に導通テストしなければならなくなったりする。この場
合導通テスト時間も長くなり、検査用治具にかかる費用
も多額となりコストが増大する。
【００１０】本発明は上記課題に鑑みなされたものであ
って、バンプ電極がどのように配置されていても、すべ
てのバンプ電極の導通テストを簡単かつ短時間に行うこ
とができ、しかも導通テストコストを削減することがで
きるバンプ電極検査用部品を提供することを目的として
いる。
って、バンプ電極がどのように配置されていても、すべ
てのバンプ電極の導通テストを簡単かつ短時間に行うこ
とができ、しかも導通テストコストを削減することがで
きるバンプ電極検査用部品を提供することを目的として
いる。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るバンプ電極検査用部品は、バンプ電極と
相対する位置に配置された電極パッド、及びこれらの電
極パッドと外部部品とを導通させるための配線が形成さ
れていることを特徴としている。
に本発明に係るバンプ電極検査用部品は、バンプ電極と
相対する位置に配置された電極パッド、及びこれらの電
極パッドと外部部品とを導通させるための配線が形成さ
れていることを特徴としている。
【００１２】
【作用】上記構成に係るバンプ電極検査用部品にあって
は、一層以上の配線層を有する基板上に前記バンプ電極
と同じ配置をした電極パッドが形成され、かつ該電極パ
ッドと外部部品とを導通させるための配線が形成されて
いる。このバンプ電極検査用部品を用いてバンプ電極の
導通テストを行う場合、前記パンブ電極検査用部品の基
板上に形成された前記電極パッドに前記バンプ電極が接
触され、前記配線が前記外部部品を介してテスタ−に接
続される。したがって、上記構成に係るバンプ電極検査
用部品を用いれば、前記バンプ電極がどのように複雑に
配置されていても、前記電極パッドに前記バンプ電極を
接触させることで形成されているすべてのバンプ電極の
導通テストを一度に行うことが可能である。
は、一層以上の配線層を有する基板上に前記バンプ電極
と同じ配置をした電極パッドが形成され、かつ該電極パ
ッドと外部部品とを導通させるための配線が形成されて
いる。このバンプ電極検査用部品を用いてバンプ電極の
導通テストを行う場合、前記パンブ電極検査用部品の基
板上に形成された前記電極パッドに前記バンプ電極が接
触され、前記配線が前記外部部品を介してテスタ−に接
続される。したがって、上記構成に係るバンプ電極検査
用部品を用いれば、前記バンプ電極がどのように複雑に
配置されていても、前記電極パッドに前記バンプ電極を
接触させることで形成されているすべてのバンプ電極の
導通テストを一度に行うことが可能である。
【００１３】
【実施例】以下、本発明に係るバンプ電極検査用部品の
実施例を図面に基づいて説明する。まず、図１に基づい
て実施例１に係るバンプ電極検査用部品を説明する。図
１は実施例１に係るバンプ電極検査用部品であるプロ−
ブ１０を概略的に示した上面図であり、プロ−ブ１０
は、１層以上の配線層を有するシリコン基板上のプロ−
ブ領域１２に電極パッド１３が形成され、プロ−ブ領域
１２の周囲には外部インタ−フェ−ス用パッド１１が形
成され、電極パッド１３と外部インタ−フェ−ス用パッ
ド１１とが配線１４ａ、１４ｂ、１４ｃ等で接続された
構成となっている。電極パッド１３の配置は多層配線基
板９０上に形成されたバンプ電極１０１（図１２参照）
と同じ配置をしており、プロ−ブ１０上に図１２で示し
たバンプ電極１０１を有するＭＣＭ基板をフェースダウ
ンさせると、バンプ電極１０１と電極パッド１３のそれ
ぞれ相対する位置にある電極どうしが接触するようにな
っている。
実施例を図面に基づいて説明する。まず、図１に基づい
て実施例１に係るバンプ電極検査用部品を説明する。図
１は実施例１に係るバンプ電極検査用部品であるプロ−
ブ１０を概略的に示した上面図であり、プロ−ブ１０
は、１層以上の配線層を有するシリコン基板上のプロ−
ブ領域１２に電極パッド１３が形成され、プロ−ブ領域
１２の周囲には外部インタ−フェ−ス用パッド１１が形
成され、電極パッド１３と外部インタ−フェ−ス用パッ
ド１１とが配線１４ａ、１４ｂ、１４ｃ等で接続された
構成となっている。電極パッド１３の配置は多層配線基
板９０上に形成されたバンプ電極１０１（図１２参照）
と同じ配置をしており、プロ−ブ１０上に図１２で示し
たバンプ電極１０１を有するＭＣＭ基板をフェースダウ
ンさせると、バンプ電極１０１と電極パッド１３のそれ
ぞれ相対する位置にある電極どうしが接触するようにな
っている。
【００１４】次に、図２及び図３に基づいて実施例２に
係るバンプ電極検査用部品を説明する。図２は実施例２
に係るバンプ電極検査用部品であるプロ−ブ２０を概略
的に示した上面図であり、図３はプロ−ブ２０を概略的
に示した側面図である。プロ−ブ２０の場合、各ＬＳＩ
ベアチップ用のバンプ電極毎に電極パッドと該電極パッ
ドの周囲に外部インタ−フェ−ス用パッドとを有する小
プロ−ブ２２〜２９が形成され（一般的には、検査対象
となるバンプ電極をあるグル−プに分けて該グル−プ毎
に小プロ−ブが形成され）、これらの小プロ−ブ２２〜
２９が一層以上の配線層を有するプロ−ブ用基板３０上
に実装され、小プロ−ブ２２〜２９がプロ−ブ用基板３
０の外周部に形成された外部インタ−フェ−ス用パッド
２１に接続された構成となっている。小プロ−ブ２２〜
２９と外部インタ−フェ−ス用パッド２１との接続方法
をより詳細に説明すると、以下のようになる。
係るバンプ電極検査用部品を説明する。図２は実施例２
に係るバンプ電極検査用部品であるプロ−ブ２０を概略
的に示した上面図であり、図３はプロ−ブ２０を概略的
に示した側面図である。プロ−ブ２０の場合、各ＬＳＩ
ベアチップ用のバンプ電極毎に電極パッドと該電極パッ
ドの周囲に外部インタ−フェ−ス用パッドとを有する小
プロ−ブ２２〜２９が形成され（一般的には、検査対象
となるバンプ電極をあるグル−プに分けて該グル−プ毎
に小プロ−ブが形成され）、これらの小プロ−ブ２２〜
２９が一層以上の配線層を有するプロ−ブ用基板３０上
に実装され、小プロ−ブ２２〜２９がプロ−ブ用基板３
０の外周部に形成された外部インタ−フェ−ス用パッド
２１に接続された構成となっている。小プロ−ブ２２〜
２９と外部インタ−フェ−ス用パッド２１との接続方法
をより詳細に説明すると、以下のようになる。
【００１５】一例として、小プロ−ブ２２の場合につい
て説明する。例えば、小プロ−ブ２２の外部インタ−フ
ェイス用パッド２２ａ、２２ｂがプロ−ブ用基板３０の
外部インタ−フェ−ス用パッド２１ａ、２１ｂに各々接
続されるとすると、外部インタ−フェイス用パッド２２
ａ、２２ｂがそれぞれワイヤ−ボンディング３１ａ、３
１ｂによりプロ−ブ用基板３９上に形成された配線用パ
ッド３２ａ、３２ｂに接続され、配線用パッド３２ａ、
３２ｂがそれぞれ配線３３ａ、３３ｂにより外部インタ
−フェ−ス用パッド２１ａ、２１ｂに接続される。
て説明する。例えば、小プロ−ブ２２の外部インタ−フ
ェイス用パッド２２ａ、２２ｂがプロ−ブ用基板３０の
外部インタ−フェ−ス用パッド２１ａ、２１ｂに各々接
続されるとすると、外部インタ−フェイス用パッド２２
ａ、２２ｂがそれぞれワイヤ−ボンディング３１ａ、３
１ｂによりプロ−ブ用基板３９上に形成された配線用パ
ッド３２ａ、３２ｂに接続され、配線用パッド３２ａ、
３２ｂがそれぞれ配線３３ａ、３３ｂにより外部インタ
−フェ−ス用パッド２１ａ、２１ｂに接続される。
【００１６】これに対して、外部インタ−フェイス用パ
ッド２１の近傍に配置された小プロ−ブの場合には、該
小プロ−ブの外部インタ−フェイス用パッドとプロ−ブ
用基板３０の外部インタ−フェイス用パッド２１とが直
接ワイヤ−ボンディングにより接続される。該接続の一
例を図３に示す。図３に示した小プロ−ブ２９及び小プ
ロ−ブ２８の内、小プロ−ブ２８の外部インタ−フェイ
ス用パッド２８ａがワイヤ−ボンディング３４によりプ
ロ−ブ用基板３０の外部インタ−フェイス用パッド２１
に直接接続されている。なお、小プロ−ブ２９における
外部インタ−フェ−ス用パッド間の接続関係は上記した
小プロ−ブ２２の場合における接続関係と同様である。
ッド２１の近傍に配置された小プロ−ブの場合には、該
小プロ−ブの外部インタ−フェイス用パッドとプロ−ブ
用基板３０の外部インタ−フェイス用パッド２１とが直
接ワイヤ−ボンディングにより接続される。該接続の一
例を図３に示す。図３に示した小プロ−ブ２９及び小プ
ロ−ブ２８の内、小プロ−ブ２８の外部インタ−フェイ
ス用パッド２８ａがワイヤ−ボンディング３４によりプ
ロ−ブ用基板３０の外部インタ−フェイス用パッド２１
に直接接続されている。なお、小プロ−ブ２９における
外部インタ−フェ−ス用パッド間の接続関係は上記した
小プロ−ブ２２の場合における接続関係と同様である。
【００１７】次に、図４に基づいてプロ−ブ１０または
プロ−ブ２０を用いてＭＣＭ上に形成されたバンプ電極
の導通テストを実施するテストシステムの一例を説明す
る。図４において４０はハンドラー装置を示している。
ハンドラ−装置４０には基板搬送部４１が配設されてお
り、基板搬送部４１により未検査基板収納部４２から未
検査基板（ＭＣＭ５６）が搬送され、プロ−ブ５５上で
フェースダウンされてＭＣＭ５６上のバンプ電極５７と
プロ−ブ５５上の電極パッド（図示せず）とが接触する
ようにＭＣＭ５６がプロ−ブ５５上に載置される。そし
て、デバイスインタ−フェ−スボ−ド５４及び信号線５
２、５３を介してプロ−ブ５５と接続されたテスタ−５
１によりバンプ電極５７の導通テストが行われる。該テ
ストが終了すると、結果に応じてＭＣＭ５６が良品ある
いは不良品のいずれかに選別される。すなわち、前記導
通テストが終了すると、テスタ−５１から信号線５０を
介してハンドラ−装置にＭＣＭ５６が良品あるいは不良
品のいずれであるかが伝達され、ＭＣＭ５６が良品であ
る場合にはハンドラ−装置４１によって良品基板収納部
４４に収納され、不良品である場合には不良基板収納部
４３に収納される。
プロ−ブ２０を用いてＭＣＭ上に形成されたバンプ電極
の導通テストを実施するテストシステムの一例を説明す
る。図４において４０はハンドラー装置を示している。
ハンドラ−装置４０には基板搬送部４１が配設されてお
り、基板搬送部４１により未検査基板収納部４２から未
検査基板（ＭＣＭ５６）が搬送され、プロ−ブ５５上で
フェースダウンされてＭＣＭ５６上のバンプ電極５７と
プロ−ブ５５上の電極パッド（図示せず）とが接触する
ようにＭＣＭ５６がプロ−ブ５５上に載置される。そし
て、デバイスインタ−フェ−スボ−ド５４及び信号線５
２、５３を介してプロ−ブ５５と接続されたテスタ−５
１によりバンプ電極５７の導通テストが行われる。該テ
ストが終了すると、結果に応じてＭＣＭ５６が良品ある
いは不良品のいずれかに選別される。すなわち、前記導
通テストが終了すると、テスタ−５１から信号線５０を
介してハンドラ−装置にＭＣＭ５６が良品あるいは不良
品のいずれであるかが伝達され、ＭＣＭ５６が良品であ
る場合にはハンドラ−装置４１によって良品基板収納部
４４に収納され、不良品である場合には不良基板収納部
４３に収納される。
【００１８】図５はプロ−ブとして実施例１に係るバン
プ電極検査用部品であるプロ−ブ１０を用いた場合にお
ける検査部６０を概略的に示した側面図である。プロ−
ブ１０は検査基板本体７０にワイヤ−ボンディング６
１、６２で接続され、検査基板本体７０はデバイスイン
タ−フェ−スボ−ド５４に接続されている。また、プロ
ーブ１０を被検査基板であるＭＣＭ５６よりも大きくし
て検査基板本体７０とプローブ１０とを接続するワイヤ
ーボンディング６１、６２が導通テスト時にＭＣＭ５６
の邪魔にならないようになっている。
プ電極検査用部品であるプロ−ブ１０を用いた場合にお
ける検査部６０を概略的に示した側面図である。プロ−
ブ１０は検査基板本体７０にワイヤ−ボンディング６
１、６２で接続され、検査基板本体７０はデバイスイン
タ−フェ−スボ−ド５４に接続されている。また、プロ
ーブ１０を被検査基板であるＭＣＭ５６よりも大きくし
て検査基板本体７０とプローブ１０とを接続するワイヤ
ーボンディング６１、６２が導通テスト時にＭＣＭ５６
の邪魔にならないようになっている。
【００１９】図６はプロ−ブとして実施例２に係るバン
プ電極検査用部品であるプロ−ブ２０を用いた場合にお
ける検査部６０を概略的に示した側面図である。図６は
複数の小プローブを用いて導通テストを行う場合を示し
たものであり、小プロ−ブ２５〜２７におけるワイヤ−
ボンディング２５ａ、２５ｂ〜２７ａ、２７ｂがＭＣＭ
５６に接触しないように小プロ−ブ２５〜２７の電極パ
ッドの上に電極バンプ６５〜６７が形成されている。
プ電極検査用部品であるプロ−ブ２０を用いた場合にお
ける検査部６０を概略的に示した側面図である。図６は
複数の小プローブを用いて導通テストを行う場合を示し
たものであり、小プロ−ブ２５〜２７におけるワイヤ−
ボンディング２５ａ、２５ｂ〜２７ａ、２７ｂがＭＣＭ
５６に接触しないように小プロ−ブ２５〜２７の電極パ
ッドの上に電極バンプ６５〜６７が形成されている。
【００２０】図７はプロ−ブ１０の電極パッド１３とＭ
ＣＭ５６のバンプ電極５７との接触状態を概略的に示し
た部分拡大断面図である。図７において、７７は絶縁保
護膜を示している。一方、図８は小プロ−ブを用いて導
通テストを行う場合（図６参照）における小プロ−ブ２
６の電極パッド８１とＭＣＭ５６のバンプ電極５７との
接触状態を概略的に示した部分拡大断面図である。図８
に示したように電極パッド８１の上に電極バンプ６６が
形成され、電極バンプ６６がバンプ電極５７と接触する
ようになっている。
ＣＭ５６のバンプ電極５７との接触状態を概略的に示し
た部分拡大断面図である。図７において、７７は絶縁保
護膜を示している。一方、図８は小プロ−ブを用いて導
通テストを行う場合（図６参照）における小プロ−ブ２
６の電極パッド８１とＭＣＭ５６のバンプ電極５７との
接触状態を概略的に示した部分拡大断面図である。図８
に示したように電極パッド８１の上に電極バンプ６６が
形成され、電極バンプ６６がバンプ電極５７と接触する
ようになっている。
【００２１】上記した実施例においてプローブ１０及び
小プロ−ブ２５〜２９の基板としては、Ｓｉ基板を用い
ることができるが、Ｓｉ基板に限らず、他の半導体、絶
縁物、金属等を前記基板として使用することもできる。
また、図６及び図８にあっては電極パッド８１からの引
き出しを高くするために電極バンプ６６を形成した例を
示しているが、電極バンプ６５〜６７に限定されるもの
ではなく、ＭＣＭ５６のバンプ電極５７と電気的に導通
がとれ、ワイヤーボンディング２５ａ、２５ｂ〜２７
ａ、２７ｂよりも高くなりバンプ電極５７との接触が可
能となるものであれば別の形態のものでもよい。
小プロ−ブ２５〜２９の基板としては、Ｓｉ基板を用い
ることができるが、Ｓｉ基板に限らず、他の半導体、絶
縁物、金属等を前記基板として使用することもできる。
また、図６及び図８にあっては電極パッド８１からの引
き出しを高くするために電極バンプ６６を形成した例を
示しているが、電極バンプ６５〜６７に限定されるもの
ではなく、ＭＣＭ５６のバンプ電極５７と電気的に導通
がとれ、ワイヤーボンディング２５ａ、２５ｂ〜２７
ａ、２７ｂよりも高くなりバンプ電極５７との接触が可
能となるものであれば別の形態のものでもよい。
【００２２】以上説明したように実施例１に係るバンプ
電極検査用部品（プロ−ブ１０）及び実施例２に係るバ
ンプ電極検査用部品（プロ−ブ２０）にあっては、Ｓｉ
等の基板上にＭＣＭ５６のバンプ電極５７に相対した電
極パッドを形成するだけで良いので簡単に製作すること
ができ、また、ＭＣＭ５６にバンプ電極５７がどのよう
に配置されていてもバンプ電極５７の導通テストを簡単
にかつ短時間で（一度に）行うことができる。これによ
り、従来の導通テスト方法に比べて、導通テストにかか
るコストを削減することができる。
電極検査用部品（プロ−ブ１０）及び実施例２に係るバ
ンプ電極検査用部品（プロ−ブ２０）にあっては、Ｓｉ
等の基板上にＭＣＭ５６のバンプ電極５７に相対した電
極パッドを形成するだけで良いので簡単に製作すること
ができ、また、ＭＣＭ５６にバンプ電極５７がどのよう
に配置されていてもバンプ電極５７の導通テストを簡単
にかつ短時間で（一度に）行うことができる。これによ
り、従来の導通テスト方法に比べて、導通テストにかか
るコストを削減することができる。
【００２３】
【発明の効果】以上詳述したように本発明に係るバンプ
電極検査用部品を用いてバンプ電極の導通テストを行え
ば、ＬＳＩベアチップ実装前の導通テストで簡単に不良
を検出することができるので、実装後に導通不良を見つ
けることができても修復することができない従来の導通
テストのようにＬＳＩベアチップを無駄にすることがな
い。
電極検査用部品を用いてバンプ電極の導通テストを行え
ば、ＬＳＩベアチップ実装前の導通テストで簡単に不良
を検出することができるので、実装後に導通不良を見つ
けることができても修復することができない従来の導通
テストのようにＬＳＩベアチップを無駄にすることがな
い。
【００２４】また本発明に係るバンプ電極検査用部品に
あっては、従来の検査針を用いた導通テスト方法のよう
に該検査針が変形するといったことがなく、安定的に導
通テストを行うことができる。
あっては、従来の検査針を用いた導通テスト方法のよう
に該検査針が変形するといったことがなく、安定的に導
通テストを行うことができる。
【００２５】また本発明に係るバンプ電極検査用部品に
あっては、バンプ電極がどのように配置されていようと
も検査用プロ−ブを簡単に制作することができ、一度の
接触のみですべてのバンプ電極の導通テストを行うこと
ができる。これにより、導通テスト時間を短縮し、該テ
ストに要するコストを削減することができる。
あっては、バンプ電極がどのように配置されていようと
も検査用プロ−ブを簡単に制作することができ、一度の
接触のみですべてのバンプ電極の導通テストを行うこと
ができる。これにより、導通テスト時間を短縮し、該テ
ストに要するコストを削減することができる。
【図１】本発明の実施例１に係るバンプ電極検査用部品
を概略的に示した上面図である。
を概略的に示した上面図である。
【図２】本発明の実施例２に係るバンプ電極検査用部品
を概略的に示した上面図である。
を概略的に示した上面図である。
【図３】実施例２に係るバンプ電極検査用部品を概略的
に示した側面図である。
に示した側面図である。
【図４】実施例１又は実施例２に係るバンプ電極検査用
部品を用いてバンプ電極の導通テストを行う場合のテス
トシステムの一例を示したシステム図である。
部品を用いてバンプ電極の導通テストを行う場合のテス
トシステムの一例を示したシステム図である。
【図５】実施例１に係るバンプ電極検査用部品を用いて
導通テストを行う場合における検査部を概略的に示した
側面図である。
導通テストを行う場合における検査部を概略的に示した
側面図である。
【図６】実施例２に係るバンプ電極検査用部品を用いて
導通テストを行う場合における検査部を概略的に示した
側面図である。
導通テストを行う場合における検査部を概略的に示した
側面図である。
【図７】実施例１に係るバンプ電極検査用部品を用いて
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
【図８】実施例２に係るバンプ電極検査用部品を用いて
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
【図９】（ａ）図はＬＳＩベアチップが実装された多層
配線基板を概略的に示した上面図であり、（ｂ）図は前
記多層配線基板を概略的に示した側面図である。
配線基板を概略的に示した上面図であり、（ｂ）図は前
記多層配線基板を概略的に示した側面図である。
【図１０】多層配線基板上に形成されたバンプ電極の配
置の一例を概略的に示した上面図である。
置の一例を概略的に示した上面図である。
【図１１】従来のバンプ電極の導通テスト方法を示した
概略断面図である。
概略断面図である。
【図１２】多層配線基板上にバンプ電極が複雑に配置さ
れた場合の一例を概略的に示した上面図である。
れた場合の一例を概略的に示した上面図である。
１０、２０、５５ プロ−ブ １１、２１、２１ａ、２１ｂ，２２ａ、２２ｂ、２８ａ
外部インタ−フェ−ス用パッド １３ 電極パッド １４ａ、１４ｂ、１４ｃ、３３ａ、３３ｂ 配線 ２２、２３、２４、２５、２６、２７、２８、２９ 小
プロ−ブ ３０ プロ−ブ用基板 ３１ａ、３１ｂ、３４ ワイヤ−ボンディング ３２ａ、３２ｂ 配線用パッド ５６ ＭＣＭ ５７ バンプ電極
外部インタ−フェ−ス用パッド １３ 電極パッド １４ａ、１４ｂ、１４ｃ、３３ａ、３３ｂ 配線 ２２、２３、２４、２５、２６、２７、２８、２９ 小
プロ−ブ ３０ プロ−ブ用基板 ３１ａ、３１ｂ、３４ ワイヤ−ボンディング ３２ａ、３２ｂ 配線用パッド ５６ ＭＣＭ ５７ バンプ電極
Claims (1)
- 【請求項１】 バンプ電極と相対する位置に配置された
電極パッド、及びこれらの電極パッドと外部部品とを導
通させるための配線が形成されていることを特徴とする
バンプ電極検査用部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13560094A JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13560094A JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088257A true JPH088257A (ja) | 1996-01-12 |
| JP3163903B2 JP3163903B2 (ja) | 2001-05-08 |
Family
ID=15155612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13560094A Expired - Fee Related JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163903B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111938635A (zh) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微***与信息技术研究所 | 脑电极后端连接用凸点、测试板的制备方法及测试结构 |
-
1994
- 1994-06-17 JP JP13560094A patent/JP3163903B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111938635A (zh) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微***与信息技术研究所 | 脑电极后端连接用凸点、测试板的制备方法及测试结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3163903B2 (ja) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534784A (en) | Method for probing a semiconductor wafer | |
| JP2825085B2 (ja) | 半導体装置の実装構造、実装用基板および実装状態の検査方法 | |
| US6590409B1 (en) | Systems and methods for package defect detection | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| JPH09139471A (ja) | オンサーキット・アレイ・プロービング用の補助パッド | |
| JP3459765B2 (ja) | 実装検査システム | |
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
| JP2012220438A (ja) | 半導体集積回路装置の製造方法 | |
| KR102366589B1 (ko) | 시스템 보드의 dut 특성 분석용 일체형 인터포저 | |
| US6881593B2 (en) | Semiconductor die adapter and method of using | |
| JP3163903B2 (ja) | マルチチップモジュール用基板の検査用部品 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPH09127188A (ja) | 集積回路を作る方法およびウェハ上のダイを検査するためのシステム | |
| US7420206B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
| JP4022698B2 (ja) | 検査回路基板 | |
| JPH02106943A (ja) | 半導体集積回路の実装構造 | |
| JPH05343489A (ja) | 半導体装置 | |
| JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
| JP3573113B2 (ja) | ボンディングダメージの計測装置および計測方法 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JP3573112B2 (ja) | ボンディングダメージの計測用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |