JPH088257A - バンプ電極検査用部品 - Google Patents
バンプ電極検査用部品Info
- Publication number
- JPH088257A JPH088257A JP6135600A JP13560094A JPH088257A JP H088257 A JPH088257 A JP H088257A JP 6135600 A JP6135600 A JP 6135600A JP 13560094 A JP13560094 A JP 13560094A JP H088257 A JPH088257 A JP H088257A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- probe
- electrode
- bump
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 バンプ電極がどのように配置されていようと
も該バンプ電極の導通テストを簡単にかつ短時間で行う
ことができ、しかも導通テストコストを削減することが
できるバンプ電極検査用部品を提供すること。 【構成】 バンプ電極と相対する位置に配置された電極
パッド13、及び電極パッド13と外部部品とを導通さ
せる配線14a〜14c、及び外部インタ−フェ−ス用
パッド11が形成されているバンプ電極検査用部品。
も該バンプ電極の導通テストを簡単にかつ短時間で行う
ことができ、しかも導通テストコストを削減することが
できるバンプ電極検査用部品を提供すること。 【構成】 バンプ電極と相対する位置に配置された電極
パッド13、及び電極パッド13と外部部品とを導通さ
せる配線14a〜14c、及び外部インタ−フェ−ス用
パッド11が形成されているバンプ電極検査用部品。
Description
【0001】
【産業上の利用分野】本発明は、マルチチップモジュー
ル等に用いられる多層配線基板上に形成されたバンプ電
極の電気的検査を行うためのバンプ電極検査用部品に関
する。
ル等に用いられる多層配線基板上に形成されたバンプ電
極の電気的検査を行うためのバンプ電極検査用部品に関
する。
【0002】
【従来の技術】近年の電子機器のダウンサイジング化に
より、該電子機器に搭載される電子部品及び基板につい
ても高機能化を維持したままで小型化することが求めら
れている。これに対応するため、LSI自体を高機能化
すると共に、LSIを基板上に高密度実装することがで
き、かつ前記基板を小型化することができる方法が求め
られている。該方法を実現することができる手段とし
て、マルチチップモジュール(MCM)が開発されてい
る。MCMは複数のLSIが一つの基板、若しくはパッ
ケージにまとめて実装されたものであり、それ単体で機
能を有しているモジュールである。
より、該電子機器に搭載される電子部品及び基板につい
ても高機能化を維持したままで小型化することが求めら
れている。これに対応するため、LSI自体を高機能化
すると共に、LSIを基板上に高密度実装することがで
き、かつ前記基板を小型化することができる方法が求め
られている。該方法を実現することができる手段とし
て、マルチチップモジュール(MCM)が開発されてい
る。MCMは複数のLSIが一つの基板、若しくはパッ
ケージにまとめて実装されたものであり、それ単体で機
能を有しているモジュールである。
【0003】MCMの一例を図9に示す。図9は多層配
線基板90上にLSIベアチップA〜Dがフリップチッ
プ(FC)方式で実装されたMCMを示した概略図であ
り、(a)図は上面図、(b)図は側面図である。LS
IベアチップA〜Dを多層配線基板90上に実装する場
合は、以下のように行う。すなわち、多層配線基板90
上のLSIベアチップA〜Dが実装される位置に予め金
あるいはハンダのバンプ電極100を形成しておき、バ
ンプ電極100に対してLSIベアチップA〜Dをフェ
ースダウンさせ、LSIベアチップA〜Dの電極パッド
(図示せず)と該電極パッドに対応したバンプ電極10
0とを加熱圧着させて実装する。なお、91は多層配線
基板90に形成されたコンタクトピンを示している。
線基板90上にLSIベアチップA〜Dがフリップチッ
プ(FC)方式で実装されたMCMを示した概略図であ
り、(a)図は上面図、(b)図は側面図である。LS
IベアチップA〜Dを多層配線基板90上に実装する場
合は、以下のように行う。すなわち、多層配線基板90
上のLSIベアチップA〜Dが実装される位置に予め金
あるいはハンダのバンプ電極100を形成しておき、バ
ンプ電極100に対してLSIベアチップA〜Dをフェ
ースダウンさせ、LSIベアチップA〜Dの電極パッド
(図示せず)と該電極パッドに対応したバンプ電極10
0とを加熱圧着させて実装する。なお、91は多層配線
基板90に形成されたコンタクトピンを示している。
【0004】従来、LSIベアチップA〜Dが実装され
る前の多層配線基板90上のバンプ電極100が設計ど
おりに正しく接続されているかどうかのテストは検査針
を用いて行われていた。図10及び図11にその模式図
を示す。図10はLSIベアチップA〜Dが実装される
前の多層配線基板90を示した上面図であり、図11は
バンプ電極100の導通をテストする方法を示した断面
図である。
る前の多層配線基板90上のバンプ電極100が設計ど
おりに正しく接続されているかどうかのテストは検査針
を用いて行われていた。図10及び図11にその模式図
を示す。図10はLSIベアチップA〜Dが実装される
前の多層配線基板90を示した上面図であり、図11は
バンプ電極100の導通をテストする方法を示した断面
図である。
【0005】図10に示したように、多層配線基板90
上面のLSIベアチップA〜Dが実装される所定の位置
にはバンプ電極100が形成されている。これらのバン
プ電極100がバンプ電極100間、及びバンプ電極1
00とコンタクトピン91間で設計どおりに結線されて
いるかどうかテストする場合、以下のように行われてい
た。図11に基づいて簡単に説明する。なお、図11に
おいて92、93は検査針を示しており、94は検査針
専用治具を示し、95はテスタ−を示している。
上面のLSIベアチップA〜Dが実装される所定の位置
にはバンプ電極100が形成されている。これらのバン
プ電極100がバンプ電極100間、及びバンプ電極1
00とコンタクトピン91間で設計どおりに結線されて
いるかどうかテストする場合、以下のように行われてい
た。図11に基づいて簡単に説明する。なお、図11に
おいて92、93は検査針を示しており、94は検査針
専用治具を示し、95はテスタ−を示している。
【0006】例えば図11に示したようにピン91に接
続されているバンプ電極100cの場合は、ピン91を
介して導通テストが行われる。これに対して、バンプ電
極100a、100b間の結線の様にLSIベアチップ
間の結線のみでピン91への接続がない場合、直接バン
プ電極100a及びバンプ電極100bに検査針92、
93を接触させて導通テストが行われる。また、実際に
多層配線基板90上にLSIベアチップA〜Dを実装し
た後、前記MCMのモジュール機能をテストする際にバ
ンプ電極100の導通テストを行うことができる場合が
ある。
続されているバンプ電極100cの場合は、ピン91を
介して導通テストが行われる。これに対して、バンプ電
極100a、100b間の結線の様にLSIベアチップ
間の結線のみでピン91への接続がない場合、直接バン
プ電極100a及びバンプ電極100bに検査針92、
93を接触させて導通テストが行われる。また、実際に
多層配線基板90上にLSIベアチップA〜Dを実装し
た後、前記MCMのモジュール機能をテストする際にバ
ンプ電極100の導通テストを行うことができる場合が
ある。
【0007】
【発明が解決しようとする課題】上記した従来の導通テ
スト方法には次のような課題がある。 LSIベアチップ実装後の機能テストで導通(結線)
テストする場合 導通不良を見つけるためのテストコストがかかる上にす
べての不良を見つけることができるとは限らない。加え
て、実装後に導通不良を見つけることができても、修復
することができないので、LSIベアチップが無駄にな
る。
スト方法には次のような課題がある。 LSIベアチップ実装後の機能テストで導通(結線)
テストする場合 導通不良を見つけるためのテストコストがかかる上にす
べての不良を見つけることができるとは限らない。加え
て、実装後に導通不良を見つけることができても、修復
することができないので、LSIベアチップが無駄にな
る。
【0008】LSIベアチップ実装前のテストでバン
プ電極に検査針を接触させて導通テストする場合 92、93等の検査針の一本一本がそれぞれ対応するバ
ンプ電極100に接触する時、仮にある一本の検査針が
変形したらその検査用具全体が使用できなくなり、変形
した検査針の修理が必要となりコストがかかる。
プ電極に検査針を接触させて導通テストする場合 92、93等の検査針の一本一本がそれぞれ対応するバ
ンプ電極100に接触する時、仮にある一本の検査針が
変形したらその検査用具全体が使用できなくなり、変形
した検査針の修理が必要となりコストがかかる。
【0009】導通テストするバンプ電極の配置が複雑
な場合 例えば、バンプ電極の配置が図12に示す様になってい
る場合、2次元平面に広がるバンプ電極101に対応す
る検査針を設置するのが困難で、検査用治具そのものの
製作が困難となったり、複数の検査用治具を用いて別々
に導通テストしなければならなくなったりする。この場
合導通テスト時間も長くなり、検査用治具にかかる費用
も多額となりコストが増大する。
な場合 例えば、バンプ電極の配置が図12に示す様になってい
る場合、2次元平面に広がるバンプ電極101に対応す
る検査針を設置するのが困難で、検査用治具そのものの
製作が困難となったり、複数の検査用治具を用いて別々
に導通テストしなければならなくなったりする。この場
合導通テスト時間も長くなり、検査用治具にかかる費用
も多額となりコストが増大する。
【0010】本発明は上記課題に鑑みなされたものであ
って、バンプ電極がどのように配置されていても、すべ
てのバンプ電極の導通テストを簡単かつ短時間に行うこ
とができ、しかも導通テストコストを削減することがで
きるバンプ電極検査用部品を提供することを目的として
いる。
って、バンプ電極がどのように配置されていても、すべ
てのバンプ電極の導通テストを簡単かつ短時間に行うこ
とができ、しかも導通テストコストを削減することがで
きるバンプ電極検査用部品を提供することを目的として
いる。
【0011】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るバンプ電極検査用部品は、バンプ電極と
相対する位置に配置された電極パッド、及びこれらの電
極パッドと外部部品とを導通させるための配線が形成さ
れていることを特徴としている。
に本発明に係るバンプ電極検査用部品は、バンプ電極と
相対する位置に配置された電極パッド、及びこれらの電
極パッドと外部部品とを導通させるための配線が形成さ
れていることを特徴としている。
【0012】
【作用】上記構成に係るバンプ電極検査用部品にあって
は、一層以上の配線層を有する基板上に前記バンプ電極
と同じ配置をした電極パッドが形成され、かつ該電極パ
ッドと外部部品とを導通させるための配線が形成されて
いる。このバンプ電極検査用部品を用いてバンプ電極の
導通テストを行う場合、前記パンブ電極検査用部品の基
板上に形成された前記電極パッドに前記バンプ電極が接
触され、前記配線が前記外部部品を介してテスタ−に接
続される。したがって、上記構成に係るバンプ電極検査
用部品を用いれば、前記バンプ電極がどのように複雑に
配置されていても、前記電極パッドに前記バンプ電極を
接触させることで形成されているすべてのバンプ電極の
導通テストを一度に行うことが可能である。
は、一層以上の配線層を有する基板上に前記バンプ電極
と同じ配置をした電極パッドが形成され、かつ該電極パ
ッドと外部部品とを導通させるための配線が形成されて
いる。このバンプ電極検査用部品を用いてバンプ電極の
導通テストを行う場合、前記パンブ電極検査用部品の基
板上に形成された前記電極パッドに前記バンプ電極が接
触され、前記配線が前記外部部品を介してテスタ−に接
続される。したがって、上記構成に係るバンプ電極検査
用部品を用いれば、前記バンプ電極がどのように複雑に
配置されていても、前記電極パッドに前記バンプ電極を
接触させることで形成されているすべてのバンプ電極の
導通テストを一度に行うことが可能である。
【0013】
【実施例】以下、本発明に係るバンプ電極検査用部品の
実施例を図面に基づいて説明する。まず、図1に基づい
て実施例1に係るバンプ電極検査用部品を説明する。図
1は実施例1に係るバンプ電極検査用部品であるプロ−
ブ10を概略的に示した上面図であり、プロ−ブ10
は、1層以上の配線層を有するシリコン基板上のプロ−
ブ領域12に電極パッド13が形成され、プロ−ブ領域
12の周囲には外部インタ−フェ−ス用パッド11が形
成され、電極パッド13と外部インタ−フェ−ス用パッ
ド11とが配線14a、14b、14c等で接続された
構成となっている。電極パッド13の配置は多層配線基
板90上に形成されたバンプ電極101(図12参照)
と同じ配置をしており、プロ−ブ10上に図12で示し
たバンプ電極101を有するMCM基板をフェースダウ
ンさせると、バンプ電極101と電極パッド13のそれ
ぞれ相対する位置にある電極どうしが接触するようにな
っている。
実施例を図面に基づいて説明する。まず、図1に基づい
て実施例1に係るバンプ電極検査用部品を説明する。図
1は実施例1に係るバンプ電極検査用部品であるプロ−
ブ10を概略的に示した上面図であり、プロ−ブ10
は、1層以上の配線層を有するシリコン基板上のプロ−
ブ領域12に電極パッド13が形成され、プロ−ブ領域
12の周囲には外部インタ−フェ−ス用パッド11が形
成され、電極パッド13と外部インタ−フェ−ス用パッ
ド11とが配線14a、14b、14c等で接続された
構成となっている。電極パッド13の配置は多層配線基
板90上に形成されたバンプ電極101(図12参照)
と同じ配置をしており、プロ−ブ10上に図12で示し
たバンプ電極101を有するMCM基板をフェースダウ
ンさせると、バンプ電極101と電極パッド13のそれ
ぞれ相対する位置にある電極どうしが接触するようにな
っている。
【0014】次に、図2及び図3に基づいて実施例2に
係るバンプ電極検査用部品を説明する。図2は実施例2
に係るバンプ電極検査用部品であるプロ−ブ20を概略
的に示した上面図であり、図3はプロ−ブ20を概略的
に示した側面図である。プロ−ブ20の場合、各LSI
ベアチップ用のバンプ電極毎に電極パッドと該電極パッ
ドの周囲に外部インタ−フェ−ス用パッドとを有する小
プロ−ブ22〜29が形成され(一般的には、検査対象
となるバンプ電極をあるグル−プに分けて該グル−プ毎
に小プロ−ブが形成され)、これらの小プロ−ブ22〜
29が一層以上の配線層を有するプロ−ブ用基板30上
に実装され、小プロ−ブ22〜29がプロ−ブ用基板3
0の外周部に形成された外部インタ−フェ−ス用パッド
21に接続された構成となっている。小プロ−ブ22〜
29と外部インタ−フェ−ス用パッド21との接続方法
をより詳細に説明すると、以下のようになる。
係るバンプ電極検査用部品を説明する。図2は実施例2
に係るバンプ電極検査用部品であるプロ−ブ20を概略
的に示した上面図であり、図3はプロ−ブ20を概略的
に示した側面図である。プロ−ブ20の場合、各LSI
ベアチップ用のバンプ電極毎に電極パッドと該電極パッ
ドの周囲に外部インタ−フェ−ス用パッドとを有する小
プロ−ブ22〜29が形成され(一般的には、検査対象
となるバンプ電極をあるグル−プに分けて該グル−プ毎
に小プロ−ブが形成され)、これらの小プロ−ブ22〜
29が一層以上の配線層を有するプロ−ブ用基板30上
に実装され、小プロ−ブ22〜29がプロ−ブ用基板3
0の外周部に形成された外部インタ−フェ−ス用パッド
21に接続された構成となっている。小プロ−ブ22〜
29と外部インタ−フェ−ス用パッド21との接続方法
をより詳細に説明すると、以下のようになる。
【0015】一例として、小プロ−ブ22の場合につい
て説明する。例えば、小プロ−ブ22の外部インタ−フ
ェイス用パッド22a、22bがプロ−ブ用基板30の
外部インタ−フェ−ス用パッド21a、21bに各々接
続されるとすると、外部インタ−フェイス用パッド22
a、22bがそれぞれワイヤ−ボンディング31a、3
1bによりプロ−ブ用基板39上に形成された配線用パ
ッド32a、32bに接続され、配線用パッド32a、
32bがそれぞれ配線33a、33bにより外部インタ
−フェ−ス用パッド21a、21bに接続される。
て説明する。例えば、小プロ−ブ22の外部インタ−フ
ェイス用パッド22a、22bがプロ−ブ用基板30の
外部インタ−フェ−ス用パッド21a、21bに各々接
続されるとすると、外部インタ−フェイス用パッド22
a、22bがそれぞれワイヤ−ボンディング31a、3
1bによりプロ−ブ用基板39上に形成された配線用パ
ッド32a、32bに接続され、配線用パッド32a、
32bがそれぞれ配線33a、33bにより外部インタ
−フェ−ス用パッド21a、21bに接続される。
【0016】これに対して、外部インタ−フェイス用パ
ッド21の近傍に配置された小プロ−ブの場合には、該
小プロ−ブの外部インタ−フェイス用パッドとプロ−ブ
用基板30の外部インタ−フェイス用パッド21とが直
接ワイヤ−ボンディングにより接続される。該接続の一
例を図3に示す。図3に示した小プロ−ブ29及び小プ
ロ−ブ28の内、小プロ−ブ28の外部インタ−フェイ
ス用パッド28aがワイヤ−ボンディング34によりプ
ロ−ブ用基板30の外部インタ−フェイス用パッド21
に直接接続されている。なお、小プロ−ブ29における
外部インタ−フェ−ス用パッド間の接続関係は上記した
小プロ−ブ22の場合における接続関係と同様である。
ッド21の近傍に配置された小プロ−ブの場合には、該
小プロ−ブの外部インタ−フェイス用パッドとプロ−ブ
用基板30の外部インタ−フェイス用パッド21とが直
接ワイヤ−ボンディングにより接続される。該接続の一
例を図3に示す。図3に示した小プロ−ブ29及び小プ
ロ−ブ28の内、小プロ−ブ28の外部インタ−フェイ
ス用パッド28aがワイヤ−ボンディング34によりプ
ロ−ブ用基板30の外部インタ−フェイス用パッド21
に直接接続されている。なお、小プロ−ブ29における
外部インタ−フェ−ス用パッド間の接続関係は上記した
小プロ−ブ22の場合における接続関係と同様である。
【0017】次に、図4に基づいてプロ−ブ10または
プロ−ブ20を用いてMCM上に形成されたバンプ電極
の導通テストを実施するテストシステムの一例を説明す
る。図4において40はハンドラー装置を示している。
ハンドラ−装置40には基板搬送部41が配設されてお
り、基板搬送部41により未検査基板収納部42から未
検査基板(MCM56)が搬送され、プロ−ブ55上で
フェースダウンされてMCM56上のバンプ電極57と
プロ−ブ55上の電極パッド(図示せず)とが接触する
ようにMCM56がプロ−ブ55上に載置される。そし
て、デバイスインタ−フェ−スボ−ド54及び信号線5
2、53を介してプロ−ブ55と接続されたテスタ−5
1によりバンプ電極57の導通テストが行われる。該テ
ストが終了すると、結果に応じてMCM56が良品ある
いは不良品のいずれかに選別される。すなわち、前記導
通テストが終了すると、テスタ−51から信号線50を
介してハンドラ−装置にMCM56が良品あるいは不良
品のいずれであるかが伝達され、MCM56が良品であ
る場合にはハンドラ−装置41によって良品基板収納部
44に収納され、不良品である場合には不良基板収納部
43に収納される。
プロ−ブ20を用いてMCM上に形成されたバンプ電極
の導通テストを実施するテストシステムの一例を説明す
る。図4において40はハンドラー装置を示している。
ハンドラ−装置40には基板搬送部41が配設されてお
り、基板搬送部41により未検査基板収納部42から未
検査基板(MCM56)が搬送され、プロ−ブ55上で
フェースダウンされてMCM56上のバンプ電極57と
プロ−ブ55上の電極パッド(図示せず)とが接触する
ようにMCM56がプロ−ブ55上に載置される。そし
て、デバイスインタ−フェ−スボ−ド54及び信号線5
2、53を介してプロ−ブ55と接続されたテスタ−5
1によりバンプ電極57の導通テストが行われる。該テ
ストが終了すると、結果に応じてMCM56が良品ある
いは不良品のいずれかに選別される。すなわち、前記導
通テストが終了すると、テスタ−51から信号線50を
介してハンドラ−装置にMCM56が良品あるいは不良
品のいずれであるかが伝達され、MCM56が良品であ
る場合にはハンドラ−装置41によって良品基板収納部
44に収納され、不良品である場合には不良基板収納部
43に収納される。
【0018】図5はプロ−ブとして実施例1に係るバン
プ電極検査用部品であるプロ−ブ10を用いた場合にお
ける検査部60を概略的に示した側面図である。プロ−
ブ10は検査基板本体70にワイヤ−ボンディング6
1、62で接続され、検査基板本体70はデバイスイン
タ−フェ−スボ−ド54に接続されている。また、プロ
ーブ10を被検査基板であるMCM56よりも大きくし
て検査基板本体70とプローブ10とを接続するワイヤ
ーボンディング61、62が導通テスト時にMCM56
の邪魔にならないようになっている。
プ電極検査用部品であるプロ−ブ10を用いた場合にお
ける検査部60を概略的に示した側面図である。プロ−
ブ10は検査基板本体70にワイヤ−ボンディング6
1、62で接続され、検査基板本体70はデバイスイン
タ−フェ−スボ−ド54に接続されている。また、プロ
ーブ10を被検査基板であるMCM56よりも大きくし
て検査基板本体70とプローブ10とを接続するワイヤ
ーボンディング61、62が導通テスト時にMCM56
の邪魔にならないようになっている。
【0019】図6はプロ−ブとして実施例2に係るバン
プ電極検査用部品であるプロ−ブ20を用いた場合にお
ける検査部60を概略的に示した側面図である。図6は
複数の小プローブを用いて導通テストを行う場合を示し
たものであり、小プロ−ブ25〜27におけるワイヤ−
ボンディング25a、25b〜27a、27bがMCM
56に接触しないように小プロ−ブ25〜27の電極パ
ッドの上に電極バンプ65〜67が形成されている。
プ電極検査用部品であるプロ−ブ20を用いた場合にお
ける検査部60を概略的に示した側面図である。図6は
複数の小プローブを用いて導通テストを行う場合を示し
たものであり、小プロ−ブ25〜27におけるワイヤ−
ボンディング25a、25b〜27a、27bがMCM
56に接触しないように小プロ−ブ25〜27の電極パ
ッドの上に電極バンプ65〜67が形成されている。
【0020】図7はプロ−ブ10の電極パッド13とM
CM56のバンプ電極57との接触状態を概略的に示し
た部分拡大断面図である。図7において、77は絶縁保
護膜を示している。一方、図8は小プロ−ブを用いて導
通テストを行う場合(図6参照)における小プロ−ブ2
6の電極パッド81とMCM56のバンプ電極57との
接触状態を概略的に示した部分拡大断面図である。図8
に示したように電極パッド81の上に電極バンプ66が
形成され、電極バンプ66がバンプ電極57と接触する
ようになっている。
CM56のバンプ電極57との接触状態を概略的に示し
た部分拡大断面図である。図7において、77は絶縁保
護膜を示している。一方、図8は小プロ−ブを用いて導
通テストを行う場合(図6参照)における小プロ−ブ2
6の電極パッド81とMCM56のバンプ電極57との
接触状態を概略的に示した部分拡大断面図である。図8
に示したように電極パッド81の上に電極バンプ66が
形成され、電極バンプ66がバンプ電極57と接触する
ようになっている。
【0021】上記した実施例においてプローブ10及び
小プロ−ブ25〜29の基板としては、Si基板を用い
ることができるが、Si基板に限らず、他の半導体、絶
縁物、金属等を前記基板として使用することもできる。
また、図6及び図8にあっては電極パッド81からの引
き出しを高くするために電極バンプ66を形成した例を
示しているが、電極バンプ65〜67に限定されるもの
ではなく、MCM56のバンプ電極57と電気的に導通
がとれ、ワイヤーボンディング25a、25b〜27
a、27bよりも高くなりバンプ電極57との接触が可
能となるものであれば別の形態のものでもよい。
小プロ−ブ25〜29の基板としては、Si基板を用い
ることができるが、Si基板に限らず、他の半導体、絶
縁物、金属等を前記基板として使用することもできる。
また、図6及び図8にあっては電極パッド81からの引
き出しを高くするために電極バンプ66を形成した例を
示しているが、電極バンプ65〜67に限定されるもの
ではなく、MCM56のバンプ電極57と電気的に導通
がとれ、ワイヤーボンディング25a、25b〜27
a、27bよりも高くなりバンプ電極57との接触が可
能となるものであれば別の形態のものでもよい。
【0022】以上説明したように実施例1に係るバンプ
電極検査用部品(プロ−ブ10)及び実施例2に係るバ
ンプ電極検査用部品(プロ−ブ20)にあっては、Si
等の基板上にMCM56のバンプ電極57に相対した電
極パッドを形成するだけで良いので簡単に製作すること
ができ、また、MCM56にバンプ電極57がどのよう
に配置されていてもバンプ電極57の導通テストを簡単
にかつ短時間で(一度に)行うことができる。これによ
り、従来の導通テスト方法に比べて、導通テストにかか
るコストを削減することができる。
電極検査用部品(プロ−ブ10)及び実施例2に係るバ
ンプ電極検査用部品(プロ−ブ20)にあっては、Si
等の基板上にMCM56のバンプ電極57に相対した電
極パッドを形成するだけで良いので簡単に製作すること
ができ、また、MCM56にバンプ電極57がどのよう
に配置されていてもバンプ電極57の導通テストを簡単
にかつ短時間で(一度に)行うことができる。これによ
り、従来の導通テスト方法に比べて、導通テストにかか
るコストを削減することができる。
【0023】
【発明の効果】以上詳述したように本発明に係るバンプ
電極検査用部品を用いてバンプ電極の導通テストを行え
ば、LSIベアチップ実装前の導通テストで簡単に不良
を検出することができるので、実装後に導通不良を見つ
けることができても修復することができない従来の導通
テストのようにLSIベアチップを無駄にすることがな
い。
電極検査用部品を用いてバンプ電極の導通テストを行え
ば、LSIベアチップ実装前の導通テストで簡単に不良
を検出することができるので、実装後に導通不良を見つ
けることができても修復することができない従来の導通
テストのようにLSIベアチップを無駄にすることがな
い。
【0024】また本発明に係るバンプ電極検査用部品に
あっては、従来の検査針を用いた導通テスト方法のよう
に該検査針が変形するといったことがなく、安定的に導
通テストを行うことができる。
あっては、従来の検査針を用いた導通テスト方法のよう
に該検査針が変形するといったことがなく、安定的に導
通テストを行うことができる。
【0025】また本発明に係るバンプ電極検査用部品に
あっては、バンプ電極がどのように配置されていようと
も検査用プロ−ブを簡単に制作することができ、一度の
接触のみですべてのバンプ電極の導通テストを行うこと
ができる。これにより、導通テスト時間を短縮し、該テ
ストに要するコストを削減することができる。
あっては、バンプ電極がどのように配置されていようと
も検査用プロ−ブを簡単に制作することができ、一度の
接触のみですべてのバンプ電極の導通テストを行うこと
ができる。これにより、導通テスト時間を短縮し、該テ
ストに要するコストを削減することができる。
【図1】本発明の実施例1に係るバンプ電極検査用部品
を概略的に示した上面図である。
を概略的に示した上面図である。
【図2】本発明の実施例2に係るバンプ電極検査用部品
を概略的に示した上面図である。
を概略的に示した上面図である。
【図3】実施例2に係るバンプ電極検査用部品を概略的
に示した側面図である。
に示した側面図である。
【図4】実施例1又は実施例2に係るバンプ電極検査用
部品を用いてバンプ電極の導通テストを行う場合のテス
トシステムの一例を示したシステム図である。
部品を用いてバンプ電極の導通テストを行う場合のテス
トシステムの一例を示したシステム図である。
【図5】実施例1に係るバンプ電極検査用部品を用いて
導通テストを行う場合における検査部を概略的に示した
側面図である。
導通テストを行う場合における検査部を概略的に示した
側面図である。
【図6】実施例2に係るバンプ電極検査用部品を用いて
導通テストを行う場合における検査部を概略的に示した
側面図である。
導通テストを行う場合における検査部を概略的に示した
側面図である。
【図7】実施例1に係るバンプ電極検査用部品を用いて
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
【図8】実施例2に係るバンプ電極検査用部品を用いて
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
導通テストを行う場合における電極パッドとバンプ電極
との接触状態を概略的に示した部分拡大断面図である。
【図9】(a)図はLSIベアチップが実装された多層
配線基板を概略的に示した上面図であり、(b)図は前
記多層配線基板を概略的に示した側面図である。
配線基板を概略的に示した上面図であり、(b)図は前
記多層配線基板を概略的に示した側面図である。
【図10】多層配線基板上に形成されたバンプ電極の配
置の一例を概略的に示した上面図である。
置の一例を概略的に示した上面図である。
【図11】従来のバンプ電極の導通テスト方法を示した
概略断面図である。
概略断面図である。
【図12】多層配線基板上にバンプ電極が複雑に配置さ
れた場合の一例を概略的に示した上面図である。
れた場合の一例を概略的に示した上面図である。
10、20、55 プロ−ブ 11、21、21a、21b,22a、22b、28a
外部インタ−フェ−ス用パッド 13 電極パッド 14a、14b、14c、33a、33b 配線 22、23、24、25、26、27、28、29 小
プロ−ブ 30 プロ−ブ用基板 31a、31b、34 ワイヤ−ボンディング 32a、32b 配線用パッド 56 MCM 57 バンプ電極
外部インタ−フェ−ス用パッド 13 電極パッド 14a、14b、14c、33a、33b 配線 22、23、24、25、26、27、28、29 小
プロ−ブ 30 プロ−ブ用基板 31a、31b、34 ワイヤ−ボンディング 32a、32b 配線用パッド 56 MCM 57 バンプ電極
Claims (1)
- 【請求項1】 バンプ電極と相対する位置に配置された
電極パッド、及びこれらの電極パッドと外部部品とを導
通させるための配線が形成されていることを特徴とする
バンプ電極検査用部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13560094A JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13560094A JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH088257A true JPH088257A (ja) | 1996-01-12 |
JP3163903B2 JP3163903B2 (ja) | 2001-05-08 |
Family
ID=15155612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13560094A Expired - Fee Related JP3163903B2 (ja) | 1994-06-17 | 1994-06-17 | マルチチップモジュール用基板の検査用部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3163903B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111938635A (zh) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微***与信息技术研究所 | 脑电极后端连接用凸点、测试板的制备方法及测试结构 |
-
1994
- 1994-06-17 JP JP13560094A patent/JP3163903B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111938635A (zh) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微***与信息技术研究所 | 脑电极后端连接用凸点、测试板的制备方法及测试结构 |
Also Published As
Publication number | Publication date |
---|---|
JP3163903B2 (ja) | 2001-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5534784A (en) | Method for probing a semiconductor wafer | |
JP2825085B2 (ja) | 半導体装置の実装構造、実装用基板および実装状態の検査方法 | |
US6590409B1 (en) | Systems and methods for package defect detection | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
JPH09139471A (ja) | オンサーキット・アレイ・プロービング用の補助パッド | |
JP3459765B2 (ja) | 実装検査システム | |
JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
JP2012220438A (ja) | 半導体集積回路装置の製造方法 | |
KR102366589B1 (ko) | 시스템 보드의 dut 특성 분석용 일체형 인터포저 | |
US6881593B2 (en) | Semiconductor die adapter and method of using | |
JP3163903B2 (ja) | マルチチップモジュール用基板の検査用部品 | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
JPH09127188A (ja) | 集積回路を作る方法およびウェハ上のダイを検査するためのシステム | |
US7420206B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
JP4022698B2 (ja) | 検査回路基板 | |
JPH02106943A (ja) | 半導体集積回路の実装構造 | |
JPH05343489A (ja) | 半導体装置 | |
JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
JP3573113B2 (ja) | ボンディングダメージの計測装置および計測方法 | |
JPH10104301A (ja) | パッケージ基板の検査方法 | |
JP2921995B2 (ja) | 多層配線基板の検査方法 | |
JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
JPH1117057A (ja) | 検査パッド付きbga型半導体装置 | |
JP3573112B2 (ja) | ボンディングダメージの計測用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |