JPH088248A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH088248A JPH088248A JP13438294A JP13438294A JPH088248A JP H088248 A JPH088248 A JP H088248A JP 13438294 A JP13438294 A JP 13438294A JP 13438294 A JP13438294 A JP 13438294A JP H088248 A JPH088248 A JP H088248A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- sog
- refractory metal
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 厚膜無機SOG 膜の焼成時にその膜質を低下さ
せることなく，下層配線の浸食を抑制し，配線の信頼性
を向上する。 【構成】 １）半導体基板 1上に少なくとも表層部がリ
フラクトリメタルまたはその合金からなる配線 2 ; 2A,
2Bを形成する工程と，該半導体基板 1上に該配線を覆っ
て分子末端がプロトンで封止され且つ骨格中にシラザン
結合を持つ無機スピンオングラス(SOG) 膜 4を塗布し，
該無機SOG 膜 4を焼成する工程とを有する，２）前記リ
フラクトリメタルがタングステン, またはチタンであ
り, その合金が窒化チタンである。
せることなく，下層配線の浸食を抑制し，配線の信頼性
を向上する。 【構成】 １）半導体基板 1上に少なくとも表層部がリ
フラクトリメタルまたはその合金からなる配線 2 ; 2A,
2Bを形成する工程と，該半導体基板 1上に該配線を覆っ
て分子末端がプロトンで封止され且つ骨格中にシラザン
結合を持つ無機スピンオングラス(SOG) 膜 4を塗布し，
該無機SOG 膜 4を焼成する工程とを有する，２）前記リ
フラクトリメタルがタングステン, またはチタンであ
り, その合金が窒化チタンである。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に厚膜無機のSOG(スピンオングラス) 膜を用い
て基板表面を平坦化する際の配線方法に関する。
係り，特に厚膜無機のSOG(スピンオングラス) 膜を用い
て基板表面を平坦化する際の配線方法に関する。
【０００２】
【従来の技術】LSI の製造プロセスにおいて, 基板上に
形成された配線層による段差をなくするための平坦化に
は, 従来, テトラアルコキシシランを原料とした無機SO
G 膜やメチルトリアルコキシシランを原料とした有機SO
G 膜が用いられてきたが，近年, クラック耐性及び酸素
プラズマ耐性を両立させるSOG 膜として，次式に示され
る分子末端がプロトンで封止され，骨格中にシラザン結
合を持つ無機SOG 膜が実用化されている。また, 従来の
無機SOG 膜は平坦化に必要な厚膜化が困難であったが，
この無機SOG 膜は厚膜形成が可能なため厚膜無機SOG 膜
とも呼ばれる。
形成された配線層による段差をなくするための平坦化に
は, 従来, テトラアルコキシシランを原料とした無機SO
G 膜やメチルトリアルコキシシランを原料とした有機SO
G 膜が用いられてきたが，近年, クラック耐性及び酸素
プラズマ耐性を両立させるSOG 膜として，次式に示され
る分子末端がプロトンで封止され，骨格中にシラザン結
合を持つ無機SOG 膜が実用化されている。また, 従来の
無機SOG 膜は平坦化に必要な厚膜化が困難であったが，
この無機SOG 膜は厚膜形成が可能なため厚膜無機SOG 膜
とも呼ばれる。
【０００３】
【化１】 この厚膜無機SOG 膜は従来のSOG 膜と異なり，焼成時に
酸化させることにより緻密で良質な酸化膜に変換でき
る。この焼成は, 水蒸気雰囲気中もしくは酸素雰囲気中
で行うことが望ましい。
酸化させることにより緻密で良質な酸化膜に変換でき
る。この焼成は, 水蒸気雰囲気中もしくは酸素雰囲気中
で行うことが望ましい。
【０００４】ところが，上記の厚膜無機SOG 膜を用いて
平坦化を行う場合, SOG 膜焼成時の水分により，下層の
アルミニウム(Al)配線に陥没 (浸食) が起こり, 配線の
信頼性を低下させていた。
平坦化を行う場合, SOG 膜焼成時の水分により，下層の
アルミニウム(Al)配線に陥没 (浸食) が起こり, 配線の
信頼性を低下させていた。
【０００５】図３(A),(B) は従来例の説明図である。図
３(A) は表面に絶縁膜が被着された半導体基板 1の上に
厚さ 1μｍのAl配線5が形成され，その上に厚さ 0.6μ
ｍのCVD SiO2膜 3を成長し, 次いで平坦化膜として段差
上部での厚さが 0.5μｍの厚膜無機SOG 膜4 を塗布し，
焼成する。
３(A) は表面に絶縁膜が被着された半導体基板 1の上に
厚さ 1μｍのAl配線5が形成され，その上に厚さ 0.6μ
ｍのCVD SiO2膜 3を成長し, 次いで平坦化膜として段差
上部での厚さが 0.5μｍの厚膜無機SOG 膜4 を塗布し，
焼成する。
【０００６】この際の焼成条件は, 水蒸気雰囲気中で 4
50℃, 30分間の加熱を行う。この高温焼成により，SOG
膜より水分が発生して, 図３(B) の斜視図に示されるよ
うにAl配線に浸食箇所が多数発生する。
50℃, 30分間の加熱を行う。この高温焼成により，SOG
膜より水分が発生して, 図３(B) の斜視図に示されるよ
うにAl配線に浸食箇所が多数発生する。
【０００７】
【発明が解決しようとする課題】Al配線の浸食防止策と
して, 焼成を低温化または短時間化して焼成時の水分及
びストレスの発生を抑制する方法がある。
して, 焼成を低温化または短時間化して焼成時の水分及
びストレスの発生を抑制する方法がある。
【０００８】しかし，本発明は前記のように酸化を促進
することで良質の被膜を得ているので，このような焼成
方法では膜質を低下させることになる。本発明は, SOG
膜の焼成時にその膜質を低下させることなく，下層配線
の浸食を抑制し，配線の信頼性を向上させることを目的
とする。
することで良質の被膜を得ているので，このような焼成
方法では膜質を低下させることになる。本発明は, SOG
膜の焼成時にその膜質を低下させることなく，下層配線
の浸食を抑制し，配線の信頼性を向上させることを目的
とする。
【０００９】
【課題を解決するための手段】上記課題の解決は， １）半導体基板 1上に少なくとも表層部がリフラクトリ
メタルまたはその合金からなる配線 2 ; 2A,2Bを形成す
る工程と，該半導体基板 1上に該配線を覆って分子末端
がプロトンで封止され且つ骨格中にシラザン結合を持つ
無機スピンオングラス(SOG) 膜 4を塗布し，該無機SOG
膜 4を焼成する工程とを有する半導体装置の製造方法,
あるいは ２）前記リフラクトリメタルがタングステン, またはチ
タンであり, その合金が窒化チタンである前記１記載の
半導体装置の製造方法により達成される。
メタルまたはその合金からなる配線 2 ; 2A,2Bを形成す
る工程と，該半導体基板 1上に該配線を覆って分子末端
がプロトンで封止され且つ骨格中にシラザン結合を持つ
無機スピンオングラス(SOG) 膜 4を塗布し，該無機SOG
膜 4を焼成する工程とを有する半導体装置の製造方法,
あるいは ２）前記リフラクトリメタルがタングステン, またはチ
タンであり, その合金が窒化チタンである前記１記載の
半導体装置の製造方法により達成される。
【００１０】
【作用】本発明は，SOG 膜の下層配線の少なくとも表層
部に耐蝕性の高いリフラクトリメタルを用いることによ
り, SOG 膜の焼成時に生成する水分により該配線が浸食
されるのを防止している。
部に耐蝕性の高いリフラクトリメタルを用いることによ
り, SOG 膜の焼成時に生成する水分により該配線が浸食
されるのを防止している。
【００１１】すなわち, リフラクトリメタルとして, タ
ングステン(W) や, チタン(Ti)あるいはその合金(TiN:
窒化チタン) 等を配線層として用いるか, またはAl配線
の表層部に被着することにより配線の浸食を防止してい
る。
ングステン(W) や, チタン(Ti)あるいはその合金(TiN:
窒化チタン) 等を配線層として用いるか, またはAl配線
の表層部に被着することにより配線の浸食を防止してい
る。
【００１２】本発明において，特にリフラクトリメタル
として, タングステンや, チタンが用いられる理由は，
いずれも耐蝕性が優れていることは勿論であるが，タン
グステンは選択およびブランケット気相成長技術が確立
され，チタン及び窒化チタンは従来よりスパッタ法によ
り容易に成膜が可能なためである。特に，窒化チタンは
グルーレイヤとしても，また高導電率を有する点でも有
効である。これらは，既存の技術を利用できることによ
り信頼性が保障できるからである。
として, タングステンや, チタンが用いられる理由は，
いずれも耐蝕性が優れていることは勿論であるが，タン
グステンは選択およびブランケット気相成長技術が確立
され，チタン及び窒化チタンは従来よりスパッタ法によ
り容易に成膜が可能なためである。特に，窒化チタンは
グルーレイヤとしても，また高導電率を有する点でも有
効である。これらは，既存の技術を利用できることによ
り信頼性が保障できるからである。
【００１３】
【実施例】図１(A),(B) は本発明の実施例の断面図であ
る。図１(A) は表面に絶縁膜が被着された半導体基板 1
の上に厚さ 1μｍのW 配線2を形成し，その上に層間絶
縁膜として厚さ 0.6μｍの気相成長による酸化シリコン
(CVD SiO2 ) 膜 3を成長し, 次いで平坦化膜として段差
上部での厚さ 0.5μｍの厚膜無機SOG 膜4 を回転塗布
し，焼成する。
る。図１(A) は表面に絶縁膜が被着された半導体基板 1
の上に厚さ 1μｍのW 配線2を形成し，その上に層間絶
縁膜として厚さ 0.6μｍの気相成長による酸化シリコン
(CVD SiO2 ) 膜 3を成長し, 次いで平坦化膜として段差
上部での厚さ 0.5μｍの厚膜無機SOG 膜4 を回転塗布
し，焼成する。
【００１４】焼成条件は, 水蒸気雰囲気中, もしくは酸
素雰囲気中で 430〜450 ℃の温度で約30分間の加熱を行
う。ここで，W 配線 2は，基板上に六弗化タングステン
を用いて気相成長し，次いで, 通常の光リソグラフィ技
術を用いてパターニングして形成する。
素雰囲気中で 430〜450 ℃の温度で約30分間の加熱を行
う。ここで，W 配線 2は，基板上に六弗化タングステン
を用いて気相成長し，次いで, 通常の光リソグラフィ技
術を用いてパターニングして形成する。
【００１５】図１(B) は表面に絶縁膜が被着された半導
体基板 1の上に積層構造の配線として厚さ 1μｍのAl配
線2Aと厚さ 0.1μｍのW 配線2Bを形成し，その上に層間
絶縁膜として厚さ 0.6μｍのCVD SiO2膜 3を回転成長
し, 次いで平坦化膜として段差上部での厚さ 0.5μｍの
厚膜無機SOG 膜4 を回転塗布し，焼成する。
体基板 1の上に積層構造の配線として厚さ 1μｍのAl配
線2Aと厚さ 0.1μｍのW 配線2Bを形成し，その上に層間
絶縁膜として厚さ 0.6μｍのCVD SiO2膜 3を回転成長
し, 次いで平坦化膜として段差上部での厚さ 0.5μｍの
厚膜無機SOG 膜4 を回転塗布し，焼成する。
【００１６】焼成条件は, 図１(A) の実施例と同じであ
る。ここで，Al配線2AとW 配線2Bの積層配線は，基板上
にスパッタまたは蒸着により基板上全面にAlを成膜し，
その上全面にに六弗化タングステンを用いて Wを気相成
長し，次いで, Al/W積層膜を通常の光リソグラフィ技術
を用いてパターニングして形成する。
る。ここで，Al配線2AとW 配線2Bの積層配線は，基板上
にスパッタまたは蒸着により基板上全面にAlを成膜し，
その上全面にに六弗化タングステンを用いて Wを気相成
長し，次いで, Al/W積層膜を通常の光リソグラフィ技術
を用いてパターニングして形成する。
【００１７】上記のいずれの実施例においても，配線の
浸食は全く認められなかった。実施例でリフラクトリメ
タルとしてW を用いたが, これの代わりにTiやその合金
TiN 等を用いても本発明の効果は変わらない。
浸食は全く認められなかった。実施例でリフラクトリメ
タルとしてW を用いたが, これの代わりにTiやその合金
TiN 等を用いても本発明の効果は変わらない。
【００１８】図２は本発明の効果を示す図である。図
は，配線の浸食発生箇所の発生数の配線幅依存性を示
す。下記の配線材料で, 配線形成後に気相成長法で酸化
シリコン膜を成長し，その上に無機SOG 膜を塗布し，水
蒸気雰囲気中で焼成した。配線の浸食発生箇所の発生数
は目視により計測した。
は，配線の浸食発生箇所の発生数の配線幅依存性を示
す。下記の配線材料で, 配線形成後に気相成長法で酸化
シリコン膜を成長し，その上に無機SOG 膜を塗布し，水
蒸気雰囲気中で焼成した。配線の浸食発生箇所の発生数
は目視により計測した。
【００１９】 Al配線のみ (厚さ 1μｍ) （従来例） W 配線のみ (厚さ 1μｍ) （実施例１） Al配線 (厚さ 1μｍ) 上にW 膜 (厚さ 0.1μｍ) を
被着した積層配線構造（実施例１） 図示されるように, の条件にのみ浸食の発生が確認さ
れ, 配線幅が狭くなるほどその傾向は大きくなる。
被着した積層配線構造（実施例１） 図示されるように, の条件にのみ浸食の発生が確認さ
れ, 配線幅が狭くなるほどその傾向は大きくなる。
【００２０】なお，の積層配線構造では上層のW 膜を
剥離して下層のAl膜のみにして, 同様の焼成を行った
が, 浸食の発生は起こらなかった。これはW 膜を剥離し
ても焼成処理により下層のAl膜の表面がW と合金化され
ているためと思われる。
剥離して下層のAl膜のみにして, 同様の焼成を行った
が, 浸食の発生は起こらなかった。これはW 膜を剥離し
ても焼成処理により下層のAl膜の表面がW と合金化され
ているためと思われる。
【００２１】この結果より，平坦化膜として, 分子末端
がプロトンで封止され，骨格中にシラザン結合を持つSO
G 膜を用いる場合, 下層の配線構造をリフラクトリメタ
ルを単独で, または積層配線の最上層に用いることによ
り, SOG 焼成時の配線の浸食は抑制されることがわか
る。
がプロトンで封止され，骨格中にシラザン結合を持つSO
G 膜を用いる場合, 下層の配線構造をリフラクトリメタ
ルを単独で, または積層配線の最上層に用いることによ
り, SOG 焼成時の配線の浸食は抑制されることがわか
る。
【００２２】本発明では，リフラクトリメタルとして，
一般的なタングステン，チタン，窒化チタンを用いた
が，この他にモリブデン，タンタル，ニッケル，コバル
ト，ネオビウム，ハフニウム等があり，その合金として
はチタンタングステン等があり，これらを用いても同等
の効果がある。
一般的なタングステン，チタン，窒化チタンを用いた
が，この他にモリブデン，タンタル，ニッケル，コバル
ト，ネオビウム，ハフニウム等があり，その合金として
はチタンタングステン等があり，これらを用いても同等
の効果がある。
【００２３】
【発明の効果】本発明によれば，SOG 膜の焼成時にその
膜質を低下させることなく，下層配線の浸食を抑制し，
配線の信頼性を向上できる。
膜質を低下させることなく，下層配線の浸食を抑制し，
配線の信頼性を向上できる。
【図１】 本発明の実施例の断面図
【図２】 本発明の効果を示す図
【図３】 従来例の説明図
1 半導体基板 2 W 配線 2A 積層配線の下層Al膜 2B 積層配線の上層W 膜 3 CVD SiO2膜 4 厚膜無機SOG 膜 5 Al配線
Claims (2)
- 【請求項１】 半導体基板(1) 上に少なくとも表層部が
リフラクトリメタルまたはその合金からなる配線(2),(2
A,2B) を形成する工程と，該半導体基板(1) 上に該配線
を覆って分子末端がプロトンで封止され且つ骨格中にシ
ラザン結合を持つ無機スピンオングラス(SOG) 膜(4）を
塗布し，該無機SOG 膜(4）を焼成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記リフラクトリメタルがタングステ
ン, またはチタンであり, その合金が窒化チタンである
ことを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13438294A JPH088248A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13438294A JPH088248A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088248A true JPH088248A (ja) | 1996-01-12 |
Family
ID=15127094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13438294A Pending JPH088248A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088248A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074939A (en) * | 1997-02-27 | 2000-06-13 | Nec Corporation | Method for fabricating semiconductor device |
| US6191002B1 (en) | 1998-04-27 | 2001-02-20 | Nec Corporation | Method of forming trench isolation structure |
| US6767641B1 (en) * | 2000-04-25 | 2004-07-27 | Clariant Finance (Bvi) Limited | Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon |
-
1994
- 1994-06-16 JP JP13438294A patent/JPH088248A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074939A (en) * | 1997-02-27 | 2000-06-13 | Nec Corporation | Method for fabricating semiconductor device |
| US6191002B1 (en) | 1998-04-27 | 2001-02-20 | Nec Corporation | Method of forming trench isolation structure |
| US6767641B1 (en) * | 2000-04-25 | 2004-07-27 | Clariant Finance (Bvi) Limited | Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3510942B2 (ja) | 半導体素子の配線形成方法 | |
| JP2000208773A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0669354A (ja) | 半導体装置の製造方法 | |
| JPH08288392A (ja) | コンタクトホールのプラグ形成方法 | |
| US5308792A (en) | Method for fabricating semiconductor device | |
| JP3465411B2 (ja) | 半導体装置の層間絶縁膜 | |
| JPH088248A (ja) | 半導体装置の製造方法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPH10247686A (ja) | 多層配線形成法 | |
| JPH07122635A (ja) | 半導体装置およびその製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH05343401A (ja) | 半導体装置 | |
| JPH0330992B2 (ja) | ||
| JP2764932B2 (ja) | 半導体装置及びその製造方法 | |
| JP3371967B2 (ja) | 配線形成方法 | |
| JP2001351878A (ja) | 半導体装置用ＷＳｉ膜、ならびにそのＷＳｉ膜を用いた半導体装置 | |
| Onoda et al. | Mechanical effects of hafnium and boron addition to aluminum alloy films for submicrometer LSI interconnects | |
| JP2002134610A (ja) | 半導体装置の製造方法 | |
| JPH09306912A (ja) | 半導体素子の配線形成方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JPH0661228A (ja) | 半導体装置及びその製造方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JPH05152446A (ja) | 配線形成方法 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030916 |