JPH0879066A - 位相同期回路のロック検出器 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 位相同期回路において、正確で、高速なロッ
ク検出を可能にするロック検出回路を提供する。 【構成】 位相同期回路がロック状態の時、出力信号の
位相は時間的にゆらぎを持っている。本発明のロック検
出器は、位相同期回路の出力信号を、電圧制御遅延素子
をリング状または直線状に接続して構成される電圧制御
発振器または電圧制御遅延回路により得ている場合、出
力信号を得ている電圧制御遅延素子の前後に接続されて
いる電圧制御遅延素子（Ｎ−１），（Ｎ＋１）から出力
信号の位相より少し位相の遅れた信号および少し位相の
進んだ信号を容易に得ることができることに着目し、位
相の遅れた信号と位相の進んだ信号との間に外部からの
参照クロックの位相が入っておればロック状態であると
検知することで、位相の時間的なゆらぎの影響を除去し
て位相同期回路のロック状態を正確かつ高速に検知する
ことを可能にしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期回路のロック
検出器、特に、ロック検出を正確に行うことができるロ
ック検出器に関する。

【０００２】

【従来の技術】位相同期回路における従来のロック検出
器の一構成例を、図９に示す。なお、図９は位相同期回
路の全構成を含んでおらず、位相比較器１１０，チャー
ジポンプ回路１１１，ローパスフィルタ（ＬＰＦ）１１
２のみを示している。位相比較器１１０は、２つの入力
信号線１０１と１０２の信号の位相差または周波数差に
対応する信号を、２本の制御信号線１２１，１２２から
チャージポンプ回路１１１に出力し、チャージポンプ回
路１１１は、ＬＰＦ１１２を駆動するための制御信号を
信号線１２３に出力する。ＬＰＦ１１２は信号線１２３
の信号の高域周波数成分を減衰させ、制御信号線１０６
から出力する。

【０００３】従来のロック検出器は、ＮＡＮＤ回路１３
１，Ｄ形フリップフロップ１３４，ＮＯＲ回路１３５，
計数回路１１５により構成されている。入力信号線１０
１から入力される周期信号に対して周波数がＫ倍高く、
入力信号線１０１から入力される周期信号が立ち上がっ
た時、十分位相差無く立ち下がるような信号をクロック
信号線１０７からフリップフロップ１３２に入力する。
また、位相同期回路の位相比較器１１０の出力信号を参
照し、クロック信号線１０７から入力される周期信号で
サンプルする。位相比較器１１０の出力信号がアクテイ
ブであるときに、クロック信号線１０７から入力される
周期信号でその信号をラッチできたとき、位相比較器１
１０の出力がある程度の幅を持った信号を出力している
ことを意味するため、ロック信号線１０３がローレベル
となり位相同期回路がロック状態でないことを示す。

【０００４】一方、位相同期回路がロック状態のとき、
位相比較器１１０の出力信号はアクテイブである期間が
小さいため、クロック信号線１０７から入力される周期
信号でその信号をラッチできない。このとき、計数回路
１１５がＮＯＲ回路１３５からの信号１２４によりアク
テイブになるため、入力信号線１０１から入力される周
期信号１２５を計数する。計数回路１１５は予め定めた
計数値になったとき、出力をアクテイブにする。また、
この出力がアクテイブになるとロック信号がアクテイブ
になる。

【０００５】なお、位相比較器１１０の出力信号がアク
テイブであるとき、クロック信号線１０７から入力され
る周期信号でその信号をラッチできたとき、計数回路を
信号１２４により初期状態にすることで、ロック状態が
誤って出力されることを防いでいる。

【０００６】

【発明が解決しようとする課題】図９に示す従来のロッ
ク検出器では、位相同期回路がロック状態であることを
判断するために、入力信号線１０１から入力される周期
信号に対して周波数がＫ倍高く、入力信号線１０１から
入力される周期信号が立ち上がった時、十分位相差無く
立ち下がるような信号をクロック信号線１０７から入力
する必要があった。

【０００７】また、Ｋの値を増加することで、より厳密
なロック状態を判断することができるが、入力信号線１
０１から入力される周期信号が立ち上がった時、十分な
位相差無く立ち下がるような信号をつくることが難しか
った。したがって、Ｋの値をある程度小さくする必要が
あった。

【０００８】本発明の目的は、このような従来の欠点を
除去し、正確で、高速なロック検出器を提供することに
ある。

【０００９】

【課題を解決するための手段】本発明の位相同期回路の
ロック検出器は、第１と第２の２つの入力信号の位相差
または周波数差に対応する信号を、１つ以上の信号線か
ら成る第１の制御信号から出力する位相比較器と、第１
の制御信号を入力とし、ローパスフィルタを駆動するた
めの第２の制御信号を得るチャージポンプ回路と、第２
の制御信号を入力とし、第２の制御信号の高域周波数成
分を減衰させるローパスフィルタと、入出力間の遅延時
間を外部の制御端子から制御できるＮ個の電圧制御遅延
素子１，２，．．．，Ｎの入出力端子をリング状に接続
して構成し、前記のローパスフィルタの出力端子を前記
のＮ個の電圧制御遅延素子１，２，．．．，Ｎの制御端
子に接続し外部から発振周波数を制御でき、電圧制御遅
延素子Ｎの出力端子から出力信号を得る電圧制御発振器
と、前記電圧制御発振器の電圧制御遅延素子Ｎの出力に
接続されたＫ個の電圧制御遅延素子とを備え、前記の位
相比較器の第１の入力信号が前記電圧制御発振器の出力
信号で与えられ、前記の位相比較器の第２の入力信号が
外部からの参照クロックで与えられる位相同期回路にお
いて、前記電圧制御発振器を構成する電圧制御遅延素子
（Ｎ−Ｋ）の出力端子と電圧制御遅延素子（Ｎ＋Ｋ）の
出力端子から得られる２つの信号の位相の間に前記の外
部からの参照クロックの位相が入っていることを検知す
るロック検出回路と、前記のロック検出回路の出力端子
から得られる信号により計数可能な状態および初期状態
が選択され、前記の外部からの参照クロックを計数する
計数回路とを備え、前記の位相同期回路のロック状態を
検出することを特徴とする。

【００１０】また、本発明の位相同期回路のロック検出
器は、第１と第２の２つの入力信号の位相差または周波
数差に対応する信号を、１つ以上の信号線から成る第１
の制御信号から出力する位相比較器と、第１の制御信号
を入力とし、ローパスフィルタを駆動するための第２の
制御信号を得るチャージポンプ回路と、第２の制御信号
を入力とし、第２の制御信号の高域周波数成分を減衰さ
せるローパスフィルタと、入出力間の遅延時間を外部の
制御端子から制御できるＮ個の電圧制御遅延素子１，
２，．．．，Ｎの入出力端子を直線状に接続して構成
し、前記のローパスフィルタの出力端子を前記のＮ個の
電圧制御遅延素子１，２，．．．，Ｎの制御端子に接続
し外部から入出力間の遅延時間を制御でき、電圧制御遅
延素子Ｎの出力端子から出力信号を得る電圧制御遅延回
路と、前記電圧制御遅延回路の電圧制御遅延素子Ｎの出
力に接続されたＫ個の電圧制御遅延素子とを備え、前記
の位相比較器の第１の入力信号が前記電圧制御遅延回路
の出力信号で与えられ、前記の位相比較器の第２の入力
信号が外部からの参照クロックで与えられる位相同期回
路において、前記電圧制御遅延回路を構成する電圧制御
遅延素子（Ｎ−Ｋ）の出力端子と電圧制御遅延素子（Ｎ
＋Ｋ）の出力端子から得られる２つの信号の位相の間に
前記の外部からの参照クロックの位相が入っていること
を検知するロック検出回路と、前記のロック検出回路の
出力端子から得られる信号により計数可能な状態および
初期状態が選択され、前記の外部からの参照クロックを
計数する計数回路とを備え、前記の位相同期回路のロッ
ク状態を検出することを特徴とする。

【００１１】

【作用】位相同期回路がロック状態の時、出力信号の位
相は時間的にゆらぎを持っている。このゆらぎが、正確
で高速なロック検出の妨げとなっていた。

【００１２】これに対し、本発明では、位相同期回路の
出力信号は、電圧制御遅延素子をリング状または直線状
に接続して構成される電圧制御発振器または電圧制御遅
延回路により得ているため、出力信号を得ている電圧制
御遅延素子の前後に接続されている電圧制御遅延素子か
ら、出力信号の位相より少し位相の遅れた信号および少
し位相の進んだ信号を容易に得ることができる。この出
力信号の位相より位相の遅れた信号および位相の進んだ
信号の位相も、時間的にゆらぎを持っているが、位相の
遅れた信号と位相の進んだ信号との間に外部からの参照
クロックの位相が入っておればロック状態であると検知
することで、位相の時間的なゆらぎの影響を除外して、
位相同期回路のロック状態を正確かつ高速に検出するこ
とができる。

【００１３】

【実施例】図１は、本発明の第１の実施例の位相同期回
路のロック検出器を示す回路図である。

【００１４】この実施例に係わる位相同期回路は、入力
信号線１０１および出力信号線１０２の２つの入力信号
の位相差または周波数差に対応する信号を、制御信号線
１２１，１２２を通して出力する位相比較器１１０と、
制御信号線１２１，１２２の信号を入力とし、ローパス
フィルタ１１２を駆動するための制御信号を制御信号線
１２３に得るチャージポンプ回路１１１と、制御信号線
１２３の制御信号を入力とし、制御信号の高域周波数成
分を減衰させるローパスフィルタ１１２と、入出力間の
遅延時間を外部の制御端子から制御できるＮ個の電圧制
御遅延素子１１６（１）．．．１１６（Ｎ）の入出力端
子をリング状に接続して構成し、電圧制御遅延素子１１
６（Ｎ）の出力端子から出力信号を得る電圧制御発振器
１１３と、この電圧制御発振器１１３のＮ段目の電圧制
御遅延素子１１６（Ｎ）の出力に直線状に接続された１
個の電圧制御遅延素子１１６（Ｎ＋１）とを備えてい
る。

【００１５】電圧制御発振器１１３の発振周波数は、ロ
ーパスフィルタ１１２の出力端子を制御信号線１０６を
介してＮ個の電圧制御遅延素子１１６（１）．．．１１
６（Ｎ）の制御端子に接続し外部から制御できる。位相
比較器１１０の第１の入力信号が出力信号線１０２から
電圧制御発振器１１３の出力信号で与えられ、位相比較
器１１０の第２の入力信号が入力信号線１０１から与え
られる外部からの参照クロックである。

【００１６】本実施例のロック検出器は、電圧制御発振
器１１３を構成する電圧制御遅延素子１１６（Ｎ−１）
の出力端子から出力信号線１０４を介して得られる信号
と、電圧制御発振器１１３に接続された電圧制御遅延素
子１１６（Ｎ＋１）の出力端子から出力信号線１０５を
介して得られる信号との２つの信号の位相の間に外部か
らの参照クロックの位相が入っていることを検知するロ
ック検出回路１１４と、ロック検出回路１１４の出力端
子１２４から得られる信号により計数可能な状態および
初期状態が選択され、外部からの参照クロックを計数す
る計数回路１１５とを備え、位相同期回路のロック状態
を検出する。

【００１７】図２に位相比較器１１０の一構成例を示
す。この位相比較器は、２入力ＮＡＮＤ回路，３入力Ｎ
ＡＮＤ回路，４入力ＮＡＮＤ回路により構成される。図
中１２１，１２２は出力信号線を示す。

【００１８】図３にチャージポンプ回路１１１の一構成
例を示す。このチャージポンプ回路は、インバータ回路
およびｐＭＯＳトランジスタとｎＭＯＳトランジスタで
構成されている。図中、１２３は出力信号線を示す。

【００１９】図４にローパスフィルタ１１２の一構成例
を示す。このローパスフィルタは、抵抗およびコンデン
サにより構成されている。図中、１０６は制御信号線を
示す。

【００２０】ロック検出回路１１４は、図１に示すよう
に、Ｄ形フリップフロップ１０，１２と、インバータ１
２と、ＡＮＤ回路１６とから構成されている。Ｄ形フリ
ップフロップ１０，１２のクロック入力端子には、入力
信号線１０１の参照クロックが入力される。出力信号線
１０４，１０５は、Ｄ形フリップフロップ１０，１４の
Ｄ入力端子にそれぞれ接続されている。

【００２１】図５に計数回路１１５の一構成例を示す。
この計数回路１１５は、ＡＮＤ回路１８，２０，２２，
２４とＤ形フリップフロップ２６，２８，３０，３２，
３４とにより構成される。

【００２２】次に、本実施例の動作を説明する。

【００２３】この実施例の位相同期回路のロック検出器
は、位相同期回路の電圧制御発振器１１３を構成する電
圧制御遅延素子１１６から得られる２つの出力信号線１
０４，１０５の各信号と、入力信号線１０１の参照クロ
ックとを比較することで行われる。ここで、信号線１０
４からは電圧制御発振器１１３の出力信号線１０２の信
号より位相の進んだ信号が得られ、信号線１０５からは
電圧制御発振器１１３の出力信号１０２より位相の遅れ
た信号が得られる。信号線１０４と１０５から得られる
信号を、入力信号線１０１から得られる参照クロックに
同期して比較することで位相同期回路のロック状態を判
断する。図１に示す構成例では、計数回路１１５を用い
て前記のロック状態が複数回検知されたときにロック状
態であると判断する。

【００２４】位相同期回路がロック状態の時、出力信号
の位相は時間的にゆらぎを持っている。信号線１０４と
信号線１０５から得られる信号も、時間的にゆらぎを持
っているが、位相の遅れた信号と位相の進んだ信号との
間に外部からの参照クロックの位相が入っておればロッ
ク状態であると検知することで、位相の時間的なゆらぎ
の影響を除去して位相同期回路のロック状態を正確かつ
高速に検出することができる。

【００２５】図６に電圧制御発振器の第２の構成例を示
す。図１に示す電圧制御発振器１１３に対して、この電
圧制御発振器１１３は、電圧制御発振器の出力信号線１
０２の信号より位相の進んだ信号を得る信号線１０４
と、電圧制御発振器の出力信号１０２より位相の遅れた
信号を得る信号線１０５が接続される電圧制御遅延素子
の位置が異なる。すなわち、電圧制御発振器１１３のＮ
段目の電圧制御遅延素子１１６（Ｎ）の出力に２個の電
圧制御遅延素子１１６（Ｎ＋１），１１６（Ｎ＋２）が
直線状に接続されており、信号線１０４は電圧制御遅延
素子（Ｎ−２）の出力端子に接続され、信号線１０５は
電圧制御遅延素子（Ｎ＋２）の出力端子に接続されてい
る。

【００２６】一般に、電圧制御発振器を構成する電圧制
御遅延素子の数をＮとし、Ｎ段目の電圧制御遅延素子の
出力から出力信号を得る場合、そのＮ段目の電圧制御遅
延素子の出力にさらにＫ個の電圧制御遅延素子を直線状
に接続し、出力信号より位相の進んだ信号を得る信号線
１０４は（Ｎ−Ｋ）段目の電圧制御遅延素子から、出力
信号より位相の遅れた信号を得る信号線１０５は（Ｎ＋
Ｋ）段目の電圧制御遅延素子からそれぞれ得ることがで
きる。

【００２７】また、電圧制御発振器を構成する電圧制御
遅延素子の数をＮとし、Ｎ段目の電圧制御遅延素子の出
力から出力信号を得る場合、出力信号より位相の進んだ
信号を得る信号線１０４は（Ｎ−Ｋ）段目の電圧制御遅
延素子から、出力信号より位相の遅れた信号を得る信号
線１０５はＫ段目の電圧制御遅延素子からそれぞれ得る
こともできる。ここで、Ｋが小さいほどロック検出を厳
密に行うことができる。

【００２８】また、電圧制御発振器１１３の出力信号線
１０２と位相比較器１１０との間に分周器を入れること
で、入力周波数に対して逓倍した周波数を得る位相同期
回路においても本発明のロック検出器は適用できる。

【００２９】図７は、本発明の第２の実施例の位相同期
回路のロック検出器を示す回路図である。

【００３０】この実施例に係わる位相同期回路は、２つ
の入力信号の位相差または周波数差に対応する信号を、
制御信号線１２１，１２２を通して出力する位相比較器
１１０と、制御信号線１２１，１２２を入力とし、ロー
パスフィルタ１１２を駆動するための制御信号線１２３
を得るチャージポンプ回路１１１と、制御信号線１２３
を入力とし、制御信号線１２３の高域周波数成分を減衰
させるローパスフィルタ１１２と、入出力間の遅延時間
を外部の制御端子から制御できるＮ個の電圧制御遅延素
子１１６（１）．．．１１６（Ｎ）の入出力端子を直線
状に接続して構成し、ローパスフィルタ１１２の出力端
子を制御信号線１０６によりＮ個の電圧制御遅延素子１
１６（１）．．．１１６（Ｎ）の制御端子に接続し外部
から入出力間の遅延時間を制御でき、電圧制御遅延素子
１１６（Ｎ）の出力端子から出力信号を得る電圧制御遅
延回路１１７と、この電圧制御遅延回路１１７のＮ段目
の電圧制御遅延素子１１６（Ｎ）の出力に直線状に接続
された１個の電圧制御遅延素子１１６（Ｎ＋１）とを備
えている。

【００３１】位相比較器１１０の第１の入力信号が出力
信号線１０２から電圧制御遅延回路１１７の出力信号で
与えられ、位相比較器１１０の第２の入力信号が入力信
号線１０１から与えられる外部からの参照クロックであ
る。

【００３２】本実施例のロック検出器は、電圧制御遅延
回路１１７を構成する電圧制御遅延素子１１６（Ｎ−
１）の出力端子から出力信号線１０４を介して得られる
信号と、電圧制御遅延回路１１７に接続された電圧制御
遅延素子１１６（Ｎ＋１）の出力端子から出力信号線１
０５を介して得られる信号との２つの信号の位相の間に
外部からの参照クロックの位相が入っていることを検知
するロック検出器回路１１４と、ロック検出回路１１４
の出力端子１２４から得られる信号により計数可能な状
態および初期状態が選択され、外部からの参照クロック
を計数する計数回路１１５とを備えている。

【００３３】この実施例の位相同期回路のロック検出器
は、２つの信号線１０４，１０５の各信号と、入力信号
線１０１の参照クロックとを比較することで行われる。
ここで、信号線１０４からは電圧制御遅延回路１１７の
出力信号線１０２の信号より位相の進んだ信号が得ら
れ、信号線１０５からは電圧制御遅延回路１１７の出力
信号線１０２の信号より位相の遅れた信号が得られる。
信号線１０４と１０５から得られる信号を入力信号線１
０１から得られる信号に同期して比較することで、位相
同期回路のロック状態を判断する。図７に示す構成例で
は、計数回路１１５を用いてロック状態が複数回検知さ
れたときにロック状態であると判断する。

【００３４】位相同期回路がロック状態のとき、出力信
号の位相は時間的にゆらぎを持っている。信号線１０４
と信号線１０５から得られる信号も、時間的にゆらぎを
持っているが、位相の遅れた信号と位相の進んだ信号と
の間に外部からの参照クロックの位相が入っておればロ
ック状態であると検知することで、位相の時間的なゆら
ぎの影響を除去して位相同期回路のロック状態を正確か
つ高速に検出することができる。

【００３５】図８に電圧制御遅延回路の第２の構成例を
示す。図７に示す第１の電圧制御遅延回路に対して、第
２の電圧制御遅延回路１１７は、電圧制御遅延回路の出
力信号１０２より位相の進んだ信号を得る信号線１０４
と、電圧制御遅延回路の出力信号１０２より位相の遅れ
た信号を得る信号線１０５が接続される電圧制御遅延素
子の位置が異なる。すなわち、電圧制御遅延回路のＮ段
目の電圧制御遅延素子１１６（Ｎ）の出力に２個の電圧
制御遅延素子１１６（Ｎ＋１），１１６（Ｎ＋２）が直
線状に接続されており、信号線１０４は電圧制御遅延素
子（Ｎ−２）の出力端子に接続され、信号線１０５は電
圧制御遅延素子（Ｎ＋２）の出力端子に接続されてい
る。

【００３６】一般に、電圧制御遅延回路を構成する電圧
制御遅延素子の数をＮとし、Ｎ段目の電圧制御遅延素子
の出力から出力信号を得る場合、そのＮ段目の電圧制御
遅延素子の出力にさらにＫ個の電圧制御遅延素子を直線
状に接続し、出力信号より位相の進んだ信号を得る信号
線１０４は（Ｎ−Ｋ）段目の電圧制御遅延素子から、出
力信号より位相の遅れた信号を得る信号線１０５は（Ｎ
＋Ｋ）段目の電圧制御遅延素子からそれぞれ得ることが
できる。Ｋが小さいほどロック検出を厳密に行うことが
できる。

【００３７】

【発明の効果】以上説明したように、位相同期回路がロ
ック状態の時、出力信号の位相は時間的にゆらぎを持っ
ている。このゆらぎが正確で高速なロック検出の妨げと
なっていた。

【００３８】図９に示す従来の位相同期回路のロック検
出器では、高速なクロック信号が別途必要なため、正確
で高速なロック検出ができなかったが、本発明のロック
検出器は、位相同期回路の出力信号が、電圧制御遅延素
子をリング状または直線状に接続して構成される電圧制
御発振器または電圧制御遅延回路により得ている場合、
出力信号を得ている電圧制御遅延素子の前後に接続され
ている電圧制御遅延素子から出力信号の位相より少し位
相の遅れた信号および少し位相の進んだ信号を容易に得
ることができることに着目し、位相の遅れた信号と位相
の進んだ信号との間に外部からの参照クロックの位相が
入っていることでロック状態であると検知することで、
位相の時間的なゆらぎの影響を除去して位相同期回路の
ロック状態を正確かつ高速に検出することを可能にして
いる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の位相同期回路のロック
検出器のブロック構成を示した図である。

【図２】図１の位相比較器の具体例を示した図である。

【図３】図１のチャージポンプ回路の具体例を示した図
である。

【図４】図１のローパスフィルタの具体例を示した図で
ある。

【図５】図１の計数回路の具体例を示した図である。

【図６】本発明の第２の実施例の電圧制御発振器のブロ
ック構成を示した図である。

【図７】図６の位相同期回路のロック検出器のブロック
構成を示した図である。

【図８】図６の電圧制御遅延回路のブロック構成を示し
た図である。

【図９】従来例の位相同期回路のロック検出器のブロッ
ク構成を示した図である。

【符号の説明】

１０１ 入力信号線 １０２，１０４，１０５ 出力信号線 １０３ ロック信号線 １０６ 制御信号線 １０７ クロック信号線 １１０ 位相比較器 １１１ チャージポンプ １１２ ローパスフィルタ １１３ 電圧制御発振器 １１４ ロック検出回路 １１５ 計数回路 １１６ 電圧制御遅延素子 １１７ 電圧制御遅延回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】第１と第２の２つの入力信号の位相差また
   は周波数差に対応する信号を、１つ以上の信号線から成
   る第１の制御信号から出力する位相比較器と、 第１の制御信号を入力とし、ローパスフィルタを駆動す
   るための第２の制御信号を得るチャージポンプ回路と、 第２の制御信号を入力とし、第２の制御信号の高域周波
   数成分を減衰させるローパスフィルタと、 入出力間の遅延時間を外部の制御端子から制御できるＮ
   個の電圧制御遅延素子１，２，．．．，Ｎの入出力端子
   をリング状に接続して構成し、前記のローパスフィルタ
   の出力端子を前記のＮ個の電圧制御遅延素子１，
   ２，．．．，Ｎの制御端子に接続し外部から発振周波数
   を制御でき、電圧制御遅延素子Ｎの出力端子から出力信
   号を得る電圧制御発振器と、 前記電圧制御発振器の電圧制御遅延素子Ｎの出力に接続
   されたＫ個の電圧制御遅延素子とを備え、 前記の位相比較器の第１の入力信号が前記電圧制御発振
   器の出力信号で与えられ、前記の位相比較器の第２の入
   力信号が外部からの参照クロックで与えられる位相同期
   回路において、 前記電圧制御発振器を構成する電圧制御遅延素子（Ｎ−
   Ｋ）の出力端子と電圧制御遅延素子（Ｎ＋Ｋ）の出力端
   子から得られる２つの信号の位相の間に前記の外部から
   の参照クロックの位相が入っていることを検知するロッ
   ク検出回路と、 前記のロック検出回路の出力端子から得られる信号によ
   り計数可能な状態および初期状態が選択され、前記の外
   部からの参照クロックを計数する計数回路とを備え、 前記の位相同期回路のロック状態を検出することを特徴
   とする位相同期回路のロック検出器。
2. 【請求項２】第１と第２の２つの入力信号の位相差また
   は周波数差に対応する信号を、１つ以上の信号線から成
   る第１の制御信号から出力する位相比較器と、 第１の制御信号を入力とし、ローパスフィルタを駆動す
   るための第２の制御信号を得るチャージポンプ回路と、 第２の制御信号を入力とし、第２の制御信号の高域周波
   数成分を減衰させるローパスフィルタと、 入出力間の遅延時間を外部の制御端子から制御できるＮ
   個の電圧制御遅延素子１，２，．．．，Ｎの入出力端子
   をリング状に接続して構成し、前記のローパスフィルタ
   の出力端子を前記のＮ個の電圧制御遅延素子１，
   ２，．．．，Ｎの制御端子に接続し外部から発振周波数
   を制御でき、電圧制御遅延素子Ｎの出力端子から出力信
   号を得る電圧制御発振器と、 前記の位相比較器の第１の入力信号が前記電圧制御発振
   器の出力信号で与えられ、前記の位相比較器の第２の入
   力信号が外部からの参照クロックで与えられる位相同期
   回路において、 前記電圧制御発振器を構成する電圧制御遅延素子（Ｎ−
   Ｋ）の出力端子と電圧制御遅延素子（Ｋ）の出力端子か
   ら得られる２つの信号の位相の間に前記の外部からの参
   照クロックの位相が入っていることを検知するロック検
   出回路と、 前記のロック検出回路の出力端子から得られる信号によ
   り計数可能な状態および初期状態が選択され、前記の外
   部からの参照クロックを計数する計数回路とを備え、 前記の位相同期回路のロック状態を検出することを特徴
   とする位相同期回路のロック検出器。
3. 【請求項３】前記電圧制御発振器の出力端子と前記位相
   比較器の第１の入力信号が入力される端子との間に、前
   記電圧制御発振器の出力信号を分周する分周器を、さら
   に備えることを特徴とする請求項１または２記載の位相
   同期回路のロック検出器。
4. 【請求項４】第１と第２の２つの入力信号の位相差また
   は周波数差に対応する信号を、１つ以上の信号線から成
   る第１の制御信号から出力する位相比較器と、 第１の制御信号を入力とし、ローパスフィルタを駆動す
   るための第２の制御信号を得るチャージポンプ回路と、 第２の制御信号を入力とし、第２の制御信号の高域周波
   数成分を減衰させるローパスフィルタと、 入出力間の遅延時間を外部の制御端子から制御できるＮ
   個の電圧制御遅延素子１，２，．．．，Ｎの入出力端子
   を直線状に接続して構成し、前記のローパスフィルタの
   出力端子を前記のＮ個の電圧制御遅延素子１，
   ２，．．．，Ｎの制御端子に接続し外部から入出力間の
   遅延時間を制御でき、電圧制御遅延素子Ｎの出力端子か
   ら出力信号を得る電圧制御遅延回路と、 前記電圧制御遅延回路の電圧制御遅延素子Ｎの出力に接
   続されたＫ個の電圧制御遅延素子とを備え、 前記の位相比較器の第１の入力信号が前記電圧制御遅延
   回路の出力信号で与えられ、前記の位相比較器の第２の
   入力信号が外部からの参照クロックで与えられる位相同
   期回路において、 前記電圧制御遅延回路を構成する電圧制御遅延素子（Ｎ
   −Ｋ）の出力端子と電圧制御遅延素子（Ｎ＋Ｋ）の出力
   端子から得られる２つの信号の位相の間に前記の外部か
   らの参照クロックの位相が入っていることを検知するロ
   ック検出回路と、 前記のロック検出回路の出力端子から得られる信号によ
   り計数可能な状態および初期状態が選択され、前記の外
   部からの参照クロックを計数する計数回路とを備え、 前記の位相同期回路のロック状態を検出することを特徴
   とする位相同期回路のロック検出器。