JPH0878797A - 高周波デバイス実装用基板 - Google Patents
高周波デバイス実装用基板Info
- Publication number
- JPH0878797A JPH0878797A JP23943494A JP23943494A JPH0878797A JP H0878797 A JPH0878797 A JP H0878797A JP 23943494 A JP23943494 A JP 23943494A JP 23943494 A JP23943494 A JP 23943494A JP H0878797 A JPH0878797 A JP H0878797A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductor line
- characteristic impedance
- layer
- lower insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 基板に上下に貫通させて備えた導体線路の特
性インピーダンスを所定値にマッチングさせることがで
きると共に、その導体線路下端に一連に接続された外部
接続端子を基板の下面に小ピッチで並べて備えることの
可能な高周波デバイス実装用基板であって、導体線路の
共振周波数点を高周波領域側にシフトさせることのでき
る高周波デバイス実装用基板を得る。 【構成】 基板１０を下部絶縁層１２ａ上に上部絶縁層
１２ｂをグランド層５０を介して積層して形成する。グ
ランド層５０には、透孔５２を開口して、その内径Ｄを
小径に形成し、その透孔５２に遊挿した導体線路部分６
０ａの特性インピーダンスを低下させる。下部絶縁層１
２ａは、厚く形成して、下部絶縁層１２ａに上下に貫通
させて備えた導体線路部分６０ｂの特性インピーダンス
を上昇させる。そして、導体線路６０の特性インピーダ
ンスを所定値にマッチングさせる。
性インピーダンスを所定値にマッチングさせることがで
きると共に、その導体線路下端に一連に接続された外部
接続端子を基板の下面に小ピッチで並べて備えることの
可能な高周波デバイス実装用基板であって、導体線路の
共振周波数点を高周波領域側にシフトさせることのでき
る高周波デバイス実装用基板を得る。 【構成】 基板１０を下部絶縁層１２ａ上に上部絶縁層
１２ｂをグランド層５０を介して積層して形成する。グ
ランド層５０には、透孔５２を開口して、その内径Ｄを
小径に形成し、その透孔５２に遊挿した導体線路部分６
０ａの特性インピーダンスを低下させる。下部絶縁層１
２ａは、厚く形成して、下部絶縁層１２ａに上下に貫通
させて備えた導体線路部分６０ｂの特性インピーダンス
を上昇させる。そして、導体線路６０の特性インピーダ
ンスを所定値にマッチングさせる。
Description
【０００１】
【産業上の利用分野】本発明は、高速で作動させる高周
波デバイスを収容するパッケージの本体等を構成する高
周波デバイス実装用基板に関する。
波デバイスを収容するパッケージの本体等を構成する高
周波デバイス実装用基板に関する。
【０００２】
【従来の技術】高集積化された高周波用の半導体チップ
等のデバイスを収容する多ピン構造のパッケージとし
て、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケ
ージが開発され、使用されている。
等のデバイスを収容する多ピン構造のパッケージとし
て、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケ
ージが開発され、使用されている。
【０００３】ＢＧＡパッケージは、図４に示したよう
に、その本体を構成する基板１０下面に基板１０に備え
た信号線路３０、電源線路（図示せず）又はグランド線
路５４に電気的に接続された外部接続端子２０を複数個
格子状に並べて備えている。外部接続端子２０表面に
は、はんだバンプ２２を半球状に形成している。そし
て、基板１０下面の複数の外部接続端子２０をパッケー
ジ実装用のボード表面の接続端子（図示せず）にそれぞ
れ重ね合わせて、それらの外部接続端子２０をボードの
接続端子にはんだバンプ２２を用いてそれぞれはんだ付
け接続することにより、パッケージをボードに表面実装
できるようにしている。
に、その本体を構成する基板１０下面に基板１０に備え
た信号線路３０、電源線路（図示せず）又はグランド線
路５４に電気的に接続された外部接続端子２０を複数個
格子状に並べて備えている。外部接続端子２０表面に
は、はんだバンプ２２を半球状に形成している。そし
て、基板１０下面の複数の外部接続端子２０をパッケー
ジ実装用のボード表面の接続端子（図示せず）にそれぞ
れ重ね合わせて、それらの外部接続端子２０をボードの
接続端子にはんだバンプ２２を用いてそれぞれはんだ付
け接続することにより、パッケージをボードに表面実装
できるようにしている。
【０００４】このＢＧＡパッケージにおいては、その本
体を構成する基板１０を、セラミック等からなる絶縁層
１２を複数積層して形成している。基板の絶縁層１２間
には、メタライズ等からなるグランド層５０を薄層状に
連続して広く備えている。基板１０の上面には、メタラ
イズ等からなる細帯状の信号線路３０を備えている。そ
して、信号線路３０をその下方のグランド層５０により
マイクロストリップ線路構造に形成して、信号線路３０
の特性インピーダンスを所定値の５０Ω等にマッチング
させている。
体を構成する基板１０を、セラミック等からなる絶縁層
１２を複数積層して形成している。基板の絶縁層１２間
には、メタライズ等からなるグランド層５０を薄層状に
連続して広く備えている。基板１０の上面には、メタラ
イズ等からなる細帯状の信号線路３０を備えている。そ
して、信号線路３０をその下方のグランド層５０により
マイクロストリップ線路構造に形成して、信号線路３０
の特性インピーダンスを所定値の５０Ω等にマッチング
させている。
【０００５】この基板上面の信号線路３０の特性インピ
ーダンスＺ0 の値は、次の式から得られることが知られ
ている。
ーダンスＺ0 の値は、次の式から得られることが知られ
ている。
【０００６】
【数１】
【０００７】数１の式において、信号線路３０の幅ｗと
その厚さｔ、信号線路３０とグランド層５０との間の距
離ｈ、即ち絶縁層１２の層厚ｈは、図６に示した部位を
それぞれ示している。
その厚さｔ、信号線路３０とグランド層５０との間の距
離ｈ、即ち絶縁層１２の層厚ｈは、図６に示した部位を
それぞれ示している。
【０００８】基板１０には、タングステンメタライズ等
のメタライズを充填したビア等からなる円柱状の導体線
路６０を、基板１０を構成する複数の絶縁層１２を上下
に連続して貫通させて備えている。導体線路６０の上下
端は、基板上面の信号線路３０と基板下面の所定の外部
接続端子２０とにそれぞれ一連に接続している。導体線
路６０と交叉するグランド層５０部分には、図５に示し
たように、円形状の透孔５２を、導体線路６０を中心に
開口している。そして、導体線路６０をグランド層５０
により擬似同軸線路構造に形成している。
のメタライズを充填したビア等からなる円柱状の導体線
路６０を、基板１０を構成する複数の絶縁層１２を上下
に連続して貫通させて備えている。導体線路６０の上下
端は、基板上面の信号線路３０と基板下面の所定の外部
接続端子２０とにそれぞれ一連に接続している。導体線
路６０と交叉するグランド層５０部分には、図５に示し
たように、円形状の透孔５２を、導体線路６０を中心に
開口している。そして、導体線路６０をグランド層５０
により擬似同軸線路構造に形成している。
【０００９】このグランド層の透孔５２に遊挿した導体
線路部分６０ａの特性インピーダンスＺ0 の値は、次の
式から得られることが知られている。
線路部分６０ａの特性インピーダンスＺ0 の値は、次の
式から得られることが知られている。
【００１０】
【数２】
【００１１】数２の式において、グランド層の透孔５２
の内径Ｄ、円柱状をした導体線路６０の外径ｄは、図５
に示した部位をそれぞれ示している。
の内径Ｄ、円柱状をした導体線路６０の外径ｄは、図５
に示した部位をそれぞれ示している。
【００１２】グランド層５０は、基板の最上層の絶縁層
１２より下方の複数の絶縁層１２に上下に連続して貫通
させて備えたグランド線路５４を介して、基板下面の所
定の外部接続端子２０に一連に接続していて、グランド
層５０を接地できるようにしている。
１２より下方の複数の絶縁層１２に上下に連続して貫通
させて備えたグランド線路５４を介して、基板下面の所
定の外部接続端子２０に一連に接続していて、グランド
層５０を接地できるようにしている。
【００１３】グランド層５０に開口した透孔５２は、そ
の内径を数２の式のＤから得られる大きさに形成してい
る。この数２の式によれば、基板の絶縁層１２が比誘電
率εr が９．５のアルミナセラミックで形成されてい
て、導体線路６０の外径が０．１ｍｍのときに、導体線
路６０の特性インピーダンスＺ0 を５０Ωにマッチング
させようとする場合には、グランド層５０に開口する透
孔５２の内径Ｄを約１．３０８ｍｍとすれば良いことが
判る。この数２の式を用いてグランド層の透孔５２の内
径Ｄを設定した場合には、グランド層の透孔５２に遊挿
した導体線路部分６０ａの特性インピーダンスを数２の
式から得られる所定値のＺ0 に正確にマッチングさせる
ことができる。
の内径を数２の式のＤから得られる大きさに形成してい
る。この数２の式によれば、基板の絶縁層１２が比誘電
率εr が９．５のアルミナセラミックで形成されてい
て、導体線路６０の外径が０．１ｍｍのときに、導体線
路６０の特性インピーダンスＺ0 を５０Ωにマッチング
させようとする場合には、グランド層５０に開口する透
孔５２の内径Ｄを約１．３０８ｍｍとすれば良いことが
判る。この数２の式を用いてグランド層の透孔５２の内
径Ｄを設定した場合には、グランド層の透孔５２に遊挿
した導体線路部分６０ａの特性インピーダンスを数２の
式から得られる所定値のＺ0 に正確にマッチングさせる
ことができる。
【００１４】そのため、上記ＢＧＡパッケージにおいて
は、図７に示したように、基板の最上層の絶縁層１２よ
り下方の基板１０部分を多数の薄い絶縁層１２を積層し
て形成している。そして、それらの多数の絶縁層１２間
にグランド層５０をそれぞれ備えて、それらのグランド
層５０に開口した透孔５２に導体線路６０を連続して遊
挿している。そして、それらの多数のグランド層５０を
用いて高周波信号を伝える導体線路６０を同軸線路に近
い擬似同軸線路構造に形成している。そして、導体線路
６０の特性インピーダンスを導体線路６０のほぼ全長に
亙って数２の式から得られる特性インピーダンスのＺ0
に近づけている。そして、その導体線路６０を高周波信
号を伝送損失少なく伝えることができるようにしてい
る。
は、図７に示したように、基板の最上層の絶縁層１２よ
り下方の基板１０部分を多数の薄い絶縁層１２を積層し
て形成している。そして、それらの多数の絶縁層１２間
にグランド層５０をそれぞれ備えて、それらのグランド
層５０に開口した透孔５２に導体線路６０を連続して遊
挿している。そして、それらの多数のグランド層５０を
用いて高周波信号を伝える導体線路６０を同軸線路に近
い擬似同軸線路構造に形成している。そして、導体線路
６０の特性インピーダンスを導体線路６０のほぼ全長に
亙って数２の式から得られる特性インピーダンスのＺ0
に近づけている。そして、その導体線路６０を高周波信
号を伝送損失少なく伝えることができるようにしてい
る。
【００１５】最上層の絶縁層１２は、基板上面のマイク
ロストリップ線路構造をした信号線路３０の特性インピ
ーダンスを所定値の５０Ω等にマッチングさせるため
に、数１の式のＺ0 を５０Ω等とした場合に、数１の式
から得られる層厚ｈにその厚さを形成している。
ロストリップ線路構造をした信号線路３０の特性インピ
ーダンスを所定値の５０Ω等にマッチングさせるため
に、数１の式のＺ0 を５０Ω等とした場合に、数１の式
から得られる層厚ｈにその厚さを形成している。
【００１６】
【発明が解決しようとする課題】しかしながら、上記の
ようにして、ＢＧＡパッケージの基板１０を形成した場
合には、導体線路６０の特性インピーダンスを５０Ω等
にマッチングさせようとすると、グランド層５０に開口
する透孔５２の内径Ｄが、前述のように約１．３０８ｍ
ｍ等と大きくなってしまった。そして、基板１０の下面
に外部接続端子２０を一般に汎用されている１．２７ｍ
ｍ等の小ピッチＨで複数個格子状に並べて備えるため
に、基板１０に導体線路６０を１．２７ｍｍ等の小ピッ
チＨで並べて備えようとした場合に、図８に示したよう
に、導体線路６０を遊挿するためのグランド層５０に開
口した透孔５２がそれに隣合う同じグランド層５０に開
口した透孔５２の一部に重なり合ってしまった。そし
て、グランド層の透孔５２に遊挿した導体線路部分６０
ａの特性インピーダンスを数２の式から得られる特性イ
ンピーダンスの５０Ω等にマッチングさせることが不可
能となってしまった。
ようにして、ＢＧＡパッケージの基板１０を形成した場
合には、導体線路６０の特性インピーダンスを５０Ω等
にマッチングさせようとすると、グランド層５０に開口
する透孔５２の内径Ｄが、前述のように約１．３０８ｍ
ｍ等と大きくなってしまった。そして、基板１０の下面
に外部接続端子２０を一般に汎用されている１．２７ｍ
ｍ等の小ピッチＨで複数個格子状に並べて備えるため
に、基板１０に導体線路６０を１．２７ｍｍ等の小ピッ
チＨで並べて備えようとした場合に、図８に示したよう
に、導体線路６０を遊挿するためのグランド層５０に開
口した透孔５２がそれに隣合う同じグランド層５０に開
口した透孔５２の一部に重なり合ってしまった。そし
て、グランド層の透孔５２に遊挿した導体線路部分６０
ａの特性インピーダンスを数２の式から得られる特性イ
ンピーダンスの５０Ω等にマッチングさせることが不可
能となってしまった。
【００１７】そこで、本発明者らは、鋭意研究の末、グ
ランド層５０に開口する透孔５２の内径を数２の式から
得られる透孔の内径Ｄより狭めて、その透孔５２に遊挿
した導体線路部分６０ａの特性インピーダンスを低く抑
えても、基板１０を構成する絶縁層１２の層厚を厚く形
成すれば、基板１０に上下に貫通させて備えた導体線路
６０の特性インピーダンスを、グランド層の透孔５２に
遊挿した導体線路部分６０ａの特性インピーダンスに比
べて、高められることを発見した。
ランド層５０に開口する透孔５２の内径を数２の式から
得られる透孔の内径Ｄより狭めて、その透孔５２に遊挿
した導体線路部分６０ａの特性インピーダンスを低く抑
えても、基板１０を構成する絶縁層１２の層厚を厚く形
成すれば、基板１０に上下に貫通させて備えた導体線路
６０の特性インピーダンスを、グランド層の透孔５２に
遊挿した導体線路部分６０ａの特性インピーダンスに比
べて、高められることを発見した。
【００１８】それと共に、基板１０を構成する絶縁層１
２の数を減少させて、絶縁層１２の層厚を厚く形成すれ
ば、基板１０に上下に貫通させて備えた導体線路６０の
共振周波数点を高周波領域側にシフトさせることができ
ることを発見した。
２の数を減少させて、絶縁層１２の層厚を厚く形成すれ
ば、基板１０に上下に貫通させて備えた導体線路６０の
共振周波数点を高周波領域側にシフトさせることができ
ることを発見した。
【００１９】そして、これらの発見に基づき、導体線路
６０の特性インピーダンスを所定値の５０Ω等にマッチ
ングさせると共に、導体線路６０下端に一連に接続され
た外部接続端子２０を基板１０の下面に１．２７ｍｍ等
の小ピッチで並べて備えた高周波デバイス実装用基板で
あって、導体線路６０の共振周波数点を高周波領域側に
シフトさせた高周波デバイス実装用基板を開発した。
６０の特性インピーダンスを所定値の５０Ω等にマッチ
ングさせると共に、導体線路６０下端に一連に接続され
た外部接続端子２０を基板１０の下面に１．２７ｍｍ等
の小ピッチで並べて備えた高周波デバイス実装用基板で
あって、導体線路６０の共振周波数点を高周波領域側に
シフトさせた高周波デバイス実装用基板を開発した。
【００２０】即ち、本発明は、基板に備えた擬似同軸線
路構造をした導体線路の特性インピーダンスを所定値に
マッチングさせることができると共に、基板に備えた導
体線路下端に一連に接続された外部接続端子を基板の下
面に小ピッチで並べて備えることが可能な高周波デバイ
ス実装用基板であって、基板に備えた導体線路の共振周
波数点を高周波領域側にシフトさせることのできる高周
波デバイス実装用基板を提供することを目的としてい
る。
路構造をした導体線路の特性インピーダンスを所定値に
マッチングさせることができると共に、基板に備えた導
体線路下端に一連に接続された外部接続端子を基板の下
面に小ピッチで並べて備えることが可能な高周波デバイ
ス実装用基板であって、基板に備えた導体線路の共振周
波数点を高周波領域側にシフトさせることのできる高周
波デバイス実装用基板を提供することを目的としてい
る。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の高周波デバイス実装用基板は、下部絶縁層
上に上部絶縁層をグランド層を介して積層して形成した
基板の上部絶縁層の上面に信号線路を備えて、該信号線
路をその下方の前記グランド層によりマイクロストリッ
プ線路構造に形成すると共に、前記基板に導体線路を前
記上部絶縁層と下部絶縁層とを連続して貫通させて備え
て、その導体線路の上下端を前記信号線路と前記下部絶
縁層の下面に備えた外部接続端子にそれぞれ一連に接続
し、さらに、前記導体線路と交叉する前記グランド層部
分に円形状の透孔を導体線路を中心に開口して、前記導
体線路を前記グランド層により擬似同軸線路構造に形成
してなる高周波デバイス実装用基板であって、前記グラ
ンド層の透孔の内径を、その透孔に遊挿した前記導体線
路部分の特性インピーダンスが所定値より低くなるよう
に小径に形成して、前記透孔に遊挿した導体線路部分の
特性インピーダンスを所定値より低下させると共に、前
記下部絶縁層の層厚を、その下部絶縁層に貫通させて備
えた前記導体線路部分の線路長が延長されてその導体線
路部分の特性インピーダンスが所定値より高くなるよう
に厚く形成して、該下部絶縁層に貫通させて備えた導体
線路部分の特性インピーダンスを所定値より上昇させ、
前記透孔に遊挿した導体線路部分の特性インピーダンス
の低下を前記下部絶縁層に貫通させて備えた導体線路部
分の特性インピーダンスの上昇分により相殺して、前記
導体線路の特性インピーダンスを所定値にマッチングさ
せたことを特徴としている。
に、本発明の高周波デバイス実装用基板は、下部絶縁層
上に上部絶縁層をグランド層を介して積層して形成した
基板の上部絶縁層の上面に信号線路を備えて、該信号線
路をその下方の前記グランド層によりマイクロストリッ
プ線路構造に形成すると共に、前記基板に導体線路を前
記上部絶縁層と下部絶縁層とを連続して貫通させて備え
て、その導体線路の上下端を前記信号線路と前記下部絶
縁層の下面に備えた外部接続端子にそれぞれ一連に接続
し、さらに、前記導体線路と交叉する前記グランド層部
分に円形状の透孔を導体線路を中心に開口して、前記導
体線路を前記グランド層により擬似同軸線路構造に形成
してなる高周波デバイス実装用基板であって、前記グラ
ンド層の透孔の内径を、その透孔に遊挿した前記導体線
路部分の特性インピーダンスが所定値より低くなるよう
に小径に形成して、前記透孔に遊挿した導体線路部分の
特性インピーダンスを所定値より低下させると共に、前
記下部絶縁層の層厚を、その下部絶縁層に貫通させて備
えた前記導体線路部分の線路長が延長されてその導体線
路部分の特性インピーダンスが所定値より高くなるよう
に厚く形成して、該下部絶縁層に貫通させて備えた導体
線路部分の特性インピーダンスを所定値より上昇させ、
前記透孔に遊挿した導体線路部分の特性インピーダンス
の低下を前記下部絶縁層に貫通させて備えた導体線路部
分の特性インピーダンスの上昇分により相殺して、前記
導体線路の特性インピーダンスを所定値にマッチングさ
せたことを特徴としている。
【００２２】本発明の高周波デバイス実装用基板におい
ては、外部接続端子表面にはんだバンプを形成すること
を好適としている。
ては、外部接続端子表面にはんだバンプを形成すること
を好適としている。
【００２３】また、本発明の高周波デバイス実装用基板
においては、下部絶縁層の層厚を０．１２ｍｍ以上に厚
く形成することを好適としている。
においては、下部絶縁層の層厚を０．１２ｍｍ以上に厚
く形成することを好適としている。
【００２４】また、本発明の高周波デバイス実装用基板
においては、上部絶縁層と下部絶縁層とがセラミックか
らなり、グランド層がメタライズからなり、導体線路が
メタライズが充填されたビアからなることを好適として
いる。
においては、上部絶縁層と下部絶縁層とがセラミックか
らなり、グランド層がメタライズからなり、導体線路が
メタライズが充填されたビアからなることを好適として
いる。
【００２５】
【作用】本発明の高周波デバイス実装用基板において
は、グランド層の透孔の内径を、設定しようとする導体
線路の特性インピーダンスＺ0 を求める数２の式から得
られる透孔の内径Ｄより小径に形成している。そして、
そのグランド層の透孔に遊挿した導体線路部分の特性イ
ンピーダンスＺ1 を、設定しようとする導体線路の特性
インピーダンスの所定値のＺ0 に比べて、低下させてい
る。
は、グランド層の透孔の内径を、設定しようとする導体
線路の特性インピーダンスＺ0 を求める数２の式から得
られる透孔の内径Ｄより小径に形成している。そして、
そのグランド層の透孔に遊挿した導体線路部分の特性イ
ンピーダンスＺ1 を、設定しようとする導体線路の特性
インピーダンスの所定値のＺ0 に比べて、低下させてい
る。
【００２６】それと共に、下部絶縁層の層厚を厚く形成
して、その下部絶縁層に貫通させて備えた導体線路部分
の線路長を延長している。そして、下部絶縁層に貫通さ
せて備えた導体線路部分の特性インピーダンスＺ2 を、
設定しようとする導体線路の特性インピーダンスの所定
値のＺ0 に比べて、上昇させている。
して、その下部絶縁層に貫通させて備えた導体線路部分
の線路長を延長している。そして、下部絶縁層に貫通さ
せて備えた導体線路部分の特性インピーダンスＺ2 を、
設定しようとする導体線路の特性インピーダンスの所定
値のＺ0 に比べて、上昇させている。
【００２７】そのため、グランド層の透孔に遊挿した導
体線路部分の特性インピーダンスＺ1 の低下を下部絶縁
層に貫通させて備えた導体線路部分の特性インピーダン
スＺ2 の上昇分により相殺して、基板の上部絶縁層と下
部絶縁層とに連続して貫通させて備えた導体線路の特性
インピーダンスを設定しようとする導体線路の特性イン
ピーダンスの所定値のＺ0 にマッチングさせることがで
きる。
体線路部分の特性インピーダンスＺ1 の低下を下部絶縁
層に貫通させて備えた導体線路部分の特性インピーダン
スＺ2 の上昇分により相殺して、基板の上部絶縁層と下
部絶縁層とに連続して貫通させて備えた導体線路の特性
インピーダンスを設定しようとする導体線路の特性イン
ピーダンスの所定値のＺ0 にマッチングさせることがで
きる。
【００２８】それと共に、グランド層の透孔の内径を小
径に形成したため、基板の上部絶縁層と下部絶縁層とに
連続して貫通させて備えた導体線路のピッチを狭めて
も、グランド層に開口した透孔がそれに隣合う同じグラ
ンド層に開口した透孔の一部に重なり合うのを防ぐこと
ができる。
径に形成したため、基板の上部絶縁層と下部絶縁層とに
連続して貫通させて備えた導体線路のピッチを狭めて
も、グランド層に開口した透孔がそれに隣合う同じグラ
ンド層に開口した透孔の一部に重なり合うのを防ぐこと
ができる。
【００２９】その結果、基板の上部絶縁層と下部絶縁層
とに連続して貫通させて備えた複数本の導体線路のピッ
チを狭めて、それらの導体線路下端にそれぞれ一連に接
続された外部接続端子を基板の下面に小ピッチで並べて
備えることができる。
とに連続して貫通させて備えた複数本の導体線路のピッ
チを狭めて、それらの導体線路下端にそれぞれ一連に接
続された外部接続端子を基板の下面に小ピッチで並べて
備えることができる。
【００３０】さらに、上部絶縁層の層厚を調整して、上
部絶縁層上面の信号線路とその下方のグランド層との間
の距離を調整したり、信号線路の幅やその厚さを調整し
たりして、上部絶縁層上面のマイクロストリップ線路構
造をした信号線路の特性インピーダンスを設定しようと
する信号線路の特性インピーダンスの所定値のＺ0 にマ
ッチングさせることができる。
部絶縁層上面の信号線路とその下方のグランド層との間
の距離を調整したり、信号線路の幅やその厚さを調整し
たりして、上部絶縁層上面のマイクロストリップ線路構
造をした信号線路の特性インピーダンスを設定しようと
する信号線路の特性インピーダンスの所定値のＺ0 にマ
ッチングさせることができる。
【００３１】また、本発明の高周波デバイス実装用基板
においては、基板を下部絶縁層と上部絶縁層との少数層
で形成して、下部絶縁層の層厚を厚く形成したため、基
板の上部絶縁層と下部絶縁層とに連続して貫通させて備
えた導体線路の共振周波数点を、高周波領域側にシフト
させることができる。
においては、基板を下部絶縁層と上部絶縁層との少数層
で形成して、下部絶縁層の層厚を厚く形成したため、基
板の上部絶縁層と下部絶縁層とに連続して貫通させて備
えた導体線路の共振周波数点を、高周波領域側にシフト
させることができる。
【００３２】また、外部接続端子表面にはんだバンプを
形成した本発明の高周波デバイス実装用基板にあって
は、その外部接続端子をボード表面の接続端子に重ね合
わせて、外部接続端子をボードの接続端子に外部接続端
子に形成されたはんだバンプを用いて距離短くはんだ付
け接続できる。そして、外部接続端子とボード表面の接
続端子との間を高周波信号を伝送損失少なく伝えること
ができる。
形成した本発明の高周波デバイス実装用基板にあって
は、その外部接続端子をボード表面の接続端子に重ね合
わせて、外部接続端子をボードの接続端子に外部接続端
子に形成されたはんだバンプを用いて距離短くはんだ付
け接続できる。そして、外部接続端子とボード表面の接
続端子との間を高周波信号を伝送損失少なく伝えること
ができる。
【００３３】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１と図２は本発明の高周波デバイス実装用基板の
好適な実施例を示し、図１はその一部拡大正面断面図、
図２は図１のＡ―Ａ断面図である。以下に、この基板を
説明する。
る。図１と図２は本発明の高周波デバイス実装用基板の
好適な実施例を示し、図１はその一部拡大正面断面図、
図２は図１のＡ―Ａ断面図である。以下に、この基板を
説明する。
【００３４】図の高周波デバイス実装用基板では、基板
１０を下部絶縁層１２ａ上に上部絶縁層１２ｂを積層し
て形成している。下部絶縁層１２ａと上部絶縁層１２ｂ
とは、セラミックで形成している。
１０を下部絶縁層１２ａ上に上部絶縁層１２ｂを積層し
て形成している。下部絶縁層１２ａと上部絶縁層１２ｂ
とは、セラミックで形成している。
【００３５】基板１０には、円柱状の導体線路６０を上
部絶縁層１２ｂと下部絶縁層１２ａとを上下に連続して
貫通させて備えている。導体線路６０は、タングステン
メタライズ等のメタライズが充填されたビアで形成して
いる。
部絶縁層１２ｂと下部絶縁層１２ａとを上下に連続して
貫通させて備えている。導体線路６０は、タングステン
メタライズ等のメタライズが充填されたビアで形成して
いる。
【００３６】導体線路６０の上下端は、上部絶縁層１２
ｂの上面に備えた信号線路３０と下部絶縁層１２ａの下
面に備えたパッド状の外部接続端子２０とにそれぞれ一
連に接続している。信号線路３０と外部接続端子２０と
は、タングステンメタライズ等のメタライズでそれぞれ
形成している。
ｂの上面に備えた信号線路３０と下部絶縁層１２ａの下
面に備えたパッド状の外部接続端子２０とにそれぞれ一
連に接続している。信号線路３０と外部接続端子２０と
は、タングステンメタライズ等のメタライズでそれぞれ
形成している。
【００３７】外部接続端子２０表面には、はんだバンプ
２２を半球状に形成している。そして、そのはんだバン
プ２２を用いて外部接続端子２０をボード表面の接続端
子（図示せず）にはんだ付け接続できるようにしてい
る。
２２を半球状に形成している。そして、そのはんだバン
プ２２を用いて外部接続端子２０をボード表面の接続端
子（図示せず）にはんだ付け接続できるようにしてい
る。
【００３８】上部絶縁層１２ｂと下部絶縁層１２ａとの
間には、タングステンメタライズ等のメタライズからな
るグランド層５０を薄層状に連続して広く備えている。
間には、タングステンメタライズ等のメタライズからな
るグランド層５０を薄層状に連続して広く備えている。
【００３９】導体線路６０と交叉するグランド層５０部
分には、図２に示したように、円形状の透孔５２を導体
線路６０を中心に開口している。そして、そのグランド
層の透孔５２に導体線路６０を遊挿して、導体線路６０
をグランド層５０により擬似同軸線路構造に形成してい
る。
分には、図２に示したように、円形状の透孔５２を導体
線路６０を中心に開口している。そして、そのグランド
層の透孔５２に導体線路６０を遊挿して、導体線路６０
をグランド層５０により擬似同軸線路構造に形成してい
る。
【００４０】信号線路３０は、その下方の上記グランド
層５０により、マイクロストリップ線路構造に形成して
いる。そして、信号線路３０の幅ｗとその厚さｔ、信号
線路３０とグランド層５０との間の距離ｈ、即ち上部絶
縁層１２ｂの厚さｈ１をそれぞれ大小に調整して、数１
の式から得られる信号線路３０の特性インピーダンスＺ
0 を設定しようとする信号線路３０の特性インピーダン
スの所定値の５０Ω等にマッチングさせている。
層５０により、マイクロストリップ線路構造に形成して
いる。そして、信号線路３０の幅ｗとその厚さｔ、信号
線路３０とグランド層５０との間の距離ｈ、即ち上部絶
縁層１２ｂの厚さｈ１をそれぞれ大小に調整して、数１
の式から得られる信号線路３０の特性インピーダンスＺ
0 を設定しようとする信号線路３０の特性インピーダン
スの所定値の５０Ω等にマッチングさせている。
【００４１】導体線路６０を遊挿したグランド層の透孔
５２の内径は、数２の式のＺ0 を所定値の５０Ω等とし
た場合に数２の式から得られるグランド層の透孔の内径
Ｄに比べて、小径に形成している。そして、グランド層
の透孔５２に遊挿した導体線路部分６０ａの特性インピ
ーダンスＺ1 を設定しようとする導体線路６０の特性イ
ンピーダンスの所定値の５０Ω等より低下させている。
５２の内径は、数２の式のＺ0 を所定値の５０Ω等とし
た場合に数２の式から得られるグランド層の透孔の内径
Ｄに比べて、小径に形成している。そして、グランド層
の透孔５２に遊挿した導体線路部分６０ａの特性インピ
ーダンスＺ1 を設定しようとする導体線路６０の特性イ
ンピーダンスの所定値の５０Ω等より低下させている。
【００４２】下部絶縁層１２ａは、その層厚を厚く形成
して、その下部絶縁層１２ａに上下に貫通させて備えた
導体線路部分６０ｂの線路長を延長している。そして、
その導体線路部分６０ｂの特性インピーダンスＺ2 を設
定しようとする導体線路６０の特性インピーダンスの所
定値の５０Ω等より上昇させている。
して、その下部絶縁層１２ａに上下に貫通させて備えた
導体線路部分６０ｂの線路長を延長している。そして、
その導体線路部分６０ｂの特性インピーダンスＺ2 を設
定しようとする導体線路６０の特性インピーダンスの所
定値の５０Ω等より上昇させている。
【００４３】そして、グランド層の透孔５２に遊挿した
導体線路部分６０ａの特性インピーダンスＺ1 の低下を
下部絶縁層１２ａに上下に貫通させて備えた導体線路部
分６０ｂの特性インピーダンスＺ2 の上昇分により相殺
して、基板の上部絶縁層１２ｂと下部絶縁層１２ａとに
上下に連続して貫通させて備えた導体線路６０の特性イ
ンピーダンスＺ0 を設定しようとする導体線路６０の特
性インピーダンスの所定値の５０Ω等にマッチングさせ
ている。そして、信号線路３０とそれに連なる導体線路
６０とに高周波信号を伝送損失少なく伝えることができ
るようにしている。
導体線路部分６０ａの特性インピーダンスＺ1 の低下を
下部絶縁層１２ａに上下に貫通させて備えた導体線路部
分６０ｂの特性インピーダンスＺ2 の上昇分により相殺
して、基板の上部絶縁層１２ｂと下部絶縁層１２ａとに
上下に連続して貫通させて備えた導体線路６０の特性イ
ンピーダンスＺ0 を設定しようとする導体線路６０の特
性インピーダンスの所定値の５０Ω等にマッチングさせ
ている。そして、信号線路３０とそれに連なる導体線路
６０とに高周波信号を伝送損失少なく伝えることができ
るようにしている。
【００４４】それと共に、基板１０を下部絶縁層１２ａ
と上部絶縁層１２ｂとの少数層で形成して、下部絶縁層
１２ａの層厚を厚く形成することにより、上部絶縁層１
２ｂと下部絶縁層１２ａとに上下に連続して貫通させて
備えた導体線路６０の共振周波数点を高周波領域側にシ
フトさせている。そして、導体線路６０に高周波信号を
伝えた場合に、導体線路６０が共振を起こして、導体線
路６０に高周波信号を伝えることが不可能となるのを防
ぐことができるようにしている。
と上部絶縁層１２ｂとの少数層で形成して、下部絶縁層
１２ａの層厚を厚く形成することにより、上部絶縁層１
２ｂと下部絶縁層１２ａとに上下に連続して貫通させて
備えた導体線路６０の共振周波数点を高周波領域側にシ
フトさせている。そして、導体線路６０に高周波信号を
伝えた場合に、導体線路６０が共振を起こして、導体線
路６０に高周波信号を伝えることが不可能となるのを防
ぐことができるようにしている。
【００４５】図１と図２に示した高周波デバイス実装用
基板は、以上のように構成している。
基板は、以上のように構成している。
【００４６】次に、上述高周波デバイス実装用基板の具
体的な実験例を示す。この実験例では、上部絶縁層１２
ｂと下部絶縁層１２ａとを比誘電率εr が９．５のアル
ミナセラミックでそれぞれ形成して、上部絶縁層上面の
信号線路３０の幅ｗを０．３ｍｍとし、その信号線路３
０の厚さｔを０．０２０〜０．０２５ｍｍとした。そし
て、数１の式から得られる信号線路３０の特性インピー
ダンスＺ0 の値が５０Ωとなるように、数１の式を用い
て信号線路３０とその下方のグランド層５０との間の距
離ｈ、即ち上部絶縁層１２ｂの厚さｈ１を０．３２ｍｍ
とした。
体的な実験例を示す。この実験例では、上部絶縁層１２
ｂと下部絶縁層１２ａとを比誘電率εr が９．５のアル
ミナセラミックでそれぞれ形成して、上部絶縁層上面の
信号線路３０の幅ｗを０．３ｍｍとし、その信号線路３
０の厚さｔを０．０２０〜０．０２５ｍｍとした。そし
て、数１の式から得られる信号線路３０の特性インピー
ダンスＺ0 の値が５０Ωとなるように、数１の式を用い
て信号線路３０とその下方のグランド層５０との間の距
離ｈ、即ち上部絶縁層１２ｂの厚さｈ１を０．３２ｍｍ
とした。
【００４７】それと共に、メタライズが充填されたビア
からなる導体線路６０の外径ｄを０．１ｍｍとして、メ
タライズからなるグランド層の透孔５２の内径Ｄを０．
４７ｍｍとすると共に、下部絶縁層１２ａの厚さｈ２を
０．３２ｍｍとしたり、グランド層の透孔５２の内径Ｄ
を０．５２ｍｍとすると共に、下部絶縁層１２ａの厚さ
ｈ２を０．１９ｍｍとしたり、グランド層の透孔５２の
内径Ｄを０．６７ｍｍとすると共に、下部絶縁層１２ａ
の厚さｈ２を０．１２ｍｍとしたりした。
からなる導体線路６０の外径ｄを０．１ｍｍとして、メ
タライズからなるグランド層の透孔５２の内径Ｄを０．
４７ｍｍとすると共に、下部絶縁層１２ａの厚さｈ２を
０．３２ｍｍとしたり、グランド層の透孔５２の内径Ｄ
を０．５２ｍｍとすると共に、下部絶縁層１２ａの厚さ
ｈ２を０．１９ｍｍとしたり、グランド層の透孔５２の
内径Ｄを０．６７ｍｍとすると共に、下部絶縁層１２ａ
の厚さｈ２を０．１２ｍｍとしたりした。
【００４８】そして、ＴＤＲ法を用いて導体線路６０の
特性インピーダンスＺ0 を測定したところ、いずれも５
０Ωとなることが確認された。
特性インピーダンスＺ0 を測定したところ、いずれも５
０Ωとなることが確認された。
【００４９】また、ネットワークアナライザを用いて導
体線路６０のＳパラメータ値を測定したところ、上記の
ように、下部絶縁層１２ａの層厚を厚く形成した場合に
は、導体線路６０の共振周波数点が高周波領域側にシフ
トすることが確認された。具体的には、上部絶縁層１２
ｂの層厚ｈ１を０．３２ｍｍに形成すると共に、下部絶
縁層１２ａの層厚ｈ２を０．１２ｍｍに厚く形成した場
合には、導体線路６０の共振周波数点が１０ＧＨｚ付近
の高周波領域まで生じないことが確認された。また、上
部絶縁層１２ｂの層厚ｈ１を０．３２ｍｍに形成すると
共に、下部絶縁層１２ａの層厚ｈ２を０．３２ｍｍに厚
く形成した場合には、導体線路６０の共振周波数点が１
９ＧＨｚ付近の高周波領域まで生じないことが確認され
た。
体線路６０のＳパラメータ値を測定したところ、上記の
ように、下部絶縁層１２ａの層厚を厚く形成した場合に
は、導体線路６０の共振周波数点が高周波領域側にシフ
トすることが確認された。具体的には、上部絶縁層１２
ｂの層厚ｈ１を０．３２ｍｍに形成すると共に、下部絶
縁層１２ａの層厚ｈ２を０．１２ｍｍに厚く形成した場
合には、導体線路６０の共振周波数点が１０ＧＨｚ付近
の高周波領域まで生じないことが確認された。また、上
部絶縁層１２ｂの層厚ｈ１を０．３２ｍｍに形成すると
共に、下部絶縁層１２ａの層厚ｈ２を０．３２ｍｍに厚
く形成した場合には、導体線路６０の共振周波数点が１
９ＧＨｚ付近の高周波領域まで生じないことが確認され
た。
【００５０】また、上記のようにして、グランド層の透
孔５２の内径Ｄを０．４７ｍｍに狭めて、下部絶縁層１
２ａの層厚ｈ２を０．３２ｍｍに厚く形成した場合に
は、基板１０に上下に貫通させて備えた複数本の導体線
路６０のピッチＨ、即ち導体線路６０下端に一連に接続
された下部絶縁層下面の外部接続端子２０のピッチＨ
を、一般に汎用されている１．２７ｍｍは勿論、０．６
５ｍｍまで狭めても、グランド層の透孔５２がそれに隣
合う同じグランド層の透孔５２の一部に重なり合うのを
防いで、導体線路６０の特性インピーダンスを５０Ωに
的確にマッチングさせることができることが確認され
た。
孔５２の内径Ｄを０．４７ｍｍに狭めて、下部絶縁層１
２ａの層厚ｈ２を０．３２ｍｍに厚く形成した場合に
は、基板１０に上下に貫通させて備えた複数本の導体線
路６０のピッチＨ、即ち導体線路６０下端に一連に接続
された下部絶縁層下面の外部接続端子２０のピッチＨ
を、一般に汎用されている１．２７ｍｍは勿論、０．６
５ｍｍまで狭めても、グランド層の透孔５２がそれに隣
合う同じグランド層の透孔５２の一部に重なり合うのを
防いで、導体線路６０の特性インピーダンスを５０Ωに
的確にマッチングさせることができることが確認され
た。
【００５１】図３は本発明の高周波デバイス実装用基板
の他の好適な実施例を示し、詳しくはその一部拡大正面
断面図である。以下に、この基板を説明する。
の他の好適な実施例を示し、詳しくはその一部拡大正面
断面図である。以下に、この基板を説明する。
【００５２】図の高周波デバイス実装用基板では、上部
絶縁層１２ｂと下部絶縁層１２ａとを合成樹脂で形成し
ている。
絶縁層１２ｂと下部絶縁層１２ａとを合成樹脂で形成し
ている。
【００５３】グランド層５０は、上部絶縁層１２ｂ下面
又は下部絶縁層１２ａ上面に銅等の金属箔を被着させて
備えている。導体線路６０と交叉するグランド層５０部
分には、円形状の透孔５２を導体線路５０を中心に開口
している。
又は下部絶縁層１２ａ上面に銅等の金属箔を被着させて
備えている。導体線路６０と交叉するグランド層５０部
分には、円形状の透孔５２を導体線路５０を中心に開口
している。
【００５４】信号線路３０は、上部絶縁層１２ｂの上面
に被着された銅等の金属箔を細帯状にエッチング加工等
することにより上部絶縁層１２ｂの上面に備えている。
に被着された銅等の金属箔を細帯状にエッチング加工等
することにより上部絶縁層１２ｂの上面に備えている。
【００５５】外部接続端子２０は、下部絶縁層１２ａの
下面に被着された銅等の金属箔をエッチング加工等する
ことにより下部絶縁層１２ａの下面に備えている。外部
接続端子２０表面には、はんだバンプ２２を半球状に形
成している。
下面に被着された銅等の金属箔をエッチング加工等する
ことにより下部絶縁層１２ａの下面に備えている。外部
接続端子２０表面には、はんだバンプ２２を半球状に形
成している。
【００５６】導体線路６０は、円筒状をしていて、上部
絶縁層１２ｂと下部絶縁層１２ａとにスルーホール６２
を上下に連続して貫通させて開口して、そのスルーホー
ル６２内周面に導体めっき層６４を無電解めっき法等に
より信号線路３０と所定の外部接続端子２０とにそれぞ
れ連続させて備えることにより形成している。
絶縁層１２ｂと下部絶縁層１２ａとにスルーホール６２
を上下に連続して貫通させて開口して、そのスルーホー
ル６２内周面に導体めっき層６４を無電解めっき法等に
より信号線路３０と所定の外部接続端子２０とにそれぞ
れ連続させて備えることにより形成している。
【００５７】グランド線路５４は、円筒状をしていて、
下部絶縁層１２ａにスルーホール５６を上下に貫通させ
て開口して、そのスルーホール５６内周面に導体めっき
層５８を無電解めっき法等によりグランド層５０と所定
の外部接続端子２０とにそれぞれ連続させて備えること
により形成している。
下部絶縁層１２ａにスルーホール５６を上下に貫通させ
て開口して、そのスルーホール５６内周面に導体めっき
層５８を無電解めっき法等によりグランド層５０と所定
の外部接続端子２０とにそれぞれ連続させて備えること
により形成している。
【００５８】その他は、前述図１と図２に示した高周波
デバイス実装用基板と同様に構成していて、その作用
も、前述図１と図２に示した高周波デバイス実装用基板
と同様である。
デバイス実装用基板と同様に構成していて、その作用
も、前述図１と図２に示した高周波デバイス実装用基板
と同様である。
【００５９】
【発明の効果】以上説明したように、本発明の高周波デ
バイス実装用基板によれば、基板の上部絶縁層と下部絶
縁層とに連続して貫通させて備えた擬似同軸線路構造を
した導体線路の特性インピーダンスを設定しようとする
導体線路の特性インピーダンスの所定値のＺ0 にマッチ
ングさせることができる。
バイス実装用基板によれば、基板の上部絶縁層と下部絶
縁層とに連続して貫通させて備えた擬似同軸線路構造を
した導体線路の特性インピーダンスを設定しようとする
導体線路の特性インピーダンスの所定値のＺ0 にマッチ
ングさせることができる。
【００６０】それと共に、グランド層の透孔の内径を小
径に形成したため、基板の上部絶縁層と下部絶縁層とに
連続して貫通させて備えた複数本の導体線路のピッチを
狭めた場合に、グランド層の透孔がそれに隣合う同じグ
ランド層の透孔の一部に重なり合うのを防ぐことができ
る。そして、基板の上部絶縁層と下部絶縁層とに連続し
て貫通させて備えた複数本の導体線路のピッチを狭め
て、それらの導体線路下端にそれぞれ一連に接続された
外部接続端子を下部絶縁層の下面に小ピッチで並べて備
えることができる。
径に形成したため、基板の上部絶縁層と下部絶縁層とに
連続して貫通させて備えた複数本の導体線路のピッチを
狭めた場合に、グランド層の透孔がそれに隣合う同じグ
ランド層の透孔の一部に重なり合うのを防ぐことができ
る。そして、基板の上部絶縁層と下部絶縁層とに連続し
て貫通させて備えた複数本の導体線路のピッチを狭め
て、それらの導体線路下端にそれぞれ一連に接続された
外部接続端子を下部絶縁層の下面に小ピッチで並べて備
えることができる。
【００６１】さらに、基板の上部絶縁層と下部絶縁層と
に連続して貫通させて備えた導体線路の共振周波数点を
高周波領域側にシフトさせることができる。そして、基
板の上部絶縁層と下部絶縁層とに連続して貫通させて備
えた導体線路に高周波信号を伝えた場合に、導体線路が
共振を起こして、導体線路に高周波信号を伝えることが
不可能となるのを防ぐことができる。
に連続して貫通させて備えた導体線路の共振周波数点を
高周波領域側にシフトさせることができる。そして、基
板の上部絶縁層と下部絶縁層とに連続して貫通させて備
えた導体線路に高周波信号を伝えた場合に、導体線路が
共振を起こして、導体線路に高周波信号を伝えることが
不可能となるのを防ぐことができる。
【図１】本発明の高周波デバイス実装用基板の一部拡大
正面断面図である。
正面断面図である。
【図２】図１のＡ―Ａ断面図である。
【図３】本発明の高周波デバイス実装用基板の一部拡大
正面断面図である。
正面断面図である。
【図４】ＢＧＡパッケージの本体を構成する高周波デバ
イス実装用基板の一部拡大正面断面図である。
イス実装用基板の一部拡大正面断面図である。
【図５】図４のＢ―Ｂ断面図である。
【図６】数１の式の参考図である。
【図７】ＢＧＡパッケージの本体を構成する高周波デバ
イス実装用基板の一部拡大正面断面図である。
イス実装用基板の一部拡大正面断面図である。
【図８】高周波デバイス実装用基板の一部拡大断面図で
ある。
ある。
１０ 基板 １２ 絶縁層 １２ａ 下部絶縁層 １２ｂ 上部絶縁層 ２０ 外部接続端子 ２２ はんだバンプ ３０ 信号線路 ５０ グランド層 ５２ 透孔 ５４ グランド線路 ５６ スルーホール ５８ 導体めっき層 ６０ 導体線路 ６２ スルーホール ６４ 導体めっき層
Claims (4)
- 【請求項１】 下部絶縁層上に上部絶縁層をグランド層
を介して積層して形成した基板の上部絶縁層の上面に信
号線路を備えて、該信号線路をその下方の前記グランド
層によりマイクロストリップ線路構造に形成すると共
に、前記基板に導体線路を前記上部絶縁層と下部絶縁層
とを連続して貫通させて備えて、その導体線路の上下端
を前記信号線路と前記下部絶縁層の下面に備えた外部接
続端子にそれぞれ一連に接続し、さらに、前記導体線路
と交叉する前記グランド層部分に円形状の透孔を導体線
路を中心に開口して、前記導体線路を前記グランド層に
より擬似同軸線路構造に形成してなる高周波デバイス実
装用基板であって、前記グランド層の透孔の内径を、そ
の透孔に遊挿した前記導体線路部分の特性インピーダン
スが所定値より低くなるように小径に形成して、前記透
孔に遊挿した導体線路部分の特性インピーダンスを所定
値より低下させると共に、前記下部絶縁層の層厚を、そ
の下部絶縁層に貫通させて備えた前記導体線路部分の線
路長が延長されてその導体線路部分の特性インピーダン
スが所定値より高くなるように厚く形成して、該下部絶
縁層に貫通させて備えた導体線路部分の特性インピーダ
ンスを所定値より上昇させ、前記透孔に遊挿した導体線
路部分の特性インピーダンスの低下を前記下部絶縁層に
貫通させて備えた導体線路部分の特性インピーダンスの
上昇分により相殺して、前記導体線路の特性インピーダ
ンスを所定値にマッチングさせたことを特徴とする高周
波デバイス実装用基板。 - 【請求項２】 外部接続端子表面にはんだバンプを形成
した請求項１記載の高周波デバイス実装用基板。 - 【請求項３】 下部絶縁層の層厚を０．１２ｍｍ以上に
厚く形成した請求項１又は２記載の高周波デバイス実装
用基板。 - 【請求項４】 上部絶縁層と下部絶縁層とがセラミック
からなり、グランド層がメタライズからなり、導体線路
がメタライズが充填されたビアからなる請求項１、２又
は３記載の高周波デバイス実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23943494A JP3313250B2 (ja) | 1994-09-06 | 1994-09-06 | 高周波デバイス実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23943494A JP3313250B2 (ja) | 1994-09-06 | 1994-09-06 | 高周波デバイス実装用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878797A true JPH0878797A (ja) | 1996-03-22 |
| JP3313250B2 JP3313250B2 (ja) | 2002-08-12 |
Family
ID=17044723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23943494A Expired - Fee Related JP3313250B2 (ja) | 1994-09-06 | 1994-09-06 | 高周波デバイス実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313250B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289736A (ja) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | 高周波半導体素子収納用パッケージおよびその実装構造 |
| JP2008251783A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 配線基板および電子装置 |
| JP2008251784A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 配線基板および電子装置 |
| US9754830B2 (en) | 2012-07-20 | 2017-09-05 | Fujitsu Limited | Wiring substrate, method for manufacturing wiring substrate, electronic device and method for manufacturing electronic device |
| US10283464B2 (en) | 2017-07-11 | 2019-05-07 | Fujitsu Limited | Electronic device and manufacturing method of electronic device |
-
1994
- 1994-09-06 JP JP23943494A patent/JP3313250B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289736A (ja) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | 高周波半導体素子収納用パッケージおよびその実装構造 |
| JP4623850B2 (ja) * | 2001-03-27 | 2011-02-02 | 京セラ株式会社 | 高周波半導体素子収納用パッケージおよびその実装構造 |
| JP2008251783A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 配線基板および電子装置 |
| JP2008251784A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 配線基板および電子装置 |
| US9754830B2 (en) | 2012-07-20 | 2017-09-05 | Fujitsu Limited | Wiring substrate, method for manufacturing wiring substrate, electronic device and method for manufacturing electronic device |
| US10283464B2 (en) | 2017-07-11 | 2019-05-07 | Fujitsu Limited | Electronic device and manufacturing method of electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3313250B2 (ja) | 2002-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3495727B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR101067118B1 (ko) | 다층 기판에 내장된 유전체 공진기 안테나 | |
| US5757252A (en) | Wide frequency band transition between via RF transmission lines and planar transmission lines | |
| US7057564B2 (en) | Multilayer cavity slot antenna | |
| KR101309469B1 (ko) | 알에프 모듈 | |
| US6958662B1 (en) | Waveguide to stripline transition with via forming an impedance matching fence | |
| US20100237462A1 (en) | Package Level Tuning Techniques for Propagation Channels of High-Speed Signals | |
| JP2002515661A (ja) | 寄生スタブを用いた電気小型アース板付きパッチアンテナ | |
| CN108054505B (zh) | 电路板组件和天线装置 | |
| US20020074654A1 (en) | Wiring substrate, wiring board, and wiring substrate mounting structure | |
| JPH0878797A (ja) | 高周波デバイス実装用基板 | |
| US5930665A (en) | Wide frequency band transition between via RF transmission lines and planar transmission lines | |
| CN110911835B (zh) | 天线器件及其制备方法 | |
| KR20100005616A (ko) | 손실 개선을 위한 ｒｆ 전송 선로 | |
| JPH0946008A (ja) | 高周波用配線基板 | |
| JPH0637412A (ja) | プリント配線板 | |
| JP3091020B2 (ja) | 高周波用配線基板 | |
| US6740956B1 (en) | Metal trace with reduced RF impedance resulting from the skin effect | |
| JP4249601B2 (ja) | 配線基板 | |
| JPH07288420A (ja) | デュアルバンドアンテナ | |
| JP2004259959A (ja) | 配線基板 | |
| JP2004259960A (ja) | 配線基板 | |
| JP2762405B2 (ja) | 超高周波素子用パッケージ | |
| JP2002325004A (ja) | 高周波用配線基板 | |
| EP3758135B1 (en) | High-frequency transmission line, radar apparatus provided with high-frequency transmission line, and radio device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140531 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |