JP3313250B2 - 高周波デバイス実装用基板 - Google Patents
高周波デバイス実装用基板Info
- Publication number
- JP3313250B2 JP3313250B2 JP23943494A JP23943494A JP3313250B2 JP 3313250 B2 JP3313250 B2 JP 3313250B2 JP 23943494 A JP23943494 A JP 23943494A JP 23943494 A JP23943494 A JP 23943494A JP 3313250 B2 JP3313250 B2 JP 3313250B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductor line
- characteristic impedance
- line
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
波デバイスを収容するパッケージの本体等を構成する高
周波デバイス実装用基板に関する。
等のデバイスを収容する多ピン構造のパッケージとし
て、BGA(Ball Grid Array)パッケ
ージが開発され、使用されている。
に、その本体を構成する基板10下面に基板10に備え
た信号線路30、電源線路(図示せず)又はグランド線
路54に電気的に接続された外部接続端子20を複数個
格子状に並べて備えている。外部接続端子20表面に
は、はんだバンプ22を半球状に形成している。そし
て、基板10下面の複数の外部接続端子20をパッケー
ジ実装用のボード表面の接続端子(図示せず)にそれぞ
れ重ね合わせて、それらの外部接続端子20をボードの
接続端子にはんだバンプ22を用いてそれぞれはんだ付
け接続することにより、パッケージをボードに表面実装
できるようにしている。
体を構成する基板10を、セラミック等からなる絶縁層
12を複数積層して形成している。基板の絶縁層12間
には、メタライズ等からなるグランド層50を薄層状に
連続して広く備えている。基板10の上面には、メタラ
イズ等からなる細帯状の信号線路30を備えている。そ
して、信号線路30をその下方のグランド層50により
マイクロストリップ線路構造に形成して、信号線路30
の特性インピーダンスを所定値の50Ω等にマッチング
させている。
ーダンスZ0 の値は、次の式から得られることが知られ
ている。
その厚さt、信号線路30とグランド層50との間の距
離h、即ち絶縁層12の層厚hは、図6に示した部位を
それぞれ示している。
のメタライズを充填したビア等からなる円柱状の導体線
路60を、基板10を構成する複数の絶縁層12を上下
に連続して貫通させて備えている。導体線路60の上下
端は、基板上面の信号線路30と基板下面の所定の外部
接続端子20とにそれぞれ一連に接続している。導体線
路60と交叉するグランド層50部分には、図5に示し
たように、円形状の透孔52を、導体線路60を中心に
開口している。そして、導体線路60をグランド層50
により擬似同軸線路構造に形成している。
線路部分60aの特性インピーダンスZ0 の値は、次の
式から得られることが知られている。
の内径D、円柱状をした導体線路60の外径dは、図5
に示した部位をそれぞれ示している。
12より下方の複数の絶縁層12に上下に連続して貫通
させて備えたグランド線路54を介して、基板下面の所
定の外部接続端子20に一連に接続していて、グランド
層50を接地できるようにしている。
の内径を数2の式のDから得られる大きさに形成してい
る。この数2の式によれば、基板の絶縁層12が比誘電
率εr が9.5のアルミナセラミックで形成されてい
て、導体線路60の外径が0.1mmのときに、導体線
路60の特性インピーダンスZ0 を50Ωにマッチング
させようとする場合には、グランド層50に開口する透
孔52の内径Dを約1.308mmとすれば良いことが
判る。この数2の式を用いてグランド層の透孔52の内
径Dを設定した場合には、グランド層の透孔52に遊挿
した導体線路部分60aの特性インピーダンスを数2の
式から得られる所定値のZ0 に正確にマッチングさせる
ことができる。
は、図7に示したように、基板の最上層の絶縁層12よ
り下方の基板10部分を多数の薄い絶縁層12を積層し
て形成している。そして、それらの多数の絶縁層12間
にグランド層50をそれぞれ備えて、それらのグランド
層50に開口した透孔52に導体線路60を連続して遊
挿している。そして、それらの多数のグランド層50を
用いて高周波信号を伝える導体線路60を同軸線路に近
い擬似同軸線路構造に形成している。そして、導体線路
60の特性インピーダンスを導体線路60のほぼ全長に
亙って数2の式から得られる特性インピーダンスのZ0
に近づけている。そして、その導体線路60を高周波信
号を伝送損失少なく伝えることができるようにしてい
る。
ロストリップ線路構造をした信号線路30の特性インピ
ーダンスを所定値の50Ω等にマッチングさせるため
に、数1の式のZ0 を50Ω等とした場合に、数1の式
から得られる層厚hにその厚さを形成している。
ようにして、BGAパッケージの基板10を形成した場
合には、導体線路60の特性インピーダンスを50Ω等
にマッチングさせようとすると、グランド層50に開口
する透孔52の内径Dが、前述のように約1.308m
m等と大きくなってしまった。そして、基板10の下面
に外部接続端子20を一般に汎用されている1.27m
m等の小ピッチHで複数個格子状に並べて備えるため
に、基板10に導体線路60を1.27mm等の小ピッ
チHで並べて備えようとした場合に、図8に示したよう
に、導体線路60を遊挿するためのグランド層50に開
口した透孔52がそれに隣合う同じグランド層50に開
口した透孔52の一部に重なり合ってしまった。そし
て、グランド層の透孔52に遊挿した導体線路部分60
aの特性インピーダンスを数2の式から得られる特性イ
ンピーダンスの50Ω等にマッチングさせることが不可
能となってしまった。
ランド層50に開口する透孔52の内径を数2の式から
得られる透孔の内径Dより狭めて、その透孔52に遊挿
した導体線路部分60aの特性インピーダンスを低く抑
えても、基板10を構成する絶縁層12の層厚を厚く形
成すれば、基板10に上下に貫通させて備えた導体線路
60の特性インピーダンスを、グランド層の透孔52に
遊挿した導体線路部分60aの特性インピーダンスに比
べて、高められることを発見した。
2の数を減少させて、絶縁層12の層厚を厚く形成すれ
ば、基板10に上下に貫通させて備えた導体線路60の
共振周波数点を高周波領域側にシフトさせることができ
ることを発見した。
60の特性インピーダンスを所定値の50Ω等にマッチ
ングさせると共に、導体線路60下端に一連に接続され
た外部接続端子20を基板10の下面に1.27mm等
の小ピッチで並べて備えた高周波デバイス実装用基板で
あって、導体線路60の共振周波数点を高周波領域側に
シフトさせた高周波デバイス実装用基板を開発した。
路構造をした導体線路の特性インピーダンスを所定値に
マッチングさせることができると共に、基板に備えた導
体線路下端に一連に接続された外部接続端子を基板の下
面に小ピッチで並べて備えることが可能な高周波デバイ
ス実装用基板であって、基板に備えた導体線路の共振周
波数点を高周波領域側にシフトさせることのできる高周
波デバイス実装用基板を提供することを目的としてい
る。
に、本発明の高周波デバイス実装用基板は、下部絶縁層
上に上部絶縁層をグランド層を介して積層して形成した
基板の上部絶縁層の上面に信号線路を備えて、該信号線
路をその下方の前記グランド層によりマイクロストリッ
プ線路構造に形成すると共に、前記基板に導体線路を前
記上部絶縁層と下部絶縁層とを連続して貫通させて備え
て、その導体線路の上下端を前記信号線路と前記下部絶
縁層の下面に備えた外部接続端子にそれぞれ一連に接続
し、さらに、前記導体線路と交叉する前記グランド層部
分に円形状の透孔を導体線路を中心に開口して、前記導
体線路を前記グランド層により擬似同軸線路構造に形成
してなる高周波デバイス実装用基板であって、前記グラ
ンド層の透孔の内径を、その透孔に遊挿した前記導体線
路部分の特性インピーダンスが所定値より低くなるよう
に小径に形成して、前記透孔に遊挿した導体線路部分の
特性インピーダンスを所定値より低下させると共に、前
記下部絶縁層の層厚を、その下部絶縁層に貫通させて備
えた前記導体線路部分の線路長が延長されてその導体線
路部分の特性インピーダンスが所定値より高くなるよう
に厚く形成して、該下部絶縁層に貫通させて備えた導体
線路部分の特性インピーダンスを所定値より上昇させ、
前記透孔に遊挿した導体線路部分の特性インピーダンス
の低下を前記下部絶縁層に貫通させて備えた導体線路部
分の特性インピーダンスの上昇分により相殺して、前記
導体線路の特性インピーダンスを所定値にマッチングさ
せたことを特徴としている。
ては、外部接続端子表面にはんだバンプを形成すること
を好適としている。
においては、下部絶縁層の層厚を0.12mm以上に厚
く形成することを好適としている。
においては、上部絶縁層と下部絶縁層とがセラミックか
らなり、グランド層がメタライズからなり、導体線路が
メタライズが充填されたビアからなることを好適として
いる。
は、グランド層の透孔の内径を、設定しようとする導体
線路の特性インピーダンスZ0 を求める数2の式から得
られる透孔の内径Dより小径に形成している。そして、
そのグランド層の透孔に遊挿した導体線路部分の特性イ
ンピーダンスZ1 を、設定しようとする導体線路の特性
インピーダンスの所定値のZ0 に比べて、低下させてい
る。
して、その下部絶縁層に貫通させて備えた導体線路部分
の線路長を延長している。そして、下部絶縁層に貫通さ
せて備えた導体線路部分の特性インピーダンスZ2 を、
設定しようとする導体線路の特性インピーダンスの所定
値のZ0 に比べて、上昇させている。
体線路部分の特性インピーダンスZ1 の低下を下部絶縁
層に貫通させて備えた導体線路部分の特性インピーダン
スZ2 の上昇分により相殺して、基板の上部絶縁層と下
部絶縁層とに連続して貫通させて備えた導体線路の特性
インピーダンスを設定しようとする導体線路の特性イン
ピーダンスの所定値のZ0 にマッチングさせることがで
きる。
径に形成したため、基板の上部絶縁層と下部絶縁層とに
連続して貫通させて備えた導体線路のピッチを狭めて
も、グランド層に開口した透孔がそれに隣合う同じグラ
ンド層に開口した透孔の一部に重なり合うのを防ぐこと
ができる。
とに連続して貫通させて備えた複数本の導体線路のピッ
チを狭めて、それらの導体線路下端にそれぞれ一連に接
続された外部接続端子を基板の下面に小ピッチで並べて
備えることができる。
部絶縁層上面の信号線路とその下方のグランド層との間
の距離を調整したり、信号線路の幅やその厚さを調整し
たりして、上部絶縁層上面のマイクロストリップ線路構
造をした信号線路の特性インピーダンスを設定しようと
する信号線路の特性インピーダンスの所定値のZ0 にマ
ッチングさせることができる。
においては、基板を下部絶縁層と上部絶縁層との少数層
で形成して、下部絶縁層の層厚を厚く形成したため、基
板の上部絶縁層と下部絶縁層とに連続して貫通させて備
えた導体線路の共振周波数点を、高周波領域側にシフト
させることができる。
形成した本発明の高周波デバイス実装用基板にあって
は、その外部接続端子をボード表面の接続端子に重ね合
わせて、外部接続端子をボードの接続端子に外部接続端
子に形成されたはんだバンプを用いて距離短くはんだ付
け接続できる。そして、外部接続端子とボード表面の接
続端子との間を高周波信号を伝送損失少なく伝えること
ができる。
る。図1と図2は本発明の高周波デバイス実装用基板の
好適な実施例を示し、図1はその一部拡大正面断面図、
図2は図1のA―A断面図である。以下に、この基板を
説明する。
10を下部絶縁層12a上に上部絶縁層12bを積層し
て形成している。下部絶縁層12aと上部絶縁層12b
とは、セラミックで形成している。
部絶縁層12bと下部絶縁層12aとを上下に連続して
貫通させて備えている。導体線路60は、タングステン
メタライズ等のメタライズが充填されたビアで形成して
いる。
bの上面に備えた信号線路30と下部絶縁層12aの下
面に備えたパッド状の外部接続端子20とにそれぞれ一
連に接続している。信号線路30と外部接続端子20と
は、タングステンメタライズ等のメタライズでそれぞれ
形成している。
22を半球状に形成している。そして、そのはんだバン
プ22を用いて外部接続端子20をボード表面の接続端
子(図示せず)にはんだ付け接続できるようにしてい
る。
間には、タングステンメタライズ等のメタライズからな
るグランド層50を薄層状に連続して広く備えている。
分には、図2に示したように、円形状の透孔52を導体
線路60を中心に開口している。そして、そのグランド
層の透孔52に導体線路60を遊挿して、導体線路60
をグランド層50により擬似同軸線路構造に形成してい
る。
層50により、マイクロストリップ線路構造に形成して
いる。そして、信号線路30の幅wとその厚さt、信号
線路30とグランド層50との間の距離h、即ち上部絶
縁層12bの厚さh1をそれぞれ大小に調整して、数1
の式から得られる信号線路30の特性インピーダンスZ
0 を設定しようとする信号線路30の特性インピーダン
スの所定値の50Ω等にマッチングさせている。
52の内径は、数2の式のZ0 を所定値の50Ω等とし
た場合に数2の式から得られるグランド層の透孔の内径
Dに比べて、小径に形成している。そして、グランド層
の透孔52に遊挿した導体線路部分60aの特性インピ
ーダンスZ1 を設定しようとする導体線路60の特性イ
ンピーダンスの所定値の50Ω等より低下させている。
して、その下部絶縁層12aに上下に貫通させて備えた
導体線路部分60bの線路長を延長している。そして、
その導体線路部分60bの特性インピーダンスZ2 を設
定しようとする導体線路60の特性インピーダンスの所
定値の50Ω等より上昇させている。
導体線路部分60aの特性インピーダンスZ1 の低下を
下部絶縁層12aに上下に貫通させて備えた導体線路部
分60bの特性インピーダンスZ2 の上昇分により相殺
して、基板の上部絶縁層12bと下部絶縁層12aとに
上下に連続して貫通させて備えた導体線路60の特性イ
ンピーダンスZ0 を設定しようとする導体線路60の特
性インピーダンスの所定値の50Ω等にマッチングさせ
ている。そして、信号線路30とそれに連なる導体線路
60とに高周波信号を伝送損失少なく伝えることができ
るようにしている。
と上部絶縁層12bとの少数層で形成して、下部絶縁層
12aの層厚を厚く形成することにより、上部絶縁層1
2bと下部絶縁層12aとに上下に連続して貫通させて
備えた導体線路60の共振周波数点を高周波領域側にシ
フトさせている。そして、導体線路60に高周波信号を
伝えた場合に、導体線路60が共振を起こして、導体線
路60に高周波信号を伝えることが不可能となるのを防
ぐことができるようにしている。
基板は、以上のように構成している。
体的な実験例を示す。この実験例では、上部絶縁層12
bと下部絶縁層12aとを比誘電率εr が9.5のアル
ミナセラミックでそれぞれ形成して、上部絶縁層上面の
信号線路30の幅wを0.3mmとし、その信号線路3
0の厚さtを0.020〜0.025mmとした。そし
て、数1の式から得られる信号線路30の特性インピー
ダンスZ0 の値が50Ωとなるように、数1の式を用い
て信号線路30とその下方のグランド層50との間の距
離h、即ち上部絶縁層12bの厚さh1を0.32mm
とした。
からなる導体線路60の外径dを0.1mmとして、メ
タライズからなるグランド層の透孔52の内径Dを0.
47mmとすると共に、下部絶縁層12aの厚さh2を
0.32mmとしたり、グランド層の透孔52の内径D
を0.52mmとすると共に、下部絶縁層12aの厚さ
h2を0.19mmとしたり、グランド層の透孔52の
内径Dを0.67mmとすると共に、下部絶縁層12a
の厚さh2を0.12mmとしたりした。
特性インピーダンスZ0 を測定したところ、いずれも5
0Ωとなることが確認された。
体線路60のSパラメータ値を測定したところ、上記の
ように、下部絶縁層12aの層厚を厚く形成した場合に
は、導体線路60の共振周波数点が高周波領域側にシフ
トすることが確認された。具体的には、上部絶縁層12
bの層厚h1を0.32mmに形成すると共に、下部絶
縁層12aの層厚h2を0.12mmに厚く形成した場
合には、導体線路60の共振周波数点が10GHz付近
の高周波領域まで生じないことが確認された。また、上
部絶縁層12bの層厚h1を0.32mmに形成すると
共に、下部絶縁層12aの層厚h2を0.32mmに厚
く形成した場合には、導体線路60の共振周波数点が1
9GHz付近の高周波領域まで生じないことが確認され
た。
孔52の内径Dを0.47mmに狭めて、下部絶縁層1
2aの層厚h2を0.32mmに厚く形成した場合に
は、基板10に上下に貫通させて備えた複数本の導体線
路60のピッチH、即ち導体線路60下端に一連に接続
された下部絶縁層下面の外部接続端子20のピッチH
を、一般に汎用されている1.27mmは勿論、0.6
5mmまで狭めても、グランド層の透孔52がそれに隣
合う同じグランド層の透孔52の一部に重なり合うのを
防いで、導体線路60の特性インピーダンスを50Ωに
的確にマッチングさせることができることが確認され
た。
の他の好適な実施例を示し、詳しくはその一部拡大正面
断面図である。以下に、この基板を説明する。
絶縁層12bと下部絶縁層12aとを合成樹脂で形成し
ている。
又は下部絶縁層12a上面に銅等の金属箔を被着させて
備えている。導体線路60と交叉するグランド層50部
分には、円形状の透孔52を導体線路50を中心に開口
している。
に被着された銅等の金属箔を細帯状にエッチング加工等
することにより上部絶縁層12bの上面に備えている。
下面に被着された銅等の金属箔をエッチング加工等する
ことにより下部絶縁層12aの下面に備えている。外部
接続端子20表面には、はんだバンプ22を半球状に形
成している。
絶縁層12bと下部絶縁層12aとにスルーホール62
を上下に連続して貫通させて開口して、そのスルーホー
ル62内周面に導体めっき層64を無電解めっき法等に
より信号線路30と所定の外部接続端子20とにそれぞ
れ連続させて備えることにより形成している。
下部絶縁層12aにスルーホール56を上下に貫通させ
て開口して、そのスルーホール56内周面に導体めっき
層58を無電解めっき法等によりグランド層50と所定
の外部接続端子20とにそれぞれ連続させて備えること
により形成している。
デバイス実装用基板と同様に構成していて、その作用
も、前述図1と図2に示した高周波デバイス実装用基板
と同様である。
バイス実装用基板によれば、基板の上部絶縁層と下部絶
縁層とに連続して貫通させて備えた擬似同軸線路構造を
した導体線路の特性インピーダンスを設定しようとする
導体線路の特性インピーダンスの所定値のZ0 にマッチ
ングさせることができる。
径に形成したため、基板の上部絶縁層と下部絶縁層とに
連続して貫通させて備えた複数本の導体線路のピッチを
狭めた場合に、グランド層の透孔がそれに隣合う同じグ
ランド層の透孔の一部に重なり合うのを防ぐことができ
る。そして、基板の上部絶縁層と下部絶縁層とに連続し
て貫通させて備えた複数本の導体線路のピッチを狭め
て、それらの導体線路下端にそれぞれ一連に接続された
外部接続端子を下部絶縁層の下面に小ピッチで並べて備
えることができる。
に連続して貫通させて備えた導体線路の共振周波数点を
高周波領域側にシフトさせることができる。そして、基
板の上部絶縁層と下部絶縁層とに連続して貫通させて備
えた導体線路に高周波信号を伝えた場合に、導体線路が
共振を起こして、導体線路に高周波信号を伝えることが
不可能となるのを防ぐことができる。
正面断面図である。
正面断面図である。
イス実装用基板の一部拡大正面断面図である。
イス実装用基板の一部拡大正面断面図である。
ある。
Claims (4)
- 【請求項1】 下部絶縁層上に上部絶縁層をグランド層
を介して積層して形成した基板の上部絶縁層の上面に信
号線路を備えて、該信号線路をその下方の前記グランド
層によりマイクロストリップ線路構造に形成すると共
に、前記基板に導体線路を前記上部絶縁層と下部絶縁層
とを連続して貫通させて備えて、その導体線路の上下端
を前記信号線路と前記下部絶縁層の下面に備えた外部接
続端子にそれぞれ接続し、さらに、前記導体線路と交叉
する前記グランド層部分にグランド層の非形成部分を導
体線路を中心に円形状に設けて、前記導体線路を前記グ
ランド層により擬似同軸線路構造に形成してなる高周波
デバイス実装用基板であって、前記グランド層の円形状
の非形成部分の内径を、その非形成部分を貫通する前記
導体線路部分の特性インピーダンスが所定値よりも低く
なるように小径に形成して、該導体線路部分の特性イン
ピーダンスを所定値よりも低下させると共に、前記下部
絶縁層の層厚を、その下部絶縁層に貫通させて備えた前
記導体線路部分の特性インピーダンスが所定値よりも高
くなるように厚く形成して、該導体線路部分の特性イン
ピーダンスを所定値よりも上昇させ、前記非形成部分を
貫通する導体線路部分の特性インピーダンスの低下分を
前記下部絶縁層に貫通させて備えた導体線路部分の特性
インピーダンスの上昇分により相殺して、前記導体線路
の特性インピーダンスを所定値にマッチングさせたこと
を特徴とする高周波デバイス実装用基板。 - 【請求項2】 外部接続端子の表面にはんだバンプを形
成した請求項1記載の高周波デバイス実装用基板。 - 【請求項3】 下部絶縁層の層厚を0.12mm以上に
形成した請求項1又は2記載の高周波デバイス実装用基
板。 - 【請求項4】 上部絶縁層と下部絶縁層とがセラミック
からなり、グランド層がメタライズからなり、導体線路
がメタライズが充填されたビアからなる請求項1、2又
は3記載の高周波デバイス実装用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23943494A JP3313250B2 (ja) | 1994-09-06 | 1994-09-06 | 高周波デバイス実装用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23943494A JP3313250B2 (ja) | 1994-09-06 | 1994-09-06 | 高周波デバイス実装用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878797A JPH0878797A (ja) | 1996-03-22 |
JP3313250B2 true JP3313250B2 (ja) | 2002-08-12 |
Family
ID=17044723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23943494A Expired - Fee Related JP3313250B2 (ja) | 1994-09-06 | 1994-09-06 | 高周波デバイス実装用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3313250B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4623850B2 (ja) * | 2001-03-27 | 2011-02-02 | 京セラ株式会社 | 高周波半導体素子収納用パッケージおよびその実装構造 |
JP5155582B2 (ja) * | 2007-03-30 | 2013-03-06 | 京セラ株式会社 | 配線基板および電子装置 |
JP5318360B2 (ja) * | 2007-03-30 | 2013-10-16 | 京セラ株式会社 | 配線基板および電子装置 |
JP5971000B2 (ja) | 2012-07-20 | 2016-08-17 | 富士通株式会社 | 配線基板、配線基板の製造方法、電子機器及び電子機器の製造方法 |
JP6866789B2 (ja) | 2017-07-11 | 2021-04-28 | 富士通株式会社 | 電子デバイス、及び、電子デバイスの製造方法 |
-
1994
- 1994-09-06 JP JP23943494A patent/JP3313250B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0878797A (ja) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5757252A (en) | Wide frequency band transition between via RF transmission lines and planar transmission lines | |
US7033934B2 (en) | Method of production of semiconductor package | |
US6958662B1 (en) | Waveguide to stripline transition with via forming an impedance matching fence | |
US20100237462A1 (en) | Package Level Tuning Techniques for Propagation Channels of High-Speed Signals | |
WO2006065539A2 (en) | Multi-layer printed circuit board comprising a through connection for high frequency applications | |
US6194669B1 (en) | Solder ball grid array for connecting multiple millimeter wave assemblies | |
EP1081989B1 (en) | High frequency wiring board and its connecting structure | |
US6377141B1 (en) | Distributed constant filter, method of manufacturing same, and distributed constant filter circuit module | |
JP3313250B2 (ja) | 高周波デバイス実装用基板 | |
US10325850B1 (en) | Ground pattern for solderability and radio-frequency properties in millimeter-wave packages | |
US5930665A (en) | Wide frequency band transition between via RF transmission lines and planar transmission lines | |
JP3186018B2 (ja) | 高周波用配線基板 | |
JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
CN110911835B (zh) | 天线器件及其制备方法 | |
JP3091020B2 (ja) | 高周波用配線基板 | |
JP4249601B2 (ja) | 配線基板 | |
JPH07288420A (ja) | デュアルバンドアンテナ | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JP2019161360A (ja) | 高周波伝送線路 | |
JP2004259959A (ja) | 配線基板 | |
EP3758135B1 (en) | High-frequency transmission line, radar apparatus provided with high-frequency transmission line, and radio device | |
JP2001088097A (ja) | ミリ波多層基板モジュール及びその製造方法 | |
JP2004259960A (ja) | 配線基板 | |
JP2004241426A (ja) | 配線基板 | |
JP2762405B2 (ja) | 超高周波素子用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140531 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |