JPH0877209A - Device and method for circuit simulation - Google Patents
Device and method for circuit simulationInfo
- Publication number
- JPH0877209A JPH0877209A JP6206900A JP20690094A JPH0877209A JP H0877209 A JPH0877209 A JP H0877209A JP 6206900 A JP6206900 A JP 6206900A JP 20690094 A JP20690094 A JP 20690094A JP H0877209 A JPH0877209 A JP H0877209A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- contraction
- calculation formula
- model
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は，電子回路の回路特性を
計算機によりシミュレーションする回路シミュレーショ
ン装置に関する。特に，複数の素子を一個の素子に縮約
し，電子回路を構成する素子の回路特性と素子の接続デ
ータ等の回路データを，より小規模な回路データに縮約
して求める回路シミュレーション装置および方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit simulation device for simulating circuit characteristics of an electronic circuit by a computer. In particular, a circuit simulation apparatus that contracts a plurality of elements into one element, and obtains circuit data such as circuit characteristics of elements forming an electronic circuit and connection data of the elements by reducing the circuit data into smaller-scale circuit data, Regarding the method.
【０００２】[0002]
【従来の技術】回路縮約して回路シミュレーションを行
う従来の回路シミュレーション装置においては，縮約は
２乗モデルの様な簡単なＭＯＳトランジスタモデルにつ
いて適用され，縮約前のＭＯＳトランジスタが並列接続
もしくは直列接続であるかに応じてＭＯＳトランジスタ
のゲート長Ｌ，ゲート幅Ｗを変更することにより行って
いた（ＭＯＳトランジスタの２乗モデルは，例えば，ド
レイン電流に対しては， ｖｇｓ＞ｖｔｈであって，ｖｄｓ＜ｖｄｓａｔの線
形領域では， ｉｄｓ＝β〔（ｖｇｓ−ｖｔｈ）・ｖｄｓ−（ｖｄｓ2
／２）〕， β＝ＣＯＸ・Ｗ／Ｌ， ｖｇｓ＞ｖｔｈであって，ｖｄｓ＞ｖｄｓａｔの飽
和領域では， ｉｄｓ＝β・（ｖｇｓ−ｖｔｈ）2 ／２） により計算する簡単なモデルである。（但し，ｉｄｓ：
ドレイン電流，ｖｇｓ：ゲートソース間電圧，ｖｔｈ：
閾値電圧，ｖｄｓ：ソース・ドレイン間電圧である。） 図６は従来の回路シミュレーション装置を示す。2. Description of the Related Art In a conventional circuit simulation apparatus that performs circuit simulation by performing circuit reduction, reduction is applied to a simple MOS transistor model such as a square model, and MOS transistors before reduction are connected in parallel or This is done by changing the gate length L and the gate width W of the MOS transistor depending on whether they are connected in series (in the square model of the MOS transistor, for example, vgs> vth for drain current, , Vds <vdsat in the linear region, ids = β [(vgs−vth) · vds− (vds 2
/ 2)], β = COX · W / L , a vgs> vth, the saturation region of the vds> Vdsat, a simple model for calculating the ids = β · (vgs-vth ) 2/2). (However, ids:
Drain current, vgs: gate-source voltage, vth:
Threshold voltage, vds: Source-drain voltage. ) FIG. 6 shows a conventional circuit simulation device.
【０００３】図６において，５０は回路シミュレーショ
ン装置である。５１は入力部であって，入力信号デー
タ，回路データ等を入力するバッファである。In FIG. 6, reference numeral 50 is a circuit simulation device. An input unit 51 is a buffer for inputting input signal data, circuit data and the like.
【０００４】５２は入力信号データ記憶部であって，入
力信号データを記憶するものである。５３は回路データ
記憶部であって，回路データを記憶するものである。An input signal data storage unit 52 stores the input signal data. A circuit data storage unit 53 stores circuit data.
【０００５】５４は回路縮約部であって，複数の回路素
子を一つの素子にまとめる回路縮約を行うものである。
例えば，ＭＯＳトランジスタの場合，チャネルの幅Ｗ，
長さＬを変更するものである。Reference numeral 54 is a circuit contracting unit, which performs circuit contraction to combine a plurality of circuit elements into one element.
For example, in the case of a MOS transistor, the channel width W,
The length L is changed.
【０００６】５５は出力計算部であって，縮約した回路
の回路計算を行い，回路出力を計算するものである。５
６は出力部であって，出力計算部５５の計算結果を保持
し，出力するものである。Reference numeral 55 is an output calculation unit, which calculates the circuit output of the reduced circuit and calculates the circuit output. 5
An output unit 6 holds the calculation result of the output calculation unit 55 and outputs it.
【０００７】６０は入力信号データ，回路データであっ
て，入力する回路接続データ，素子の特性等の回路デー
タを表す。６１は出力データであって，計算結果の出力
データを表す。Reference numeral 60 denotes input signal data and circuit data, which represent circuit data such as input circuit connection data and element characteristics. Reference numeral 61 is output data, which represents the output data of the calculation result.
【０００８】図６の構成の動作を説明する。入力信号デ
ータ，回路データ６０が入力部５１より回路シミュレー
ション装置５０に入力され，入力信号は入力信号データ
記憶部５２に記憶され，回路データは回路データ記憶部
５３に記憶される。The operation of the configuration of FIG. 6 will be described. Input signal data and circuit data 60 are input to the circuit simulation device 50 from the input section 51, input signals are stored in the input signal data storage section 52, and circuit data are stored in the circuit data storage section 53.
【０００９】回路縮約部５４は回路データに基づいて，
回路を求め，縮約できる回路は回路縮約をする。例え
ば，直列ＭＯＳトランジスタ，並列ＭＯＳトランジスタ
等はゲート幅Ｗとゲート長Ｌを変更することで一つにま
とめて小規模の縮約回路とする。縮約された回路は回路
データ記憶部５３に保持する。出力計算部５５は入力信
号データを縮約回路に入力した時に得られる出力を計算
する。出力部５６は出力計算部５５の計算結果を出力デ
ータ６１として出力する。The circuit contracting section 54 is based on the circuit data,
Circuits are calculated, and circuits that can be reduced are reduced. For example, series MOS transistors, parallel MOS transistors, etc. are combined into one by changing the gate width W and the gate length L to form a small-scale contraction circuit. The reduced circuit is held in the circuit data storage unit 53. The output calculator 55 calculates the output obtained when the input signal data is input to the reduction circuit. The output unit 56 outputs the calculation result of the output calculation unit 55 as output data 61.
【００１０】[0010]
【発明が解決しようとする課題】従来のこのような縮約
では，ＢＳＩＭモデルのような複雑な式で表される特性
を持つ素子を一つの素子に置き換えることは困難であ
り，実際上，複雑なモデルの回路素子の特性を反映させ
て精度よく縮約することは不可能であった。In such a conventional contraction, it is difficult to replace an element having a characteristic represented by a complicated formula such as the BSIM model with one element, and in reality, it is complicated. It was impossible to accurately reduce the characteristics by reflecting the characteristics of circuit elements of various models.
【００１１】本発明は，複雑なモデルの回路素子の特性
を縮約回路の特性に精度良く反映させることのできる回
路シミュレーション装置および方法を提供することを目
的とする。It is an object of the present invention to provide a circuit simulation device and method capable of accurately reflecting the characteristics of a circuit element of a complicated model on the characteristics of a contracted circuit.
【００１２】[0012]
【課題を解決するための手段】本発明は，縮約によって
削除される中間ノードの電圧を簡単なモデルから計算し
て仮の中間ノード電圧を定め，その中間ノード電圧に基
づいて，ＭＯＳトランジスタのＢＳＩＭモデルのボディ
効果，移動度の変化等の諸効果もしくは特性等のパラメ
ータを求め，縮約前の各素子のパラメータを縮約前の回
路特性が縮約後の回路特性に正しく反映されるようにそ
のパラメータを平均値等にまとめ，まとめたパラメータ
により縮約後の回路特性の計算をするようにした。According to the present invention, the voltage of an intermediate node deleted by contraction is calculated from a simple model to determine a temporary intermediate node voltage, and based on the intermediate node voltage, the MOS transistor Parameters such as the body effect of BSIM model, effects such as change in mobility, or characteristics are obtained, and the circuit characteristics before reduction are accurately reflected on the circuit characteristics before reduction. Then, the parameters are summarized as average values, and the circuit characteristics after contraction are calculated using the summarized parameters.
【００１３】図１は本発明の基本構成を示す。図１にお
いて，１は回路シミュレーション装置である。FIG. 1 shows the basic configuration of the present invention. In FIG. 1, reference numeral 1 is a circuit simulation device.
【００１４】２は入力部であって，回路データ，信号デ
ータ等を入力するものである。３は回路縮約部であっ
て，複数の回路素子を一つの素子に縮約するものであ
る。Reference numeral 2 is an input unit for inputting circuit data, signal data and the like. A circuit contracting unit 3 contracts a plurality of circuit elements into one element.
【００１５】４は出力部であって，縮約した回路を出力
するものである。５は簡単なモデルの計算式保持部であ
って，ＭＯＳトランジスタの２乗モデル等の簡単なモデ
ルの計算式を保持するものである。Reference numeral 4 denotes an output unit, which outputs a contracted circuit. Reference numeral 5 denotes a simple model calculation formula holding unit, which holds a calculation formula of a simple model such as a square model of a MOS transistor.
【００１６】６は複雑なモデルの計算式保持部であっ
て，ＢＳＩＭモデル等の複雑なモデルの計算式を保持す
るものである。１０は仮の中間ノード電圧を計算する処
理であり，２乗モデル等の簡単なモデルにより縮約で削
除されるノードの電圧を計算するものである。Reference numeral 6 denotes a calculation formula holding unit for a complicated model, which holds a calculation formula for a complicated model such as a BSIM model. Reference numeral 10 is a process for calculating a temporary intermediate node voltage, which is a process for calculating the voltage of a node deleted by contraction by a simple model such as a square model.
【００１７】１１は素子毎の効果もしくは特性等の縮約
後の回路の特性を求めるために必要なパラメータを計算
する処理であり，仮の中間ノード電圧に基づいてＢＳＩ
Ｍモデルのような複雑なモデルで素子のパラメータを計
算するものである。Reference numeral 11 is a process for calculating the parameters necessary for obtaining the characteristic of the circuit after contraction such as the effect or the characteristic of each element, which is based on the temporary intermediate node voltage.
The parameter of the element is calculated by a complicated model such as the M model.
【００１８】１２は縮約後の回路の特性を計算する処理
であり，仮の中間ノード電圧に基づいて求めたパラメー
タにより縮約した回路の特性を計算するものである。Reference numeral 12 is a process for calculating the characteristic of the circuit after the contraction, which is for calculating the characteristic of the circuit contracted by the parameter obtained based on the temporary intermediate node voltage.
【００１９】[0019]
【作用】図１の本発明の基本構成の動作を説明する。回
路データ，入力信号データが入力部２より入力される。
回路縮約部３において，２乗モデルのような簡単なモデ
ルの計算式により縮約後に削除される中間ノードの電圧
を計算する。そして，複雑なモデルの計算式により各素
子毎の該効果，特性等のパラメータを仮の中間ノード電
圧，入力電圧に基づいて計算する。次に，縮約する前の
回路が並列回路，直列回路等に応じて縮約前の回路特性
が縮約後に正しく反映されるように，パラメータの平
均，加算値等で各素子のパラメータをまとめ，まとめた
パラメータと複雑なモデルの計算式により縮約後の回路
の特性を計算する。出力部４は縮約した回路の回路デー
タを出力する。The operation of the basic configuration of the present invention shown in FIG. 1 will be described. Circuit data and input signal data are input from the input unit 2.
In the circuit contracting unit 3, the voltage of the intermediate node deleted after the contraction is calculated by the calculation formula of a simple model such as the square model. Then, parameters such as the effect and characteristics of each element are calculated based on the provisional intermediate node voltage and the input voltage by a calculation formula of a complicated model. Next, the parameters of each element are summarized by the average of the parameters and the added value so that the circuit characteristics before the reduction can be reflected correctly after the reduction according to the parallel circuit, the series circuit, etc. Calculate the characteristics of the circuit after contraction using the summarized parameters and the calculation formula of the complicated model. The output unit 4 outputs the circuit data of the reduced circuit.
【００２０】図２の回路例により本発明の基本構成を説
明する。図２は，二つのＭＯＳトランジスタの直列接続
回路を一つのＭＯＳトランジスタに縮約する場合を示
す。また，簡単なモデルの計算式の例として２乗モデ
ル，複雑なモデルの計算式の例としてＢＳＩＭモデルを
例として説明する。The basic configuration of the present invention will be described with reference to the circuit example of FIG. FIG. 2 shows a case where a series connection circuit of two MOS transistors is reduced to one MOS transistor. A square model will be described as an example of a simple model calculation formula, and a BSIM model will be described as an example of a complicated model calculation formula.
【００２１】図２ (a)， (b)において，４０，４１はそ
れぞれＭＯＳトランジスタ１，ＭＯＳトランジスタ２で
あって，直列接続されているものである。In FIGS. 2 (a) and 2 (b), 40 and 41 are MOS transistors 1 and 2, respectively, which are connected in series.
【００２２】４３は容量である。４５は素子ｘであっ
て，ＭＯＳトランジスタ１（４０）とＭＯＳトランジス
タ２（４１）を一つに縮約したものである。Reference numeral 43 is a capacity. Reference numeral 45 is an element x, which is a combination of the MOS transistor 1 (40) and the MOS transistor 2 (41).
【００２３】ＢＳＩＭモデルにより，縮約した素子のソ
ースドレイン電流を求めるのに本発明を適用するものと
する。ＭＯＳトランジスタのＢＳＩＭモデルによるドレ
イン電流は以下の式で算出される。The present invention is applied to obtain the source / drain current of the reduced device by the BSIM model. The drain current of the BSIM model of the MOS transistor is calculated by the following formula.
【００２４】以下において， ｖｇｓ：ゲートソース間電圧 ｖｔｈ；閾値電圧 ｖｄｓ；ソース・ドレイン間電圧 Ｉｄｓ：ドレイン電流 ｖｓｂ：ソース基板間電圧 ｘｕ０：垂直方向の電界のモビリティの変動係数 ｘｕ１：キャリアの速度飽和係数 ＣＯＸ：酸化膜に基づく定数 Ｗｅｆｆ：チャネルの幅 Ｌｅｆｆ：チャネルの長さ ｚｐｈｉ：フェルミレベル である。In the following, vgs: gate-source voltage vth; threshold voltage vds; source-drain voltage Ids: drain current vsb: source-substrate voltage xu0: vertical electric field mobility variation coefficient xu1: carrier velocity saturation Coefficient COX: constant based on oxide film Weff: channel width Leff: channel length zphi: Fermi level.
【００２５】ｖｇｓ＞ｖｔｈの領域について考える。 ｖｄｓ＜ｖｄｓａｔの線形領域に対して， Ｉｄｓ＝〔（ｖｇｓ−ｖｔｈ）・ｖｄｓ−ｂｏｄｙ・ｖｄｓ2 ／２〕・β／（ １＋ｘｕ１・ｖｄｓ） ・・・・・・・・・・・(1) ｖｄｓ＞ｖｓａｔの飽和領域に対して， Ｉｄｓ＝β・（ｖｇｓ−ｖｔｈ）2 ／（２・ｂｏｄｙ・ａｒｇ）・・(2) ｘｕｌ，ｂｏｄｙ，ａｒｇは以下の補正係数である。Consider the region of vgs> vth. vds <against linear region of Vdsat, Ids = [(vgs-vth) · vds- body · vds 2/2 ] · β / (1 + xu1 · vds) ··········· (1) For the saturated region of vds> vsat, Ids = β · (vgs−vth) 2 / (2 · body · arg) ·· (2) xul, body, arg are the following correction factors.
【００２６】ここに， β＝ｕｅｆｆ・ＣＯＸ・Ｗｅｆｆ／Ｌｅｆｆ ・・(3) ｕｅｆｆ＝ｕ０｛１＋ｘｕ０・（ｖｇｓ−ｖｔｈ）｝ ・・(4) ｘｕ０＝ｚｕ０−ｚｘ２ｕ０・ｖｓｂ） ・・(5) ここに，ｕ０はキリャアモビリティ，ｚｕｏはもとにな
る定数（電圧による変動のない基本の値），ｚｘ２ｕ０
はソース基板間電圧（ｖｓｂ）に対する電圧変動の補正
係数である。Where β = ueff.COX.Weff / Leff .. (3) ueff = u0 {1 + xu0. (Vgs-vth)} .. (4) xu0 = zu0-zx2u0.vsb) .. (5) Where u0 is Killer mobility, zuo is the original constant (basic value that does not vary with voltage), zx2u0
Is a correction coefficient of the voltage fluctuation with respect to the source-substrate voltage (vsb).
【００２７】キャリアモビリティｕ０に対して， ｕ０(vds=0) ＝ＭＵＺ−ｚｘ２ｍｚ・ｖｓｂ ・・(6) （ＭＵＺは，ｖｄｓ＝０におけるソース基板間電圧によ
り変動しない基本のモビリティであり，ｚｘ２ｍｚはソ
ース基板間電圧ｖｓｂの変動に対する係数である）。For carrier mobility u0, u0 (vds = 0) = MUZ-zx2mz vsb (6) (MUZ is the basic mobility that does not change due to the voltage between the source and substrate at vds = 0, and zx2mz is It is a coefficient for the variation of the source-substrate voltage vsb).
【００２８】 ｕ０(vds=VDDM)＝ｚｍｕｓ−ｚｘ２ｍｓ・ｖｓｂ ・・(7) （ＶＤＤＭは電源電圧であり，ｚｍｕｓはｖｄｓ＝ＶＤ
ＤＭ（電源電圧）におけるソース基板間電圧により変動
しない基本のモビリティであり，ｚｘ２ｍｓはソース基
板間電圧ｖｓｂの変動に対する係数である）。U0 (vds = VDDM) = zmus−zx2ms · vsb ·· (7) (VDDM is a power supply voltage, and zmus is vds = VD
It is a basic mobility in DM (power supply voltage) that does not fluctuate due to the source-substrate voltage, and zx2ms is a coefficient with respect to fluctuations in the source-substrate voltage vsb.
【００２９】 ｂｏｄｙ＝１＋ｇ・ｚｋ１／（２・（ｚｐｈｉ＋ｖｓｂ）1/2 ）・・(8) ここに， ｇ＝１−１／（１．７４４＋０．９３６４・（ｚｐｈｉ＋ｖｓｂ）） ・・・(9) ａｒｇ＝〔１＋ｖｃ＋（１＋２・ｖｃ）1/2 ／２ ・・・(10) ここに， ｖｃ＝ｘｕｌ・（ｖｇｓ−ｖｔｈ）／ｂｏｄｙ ・・・(11) 但し， ｘｕｌ＝ｚｕ１−ｚｘ２ｕｌ・ｖｓｂ＋ｚｘ３ｕｌ・（ｖｄｓ−ＶＤＤＭ） ・・・(12) （ｚｕ１は変動のない基本の値，ｚｘ２ｕ１，ｚｘ３ｕ
１は補正係数である）。Body = 1 + g · zk1 / (2 · (zphi + vsb) 1/2 ) · (8) where g = 1−1 / (1.744 + 0.9364 · (zphi + vsb)) (9) arg = [1 + vc + (1 + 2 · vc) 1/2 / 2 (10) where vc = xul · (vgs-vth) / body… (11) where xul = zu1-zx2ul · vsb + zx3ul · (Vds-VDDM) (12) (zu1 is a basic value without fluctuation, zx2u1, zx3u
1 is a correction coefficient).
【００３０】以上のようなＢＳＩＭモデルにより縮約し
た素子の特性を求めるために，本発明では，まず，２乗
モデルを仮定し，中間ノードＡの電圧Ｖｎを計算する。
次に，その電圧Ｖｎ，電源電圧ＶＤＤＭ等に基づきＭＯ
Ｓトランジスタ１（４０）の（１＋ｘｕ１a ），ｕｅｆ
ｆa ，ｂｏｄｙa ，およびＭＯＳトランジスタ２（４
１）の（１＋ｘｕ１b ），ｕｅｆｆb ，ｂｏｄｙb 等の
効果もしくは特性等の縮約後の回路特性を求めるのに必
要なパラメータを縮約前のＭＯＳトランジスタについて
計算する。In order to obtain the characteristic of the element contracted by the BSIM model as described above, the present invention first assumes a square model and calculates the voltage Vn of the intermediate node A.
Next, based on the voltage Vn, the power supply voltage VDDM, etc., the MO
(1 + xu1 a ), uef of the S transistor 1 (40)
f a, body a, and the MOS transistor 2 (4
Parameters necessary for obtaining the circuit characteristics after reduction such as the effects or characteristics of (1 + xu1 b ), ueff b , body b, etc. of 1) are calculated for the MOS transistors before reduction.
【００３１】一方，ＭＯＳトランジスタ１とＭＯＳトラ
ンジスタ２が直列接続の場合，次の(13)式が成立するよ
うに，従来と同様に縮約後のＭＯＳトランジスタのサイ
ズＬ T ，ＷT を計算する。On the other hand, the MOS transistor 1 and the MOS transistor
If the transistor 2 is connected in series, the following equation (13) holds.
As before, the size of the MOS transistor after contraction is reduced as before.
Z L T, WTTo calculate.
【００３２】但し， ＬT ／ＷT ＝Ｌａ／Ｗａ＋Ｌｂ／Ｗｂ ・・・ (13) ＬT ；縮約後のＭＯＳトランジスタのチャネル長 ＷT ：縮約後のＭＯＳトランジスタのチャネル幅 Ｌａ：ＭＯＳトランジスタ１のチャネル長 Ｗa ：ＭＯＳトランジスタ１のチャネル幅 Ｌｂ：ＭＯＳトランジスタ２のチャネル長 Ｗｂ：ＭＯＳトランジスタ２のチャネル幅 次に，直列接続ＭＯＳトランジスタの縮約後のパラメー
タの平均を求める方法について説明する。Where L T / W T = La / Wa + Lb / Wb (13) L T ; Channel length of MOS transistor after contraction W T : Channel width of MOS transistor after contraction La: MOS transistor 1 Channel length W a : Channel width of MOS transistor 1 Lb: Channel length of MOS transistor 2 Wb: Channel width of MOS transistor 2 Next, a method for obtaining the average of the parameters of the serially connected MOS transistors after contraction will be described. .
【００３３】例えば，縮約前，縮約後のドレイン電流を
Ｉｄｓとする。任意のパラメータＡ（Ａａ，Ａｂ，
ＡT ）のみに着目する（他は０，１もしくは定数と扱
う）ドレイン電流Ｉｄｓは次のように表すことができ
る。For example, the drain current before and after contraction is Ids. Any parameter A (Aa, Ab,
The drain current Ids focusing only on A T ) (others are treated as 0, 1 or a constant) can be expressed as follows.
【００３４】 Ｉｄｓ＝ｆａ（Ｌａ，Ｗａ，Ａａ）（Ｖｎが含まれる）・・・・ Ｉｄｓ＝ｆｂ（Ｌｂ，Ｗｂ，Ａｂ）（Ｖｎが含まれる）・・・・’ Ｉｄｓ＝ｆT （ＬT ，ＷT ，ＡT ） ・・・・” この関係式から，Ａａ，Ａｂを定数とみて，ＡT を求め
ると（Ｉｄｓ，Ｖｎを消去し，ＡT をＬａ，Ｗａ，Ａ
ａ，Ｌｂ，Ｗｂ，Ａｂ，ＬT ，ＷT であらわす）， ＡT ＝ｇ（Ｌａ，Ｗａ，Ａａ，Ｌｂ，Ｗｂ，Ａｂ，ＬT ，ＷT ）・・ である。Ids = fa (La, Wa, Aa) (including Vn) ... Ids = fb (Lb, Wb, Ab) (including Vn) ... 'Ids = f T (L T, W T, from a T) ···· "this relationship, Aa, look and Ab a constant, and determine the a T (Ids, to erase the Vn, La a a T, Wa, a
a, Lb, Wb, Ab, L T , W T ), A T = g (La, Wa, Aa, Lb, Wb, Ab, L T , W T ) ...
【００３５】このとき，Ａａ，Ａｂは仮の中間ノード電
圧により計算する。一般的には，縮約前のパラメータＡ
を，式に従ってまとめ，ＡT と複雑なモデル計算式に
従って縮約後の回路特性を求める。At this time, Aa and Ab are calculated by the temporary intermediate node voltage. Generally, the parameter A before reduction
Are summarized according to the formula, and the circuit characteristics after contraction are obtained according to A T and a complicated model calculation formula.
【００３６】例えば，ｘｕ１，ｕｅｆｆについて，注目
しているパラメータ以外のパラメータの影響を無視し
て，式を求めると， ＡT ・ＬT ／ＷT ＝Ａａ・Ｌａ／Ｗａ＋Ａｂ・Ｌｂ／Ｗｂ ・・・・(14) 即ち， ＡT ＝（Ａａ・Ｌａ／Ｗａ＋Ａｂ・Ｌｂ／Ｗｂ）ＷT ／ＬT ・・・・(15) と表すことができる。[0036] For example, xu1, for ueff, ignoring the influence of parameters other than the parameter of interest, and determine the formula, A T · L T / W T = Aa · La / Wa + Ab · Lb / Wb ·· ... (14) In other words, can be represented as a T = (Aa · La / Wa + Ab · Lb / Wb) W T / L T ···· (15).
【００３７】ここで，Ａａ，Ａｂ，ＡT をそれぞれ代表
的にＡで表すと，Ａ＝１＋ｘｕ１・ｖｄｓ，Ａ＝１／ｕ
ｅｆｆである。そこで，例えば，ＢＳＩＭモデルのドレ
イン電流の算出式（上記(1) 式）を求める場合には，以
上の関係式（(15)式）を用いて， Ｉｄｓ＝〔（ｖｇｓ−ｖｔｈT ）・ｖｄｓ−ｂｏｄｙT ・ｖｄｓ2 ／２〕・β ／（１＋ｘｕ１T ・ｖｄｓ） ・・・(16) β＝ｕｅｆｆT ・ＣＯＸ・Ｗｅｆｆ／Ｌｅｆｆ ・・・(17) により計算する。Here, when Aa, Ab, and AT are typically represented by A, A = 1 + xu1vds, A = 1 / u
eff. Therefore, for example, when obtaining calculation formula of the drain current of the BSIM model (equation (1)), using the above equation ((15)), Ids = [(vgs-vth T) · vds calculated by -body T · vds 2/2] · β / (1 + xu1 T · vds) ··· (16) β = ueff T · COX · Weff / Leff ··· (17).
【００３８】他の効果，特性についても，中間ノード電
圧Ｖｎ，電源電圧ＶＤＤＭ等に応じてパラメータを求
め，パラメータをまとめて縮約後の特性を求める。例え
ばＢＳＩＭモデルにより求め，平均，加算等で縮約した
素子に各素子の諸特性が正しく反映されるように諸パラ
メータをまとめ，縮約後の回路の特性を求める（上記の
例は(15)式により平均を求めたが，特性によっては，単
純な加算等で良い場合がある）。Regarding other effects and characteristics, the parameters are obtained according to the intermediate node voltage Vn, the power supply voltage VDDM, etc., and the parameters are summarized and the characteristics after contraction are obtained. For example, it is obtained by the BSIM model, and various parameters are collected so that the characteristics of each element are correctly reflected in the element reduced by averaging, addition, etc., and the characteristic of the circuit after the reduction is calculated (the above example is (15) The average was calculated using the formula, but depending on the characteristics, simple addition may be sufficient).
【００３９】本発明によれば，縮約前の中間ノードの電
圧に基づいて各素子のパラメータを求め，縮約後の特性
に反映させるようにしているので，複雑なモデルの計算
式により縮約前の特性を正しく反映した縮約後の回路特
性を得ることができる。According to the present invention, the parameter of each element is obtained based on the voltage of the intermediate node before contraction and is reflected in the characteristic after contraction. It is possible to obtain circuit characteristics after contraction that correctly reflect the previous characteristics.
【００４０】[0040]
【実施例】図３は本発明の装置構成の実施例である。図
３において，１５はＣＰＵである。EXAMPLE FIG. 3 shows an example of the apparatus configuration of the present invention. In FIG. 3, reference numeral 15 is a CPU.
【００４１】１６は記憶手段であって，入力信号デー
タ，回路データ，回路特性計算式，回路縮約のためのプ
ログラム，入出力制御のためのプログラム等を記憶する
ものである。A storage means 16 stores input signal data, circuit data, circuit characteristic calculation formulas, programs for circuit reduction, programs for input / output control, and the like.
【００４２】１７は入力手段であって，マウス，キーボ
ード，磁気ディスク装置等の回路データ，入力信号デー
タ，回路計算式等を入力するものである。１８は出力手
段であって，ディスプレイ，プリンタ等の求められた回
路データを出力するもの，あるいは磁気ディスク装置等
の出力される回路データを記憶するものである。Reference numeral 17 is an input means for inputting circuit data of a mouse, a keyboard, a magnetic disk device, etc., input signal data, a circuit calculation formula and the like. Reference numeral 18 is an output means for outputting the required circuit data of a display, a printer or the like, or for storing the output circuit data of a magnetic disk device or the like.
【００４３】記憶手段１６において，２２は入力信号デ
ータ記憶部であって，入力信号データを記憶するもので
ある。In the storage means 16, reference numeral 22 is an input signal data storage section for storing input signal data.
【００４４】２３は回路データ記憶部であって，回路デ
ータを記憶するものである。２４は回路縮約部であっ
て，回路データに基づいて回路を求め，複数の回路素子
を一つにまとめる回路縮約を行うものである。例えば，
ＭＯＳトランジスタの場合，チャネルの幅Ｗ，長さＬを
変更するものである（回路縮約部の詳細は後述する）。A circuit data storage unit 23 stores circuit data. Reference numeral 24 is a circuit contracting unit, which obtains a circuit based on circuit data and performs circuit contraction to combine a plurality of circuit elements into one. For example,
In the case of a MOS transistor, the width W and the length L of the channel are changed (details of the circuit contraction section will be described later).
【００４５】２５’は回路縮約プログラムであって，縮
約後の回路の特性等を計算するものである。２６’は中
間ノード電圧保持部であって仮の中間ノード電圧を保持
するものである。Reference numeral 25 'is a circuit contraction program for calculating the characteristics of the circuit after contraction. An intermediate node voltage holding unit 26 'holds a temporary intermediate node voltage.
【００４６】２７’は各素子の計算結果保持部であっ
て，縮約前の素子毎に求められた効果，特性等のパラメ
ータを保持するものである。２８は出力部であって，縮
約した回路の特性等の回路データを保持し，出力するも
のである。Reference numeral 27 'is a calculation result holding unit for each element, which holds parameters such as effects and characteristics obtained for each element before reduction. An output unit 28 holds and outputs circuit data such as the characteristics of the reduced circuit.
【００４７】３０は回路特性計算式保持部であって，簡
単なモデルの計算式，複雑なモデルの計算式等を保持す
るものである。３１は２乗モデル等の簡単なモデルの計
算式を保持する部分である。Reference numeral 30 denotes a circuit characteristic calculation formula holding unit, which holds a calculation formula of a simple model, a calculation formula of a complicated model, and the like. Reference numeral 31 is a portion for holding a calculation formula of a simple model such as a square model.
【００４８】３２はＢＳＩＭ等の複雑なモデルの計算式
を保持する部分である。３３は入出力制御部であって，
入力手段１７，出力手段１８の入出力制御を行うもので
ある。Reference numeral 32 is a portion for holding a calculation formula of a complicated model such as BSIM. 33 is an input / output control unit,
The input / output control of the input means 17 and the output means 18 is performed.
【００４９】入力手段１７において，４０はマウスであ
る。４１はキーボードである。In the input means 17, 40 is a mouse. 41 is a keyboard.
【００５０】４２は磁気ディスク装置である（出力手段
でもある）。出力手段１８において，４２は磁気ディス
ク装置である。Reference numeral 42 is a magnetic disk device (also an output means). In the output means 18, 42 is a magnetic disk device.
【００５１】４３はディスプレイである。４４はプリン
タである。図４は本発明の実施例の装置構成の動作の関
係を表したブロック図である。Reference numeral 43 is a display. Reference numeral 44 is a printer. FIG. 4 is a block diagram showing the operation relationship of the apparatus configuration of the embodiment of the present invention.
【００５２】２０は回路シミュレーション装置である。
２１は入力部であって，入力された入力信号データ，回
路データ等のバッファである。Reference numeral 20 is a circuit simulation device.
An input unit 21 is a buffer for input input signal data, circuit data, and the like.
【００５３】２２は入力信号データ記憶部である。２３
は回路データ記憶部である。２４は回路縮約部である。Reference numeral 22 is an input signal data storage section. 23
Is a circuit data storage unit. Reference numeral 24 is a circuit contracting unit.
【００５４】２５は仮の中間ノード電圧を計算する処理
であって，２乗モデル等の簡単なモデルにより縮約で削
除される中間ノードの電圧（仮の中間ノード電圧）を計
算するものである。Reference numeral 25 denotes a process for calculating a temporary intermediate node voltage, which is a process for calculating the voltage of the intermediate node (temporary intermediate node voltage) deleted by contraction by a simple model such as a square model. .
【００５５】２６は素子毎の効果，特性等のパラメータ
を計算して求める処理であって，仮の中間ノード電圧に
基づいて素子の特性をＢＳＩＭモデル等の複雑なモデル
により計算するものである。Reference numeral 26 is a process for calculating and obtaining parameters such as effects and characteristics for each element, which calculates the characteristics of the element by a complicated model such as a BSIM model based on the temporary intermediate node voltage.
【００５６】２７は縮約回路の特性を計算する処理であ
って，求められたパラメータ（平均等でまとめられたパ
ラメータ）により複雑なモデルの計算式により縮約後の
回路特性を計算するものである。Reference numeral 27 is a process for calculating the characteristics of the contracted circuit, which calculates the circuit characteristics after contraction by a calculation formula of a complicated model based on the obtained parameters (parameters summarized by average etc.). is there.
【００５７】２８は出力部であって，求められた回路デ
ータを保持し，出力するものである。３０は回路特性計
算式保持部である。Reference numeral 28 is an output unit which holds and outputs the obtained circuit data. Reference numeral 30 denotes a circuit characteristic calculation formula holding unit.
【００５８】３１は２乗モデル等の簡単なモデルの計算
式を保持する部分である。３２はＢＳＩＭ等の複雑なモ
デルの計算式を保持する部分である。３０’は入力信号
データ，回路データを表す。Reference numeral 31 is a portion for holding a calculation formula of a simple model such as a square model. Reference numeral 32 is a portion for holding a calculation formula of a complicated model such as BSIM. 30 'represents input signal data and circuit data.
【００５９】３１’は出力データであって，計算結果の
出力データを表す。図３，図４の構成の動作を説明す
る。入力信号データ，回路データ３０’が入力部２１よ
り回路シミュレーション装置２０に入力され，入力信号
は入力信号データ記憶部２２に記憶され，回路データは
回路データ記憶部２３に記憶される。Reference numeral 31 'is output data, which represents the output data of the calculation result. The operation of the configuration shown in FIGS. 3 and 4 will be described. The input signal data and the circuit data 30 ′ are input to the circuit simulation device 20 from the input unit 21, the input signal is stored in the input signal data storage unit 22, and the circuit data is stored in the circuit data storage unit 23.
【００６０】回路縮約部２４は回路データに基づいて，
回路を生成し，縮約できる回路は回路縮約し，縮約後の
回路特性を求める。縮約後の回路特性を求めるる手順は
次のとおりである。The circuit reduction unit 24, based on the circuit data,
Generate a circuit, reduce the circuit that can be reduced, and obtain the circuit characteristics after reduction. The procedure for obtaining the circuit characteristics after contraction is as follows.
【００６１】仮の中間ノード電圧を計算する処理２５は
２乗モデル等の簡単なモデルにより縮約後に削除される
ノードの中間ノード電圧を計算する。次いで，その仮の
中間ノード電圧，入力電圧等に基づいてＢＳＩＭモデル
等の複雑なモデルにより削除前の各素子の素子毎の諸効
果，特性等のパラメータを計算する。そして，素子毎の
パラメータを計算する処理２６の計算結果により縮約す
る各素子のパラメータをまとめ，そのまとめられたパラ
メータにより複雑なモデルの縮約後の回路特性を計算す
る。縮約後の特性の計算における縮約後の各素子の特性
のまとめは，縮約する回路が並列回路，直列回路等に応
じて，縮約前の特性の平均，加算値等縮約後の回路が縮
約前の特性に正しく反映されるようにまとめる。The process 25 for calculating the temporary intermediate node voltage calculates the intermediate node voltage of the node which is deleted after contraction by a simple model such as a square model. Then, based on the tentative intermediate node voltage, the input voltage, etc., parameters such as various effects and characteristics of each element before deletion are calculated by a complicated model such as a BSIM model. Then, the parameters of each element to be reduced are summarized based on the calculation result of the process 26 for calculating the parameter for each element, and the circuit characteristics after the reduction of the complex model are calculated by the summarized parameters. In the summary of the characteristics of each element after contraction in the calculation of the characteristics after contraction, the average of the characteristics before the contraction, the addition value etc. Make sure that the circuit is correctly reflected in the characteristics before reduction.
【００６２】出力部２８は縮約後の回路特性を求める処
理２７の計算結果を出力データ３１’として出力する。
図５は本発明の回路縮約部のフローチャートである。The output unit 28 outputs the calculation result of the process 27 for obtaining the circuit characteristics after contraction as output data 31 '.
FIG. 5 is a flowchart of the circuit contracting unit of the present invention.
【００６３】Ｓ１ 入力信号データ，回路データ，簡単
なモデルの計算式（２乗特性）により，縮約前の回路に
おける各素子の中間ノードの電圧を計算する。また，縮
約後の回路のゲート長ＬT ，ゲート幅ＷT 等を計算する
（(13)式に従う）。The voltage of the intermediate node of each element in the circuit before contraction is calculated by the S1 input signal data, the circuit data, and the calculation formula (square characteristic) of a simple model. Further, the gate length L T , the gate width W T, etc. of the circuit after the contraction are calculated (according to the equation (13)).
【００６４】Ｓ２ 求めた中間ノードの電圧，ゲートサ
イズ等を保持する。 Ｓ３ 複雑なモデルの計算式と仮の中間ノード電圧によ
り，縮約前のトランジスタ毎の諸効果，特性等のパラメ
ータを計算する（におけるＡａ，Ａｂを計算する）。 ，Ｓ４ 各素子のパラメータを保持する。S2 Holds the obtained intermediate node voltage, gate size, and the like. S3 Parameters such as various effects and characteristics of each transistor before contraction are calculated (calculation of Aa and Ab in) by the calculation formula of the complicated model and the temporary intermediate node voltage. , S4 Hold the parameters of each element.
【００６５】Ｓ５ 縮約後の素子のパラメータをまとめ
る。まとめ方は平均，加算等縮約前の回路の構成により
異なり，縮約前の特性が縮約後の特性に正しく反映され
るようにする。例えば，式を計算する。式より縮約
後のパラメータを計算する。S5 The parameters of the element after contraction are summarized. The way to put together depends on the configuration of the circuit before reduction, such as averaging and addition, so that the characteristics before reduction are correctly reflected in the characteristics after reduction. For example, calculate the formula. Calculate the parameters after contraction from the formula.
【００６６】Ｓ６ 各効果のまとめの結果により縮約後
の特性を計算する（例えば，(16)，(17)式を計算す
る）。S6 The characteristic after contraction is calculated based on the result of summarizing each effect (for example, formulas (16) and (17) are calculated).
【００６７】[0067]
【発明の効果】本発明によれば，回路縮約後の回路特性
を正確なモデルの計算式により求めることができる。そ
のため，縮約後に求められる回路特性の精度を大幅に向
上させることができる。According to the present invention, the circuit characteristics after the circuit contraction can be obtained by an accurate model calculation formula. Therefore, the accuracy of the circuit characteristics required after contraction can be greatly improved.
【図１】本発明の基本構成を示す図である。FIG. 1 is a diagram showing a basic configuration of the present invention.
【図２】本発明の基本構成を説明するための回路例を示
す図である。FIG. 2 is a diagram showing an example of a circuit for explaining the basic configuration of the present invention.
【図３】本発明の装置構成実施例を示す図である。FIG. 3 is a diagram showing a device configuration example of the present invention.
【図４】本発明の実施例の装置構成のブロック図であ
る。FIG. 4 is a block diagram of a device configuration according to an embodiment of the present invention.
【図５】本発明の回路縮約部のフローチャートを示す図
である。FIG. 5 is a diagram showing a flowchart of a circuit contracting unit of the present invention.
【図６】従来の回路シミュレーション装置を示す図であ
る。FIG. 6 is a diagram showing a conventional circuit simulation device.
１：回路シミュレーション装置 ２：入力部 ３：回路縮約部 ４：出力部 ５：簡単なモデルの計算式保持部 ６：複雑なモデルの計算式保持部 1: Circuit simulation device 2: Input unit 3: Circuit contraction unit 4: Output unit 5: Calculation formula holding unit of simple model 6: Calculation formula holding unit of complex model
Claims (3)
して回路シミュレーョンを行う回路シミュレーション装
置において，回路縮約部と簡単なモデルの計算式保持部
と複雑なモデルの計算式保持部を備え，入力された回路
データにより生成される回路の各素子の中間ノードの電
圧を簡単なモデルの計算式により計算して求め，該中間
ノード電圧と複雑なモデルの計算式により縮約前の各素
子の効果もしくは特性等のパラメータを求め，該パラメ
ータに基づいて複雑なモデルの計算式により縮約後の回
路特性を求め，回路データとして出力することを特徴と
する回路シミュレーション装置。1. In a circuit simulation device for performing circuit simulation by reducing a plurality of circuit elements into one circuit element, a circuit reduction section, a simple model calculation formula holding section, and a complicated model calculation formula holding section. , The voltage of the intermediate node of each element of the circuit generated by the input circuit data is calculated by a simple model calculation formula, and the intermediate node voltage and the complex model calculation formula A circuit simulation device characterized in that a parameter such as an effect or characteristic of each element is obtained, a circuit characteristic after contraction is obtained by a calculation formula of a complex model based on the parameter, and the circuit characteristic is output as circuit data.
Ｓトランジスタ回路であり，簡単なモデルの計算式によ
り縮約前の回路の中間ノード電圧を求め，該中間ノード
電圧と複雑なモデルの計算式による縮約前の回路の各Ｍ
ＯＳトランジスタの該パラメータを求め，該パラメータ
と複雑なモデルの計算式により縮約後の回路の特性を求
め，回路データとして出力することを特徴とする回路シ
ミュレーション装置。2. The circuit according to claim 1, wherein the contracting circuit is MO.
It is an S-transistor circuit, and the intermediate node voltage of the circuit before reduction is calculated by a simple model calculation formula, and each M of the circuit before reduction is calculated by the intermediate node voltage and the complex model calculation formula.
A circuit simulation device, characterized in that the parameter of an OS transistor is obtained, the characteristic of the circuit after contraction is obtained by the parameter and a calculation formula of a complicated model, and is output as circuit data.
回路素子を一個の回路素子に縮約し，回路シミュレーシ
ョンを行う回路シミュレーション装置において，簡単な
モデルの計算式と複雑なモデルの計算式を保持し，入力
された回路データにより生成される回路の各素子の中間
ノードの電圧を簡単なモデルの計算式により計算して求
め，該中間ノード電圧と複雑なモデルの計算式により縮
約前の各素子の効果もしくは特性等のパラメータを求
め，該パラメータに基づいて縮約後の回路特性を求め，
回路データとして出力することを特徴とする回路シミュ
レーション方法。3. A circuit simulation device for reducing a plurality of circuit elements into a single circuit element based on circuit data and an input signal and performing a circuit simulation, is provided with a simple model calculation formula and a complicated model calculation formula. The voltage of the intermediate node of each element of the circuit which is held and generated by the input circuit data is calculated by the calculation formula of a simple model, and the voltage before the contraction is calculated by the intermediate node voltage and the calculation formula of the complicated model. The parameters such as the effect or characteristics of each element are calculated, and the circuit characteristics after contraction are calculated based on the parameters.
A circuit simulation method characterized by outputting as circuit data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206900A JPH0877209A (en) | 1994-08-31 | 1994-08-31 | Device and method for circuit simulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206900A JPH0877209A (en) | 1994-08-31 | 1994-08-31 | Device and method for circuit simulation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877209A true JPH0877209A (en) | 1996-03-22 |
Family
ID=16530930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6206900A Withdrawn JPH0877209A (en) | 1994-08-31 | 1994-08-31 | Device and method for circuit simulation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877209A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019073726A1 (en) * | 2017-10-13 | 2019-04-18 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging element, method for driving solid-state imaging element, and electronic device |
-
1994
- 1994-08-31 JP JP6206900A patent/JPH0877209A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019073726A1 (en) * | 2017-10-13 | 2019-04-18 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging element, method for driving solid-state imaging element, and electronic device |
| US11284033B2 (en) | 2017-10-13 | 2022-03-22 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus |
| US11659300B2 (en) | 2017-10-13 | 2023-05-23 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11537841B2 (en) | System and method for compact neural network modeling of transistors | |
| US7703050B2 (en) | Optimization for circuit design | |
| TWI444844B (en) | Simulation parameter correction technique | |
| Yeh et al. | Automated physical modeling of nonlinear audio circuits for real-time audio effects—Part I: Theoretical development | |
| US20080109106A1 (en) | Automated migration of analog and mixed-signal vlsi design | |
| US5825673A (en) | Device, method, and software products for extracting circuit-simulation parameters | |
| CN101770536B (en) | Method of migrating electronic devices operating in current mode to a target technology | |
| US20220114317A1 (en) | Systems, methods, and computer program products for transistor compact modeling using artificial neural networks | |
| US8594989B2 (en) | Compensating for variations in device characteristics in integrated circuit simulation | |
| JP5504506B2 (en) | Simulation method and simulation apparatus | |
| JP4882747B2 (en) | Variation simulation system | |
| US8849643B2 (en) | Table-lookup-based models for yield analysis acceleration | |
| US7606693B2 (en) | Circuit simulation with decoupled self-heating analysis | |
| JP4966331B2 (en) | Semiconductor circuit degradation simulation method and computer program medium | |
| JP2010108360A (en) | Simulation method, information processor, and program | |
| Wu et al. | Delay models and speed improvement techniques for RC tree interconnections among small-geometry CMOS inverters | |
| JPH0877209A (en) | Device and method for circuit simulation | |
| JP2005259778A (en) | Method of simulating reliability of semiconductor device | |
| US7552040B2 (en) | Method and system for modeling logical circuit blocks including transistor gate capacitance loading effects | |
| US20110257943A1 (en) | Node-based transient acceleration method for simulating circuits with latency | |
| US20100262409A1 (en) | Blended model interpolation | |
| US8418089B2 (en) | Computer readable non-transitory medium storing design aiding program, design aiding apparatus, and design aiding method for determining performance index of an integrated circuit in worst case operation conditions | |
| US8332199B1 (en) | Graphical user interface for viewing intermediate calculations from a device model | |
| Valiollahi et al. | A simple general-purpose IV model for all operating modes of deep submicron MOSFETs | |
| JP2003271692A (en) | Circuit simulation device for semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |