JPH0870247A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0870247A JPH0870247A JP6202283A JP20228394A JPH0870247A JP H0870247 A JPH0870247 A JP H0870247A JP 6202283 A JP6202283 A JP 6202283A JP 20228394 A JP20228394 A JP 20228394A JP H0870247 A JPH0870247 A JP H0870247A
- Authority
- JP
- Japan
- Prior art keywords
- gate oxide
- oxide film
- mos transistors
- level shift
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 パターン面積を縮小し、かつ製造工程を削減
したＬＣＤドライバー用のレベルシフト回路を提供す
る。 【構成】 低電圧系（３Ｖ）から高電圧系への変換を行
うレベルシフト回路において、入力信号を受ける高耐圧
ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜厚（tox
2)をクロス接続された高耐圧ＭＯＳトランジスタＭ１，
Ｍ２のゲート酸化膜（tox1)より、薄く形成する。
したＬＣＤドライバー用のレベルシフト回路を提供す
る。 【構成】 低電圧系（３Ｖ）から高電圧系への変換を行
うレベルシフト回路において、入力信号を受ける高耐圧
ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜厚（tox
2)をクロス接続された高耐圧ＭＯＳトランジスタＭ１，
Ｍ２のゲート酸化膜（tox1)より、薄く形成する。
Description
【０００１】
【産業上の利用分野】本発明はレベルシフト回路に関す
るものであり、特にＬＣＤドライバーＩＣに内蔵される
レベルシフト回路に関するものである。
るものであり、特にＬＣＤドライバーＩＣに内蔵される
レベルシフト回路に関するものである。
【０００２】
【従来の技術】ＬＣＤドライバーＩＣは、ＣＰＵ等から
の低電圧系（例えば、５Ｖ系）の信号を入力し、シフト
レジスタ等によって所定の信号処理を行い、その出力を
レベルシフト回路によって高電圧系（例えば４０系）の
信号に変換して、ＬＣＤパネルを駆動するものである。
従って、レベルシフト回路は、低電圧系の信号を高電圧
系の信号へ変換するという役割を担っており、ＬＣＤド
ライバーＩＣの１ビット毎に１個のレベルシフト回路が
必要となる。近年、ＬＣＤパネルの大容量化に伴って、
ＬＣＤドライバーのビット数も大幅に増加する傾向にあ
り、例えば１６０ビットのものであれば、１６０個のレ
ベルシフト回路を内蔵化する必要がある。
の低電圧系（例えば、５Ｖ系）の信号を入力し、シフト
レジスタ等によって所定の信号処理を行い、その出力を
レベルシフト回路によって高電圧系（例えば４０系）の
信号に変換して、ＬＣＤパネルを駆動するものである。
従って、レベルシフト回路は、低電圧系の信号を高電圧
系の信号へ変換するという役割を担っており、ＬＣＤド
ライバーＩＣの１ビット毎に１個のレベルシフト回路が
必要となる。近年、ＬＣＤパネルの大容量化に伴って、
ＬＣＤドライバーのビット数も大幅に増加する傾向にあ
り、例えば１６０ビットのものであれば、１６０個のレ
ベルシフト回路を内蔵化する必要がある。
【０００３】図１は、レベルシフト回路の構成を示す図
である。図において、ＭＯＳトランジスタＭ１，Ｍ２，
Ｍ３，Ｍ４は高耐圧トランジスタであり、ＭＯＳトラン
ジスタＭ５，Ｍ６は、通常耐圧トランジスタである。ま
た、Ｖdd1は、低電圧系の電源電圧（例えば、Ｖdd1＝３
Ｖ）であり、Ｖddは、高電圧系の電源電圧である（例え
ば、Ｖdd＝４０Ｖ）。
である。図において、ＭＯＳトランジスタＭ１，Ｍ２，
Ｍ３，Ｍ４は高耐圧トランジスタであり、ＭＯＳトラン
ジスタＭ５，Ｍ６は、通常耐圧トランジスタである。ま
た、Ｖdd1は、低電圧系の電源電圧（例えば、Ｖdd1＝３
Ｖ）であり、Ｖddは、高電圧系の電源電圧である（例え
ば、Ｖdd＝４０Ｖ）。
【０００４】本回路のＤＣ動作は以下の通りである。い
ま、入力信号φがＬレベルのとき、Ｍ３はオフ、Ｍ４は
オンし、Ｍ１はオン、Ｍ２はオフするので、ノードａは
Ｖdd（４０Ｖ）、ノードｂはＶss（０Ｖ）となる。ま
た、入力信号φがＨレベルのときは、Ｍ３はオン、Ｍ４
はオフし、Ｍ１はオフ、Ｍ２はオンするので、ノードａ
はＶss（０Ｖ）、ノードｂはＶdd（４０Ｖ）となる。し
たがって、本回路は、Ｖdd1/Ｖss（３Ｖ／０Ｖ系）をＶ
dd/Ｖss（４０Ｖ／０Ｖ系）に変換するという動作を行
う。
ま、入力信号φがＬレベルのとき、Ｍ３はオフ、Ｍ４は
オンし、Ｍ１はオン、Ｍ２はオフするので、ノードａは
Ｖdd（４０Ｖ）、ノードｂはＶss（０Ｖ）となる。ま
た、入力信号φがＨレベルのときは、Ｍ３はオン、Ｍ４
はオフし、Ｍ１はオフ、Ｍ２はオンするので、ノードａ
はＶss（０Ｖ）、ノードｂはＶdd（４０Ｖ）となる。し
たがって、本回路は、Ｖdd1/Ｖss（３Ｖ／０Ｖ系）をＶ
dd/Ｖss（４０Ｖ／０Ｖ系）に変換するという動作を行
う。
【０００５】次に、本回路の過渡状態の動作について考
察する。いま、Ｍ１，Ｍ２，Ｍ３，Ｍ４のトランジスタ
サイズが等しいとする。また、各トランジスタのオン抵
抗をｒ1,ｒ2,ｒ3,ｒ4とする。入力信号φがＬからＨに
変化するとＭ３がオフ状態からオン状態となる。このと
き、ノードａの電圧Ｖａは、次式で表される。 Ｖａ＝ｒ3・Ｖdd／(ｒ1＋ｒ3) ・・・・・・（１） また、Ｍ３のＶgs＝Ｖdd1＝３Ｖ、Ｍ１のＶgs＝Ｖdd＝
４０Ｖのため、次式が成り立つ。
察する。いま、Ｍ１，Ｍ２，Ｍ３，Ｍ４のトランジスタ
サイズが等しいとする。また、各トランジスタのオン抵
抗をｒ1,ｒ2,ｒ3,ｒ4とする。入力信号φがＬからＨに
変化するとＭ３がオフ状態からオン状態となる。このと
き、ノードａの電圧Ｖａは、次式で表される。 Ｖａ＝ｒ3・Ｖdd／(ｒ1＋ｒ3) ・・・・・・（１） また、Ｍ３のＶgs＝Ｖdd1＝３Ｖ、Ｍ１のＶgs＝Ｖdd＝
４０Ｖのため、次式が成り立つ。
【０００６】 ｒ3≫ｒ1 ・・・・・・（２） よって、Ｖａ≒Ｖdd ・・・・・・（３） つまり、入力がＬからＨへ変化してもＶａはＶddに固定
されたままとなる。これでは、Ｍ２もオフからオンに変
化せず、この回路は動作しない。したがって、以上のこ
とから、レベルシフト動作をするためには、次の条件が
必要である。
されたままとなる。これでは、Ｍ２もオフからオンに変
化せず、この回路は動作しない。したがって、以上のこ
とから、レベルシフト動作をするためには、次の条件が
必要である。
【０００７】 Ｖdd−Ｖａ＞Ｖth(Ｍ２） ・・・・・（４） ここで、Ｖth(Ｍ２）はＭ２の閾値電圧の絶対値であ
る。そして、（４）式に（１）式のＶａを代入すると、 Ｖdd／（１＋r3／r1）＞Ｖth(Ｍ２） ・・・・・（５） 入力信号φがＨからＬに変化するとＭ４がオフ状態から
オン状態となる。この場合も、上記と同様にしてレベル
シフト動作をするためには、次の条件が必要である。
る。そして、（４）式に（１）式のＶａを代入すると、 Ｖdd／（１＋r3／r1）＞Ｖth(Ｍ２） ・・・・・（５） 入力信号φがＨからＬに変化するとＭ４がオフ状態から
オン状態となる。この場合も、上記と同様にしてレベル
シフト動作をするためには、次の条件が必要である。
【０００８】 Ｖdd／（１＋r4／r2）＞Ｖth(Ｍ１） ・・・・・（６） したがって、レベルシフト動作を行うためには、r3／r
1，r4／r2の値をできる限り小さくすることが必要であ
ることがわかる。そのための手段として、従来、ＭＯＳ
トランジスタＭ３，Ｍ４のゲート幅（Ｗ）を大きくした
り、その閾値電圧を小さくする設定すること等によりオ
ン抵抗r3，r4を低減していた。
1，r4／r2の値をできる限り小さくすることが必要であ
ることがわかる。そのための手段として、従来、ＭＯＳ
トランジスタＭ３，Ｍ４のゲート幅（Ｗ）を大きくした
り、その閾値電圧を小さくする設定すること等によりオ
ン抵抗r3，r4を低減していた。
【０００９】
【発明が解決しようとする課題】しかしながら、レベル
シフト回路は、ＬＣＤドライバーＩＣの中に多数内蔵す
る必要があるため、Ｍ３，Ｍ４のトランジスタサイズを
大きくすると、ＩＣのチップ面積が増大するという欠点
があった。一方、イオン注入工程でＭ３，Ｍ４の閾値電
圧を選択的に小さくする設定することは、製造工程の追
加が必要になるという欠点があった。
シフト回路は、ＬＣＤドライバーＩＣの中に多数内蔵す
る必要があるため、Ｍ３，Ｍ４のトランジスタサイズを
大きくすると、ＩＣのチップ面積が増大するという欠点
があった。一方、イオン注入工程でＭ３，Ｍ４の閾値電
圧を選択的に小さくする設定することは、製造工程の追
加が必要になるという欠点があった。
【００１０】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、ＭＯＳトランジスタＭ３，Ｍ４のゲー
ト酸化膜厚（ｔox2）をＭＯＳトランジスタＭ１，Ｍ２
のゲート酸化膜厚（tox1)より薄くした(tox2＜tox1)。
また、ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜を
ＭＯＳトランジスタＭ５，Ｍ６のゲート酸化膜と同一工
程で形成した。
解決するために、ＭＯＳトランジスタＭ３，Ｍ４のゲー
ト酸化膜厚（ｔox2）をＭＯＳトランジスタＭ１，Ｍ２
のゲート酸化膜厚（tox1)より薄くした(tox2＜tox1)。
また、ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜を
ＭＯＳトランジスタＭ５，Ｍ６のゲート酸化膜と同一工
程で形成した。
【００１１】
【作用】一般にＭＯＳトランジスタのドレイン電流Ｉd
は、次式で与えられる。 Ｉｄ＝μ・Ｗ・Ｖds・ε・（Ｖgs−Ｖth)／Ｌ・tox ・・・・（７） したがって、オン抵抗 r ( Ｖds／Ｉｄ） ∝ tox ・・・・（８） ここで、Ｖdsはソースドレイン間電圧、Ｖgsはゲートソ
ース間電圧、εは誘電定数、Ｌはチャネル長、toxはゲ
ート酸化膜厚である。すなわち、ゲート酸化膜厚を小さ
くすることにより、オン抵抗を低減できる。したがっ
て、ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜厚
（ｔox2）をＭＯＳトランジスタＭ１，Ｍ２のゲート酸
化膜厚（ｔox1)より薄くすること(tox2＜tox1)により、
上記（５）、（６）式の条件を満足することができる。
は、次式で与えられる。 Ｉｄ＝μ・Ｗ・Ｖds・ε・（Ｖgs−Ｖth)／Ｌ・tox ・・・・（７） したがって、オン抵抗 r ( Ｖds／Ｉｄ） ∝ tox ・・・・（８） ここで、Ｖdsはソースドレイン間電圧、Ｖgsはゲートソ
ース間電圧、εは誘電定数、Ｌはチャネル長、toxはゲ
ート酸化膜厚である。すなわち、ゲート酸化膜厚を小さ
くすることにより、オン抵抗を低減できる。したがっ
て、ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜厚
（ｔox2）をＭＯＳトランジスタＭ１，Ｍ２のゲート酸
化膜厚（ｔox1)より薄くすること(tox2＜tox1)により、
上記（５）、（６）式の条件を満足することができる。
【００１２】また、このようにＭ３，Ｍ４のゲート酸化
膜厚（tox2)を薄くしても、回路構成上、そのゲート電
極には高電圧（４０Ｖ）は印加されないので、耐圧不良
を生じるおそれはない。したがって、上記手段によれ
ば、従来に比してチップ面積を低減できる利点がある。
さらに、ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜
をＭＯＳトランジスタＭ５，Ｍ６のゲート酸化膜と同一
工程で形成することにより、特別の工程を追加すること
なく、Ｍ３，Ｍ４のゲート酸化膜厚（tox2)を薄くする
ことができるので、製造工程の削減にも効果がある。
膜厚（tox2)を薄くしても、回路構成上、そのゲート電
極には高電圧（４０Ｖ）は印加されないので、耐圧不良
を生じるおそれはない。したがって、上記手段によれ
ば、従来に比してチップ面積を低減できる利点がある。
さらに、ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜
をＭＯＳトランジスタＭ５，Ｍ６のゲート酸化膜と同一
工程で形成することにより、特別の工程を追加すること
なく、Ｍ３，Ｍ４のゲート酸化膜厚（tox2)を薄くする
ことができるので、製造工程の削減にも効果がある。
【００１３】
【実施例】以下で、本発明の一実施例に係るレベルシフ
ト回路を図面を参照しながら説明する。本実施例のレベ
ルシフト回路は、図１に示すように、ゲートとドレイン
を相互にクロス接続したＰチャネル型ＭＯＳトランジス
タＭ１，Ｍ２と、ＭＯＳトランジスタＭ１，Ｍ２のソー
スに供給された高電源Ｖdd（４０Ｖ）と、ＭＯＳトラン
ジスタＭ１，Ｍ２のドレインと接地電源Ｖss（０Ｖ）と
の間に接続されたＮチャネル型ＭＯＳトランジスタＭ
３，Ｍ４と、ＭＯＳトランジスタＭ３，Ｍ４のゲートに
それぞれ入力された信号φおよび反転信号＊φとを有
し、ＭＯＳトランジスタＭ２，Ｍ４の接続点ｂからレベ
ルシフトされた信号を出力するものであって、ＭＯＳト
ランジスタＭ１，Ｍ２，Ｍ３，Ｍ４を高耐圧型で形成
し、反転信号＊φを発生させるインバータを構成するＭ
ＯＳトランジスタＭ５，Ｍ６を通常耐圧型で形成すると
ともに、ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜
厚（ｔox2）をＭＯＳトランジスタＭ１，Ｍ２のゲート
酸化膜厚（ｔox1)より薄くしたこと(tox2＜tox1)を特徴
としている。
ト回路を図面を参照しながら説明する。本実施例のレベ
ルシフト回路は、図１に示すように、ゲートとドレイン
を相互にクロス接続したＰチャネル型ＭＯＳトランジス
タＭ１，Ｍ２と、ＭＯＳトランジスタＭ１，Ｍ２のソー
スに供給された高電源Ｖdd（４０Ｖ）と、ＭＯＳトラン
ジスタＭ１，Ｍ２のドレインと接地電源Ｖss（０Ｖ）と
の間に接続されたＮチャネル型ＭＯＳトランジスタＭ
３，Ｍ４と、ＭＯＳトランジスタＭ３，Ｍ４のゲートに
それぞれ入力された信号φおよび反転信号＊φとを有
し、ＭＯＳトランジスタＭ２，Ｍ４の接続点ｂからレベ
ルシフトされた信号を出力するものであって、ＭＯＳト
ランジスタＭ１，Ｍ２，Ｍ３，Ｍ４を高耐圧型で形成
し、反転信号＊φを発生させるインバータを構成するＭ
ＯＳトランジスタＭ５，Ｍ６を通常耐圧型で形成すると
ともに、ＭＯＳトランジスタＭ３，Ｍ４のゲート酸化膜
厚（ｔox2）をＭＯＳトランジスタＭ１，Ｍ２のゲート
酸化膜厚（ｔox1)より薄くしたこと(tox2＜tox1)を特徴
としている。
【００１４】上記したように、本回路が正常にレベルシ
フト動作を行うためには、（５）式および（６）式の条
件を満足することが必要である。ところで、ＭＯＳトラ
ンジスタのオン抵抗は、（８）式で示したようにゲート
酸化膜厚toxに比例することから、ＭＯＳトランジスタ
Ｍ３，Ｍ４のゲート酸化膜厚（ｔox2）をＭＯＳトラン
ジスタＭ１，Ｍ２のゲート酸化膜厚（ｔox1)より薄くす
ることにより、トランジスタ・サイズの増加を抑止しつ
つ、かかる条件を満足することが可能となる。
フト動作を行うためには、（５）式および（６）式の条
件を満足することが必要である。ところで、ＭＯＳトラ
ンジスタのオン抵抗は、（８）式で示したようにゲート
酸化膜厚toxに比例することから、ＭＯＳトランジスタ
Ｍ３，Ｍ４のゲート酸化膜厚（ｔox2）をＭＯＳトラン
ジスタＭ１，Ｍ２のゲート酸化膜厚（ｔox1)より薄くす
ることにより、トランジスタ・サイズの増加を抑止しつ
つ、かかる条件を満足することが可能となる。
【００１５】次に、上記ＭＯＳトランジスタＭ１，Ｍ
２，Ｍ３，Ｍ４のデバイス構造を説明する。ＭＯＳトラ
ンジスタＭ１，Ｍ２は、図３に示すように、Ｐ型Ｓｉ基
板１上にＮウエル２が形成され、膜厚tox1(１０００
Å）のゲート酸化膜３上にゲート電極４が形成されてお
り、その両側にソース層５、ドレイン６層が形成されて
いる。ドレイン層６は、ゲート電極４に自己整合された
低濃度のＰ-層６Ａと、ゲート電極からオフセットされ
た高濃度のＰ+層６Ｂとから成る。上記トランジスタ
は、回路構成上、ゲート電極４とドレイン６に高電圧
（４０Ｖ）が印加されるので、ゲート酸化膜３を比較的
厚く形成し、ドレインをオフセット・ゲート型の高耐圧
構造としている。
２，Ｍ３，Ｍ４のデバイス構造を説明する。ＭＯＳトラ
ンジスタＭ１，Ｍ２は、図３に示すように、Ｐ型Ｓｉ基
板１上にＮウエル２が形成され、膜厚tox1(１０００
Å）のゲート酸化膜３上にゲート電極４が形成されてお
り、その両側にソース層５、ドレイン６層が形成されて
いる。ドレイン層６は、ゲート電極４に自己整合された
低濃度のＰ-層６Ａと、ゲート電極からオフセットされ
た高濃度のＰ+層６Ｂとから成る。上記トランジスタ
は、回路構成上、ゲート電極４とドレイン６に高電圧
（４０Ｖ）が印加されるので、ゲート酸化膜３を比較的
厚く形成し、ドレインをオフセット・ゲート型の高耐圧
構造としている。
【００１６】一方、ＭＯＳトランジスタＭ３，Ｍ４は、
図４に示すように、Ｐ型Ｓｉ基板１上に膜厚tox2(３０
０Å）のゲート酸化膜７上を介してゲート電極８が形成
され、その両側にソース層９、ドレイン層１０が形成さ
れている。ドレイン層１０は、ゲート電極８に自己整合
された低濃度のＮ-層１０Ａと、ゲート電極からオフセ
ットされた高濃度のＮ+層１０Ｂとから成る。上記トラ
ンジスタは、ゲート電極８に高電圧は印加されないの
で、ゲート耐圧劣化の問題は生じない。
図４に示すように、Ｐ型Ｓｉ基板１上に膜厚tox2(３０
０Å）のゲート酸化膜７上を介してゲート電極８が形成
され、その両側にソース層９、ドレイン層１０が形成さ
れている。ドレイン層１０は、ゲート電極８に自己整合
された低濃度のＮ-層１０Ａと、ゲート電極からオフセ
ットされた高濃度のＮ+層１０Ｂとから成る。上記トラ
ンジスタは、ゲート電極８に高電圧は印加されないの
で、ゲート耐圧劣化の問題は生じない。
【００１７】また、ＭＯＳトランジスタＭ５，Ｍ６は、
図５に示すように、通常耐圧型の構造である。すなわ
ち、Ｐ型Ｓｉ基板１上に膜厚tox2（３００Å）のゲート
酸化膜１１を介してゲート電極１２が形成され、その両
側にソース層１３、ドレイン層１４が形成されている。
上記トランジスタは通常耐圧型のため、オフセット・ド
レイン構造を成していない。
図５に示すように、通常耐圧型の構造である。すなわ
ち、Ｐ型Ｓｉ基板１上に膜厚tox2（３００Å）のゲート
酸化膜１１を介してゲート電極１２が形成され、その両
側にソース層１３、ドレイン層１４が形成されている。
上記トランジスタは通常耐圧型のため、オフセット・ド
レイン構造を成していない。
【００１８】次に、本実施例のレベルシフト回路を構成
するＭＯＳトランジスタの製造方法を従来例と比較して
説明する。まず、従来の製造方法は図６に示すように、
１回目のゲート酸化（１）により、膜厚tox1（１０００
Å）のゲート酸化膜を形成し、次にゲート酸化膜エッ
チ、すなわち、通常耐圧トランジスタＭ５，Ｍ６の形成
領域のゲート酸化膜を選択的にエッチング除去する。次
いで、２回目のゲート酸化（２）を行い、通常耐圧型ト
ランジスタＭ５，Ｍ６の形成領域に膜厚tox2（３００
Å）のゲート酸化膜を形成する。その後、閾値電圧のコ
ントロールのために、高耐圧ＭＯＳトランジスタＭ３，
Ｍ４と、通常耐圧ＭＯＳトランジスタＭ５，Ｍ６のチャ
ネル・イオン注入をそれぞれに行う。
するＭＯＳトランジスタの製造方法を従来例と比較して
説明する。まず、従来の製造方法は図６に示すように、
１回目のゲート酸化（１）により、膜厚tox1（１０００
Å）のゲート酸化膜を形成し、次にゲート酸化膜エッ
チ、すなわち、通常耐圧トランジスタＭ５，Ｍ６の形成
領域のゲート酸化膜を選択的にエッチング除去する。次
いで、２回目のゲート酸化（２）を行い、通常耐圧型ト
ランジスタＭ５，Ｍ６の形成領域に膜厚tox2（３００
Å）のゲート酸化膜を形成する。その後、閾値電圧のコ
ントロールのために、高耐圧ＭＯＳトランジスタＭ３，
Ｍ４と、通常耐圧ＭＯＳトランジスタＭ５，Ｍ６のチャ
ネル・イオン注入をそれぞれに行う。
【００１９】これに対して、本発明に係る製造方法は、
図７に示すように短縮されている。まず、１回目のゲー
ト酸化（１）により、膜厚tox1（１０００Å）のゲート
酸化膜を形成するのは同じであるが、次のゲート酸化膜
エッチでは、通常耐圧トランジスタＭ５，Ｍ６の形成領
域だけでなく、高耐圧ＭＯＳトランジスタＭ３，Ｍ４の
形成領域の酸化膜も同時に除去してしまう。次に、２回
目のゲート酸化（２）を行い、膜厚tox2（３００Å）の
ゲート酸化膜を形成する。そして、通常耐圧トランジス
タＭ５，Ｍ６と高耐圧ＭＯＳトランジスタＭ３，Ｍ４の
チャネル・イオン注入を行う。このように、高耐圧ＭＯ
ＳトランジスタＭ３，Ｍ４のゲート酸化膜厚を薄くする
ために、通常耐圧ＭＯＳトランジスタＭ５，Ｍ６のゲー
ト酸化膜形成工程を利用しているので、特別の工程を追
加することなく、製造することができる。また、ゲート
酸化膜厚が同一になるため、閾値電圧のコントロールの
ためのチャネル・イオン注入工程も共用することがで
き、製造工程が短縮される。
図７に示すように短縮されている。まず、１回目のゲー
ト酸化（１）により、膜厚tox1（１０００Å）のゲート
酸化膜を形成するのは同じであるが、次のゲート酸化膜
エッチでは、通常耐圧トランジスタＭ５，Ｍ６の形成領
域だけでなく、高耐圧ＭＯＳトランジスタＭ３，Ｍ４の
形成領域の酸化膜も同時に除去してしまう。次に、２回
目のゲート酸化（２）を行い、膜厚tox2（３００Å）の
ゲート酸化膜を形成する。そして、通常耐圧トランジス
タＭ５，Ｍ６と高耐圧ＭＯＳトランジスタＭ３，Ｍ４の
チャネル・イオン注入を行う。このように、高耐圧ＭＯ
ＳトランジスタＭ３，Ｍ４のゲート酸化膜厚を薄くする
ために、通常耐圧ＭＯＳトランジスタＭ５，Ｍ６のゲー
ト酸化膜形成工程を利用しているので、特別の工程を追
加することなく、製造することができる。また、ゲート
酸化膜厚が同一になるため、閾値電圧のコントロールの
ためのチャネル・イオン注入工程も共用することがで
き、製造工程が短縮される。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
レベルシフト回路のＭＯＳトランジスタＭ３，Ｍ４のゲ
ート酸化膜厚（ｔox2）をＭＯＳトランジスタＭ１，Ｍ
２のゲート酸化膜厚（tox1)より薄くしている(tox2＜to
x1)。これにより、従来のようにチップ面積を増加する
ことなく、低電圧系から高電圧系へのレベルシフトを実
現することができる。
レベルシフト回路のＭＯＳトランジスタＭ３，Ｍ４のゲ
ート酸化膜厚（ｔox2）をＭＯＳトランジスタＭ１，Ｍ
２のゲート酸化膜厚（tox1)より薄くしている(tox2＜to
x1)。これにより、従来のようにチップ面積を増加する
ことなく、低電圧系から高電圧系へのレベルシフトを実
現することができる。
【００２１】さらに、本発明によれば、ＭＯＳトランジ
スタＭ３，Ｍ４のゲート酸化膜をＭＯＳトランジスタＭ
５，Ｍ６のゲート酸化膜と同一工程で形成することによ
り、特別の工程を追加することなく、Ｍ３，Ｍ４のゲー
ト酸化膜厚（tox2)を薄くすることができるので、製造
工程の削減にも効果がある。
スタＭ３，Ｍ４のゲート酸化膜をＭＯＳトランジスタＭ
５，Ｍ６のゲート酸化膜と同一工程で形成することによ
り、特別の工程を追加することなく、Ｍ３，Ｍ４のゲー
ト酸化膜厚（tox2)を薄くすることができるので、製造
工程の削減にも効果がある。
【図１】本発明の一実施例に係るレベルシフト回路を説
明する回路図である。
明する回路図である。
【図２】レシフト回路の過渡応答時の等価回路図であ
る。
る。
【図３】高耐圧ＭＯＳトランジスタＭ１，Ｍ２の構造を
説明する断面図である。
説明する断面図である。
【図４】高耐圧ＭＯＳトランジスタＭ３，Ｍ４の構造を
説明する断面図である。
説明する断面図である。
【図５】通常耐圧ＭＯＳトランジスタＭ５，Ｍ６の構造
を説明する断面図である。
を説明する断面図である。
【図６】従来例に係る製造工程を説明するプロセスフロ
ー図である。
ー図である。
【図７】本発明の一実施例に係る製造工程を説明するプ
ロセスフロー図である。
ロセスフロー図である。
Ｍ１，Ｍ２，Ｍ３，Ｍ４ 高耐圧ＭＯＳトランジスタ Ｍ５，Ｍ６ 通常耐圧ＭＯＳトランジス
タ Ｖdd1 低電圧系の電源電圧 Ｖdd 高耐圧系の電源電圧 φ 入力信号 r1 高耐圧ＭＯＳトランジスタ
Ｍ１のオン抵抗 r3 高耐圧ＭＯＳトランジスタ
Ｍ３のオン抵抗 １ Ｐ型基板 ２ Ｎウエル ３ ゲート酸化膜 ４ ゲート電極 ５ ソース層 ６ ドレイン層 ７ ゲート酸化膜 ８ ゲート電極 ９ ソース層 １０ ドレイン層 １１ ゲート酸化膜 １２ ゲート電極 １３ ソース層 １４ ドレイン層
タ Ｖdd1 低電圧系の電源電圧 Ｖdd 高耐圧系の電源電圧 φ 入力信号 r1 高耐圧ＭＯＳトランジスタ
Ｍ１のオン抵抗 r3 高耐圧ＭＯＳトランジスタ
Ｍ３のオン抵抗 １ Ｐ型基板 ２ Ｎウエル ３ ゲート酸化膜 ４ ゲート電極 ５ ソース層 ６ ドレイン層 ７ ゲート酸化膜 ８ ゲート電極 ９ ソース層 １０ ドレイン層 １１ ゲート酸化膜 １２ ゲート電極 １３ ソース層 １４ ドレイン層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78
Claims (2)
- 【請求項１】 ゲートとドレインを相互にクロス接続し
た一導電チャネル型ＭＯＳトランジスタＭ１，Ｍ２と、
ＭＯＳトランジスタＭ１，Ｍ２のソースに供給された高
電源Ｖddと、ＭＯＳトランジスタＭ１，Ｍ２のドレイン
と接地電源Ｖssとの間に接続された逆導電チャネル型Ｍ
ＯＳトランジスタＭ３，Ｍ４と、ＭＯＳトランジスタＭ
３，Ｍ４のゲートにそれぞれ入力された信号φおよび反
転信号＊φとを有し、ＭＯＳトランジスタＭ２，Ｍ４の
接続点からレベルシフトされた信号を出力するレベルシ
フト回路において、前記ＭＯＳトランジスタＭ１，Ｍ
２，Ｍ３，Ｍ４を高耐圧型で形成し、反転信号＊φを発
生させるインバータを構成するＭＯＳトランジスタＭ
５，Ｍ６を通常耐圧型で形成するとともに、ＭＯＳトラ
ンジスタＭ３，Ｍ４のゲート酸化膜厚（ｔox2）をＭＯ
ＳトランジスタＭ１，Ｍ２のゲート酸化膜厚（ｔox1)よ
り薄くしたこと(tox2＜tox1)を特徴とするレベルシフト
回路。 - 【請求項２】 前記ＭＯＳトランジスタＭ３，Ｍ４のゲ
ート酸化膜を前記ＭＯＳトランジスタＭ５，Ｍ６のゲー
ト酸化膜と同一工程で形成したことを特徴とする請求項
１記載のレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20228394A JP3448361B2 (ja) | 1994-08-26 | 1994-08-26 | レベルシフト回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20228394A JP3448361B2 (ja) | 1994-08-26 | 1994-08-26 | レベルシフト回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870247A true JPH0870247A (ja) | 1996-03-12 |
| JP3448361B2 JP3448361B2 (ja) | 2003-09-22 |
Family
ID=16454978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20228394A Expired - Fee Related JP3448361B2 (ja) | 1994-08-26 | 1994-08-26 | レベルシフト回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448361B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302610B1 (ko) * | 1999-05-21 | 2001-09-26 | 김영환 | 고전압 구동 회로 |
| US6597040B2 (en) | 2000-06-29 | 2003-07-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having MOS transistor for coupling two signal lines |
| JP2006093748A (ja) * | 2004-09-16 | 2006-04-06 | Renesas Technology Corp | 半導体集積回路装置のタイミング制御回路 |
| JP2009147985A (ja) * | 2001-08-31 | 2009-07-02 | Renesas Technology Corp | 半導体装置 |
| WO2011001785A1 (ja) * | 2009-07-01 | 2011-01-06 | 株式会社日立製作所 | 半導体記憶回路 |
-
1994
- 1994-08-26 JP JP20228394A patent/JP3448361B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302610B1 (ko) * | 1999-05-21 | 2001-09-26 | 김영환 | 고전압 구동 회로 |
| US6597040B2 (en) | 2000-06-29 | 2003-07-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having MOS transistor for coupling two signal lines |
| JP2009147985A (ja) * | 2001-08-31 | 2009-07-02 | Renesas Technology Corp | 半導体装置 |
| JP2006093748A (ja) * | 2004-09-16 | 2006-04-06 | Renesas Technology Corp | 半導体集積回路装置のタイミング制御回路 |
| JP4642417B2 (ja) * | 2004-09-16 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| WO2011001785A1 (ja) * | 2009-07-01 | 2011-01-06 | 株式会社日立製作所 | 半導体記憶回路 |
| JP5286414B2 (ja) * | 2009-07-01 | 2013-09-11 | 株式会社日立製作所 | 半導体記憶回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3448361B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297139B1 (ko) | 반도체 집적회로 | |
| US6653868B2 (en) | Semiconductor integrated circuit, method and program for designing the semiconductor integrated circuit | |
| US7429873B2 (en) | High voltage digital driver with dynamically biased cascode transistors | |
| US6741098B2 (en) | High speed semiconductor circuit having low power consumption | |
| US6211725B1 (en) | Low powder CMOS circuit | |
| US7362136B2 (en) | Dual voltage single gate oxide I/O circuit with high voltage stress tolerance | |
| JPH08335122A (ja) | 基準電圧用半導体装置 | |
| US7218145B2 (en) | Level conversion circuit | |
| US4859878A (en) | Bi-MOS levelshift circuit capable of controlling power consumption | |
| JP3448361B2 (ja) | レベルシフト回路の製造方法 | |
| JPH11330942A (ja) | 出力バッファ回路 | |
| US7135914B2 (en) | High voltage CMOS switch with reduced high voltage junction stresses | |
| JP4048232B2 (ja) | レベルシフト回路 | |
| JP3518310B2 (ja) | 容量性負荷駆動回路 | |
| JP2978346B2 (ja) | 半導体集積回路装置の入力回路 | |
| JP3272272B2 (ja) | 半導体集積回路の製造方法 | |
| KR930000822B1 (ko) | 전위검지회로 | |
| JP2946547B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| JP2671808B2 (ja) | インタフェース回路 | |
| JPH04103215A (ja) | 半導体集積回路の入力回路 | |
| JP2000278098A (ja) | レシオ回路、ラッチ回路及びｍｏｓトランジスタ | |
| JPH1145945A (ja) | 半導体集積回路とその製造方法 | |
| JPH06232728A (ja) | 入出力回路 | |
| JPS6119227A (ja) | Ｍｏｓ入力回路装置 | |
| JPH10190435A (ja) | 半導体出力回路、ｃｍｏｓ出力回路、端子電位検出回路、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |