JPH0846033A - 多層配線層の形成方法 - Google Patents
多層配線層の形成方法Info
- Publication number
- JPH0846033A JPH0846033A JP18108494A JP18108494A JPH0846033A JP H0846033 A JPH0846033 A JP H0846033A JP 18108494 A JP18108494 A JP 18108494A JP 18108494 A JP18108494 A JP 18108494A JP H0846033 A JPH0846033 A JP H0846033A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- forming
- layer
- wiring layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 本発明は、第1の配線層6上に酸化膜1と窒
化膜2を順次形成する工程と、窒化膜2に配線溝を形成
する工程と、この配線溝内の所定箇所にアモルファスシ
リコン4を形成する工程と、このアモルファスシリコン
4をマスクに酸化膜1にコンタクトホールを形成する工
程と、配線溝とコンタクトホールに第2の配線層を形成
する工程とを具備する。 【効果】 本発明で提供する手段を用いると、微細化さ
れたコンタクトホールを有する多層配線層の形成方法を
提供できる。
化膜2を順次形成する工程と、窒化膜2に配線溝を形成
する工程と、この配線溝内の所定箇所にアモルファスシ
リコン4を形成する工程と、このアモルファスシリコン
4をマスクに酸化膜1にコンタクトホールを形成する工
程と、配線溝とコンタクトホールに第2の配線層を形成
する工程とを具備する。 【効果】 本発明で提供する手段を用いると、微細化さ
れたコンタクトホールを有する多層配線層の形成方法を
提供できる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に多層配線における配線溝およびコンタクト
ホールの形成方法に関する。
に関し、特に多層配線における配線溝およびコンタクト
ホールの形成方法に関する。
【0002】
【従来の技術】多層配線層構造を有する半導体装置の電
極を形成するために、配線層間に形成された絶縁膜を開
口する技術がある。この開口部の形状は通常微細な円筒
形状を成しておりコンタクトホールと称されている。こ
のコンタクトホールは配線層間の電気的接続を取るため
に、基板に対し概ね垂直に形成されている。一方、横方
向の電気的接続を取るために、絶縁膜上に配線層が基板
方向に形成されている。半導体装置を製造するにあた
り、このコンタクトホールに形成される配線層を特にコ
ンタクト層、絶縁層上に形成される配線層を特に横配線
層と称する。また、現在、このコンタクト層と横配線層
は、電界効果トランジスタ、バイポーラトランジスタ、
プレーナトランジスタなどを有する殆ど全ての半導体装
置に形成されており不可欠のものである。ところが近年
の半導体装置の高集積化に伴ってトランジスタ間の間隔
が極めて狭くなっており、半導体装置の製造方法に関す
る問題が生じている。
極を形成するために、配線層間に形成された絶縁膜を開
口する技術がある。この開口部の形状は通常微細な円筒
形状を成しておりコンタクトホールと称されている。こ
のコンタクトホールは配線層間の電気的接続を取るため
に、基板に対し概ね垂直に形成されている。一方、横方
向の電気的接続を取るために、絶縁膜上に配線層が基板
方向に形成されている。半導体装置を製造するにあた
り、このコンタクトホールに形成される配線層を特にコ
ンタクト層、絶縁層上に形成される配線層を特に横配線
層と称する。また、現在、このコンタクト層と横配線層
は、電界効果トランジスタ、バイポーラトランジスタ、
プレーナトランジスタなどを有する殆ど全ての半導体装
置に形成されており不可欠のものである。ところが近年
の半導体装置の高集積化に伴ってトランジスタ間の間隔
が極めて狭くなっており、半導体装置の製造方法に関す
る問題が生じている。
【0003】従来のコンタクト層及び横配線層の形成方
法について説明する。図8はフォトレジスト3を形成す
る工程を示している。第1の配線層5を被覆するように
形成された酸化膜1上に、第1の配線層5上の酸化膜1
の所定表面が露出するように、リソグラフィー法によっ
てポジ型のフォトレジスト3を形成する。
法について説明する。図8はフォトレジスト3を形成す
る工程を示している。第1の配線層5を被覆するように
形成された酸化膜1上に、第1の配線層5上の酸化膜1
の所定表面が露出するように、リソグラフィー法によっ
てポジ型のフォトレジスト3を形成する。
【0004】図9はコンタクトホールを開口する工程を
示している。フォトレジスト3をマスクとして、RIE
法によって第1の配線層6の所定表面が露出するよう、
酸化膜1を除去する。
示している。フォトレジスト3をマスクとして、RIE
法によって第1の配線層6の所定表面が露出するよう、
酸化膜1を除去する。
【0005】図10はフォトレジスト3を除去する工程
を示している。アッシングによって酸化膜1上のフォト
レジスト3を完全に除去する。図11は第2の配線層6
を形成する工程を示している。第1の配線層5の表面と
コンタクトホール側壁及び酸化膜1上に第2の配線層6
をスパッタリング形成する。
を示している。アッシングによって酸化膜1上のフォト
レジスト3を完全に除去する。図11は第2の配線層6
を形成する工程を示している。第1の配線層5の表面と
コンタクトホール側壁及び酸化膜1上に第2の配線層6
をスパッタリング形成する。
【0006】図12はフォトレジスト3を形成する工程
を示している。コンタクトホールを被覆するよう、コン
タクトホール内とコンタクトホール周辺に形成されてい
る第2の配線層6上に、フォトレジスト3を形成する。
を示している。コンタクトホールを被覆するよう、コン
タクトホール内とコンタクトホール周辺に形成されてい
る第2の配線層6上に、フォトレジスト3を形成する。
【0007】図13は第2の配線層6を残存形成する工
程を示している。先ず、図示せぬレジストをマスクとし
て、コンタクトホール開口部周辺の第2の配線層を、R
IE法によって除去する。この時、コンタクトホール内
とコンタクトホール周辺にのみ第2の配線層6を残存さ
せる。コンタクトホール周辺の第2の配線層6が前述の
横配線層6aであり、またコンタクトホール内の第2の
配線層6が前述のコンタクト層6bである。その後、ア
ッシングによってフォトレジスト3を完全に除去する。
程を示している。先ず、図示せぬレジストをマスクとし
て、コンタクトホール開口部周辺の第2の配線層を、R
IE法によって除去する。この時、コンタクトホール内
とコンタクトホール周辺にのみ第2の配線層6を残存さ
せる。コンタクトホール周辺の第2の配線層6が前述の
横配線層6aであり、またコンタクトホール内の第2の
配線層6が前述のコンタクト層6bである。その後、ア
ッシングによってフォトレジスト3を完全に除去する。
【0008】以上の工程により、横配線層6a及びコン
タクト層6bが形成される。従来の製造工程において
は、フォトレジスト3を形成する工程が2回ある。その
形状においては、どちらもパターン化されるが、所定の
領域に残存形成させるネガ型フォトレジストの場合、特
に図12に示すようにコンタクトホール上にのみ形成さ
せるのは非常に困難で、コンタクトホール径が小さくな
るにしたがい、リソグラフィーの合わせズレが生じる。
この合わせズレが進行すると、所定箇所にフォトレジス
ト3が形成されず、コンタクトホールを被覆しない現象
が起こる。その結果、前述の第2の配線層6を残存形成
する工程(図13参照)において、コンタクト層6bが
除去され、基板と垂直方向の電気的接続に支障をきた
す。これをコンタクト不良という。コンタクト不良を回
避するためにフォトレジスト3の横方向の寸法を大きく
する方法があるが、横配線層6aが広い領域に残存形成
してしまうため、コンタクトホール間隔を小さくするこ
とが困難となる。このように、従来の製造方法では、コ
ンタクトホールの径やコンタクトホール間隔に関する、
いわゆるコンタクトホールの微細化に伴う問題を解消す
ることができない。
タクト層6bが形成される。従来の製造工程において
は、フォトレジスト3を形成する工程が2回ある。その
形状においては、どちらもパターン化されるが、所定の
領域に残存形成させるネガ型フォトレジストの場合、特
に図12に示すようにコンタクトホール上にのみ形成さ
せるのは非常に困難で、コンタクトホール径が小さくな
るにしたがい、リソグラフィーの合わせズレが生じる。
この合わせズレが進行すると、所定箇所にフォトレジス
ト3が形成されず、コンタクトホールを被覆しない現象
が起こる。その結果、前述の第2の配線層6を残存形成
する工程(図13参照)において、コンタクト層6bが
除去され、基板と垂直方向の電気的接続に支障をきた
す。これをコンタクト不良という。コンタクト不良を回
避するためにフォトレジスト3の横方向の寸法を大きく
する方法があるが、横配線層6aが広い領域に残存形成
してしまうため、コンタクトホール間隔を小さくするこ
とが困難となる。このように、従来の製造方法では、コ
ンタクトホールの径やコンタクトホール間隔に関する、
いわゆるコンタクトホールの微細化に伴う問題を解消す
ることができない。
【0009】
【発明が解決しようとする課題】上記したように従来の
製造方法では、コンタクト不良を回避するために、ネガ
型フォトレジストの大型化とコンタクトホールの大口径
化を行っていた。その結果、コンタクトホールの微細化
に著しい悪影響を及ぼしていた。本発明は、上記欠点を
除去し、半導体装置において微細化されたコンタクトホ
ールを有する多層配線層の形成方法を提供する。
製造方法では、コンタクト不良を回避するために、ネガ
型フォトレジストの大型化とコンタクトホールの大口径
化を行っていた。その結果、コンタクトホールの微細化
に著しい悪影響を及ぼしていた。本発明は、上記欠点を
除去し、半導体装置において微細化されたコンタクトホ
ールを有する多層配線層の形成方法を提供する。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第1の導体層上に第1の絶縁層を形成
する工程と、この第1の絶縁層上に第2の絶縁層を形成
する工程と、この第2の絶縁層の所定表面が露出するよ
う第3の絶縁層を形成する工程と、この第3の絶縁層を
マスクに、前記第1の絶縁層の所定表面が露出するよ
う、前記第2の絶縁層を除去し、第1の領域と第2の領
域を有する溝を形成する工程と、前記第3の絶縁層を除
去する工程と、前記第2の絶縁層と前記第1の絶縁層上
及び前記溝の端部に第4の絶縁層を形成する工程と、前
記第4の絶縁層を除去するにあたり、前記第1の領域低
面の前記第1の絶縁層表面上の前記第1の領域端部近傍
と、前記第2の領域低面の前記第1の絶縁層全面に、前
記第4の絶縁層を残存形成する工程と、前記第1の領域
において、残存形成した前記第4の絶縁層をマスクに、
前記第1の導体層の所定表面が露出するよう、前記第1
の絶縁層を除去し、開口部を形成する工程と、残存形成
した前記第4の絶縁層を除去する工程と、前記溝及び前
記開口部を被覆するよう、前記第1の導体層と前記第1
の絶縁層上に第2の導体層を形成する工程とを具備する
ことを特徴とする多層配線層の形成方法を提供する。
に、本発明では、第1の導体層上に第1の絶縁層を形成
する工程と、この第1の絶縁層上に第2の絶縁層を形成
する工程と、この第2の絶縁層の所定表面が露出するよ
う第3の絶縁層を形成する工程と、この第3の絶縁層を
マスクに、前記第1の絶縁層の所定表面が露出するよ
う、前記第2の絶縁層を除去し、第1の領域と第2の領
域を有する溝を形成する工程と、前記第3の絶縁層を除
去する工程と、前記第2の絶縁層と前記第1の絶縁層上
及び前記溝の端部に第4の絶縁層を形成する工程と、前
記第4の絶縁層を除去するにあたり、前記第1の領域低
面の前記第1の絶縁層表面上の前記第1の領域端部近傍
と、前記第2の領域低面の前記第1の絶縁層全面に、前
記第4の絶縁層を残存形成する工程と、前記第1の領域
において、残存形成した前記第4の絶縁層をマスクに、
前記第1の導体層の所定表面が露出するよう、前記第1
の絶縁層を除去し、開口部を形成する工程と、残存形成
した前記第4の絶縁層を除去する工程と、前記溝及び前
記開口部を被覆するよう、前記第1の導体層と前記第1
の絶縁層上に第2の導体層を形成する工程とを具備する
ことを特徴とする多層配線層の形成方法を提供する。
【0011】
【作用】本発明で提供する多層配線層の形成方法は、第
2の導体層を形成する工程において、CMP法により、
第2の絶縁層上に形成された第2の導体層を除去し、配
線溝に形成された第2の配線層を残存させる。この残存
した第2の導体層は横配線層とコンタクト層のことであ
る。このように第2の導体層を残存形成するにあたり、
予め配線溝を形成しておくことで、第2の絶縁層上の第
2の導体層の除去にCMP法による機械的な方法を用い
ることが可能となった。従って、本発明は従来のような
ネガ型のフォトレジスト形成に係わる問題がなく、微細
化されたコンタクトホールを有する多層配線層を形成す
ることができる。
2の導体層を形成する工程において、CMP法により、
第2の絶縁層上に形成された第2の導体層を除去し、配
線溝に形成された第2の配線層を残存させる。この残存
した第2の導体層は横配線層とコンタクト層のことであ
る。このように第2の導体層を残存形成するにあたり、
予め配線溝を形成しておくことで、第2の絶縁層上の第
2の導体層の除去にCMP法による機械的な方法を用い
ることが可能となった。従って、本発明は従来のような
ネガ型のフォトレジスト形成に係わる問題がなく、微細
化されたコンタクトホールを有する多層配線層を形成す
ることができる。
【0012】
【実施例】本発明の実施例を図1から図7を用いて説明
する。図1はフォトレジスト3を形成する工程を示す半
導体装置の斜視図である。先ず、第1の配線層5を被覆
するように酸化膜1(膜厚0.4μm)と窒化膜2(膜
厚0.3μm)が順次形成された半導体装置に、窒化膜
2の所定表面が露出するように、リソグラフィー法によ
って溝状にポジ型のフォトレジスト3を形成する。
する。図1はフォトレジスト3を形成する工程を示す半
導体装置の斜視図である。先ず、第1の配線層5を被覆
するように酸化膜1(膜厚0.4μm)と窒化膜2(膜
厚0.3μm)が順次形成された半導体装置に、窒化膜
2の所定表面が露出するように、リソグラフィー法によ
って溝状にポジ型のフォトレジスト3を形成する。
【0013】図2に図1の断面図を示す。図(a)、
(b)はそれぞれ図1中の破線A、Bで示した部分の断
面を表している。窒化膜2の露出面が(a)より(b)
の方が広いのは、(b)において、後の工程でコンタク
トホールを形成する際に、横配線層が埋め込まれる横配
線溝内に、コンタクトホールを形成するためのマスク
(アモルファスシリコン)を形成するからである。
(b)はそれぞれ図1中の破線A、Bで示した部分の断
面を表している。窒化膜2の露出面が(a)より(b)
の方が広いのは、(b)において、後の工程でコンタク
トホールを形成する際に、横配線層が埋め込まれる横配
線溝内に、コンタクトホールを形成するためのマスク
(アモルファスシリコン)を形成するからである。
【0014】図3はアモルファスシリコン4を形成する
工程を示している。先ず、図示せぬフォトレジスト3を
マスクとして、RIE法によって第1の配線層5の所定
表面が露出するよう、窒化膜2を除去し横配線溝を形成
する。次にアッシングにより図示せぬフォトレジスト3
を除去する。その後(a)に示す横配線溝が完全に埋ま
り、かつ(b)に示す横配線溝が半分の深さ程度に埋ま
るようアモルファスシリコン4を窒化膜2及び酸化膜1
上に形成する。
工程を示している。先ず、図示せぬフォトレジスト3を
マスクとして、RIE法によって第1の配線層5の所定
表面が露出するよう、窒化膜2を除去し横配線溝を形成
する。次にアッシングにより図示せぬフォトレジスト3
を除去する。その後(a)に示す横配線溝が完全に埋ま
り、かつ(b)に示す横配線溝が半分の深さ程度に埋ま
るようアモルファスシリコン4を窒化膜2及び酸化膜1
上に形成する。
【0015】図4はアモルファスシリコン4を横配線溝
内に残存形成する工程を示している。RIE法によっ
て、窒化膜2及び酸化膜1上のアモルファスシリコン4
をエッチングする。この時、(a)に示す横配線溝のほ
ぼ全空間と(b)に示す横配線溝の端部にアモルファス
シリコン4を残存させる。
内に残存形成する工程を示している。RIE法によっ
て、窒化膜2及び酸化膜1上のアモルファスシリコン4
をエッチングする。この時、(a)に示す横配線溝のほ
ぼ全空間と(b)に示す横配線溝の端部にアモルファス
シリコン4を残存させる。
【0016】図5はコンタクトホールを形成する工程を
示している。(b)に示す横配線溝において、この横配
線溝端部に残存形成されたアモルファスシリコン4をマ
スクとして、RIE法により酸化膜1を開口し、第1の
配線層5の所定表面を露出させる。この時、窒化膜2も
若干除去されるが、フォトレジスト4と酸化膜1と窒化
膜2のエッチングレートの比を、フォトレジスト4>酸
化膜1>窒化膜2とすることでエッチングに選択性をも
たせることができる。例えばフォトレジスト4にアモル
ファスシリコン、酸化膜1にSiO2 、窒化膜2にSi
Nを用いると、エッチングレートの比を20:10:1
とすることができ、高い選択性が実現できる。酸化膜1
の開口部の側壁と第1の配線層5とで囲まれる空間がコ
ンタクトホールである。
示している。(b)に示す横配線溝において、この横配
線溝端部に残存形成されたアモルファスシリコン4をマ
スクとして、RIE法により酸化膜1を開口し、第1の
配線層5の所定表面を露出させる。この時、窒化膜2も
若干除去されるが、フォトレジスト4と酸化膜1と窒化
膜2のエッチングレートの比を、フォトレジスト4>酸
化膜1>窒化膜2とすることでエッチングに選択性をも
たせることができる。例えばフォトレジスト4にアモル
ファスシリコン、酸化膜1にSiO2 、窒化膜2にSi
Nを用いると、エッチングレートの比を20:10:1
とすることができ、高い選択性が実現できる。酸化膜1
の開口部の側壁と第1の配線層5とで囲まれる空間がコ
ンタクトホールである。
【0017】図6はアモルファスシリコン4を除去する
工程を示している。CDE法により配線溝内に残存形成
されているアモルファスシリコン4を完全に除去する。
この場合も選択的な除去が必要で、酸化膜1がSiO
2 、窒化膜2がSiNとすると、エッチングガスに、N
2 /O2 /CF4 /Cl2 の混合ガスを用いるとよい。
工程を示している。CDE法により配線溝内に残存形成
されているアモルファスシリコン4を完全に除去する。
この場合も選択的な除去が必要で、酸化膜1がSiO
2 、窒化膜2がSiNとすると、エッチングガスに、N
2 /O2 /CF4 /Cl2 の混合ガスを用いるとよい。
【0018】図7は第2の配線層6を形成する工程を示
している。第2の配線層7は、横配線溝に形成される横
配線層6aと、コンタクトホールに形成されるコンタク
ト層6bから成る。これらの材質としてSi、Cuを含
むAl膜を選び、先ず各配線溝及びコンタクトホールが
完全に埋まるように、第1の配線層5と酸化膜1と窒化
膜2上にAl膜をスパッタリング形成させる。次に、真
空中加熱によりAl膜を溶融させ、Al膜の配線溝及び
コンタクトホール内のカバレッジを向上させる。更にC
MP法により窒化膜2上のAl膜を除去し、配線溝内に
Al膜を残存形成させる。
している。第2の配線層7は、横配線溝に形成される横
配線層6aと、コンタクトホールに形成されるコンタク
ト層6bから成る。これらの材質としてSi、Cuを含
むAl膜を選び、先ず各配線溝及びコンタクトホールが
完全に埋まるように、第1の配線層5と酸化膜1と窒化
膜2上にAl膜をスパッタリング形成させる。次に、真
空中加熱によりAl膜を溶融させ、Al膜の配線溝及び
コンタクトホール内のカバレッジを向上させる。更にC
MP法により窒化膜2上のAl膜を除去し、配線溝内に
Al膜を残存形成させる。
【0019】以上の工程により、多層配線層が形成され
る。ところで、アモルファスシリコン4を形成する工程
(図2参照)において、その膜厚と、(b)に示す横配
線溝の溝幅との間には、前者をt、後者をwとした場
合、少なくとも(1)式に示す関係が成立しなければな
らない。
る。ところで、アモルファスシリコン4を形成する工程
(図2参照)において、その膜厚と、(b)に示す横配
線溝の溝幅との間には、前者をt、後者をwとした場
合、少なくとも(1)式に示す関係が成立しなければな
らない。
【0020】 2t<w (1)これ
は、横配線溝がアモルファスシリコン4によって埋め尽
くされない条件を示しており、コンタクトホールを微細
化するためには、(1)式を満たす範囲でアモルファス
シリコン4を厚く形成するとよい。
は、横配線溝がアモルファスシリコン4によって埋め尽
くされない条件を示しており、コンタクトホールを微細
化するためには、(1)式を満たす範囲でアモルファス
シリコン4を厚く形成するとよい。
【0021】
【発明の効果】以上のように、本発明で提供する手段を
用いると、微細化されたコンタクトホールを有する多層
配線層の形成方法を提供できる。
用いると、微細化されたコンタクトホールを有する多層
配線層の形成方法を提供できる。
【図1】本発明の実施例を示したフォトレジストを形成
する斜視図。
する斜視図。
【図2】本発明の実施例を示したフォトレジストを形成
する工程断面図。
する工程断面図。
【図3】本発明の実施例を示したアモルファスシリコン
を形成する工程断面図。
を形成する工程断面図。
【図4】本発明の実施例を示したアモルファスシリコン
を残存形成する工程断面図。
を残存形成する工程断面図。
【図5】本発明の実施例を示したコンタクトホールを形
成する工程断面図。
成する工程断面図。
【図6】本発明の実施例を示したアモルファスシリコン
を除去する工程断面図。
を除去する工程断面図。
【図7】本発明の実施例を示した横配線層とコンタクト
を形成する工程断面図。
を形成する工程断面図。
【図8】従来例を示したフォトレジストを形成する工程
断面図。
断面図。
【図9】従来例を示したコンタクトホールを開口する工
程断面図。
程断面図。
【図10】従来例を示したフォトレジストを除去する工
程断面図。
程断面図。
【図11】従来例を示した第2の配線層を形成する工程
断面図。
断面図。
【図12】従来例を示したフォトレジストを形成する工
程断面図。
程断面図。
【図13】従来例を示した第2の配線層を残存形成する
工程断面図。
工程断面図。
1 酸化膜 2 窒化膜 3 フォトレジスト 4 アモルファスシリコン 5 第1の配線層 6 第2の配線層 6a 横配線層 6b コンタクト層
Claims (2)
- 【請求項1】 第1の導体層上に第1の絶縁層を形成す
る工程と、 この第1の絶縁層上に第2の絶縁層を形成する工程と、 この第2の絶縁層の所定表面が露出するよう第3の絶縁
層を形成する工程と、 この第3の絶縁層をマスクに、前記第1の絶縁層の所定
表面が露出するよう、 前記第2の絶縁層を除去し、第1の領域と第2の領域を
有する溝を形成する工程と、 前記第3の絶縁層を除去する工程と、 前記第2の絶縁層と前記第1の絶縁層上及び前記溝の端
部に第4の絶縁層を形成する工程と、 前記第4の絶縁層を除去するにあたり、前記第1の領域
低面の前記第1の絶縁層表面上の前記第1の領域端部近
傍と、前記第2の領域低面の前記第1の絶縁層全面に、
前記第4の絶縁層を残存形成する工程と、 前記第1の領域において、残存形成した前記第4の絶縁
層をマスクに、前記第1の導体層の所定表面が露出する
よう、前記第1の絶縁層を除去し、開口部を形成する工
程と、 残存形成した前記第4の絶縁層を除去する工程と、前記
溝及び前記開口部を被覆するよう、前記第1の導体層と
前記第1の絶縁層上に第2の導体層を形成する工程とを
具備することを特徴とする多層配線層の形成方法。 - 【請求項2】 前記第4の絶縁膜の膜厚をt、前記第1
の領域の幅をwとすると、2t<wであることを特徴と
する請求項1記載の多層配線層の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18108494A JPH0846033A (ja) | 1994-08-02 | 1994-08-02 | 多層配線層の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18108494A JPH0846033A (ja) | 1994-08-02 | 1994-08-02 | 多層配線層の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0846033A true JPH0846033A (ja) | 1996-02-16 |
Family
ID=16094540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18108494A Pending JPH0846033A (ja) | 1994-08-02 | 1994-08-02 | 多層配線層の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0846033A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100401527B1 (ko) * | 1996-04-24 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체장치의소자분리방법 |
-
1994
- 1994-08-02 JP JP18108494A patent/JPH0846033A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100401527B1 (ko) * | 1996-04-24 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체장치의소자분리방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6033980A (en) | Method of forming submicron contacts and vias in an integrated circuit | |
JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
JPH0774250A (ja) | コンタクトホール形成方法 | |
KR900001834B1 (ko) | 반도체장치의 제조방법 | |
US6008121A (en) | Etching high aspect contact holes in solid state devices | |
JPH1117005A (ja) | 半導体装置及びその製造方法 | |
JPH08335634A (ja) | 半導体装置の製造方法 | |
US5792704A (en) | Method for fabricating wiring in semiconductor device | |
JPH0846033A (ja) | 多層配線層の形成方法 | |
KR100289661B1 (ko) | 반도체 소자의 제조방법 | |
JPH08107143A (ja) | 多層配線層の形成方法 | |
KR0140733B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
JPH08153795A (ja) | コンタクト孔の形成方法 | |
KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
JP2001298081A (ja) | 半導体装置及びその製造方法 | |
JPH11154702A (ja) | 半導体装置及びその製造方法 | |
JP2574910B2 (ja) | 半導体装置の製造方法 | |
KR100246101B1 (ko) | 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법 | |
KR100367490B1 (ko) | 반도체소자의콘택홀형성방법 | |
KR0140729B1 (ko) | 미세콘택 형성방법 | |
KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
KR20010108404A (ko) | 샐로우 트렌치 아이솔레이션을 갖는 집적 회로와 그 제조프로세스 | |
KR20000041077A (ko) | 반도체 장치의 배선 형성 방법 |