JPH0845872A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0845872A JPH0845872A JP18100194A JP18100194A JPH0845872A JP H0845872 A JPH0845872 A JP H0845872A JP 18100194 A JP18100194 A JP 18100194A JP 18100194 A JP18100194 A JP 18100194A JP H0845872 A JPH0845872 A JP H0845872A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- gate electrode
- silicide
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 拡散層上に自己整合により形成された電極を
有する半導体装置の構造に関し、ソース／ドレイン拡散
層をサリサイド化する際に、ゲート電極とソースドレイ
ン拡散層、又は、ゲート電極とその上層に形成された配
線層とが短絡しない半導体装置及びその製造方法を提供
する。 【構成】 下地基板１０上に堆積された金属膜を、熱処
理により下地基板と局所的に反応させて形成したシリサ
イド電極３６を有する半導体装置において、ゲート電極
２４の上面に、金属膜と反応しないシリコンオキシナイ
トライド膜３８が形成されている。
有する半導体装置の構造に関し、ソース／ドレイン拡散
層をサリサイド化する際に、ゲート電極とソースドレイ
ン拡散層、又は、ゲート電極とその上層に形成された配
線層とが短絡しない半導体装置及びその製造方法を提供
する。 【構成】 下地基板１０上に堆積された金属膜を、熱処
理により下地基板と局所的に反応させて形成したシリサ
イド電極３６を有する半導体装置において、ゲート電極
２４の上面に、金属膜と反応しないシリコンオキシナイ
トライド膜３８が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、拡散層上に、自己整合
により形成されたシリサイド電極を有する半導体装置及
びその製造方法に関する。
により形成されたシリサイド電極を有する半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの微細化に伴い、配線幅は減少
し、ソース／ドレイン拡散層は浅くなっている。このた
め、配線材料や拡散層などの電気抵抗は増加し、信号伝
達遅延を増大する一つの原因となっている。このような
伝達遅延を減少する一つの方法として、ゲート電極及び
ソース／ドレイン拡散層上をシリサイド化する技術が提
案されている。
し、ソース／ドレイン拡散層は浅くなっている。このた
め、配線材料や拡散層などの電気抵抗は増加し、信号伝
達遅延を増大する一つの原因となっている。このような
伝達遅延を減少する一つの方法として、ゲート電極及び
ソース／ドレイン拡散層上をシリサイド化する技術が提
案されている。
【０００３】ソース／ドレイン拡散層上に自己整合によ
りシリサイド層を形成する、従来の半導体装置及びその
製造方法を図４を用いて説明する。なお、ソース／ドレ
イン拡散層上に自己整合的に形成されたシリサイド層
は、一般にサリサイド（Salicide:self-aligned silici
de）と呼ばれている。まず、シリコン基板１０上に、Ｌ
ＯＣＯＳ法により素子分離膜１２を形成する。次いで熱
酸化によりゲート酸化膜１４を形成後、ゲート電極とな
るポリシリコン１６とタングステンシリサイド（ＷＳｉ
x）膜１８を連続して成膜し、燐（Ｐ）イオン注入によ
りポリシリコン膜１６にドーピングする。
りシリサイド層を形成する、従来の半導体装置及びその
製造方法を図４を用いて説明する。なお、ソース／ドレ
イン拡散層上に自己整合的に形成されたシリサイド層
は、一般にサリサイド（Salicide:self-aligned silici
de）と呼ばれている。まず、シリコン基板１０上に、Ｌ
ＯＣＯＳ法により素子分離膜１２を形成する。次いで熱
酸化によりゲート酸化膜１４を形成後、ゲート電極とな
るポリシリコン１６とタングステンシリサイド（ＷＳｉ
x）膜１８を連続して成膜し、燐（Ｐ）イオン注入によ
りポリシリコン膜１６にドーピングする。
【０００４】次いで、後のサリサイド形成の際にゲート
電極２４と金属膜との反応を抑止するＨＴＯ（high tem
perarure oxide）膜２０と、ゲート電極を加工する際の
リソグラフィー工程においてハレーションを防止するた
めの反射防止膜２２を成膜した後（図４（ａ））、リソ
グラフィー及びエッチングによりゲート電極２４を形成
する。ゲート電極２４を加工後、ゲート電極２４上には
ＨＴＯ膜２０を残し、反射防止膜２２は除去する（図４
（ｂ））。
電極２４と金属膜との反応を抑止するＨＴＯ（high tem
perarure oxide）膜２０と、ゲート電極を加工する際の
リソグラフィー工程においてハレーションを防止するた
めの反射防止膜２２を成膜した後（図４（ａ））、リソ
グラフィー及びエッチングによりゲート電極２４を形成
する。ゲート電極２４を加工後、ゲート電極２４上には
ＨＴＯ膜２０を残し、反射防止膜２２は除去する（図４
（ｂ））。
【０００５】次いで、サイドウォールとなるＨＴＯ膜を
成膜後、ＨＴＯ膜をエッチバックしてサイドウォール２
８を形成する。ソース／ドレイン拡散層３０を形成する
ために、まず、熱酸化により保護膜となる酸化膜３２を
形成する。次いで、酸化膜３２を通してイオン注入を行
い、ソース／ドレイン拡散層３０となる不純物をドーピ
ングし、熱処理により活性化する（図４（ｃ））。
成膜後、ＨＴＯ膜をエッチバックしてサイドウォール２
８を形成する。ソース／ドレイン拡散層３０を形成する
ために、まず、熱酸化により保護膜となる酸化膜３２を
形成する。次いで、酸化膜３２を通してイオン注入を行
い、ソース／ドレイン拡散層３０となる不純物をドーピ
ングし、熱処理により活性化する（図４（ｃ））。
【０００６】この後、弗酸（ＨＦ）系水溶液を用いた前
処理により酸化膜３２を除去し、ソース／ドレイン拡散
層３０上をサリサイド化するためのチタン（Ｔｉ）膜３
４を堆積する。次いで、Ｔｉ膜３４を堆積した試料を熱
処理し、堆積したＴｉ膜３４をシリサイド化する（図４
（ｄ））。この際、ＨＴＯ膜２０、サイドウォール２８
または素子分離膜１２上のＴｉ膜３４は、これら下地の
酸化膜とは反応しないので、ソース／ドレイン拡散層３
０上に堆積されたＴｉ膜３４のみが自己整合的にシリサ
イド化し、シリサイド層３６を形成することができる。
処理により酸化膜３２を除去し、ソース／ドレイン拡散
層３０上をサリサイド化するためのチタン（Ｔｉ）膜３
４を堆積する。次いで、Ｔｉ膜３４を堆積した試料を熱
処理し、堆積したＴｉ膜３４をシリサイド化する（図４
（ｄ））。この際、ＨＴＯ膜２０、サイドウォール２８
または素子分離膜１２上のＴｉ膜３４は、これら下地の
酸化膜とは反応しないので、ソース／ドレイン拡散層３
０上に堆積されたＴｉ膜３４のみが自己整合的にシリサ
イド化し、シリサイド層３６を形成することができる。
【０００７】未反応のＴｉ膜３４を除去することによ
り、一連のサリサイド形成工程が完了する（図４
（ｅ））。このようにソース／ドレイン拡散層３０上に
サリサイドを形成することにより、低抵抗で浅い拡散層
を形成することができる。
り、一連のサリサイド形成工程が完了する（図４
（ｅ））。このようにソース／ドレイン拡散層３０上に
サリサイドを形成することにより、低抵抗で浅い拡散層
を形成することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置及びその製造方法では、Ｔｉ膜３４の堆
積直前には酸化膜３２を除去するためにＨＦ系水溶液に
よる前処理を行う必要があるが、ＨＴＯ膜２０はＨＦ系
水溶液に対するエッチングレートが通常の熱酸化膜の２
倍程度あるので、この前処理によりＨＴＯ膜２０が除去
されてしまうといった問題があった。
来の半導体装置及びその製造方法では、Ｔｉ膜３４の堆
積直前には酸化膜３２を除去するためにＨＦ系水溶液に
よる前処理を行う必要があるが、ＨＴＯ膜２０はＨＦ系
水溶液に対するエッチングレートが通常の熱酸化膜の２
倍程度あるので、この前処理によりＨＴＯ膜２０が除去
されてしまうといった問題があった。
【０００９】また、ＨＴＯ膜２０が完全に除去される
と、ゲート電極２４のＷＳｉx膜１８上に直にＴｉ膜３
４が堆積され、後の熱処理によりＷＳｉx膜１８とＴｉ
膜３４が反応するといった問題があった。また、ＷＳｉ
x膜１８とＴｉ膜３４が反応することにより、反応層が
横方向に拡散し、図５（ａ）に示すように、ソース／ド
レイン拡散層３０上に形成されたシリサイド層３６とゲ
ート電極２４とがブリッジにより短絡する恐れがあると
いった問題があった。
と、ゲート電極２４のＷＳｉx膜１８上に直にＴｉ膜３
４が堆積され、後の熱処理によりＷＳｉx膜１８とＴｉ
膜３４が反応するといった問題があった。また、ＷＳｉ
x膜１８とＴｉ膜３４が反応することにより、反応層が
横方向に拡散し、図５（ａ）に示すように、ソース／ド
レイン拡散層３０上に形成されたシリサイド層３６とゲ
ート電極２４とがブリッジにより短絡する恐れがあると
いった問題があった。
【００１０】さらに、ＨＴＯ膜２０を層間絶縁膜として
上層に配線層４０を形成する場合、ゲート電極２４と配
線層４０が短絡するといった問題があった。本発明の目
的は、ソース／ドレイン拡散層をサリサイド化する際
に、ゲート電極とソースドレイン拡散層、又はゲート電
極と配線層とが短絡しない半導体装置及びその製造方法
を提供することにある。
上層に配線層４０を形成する場合、ゲート電極２４と配
線層４０が短絡するといった問題があった。本発明の目
的は、ソース／ドレイン拡散層をサリサイド化する際
に、ゲート電極とソースドレイン拡散層、又はゲート電
極と配線層とが短絡しない半導体装置及びその製造方法
を提供することにある。
【００１１】
【課題を解決するための手段】上記目的は、下地基板上
に堆積された金属膜を、熱処理により前記下地基板と局
所的に反応させて形成したシリサイド電極を有する半導
体装置において、前記シリサイド電極を形成しない前記
下地基板上の領域に、前記金属膜と反応しないシリコン
オキシナイトライド膜が形成されていることを特徴とす
る半導体装置により達成される。
に堆積された金属膜を、熱処理により前記下地基板と局
所的に反応させて形成したシリサイド電極を有する半導
体装置において、前記シリサイド電極を形成しない前記
下地基板上の領域に、前記金属膜と反応しないシリコン
オキシナイトライド膜が形成されていることを特徴とす
る半導体装置により達成される。
【００１２】また、下地基板上に堆積された金属膜を、
熱処理により前記下地基板と局所的に反応させて形成し
たシリサイド電極を有する半導体装置において、ゲート
電極の上面に、前記金属膜と反応しない絶縁膜が形成さ
れていることを特徴とする半導体装置により達成され
る。また、上記の半導体装置において、前記絶縁膜はシ
リコンオキシナイトライド膜、又はシリコン窒化膜であ
ることを特徴とする半導体装置により達成される。
熱処理により前記下地基板と局所的に反応させて形成し
たシリサイド電極を有する半導体装置において、ゲート
電極の上面に、前記金属膜と反応しない絶縁膜が形成さ
れていることを特徴とする半導体装置により達成され
る。また、上記の半導体装置において、前記絶縁膜はシ
リコンオキシナイトライド膜、又はシリコン窒化膜であ
ることを特徴とする半導体装置により達成される。
【００１３】また、上記の半導体装置において、前記シ
リコンオキシナイトライド膜、又は前記シリコン窒化膜
の弗酸水溶液に対するエッチングレートは、熱酸化によ
り形成したシリコン酸化膜の弗酸水溶液対するエッチン
グレートよりも遅いことを特徴とする半導体装置により
達成される。また、上記の半導体装置において、前記シ
リコンオキシナイトライド膜、又は前記シリコン窒化膜
における屈折率が、１．７より大きく、且つ２．７より
も小さく、前記シリコンオキシナイトライド膜、又は前
記シリコン窒化膜における光吸収係数が、前記ゲート電
極をパターニングする際に用いる露光装置の光源波長に
対して、０．３より大きいことを特徴とする半導体装置
により達成される。
リコンオキシナイトライド膜、又は前記シリコン窒化膜
の弗酸水溶液に対するエッチングレートは、熱酸化によ
り形成したシリコン酸化膜の弗酸水溶液対するエッチン
グレートよりも遅いことを特徴とする半導体装置により
達成される。また、上記の半導体装置において、前記シ
リコンオキシナイトライド膜、又は前記シリコン窒化膜
における屈折率が、１．７より大きく、且つ２．７より
も小さく、前記シリコンオキシナイトライド膜、又は前
記シリコン窒化膜における光吸収係数が、前記ゲート電
極をパターニングする際に用いる露光装置の光源波長に
対して、０．３より大きいことを特徴とする半導体装置
により達成される。
【００１４】また、上記の半導体装置において、前記ゲ
ート電極は、多結晶シリコン又は、多結晶シリコン上に
タングステンシリサイドを堆積したタングステンポリサ
イドにより形成されていることを特徴とする半導体装置
により達成される。また、上記の半導体装置において、
前記シリサイド電極は、チタンシリサイド、コバルトシ
リサイド、又はニッケルシリサイドであることを特徴と
する半導体装置により達成される。
ート電極は、多結晶シリコン又は、多結晶シリコン上に
タングステンシリサイドを堆積したタングステンポリサ
イドにより形成されていることを特徴とする半導体装置
により達成される。また、上記の半導体装置において、
前記シリサイド電極は、チタンシリサイド、コバルトシ
リサイド、又はニッケルシリサイドであることを特徴と
する半導体装置により達成される。
【００１５】また、下地基板上に、ゲート電極となる導
電性の薄膜を堆積する導電膜堆積工程と、前記導電性の
薄膜上に、熱酸化膜よりも弗酸系水溶液に対するエッチ
ングレートが遅い絶縁膜を堆積する絶縁膜堆積工程と、
前記絶縁膜及び前記導電性の薄膜を加工し、前記ゲート
電極を形成するゲート電極形成工程と、前記下地基板上
のシリサイド電極を形成すべき領域の酸化膜を、前記弗
酸系水溶液により除去する酸化膜除去工程と、前記酸化
膜を除去した前記下地基板上に金属膜を堆積し、熱処理
により前記酸化膜を除去した領域の前記下地基板と前記
金属膜とを反応させ、局所的に前記シリサイド電極を形
成する電極形成工程とを含むことを特徴とする半導体装
置の製造方法により達成される。
電性の薄膜を堆積する導電膜堆積工程と、前記導電性の
薄膜上に、熱酸化膜よりも弗酸系水溶液に対するエッチ
ングレートが遅い絶縁膜を堆積する絶縁膜堆積工程と、
前記絶縁膜及び前記導電性の薄膜を加工し、前記ゲート
電極を形成するゲート電極形成工程と、前記下地基板上
のシリサイド電極を形成すべき領域の酸化膜を、前記弗
酸系水溶液により除去する酸化膜除去工程と、前記酸化
膜を除去した前記下地基板上に金属膜を堆積し、熱処理
により前記酸化膜を除去した領域の前記下地基板と前記
金属膜とを反応させ、局所的に前記シリサイド電極を形
成する電極形成工程とを含むことを特徴とする半導体装
置の製造方法により達成される。
【００１６】また、上記の半導体装置の製造方法におい
て、前記絶縁膜はシリコンオキシナイトライド膜、又は
シリコン窒化膜であることを特徴とする半導体装置の製
造方法により達成される。
て、前記絶縁膜はシリコンオキシナイトライド膜、又は
シリコン窒化膜であることを特徴とする半導体装置の製
造方法により達成される。
【００１７】
【作用】本発明によれば、金属膜と反応しないシリコン
オキシナイトライド膜を層間絶縁膜に用いたので、通常
のサリサイド形成工程により選択的にシリサイド層を形
成することができる。また、金属膜と反応しない絶縁膜
をゲート電極上に堆積したので、サリサイド化工程で金
属膜とゲート電極とが反応することはなく、ゲート電極
とソース／ドレイン拡散層とが短絡することを防止する
ことができる。
オキシナイトライド膜を層間絶縁膜に用いたので、通常
のサリサイド形成工程により選択的にシリサイド層を形
成することができる。また、金属膜と反応しない絶縁膜
をゲート電極上に堆積したので、サリサイド化工程で金
属膜とゲート電極とが反応することはなく、ゲート電極
とソース／ドレイン拡散層とが短絡することを防止する
ことができる。
【００１８】また、上記の絶縁膜としてシリコンオキシ
ナイトライド膜やシリコン窒化膜を用いることにより、
従来の半導体プロセスや製造装置を大幅に変更すること
なしにゲート電極とソース／ドレイン拡散層とが短絡す
ることを防止することができる。また、ＨＴＯ膜や熱酸
化により形成した酸化膜と比較して、ＨＦ系水溶液によ
るエッチングレートが遅いシリコンオキシナイトライド
膜又はシリコン窒化膜をゲート電極上に堆積したので、
サリサイドを形成するための金属膜を堆積する際の酸化
膜除去工程において、ゲート電極上のシリコンオキシナ
イトライド膜又はシリコン窒化膜が全て除去されないの
で、サリサイド化工程で金属膜とゲート電極とが反応す
ることはなく、ゲート電極とソース／ドレイン拡散層と
が短絡することを防止することができる。
ナイトライド膜やシリコン窒化膜を用いることにより、
従来の半導体プロセスや製造装置を大幅に変更すること
なしにゲート電極とソース／ドレイン拡散層とが短絡す
ることを防止することができる。また、ＨＴＯ膜や熱酸
化により形成した酸化膜と比較して、ＨＦ系水溶液によ
るエッチングレートが遅いシリコンオキシナイトライド
膜又はシリコン窒化膜をゲート電極上に堆積したので、
サリサイドを形成するための金属膜を堆積する際の酸化
膜除去工程において、ゲート電極上のシリコンオキシナ
イトライド膜又はシリコン窒化膜が全て除去されないの
で、サリサイド化工程で金属膜とゲート電極とが反応す
ることはなく、ゲート電極とソース／ドレイン拡散層と
が短絡することを防止することができる。
【００１９】また、屈折率が１．７より大きく２．７よ
り小さく、且つ、光吸収係数が、ゲート電極をパターニ
ングする際に用いる露光装置の光源波長に対して０．３
より大きいシリコンオキシナイトライド膜又はシリコン
窒化膜をゲート電極上に形成することにより、後のサリ
サイド化工程における反応の抑止膜としてだけでなく反
射防止膜としても用いることができるので、ゲート電極
を加工する際に反射防止膜を形成ための工程を別途必要
とせず、半導体装置の製造工程を短縮することができ
る。
り小さく、且つ、光吸収係数が、ゲート電極をパターニ
ングする際に用いる露光装置の光源波長に対して０．３
より大きいシリコンオキシナイトライド膜又はシリコン
窒化膜をゲート電極上に形成することにより、後のサリ
サイド化工程における反応の抑止膜としてだけでなく反
射防止膜としても用いることができるので、ゲート電極
を加工する際に反射防止膜を形成ための工程を別途必要
とせず、半導体装置の製造工程を短縮することができ
る。
【００２０】また、上記の半導体装置の構造は、ゲート
電極に多結晶シリコンやタングステンポリサイドを用い
た半導体装置に適用することができる。また、上記の半
導体装置の構造は、チタンシリサイド、コバルトシリサ
イド、ニッケルシリサイドによりサリサイドを形成する
半導体装置に適用することができる。
電極に多結晶シリコンやタングステンポリサイドを用い
た半導体装置に適用することができる。また、上記の半
導体装置の構造は、チタンシリサイド、コバルトシリサ
イド、ニッケルシリサイドによりサリサイドを形成する
半導体装置に適用することができる。
【００２１】さらに、下地基板上にゲート電極となる導
電性の薄膜を堆積し、導電性の薄膜上に熱酸化膜よりも
弗酸系水溶液に対するエッチングレートが遅い絶縁膜を
堆積し、絶縁膜及び導電性の薄膜を加工してゲート電極
を形成し、下地基板上のシリサイド電極を形成すべき領
域の酸化膜を弗酸系水溶液により除去し、酸化膜を除去
した下地基板上に金属膜を堆積し、熱処理により酸化膜
を除去した領域の下地基板と金属膜とを反応させ、局所
的にシリサイド電極を形成したので、金属膜とゲート電
極とが反応してゲート電極とソース／ドレイン拡散層と
が短絡することがない半導体装置を製造することができ
る。
電性の薄膜を堆積し、導電性の薄膜上に熱酸化膜よりも
弗酸系水溶液に対するエッチングレートが遅い絶縁膜を
堆積し、絶縁膜及び導電性の薄膜を加工してゲート電極
を形成し、下地基板上のシリサイド電極を形成すべき領
域の酸化膜を弗酸系水溶液により除去し、酸化膜を除去
した下地基板上に金属膜を堆積し、熱処理により酸化膜
を除去した領域の下地基板と金属膜とを反応させ、局所
的にシリサイド電極を形成したので、金属膜とゲート電
極とが反応してゲート電極とソース／ドレイン拡散層と
が短絡することがない半導体装置を製造することができ
る。
【００２２】また、導電薄膜上に堆積する絶縁膜として
シリコンオキシナイトライド膜やシリコン窒化膜を用い
ることにより、従来の半導体プロセスや製造装置を大幅
に変更することなく半導体装置を製造することができ
る。
シリコンオキシナイトライド膜やシリコン窒化膜を用い
ることにより、従来の半導体プロセスや製造装置を大幅
に変更することなく半導体装置を製造することができ
る。
【００２３】
【実施例】本発明の実施例による半導体装置及びその製
造方法を、図１乃至図３を用いて説明する。図１は本発
明の実施例による半導体装置の構造を示す概略断面図、
図２は本発明の実施例による半導体装置の製造方法を示
す工程断面図、図３は本発明の実施例による半導体装置
における配線層の形成方法を示す図である。
造方法を、図１乃至図３を用いて説明する。図１は本発
明の実施例による半導体装置の構造を示す概略断面図、
図２は本発明の実施例による半導体装置の製造方法を示
す工程断面図、図３は本発明の実施例による半導体装置
における配線層の形成方法を示す図である。
【００２４】本実施例による半導体装置は、ゲート電極
上に、ＨＦ系水溶液によってエッチングされにくく、さ
らに、ゲート電極を加工する際のリソグラフィーにおい
てハレーションを防止するための反射防止膜として機能
する絶縁膜を堆積していることに特徴がある。即ち、シ
リコン基板１０上に、ゲート酸化膜１４を介してチャネ
ル電流を制御するためのゲート電極２４が形成されてい
る。ゲート電極２４上には、ＨＦ系水溶液によってエッ
チングされにくく、且つゲート電極２４を加工する際の
リソグラフィーにおいてはハレーションを防止するため
の反射防止膜として機能するシリコンオキシナイトライ
ド（ＳｉＯＮ）膜３８が形成されている。ソース／ドレ
イン拡散層３０上には、自己整合によりシリサイド層３
６が形成されている。
上に、ＨＦ系水溶液によってエッチングされにくく、さ
らに、ゲート電極を加工する際のリソグラフィーにおい
てハレーションを防止するための反射防止膜として機能
する絶縁膜を堆積していることに特徴がある。即ち、シ
リコン基板１０上に、ゲート酸化膜１４を介してチャネ
ル電流を制御するためのゲート電極２４が形成されてい
る。ゲート電極２４上には、ＨＦ系水溶液によってエッ
チングされにくく、且つゲート電極２４を加工する際の
リソグラフィーにおいてはハレーションを防止するため
の反射防止膜として機能するシリコンオキシナイトライ
ド（ＳｉＯＮ）膜３８が形成されている。ソース／ドレ
イン拡散層３０上には、自己整合によりシリサイド層３
６が形成されている。
【００２５】次に、本実施例による半導体装置の製造方
法を説明する。まず、シリコン基板１０上に、ＬＯＣＯ
Ｓ法により素子分離膜１２を形成する。次いで熱酸化に
よりゲート酸化膜１４を形成後、ゲート電極となるポリ
シリコン１６とＷＳｉx膜１８を連続して成膜し、燐
（Ｐ）イオン注入によりポリシリコン膜１６にドーピン
グする。
法を説明する。まず、シリコン基板１０上に、ＬＯＣＯ
Ｓ法により素子分離膜１２を形成する。次いで熱酸化に
よりゲート酸化膜１４を形成後、ゲート電極となるポリ
シリコン１６とＷＳｉx膜１８を連続して成膜し、燐
（Ｐ）イオン注入によりポリシリコン膜１６にドーピン
グする。
【００２６】次いで、後のサリサイド形成の際に金属膜
とゲート電極との反応を抑止するＳｉＯＮ膜３８をプラ
ズマＣＶＤ法により成膜する（図２（ａ））。なお、Ｓ
ｉＯＮ膜３８を成膜する際には、以下に示す条件の元に
行うことが望ましい。即ち、成膜したＳｉＯＮ膜３８に
おける光学定数が、露光装置の光源に対して１．７＜ｎ
＜２．７，０．３＜ｋ＜１．０を満足する条件により成
膜する。ここで、ｎは屈折率、ｋは吸収係数である。
とゲート電極との反応を抑止するＳｉＯＮ膜３８をプラ
ズマＣＶＤ法により成膜する（図２（ａ））。なお、Ｓ
ｉＯＮ膜３８を成膜する際には、以下に示す条件の元に
行うことが望ましい。即ち、成膜したＳｉＯＮ膜３８に
おける光学定数が、露光装置の光源に対して１．７＜ｎ
＜２．７，０．３＜ｋ＜１．０を満足する条件により成
膜する。ここで、ｎは屈折率、ｋは吸収係数である。
【００２７】光学定数をこのように設定することによ
り、ＳｉＯＮ膜は、ゲート電極を加工する際に反射防止
膜としても用いることができる。また、ＨＦ系水溶液に
対するＳｉＯＮ膜３８のエッチングレートも成膜条件に
より変化するが、熱酸化膜よりもエッチングレートが遅
くなる条件においてＳｉＯＮ膜を堆積することが望まし
い。これは、ＳｉＯＮ膜３８のエッチングレートが速い
と、後のサリサイド形成の際の酸化膜除去工程におい
て、ＳｉＯＮ膜３８が全て除去され、ゲート電極とソー
ス／ドレイン拡散層が短絡する恐れがあるためである。
り、ＳｉＯＮ膜は、ゲート電極を加工する際に反射防止
膜としても用いることができる。また、ＨＦ系水溶液に
対するＳｉＯＮ膜３８のエッチングレートも成膜条件に
より変化するが、熱酸化膜よりもエッチングレートが遅
くなる条件においてＳｉＯＮ膜を堆積することが望まし
い。これは、ＳｉＯＮ膜３８のエッチングレートが速い
と、後のサリサイド形成の際の酸化膜除去工程におい
て、ＳｉＯＮ膜３８が全て除去され、ゲート電極とソー
ス／ドレイン拡散層が短絡する恐れがあるためである。
【００２８】表１に、ＳｉＯＮ膜の成膜条件と、エッチ
ングレート（Ｅ／Ｒ）、屈折率（ｎ）、及び吸収係数
（ｋ）との関係の一例を示す。
ングレート（Ｅ／Ｒ）、屈折率（ｎ）、及び吸収係数
（ｋ）との関係の一例を示す。
【００２９】
【表１】 表１から判るように、ＳｉＨ4／Ｎ2Ｏのガス流量比を増
加するのにともない、エッチングレートは減少し、屈折
率及び吸収係数は増加する。従って、流量比の上限を屈
折率との関係から設定し、流量比の下限を吸収係数及び
エッチングレートから設定することにより、上記の条件
を満たすＳｉＯＮ膜を形成することができる。表１の例
では、例えば試料４の成膜条件によりＳｉＯＮ膜を形成
することにより、エッチングレートが熱酸化膜の約１／
３であると同時に、反射防止膜として使用するに十分な
屈折率と吸収係数を有する膜を得ることができる。
加するのにともない、エッチングレートは減少し、屈折
率及び吸収係数は増加する。従って、流量比の上限を屈
折率との関係から設定し、流量比の下限を吸収係数及び
エッチングレートから設定することにより、上記の条件
を満たすＳｉＯＮ膜を形成することができる。表１の例
では、例えば試料４の成膜条件によりＳｉＯＮ膜を形成
することにより、エッチングレートが熱酸化膜の約１／
３であると同時に、反射防止膜として使用するに十分な
屈折率と吸収係数を有する膜を得ることができる。
【００３０】ＳｉＯＮ膜３８を堆積した後、リソグラフ
ィーによりゲート電極２４のパターンを転写し、反応性
イオンエッチングによりＳｉＯＮ膜３８、ＷＳｉx膜１
８、ポリシリコン１６を連続して加工し、ゲート電極２
４を形成する（図２（ｂ））。次いで、サイドウォール
となるＨＴＯ膜を成膜後、ＨＴＯ膜をエッチバックして
サイドウォール２８を形成する。
ィーによりゲート電極２４のパターンを転写し、反応性
イオンエッチングによりＳｉＯＮ膜３８、ＷＳｉx膜１
８、ポリシリコン１６を連続して加工し、ゲート電極２
４を形成する（図２（ｂ））。次いで、サイドウォール
となるＨＴＯ膜を成膜後、ＨＴＯ膜をエッチバックして
サイドウォール２８を形成する。
【００３１】ソース／ドレイン拡散層３０を形成するた
めに、まず、熱酸化により保護膜となる酸化膜３２を形
成する。次いで、酸化膜３２を通してイオン注入を行
い、ソース／ドレイン拡散層３０となる不純物をドーピ
ングし、熱処理により活性化する（図２（ｃ））。この
後、ＨＦ系水溶液を用いた前処理により酸化膜３２を除
去する。このとき、ゲート電極２４上にはＳｉＯＮ膜３
８が堆積されているが、前述したようにＳｉＯＮ膜３８
はＨＴＯ膜や熱酸化により形成した酸化膜と比較してＨ
Ｆ系水溶液によるエッチングレートが遅いため、ＳｉＯ
Ｎ膜３８が全て除去され、ゲート電極２４が露出するこ
とはない。
めに、まず、熱酸化により保護膜となる酸化膜３２を形
成する。次いで、酸化膜３２を通してイオン注入を行
い、ソース／ドレイン拡散層３０となる不純物をドーピ
ングし、熱処理により活性化する（図２（ｃ））。この
後、ＨＦ系水溶液を用いた前処理により酸化膜３２を除
去する。このとき、ゲート電極２４上にはＳｉＯＮ膜３
８が堆積されているが、前述したようにＳｉＯＮ膜３８
はＨＴＯ膜や熱酸化により形成した酸化膜と比較してＨ
Ｆ系水溶液によるエッチングレートが遅いため、ＳｉＯ
Ｎ膜３８が全て除去され、ゲート電極２４が露出するこ
とはない。
【００３２】この後、ソース／ドレイン拡散層３０上を
サリサイド化するためのＴｉ膜３４を堆積し、熱処理に
よりＴｉ膜３４をシリサイド化する。この際、ＳｉＯＮ
膜３８、サイドウォール２８または素子分離膜１２上の
Ｔｉ膜３４は、これら下地の酸化膜とは反応しないの
で、ソース／ドレイン拡散層３０上に堆積されたＴｉ膜
３４のみを自己整合的にシリサイド化することができる
（図２（ｄ））。
サリサイド化するためのＴｉ膜３４を堆積し、熱処理に
よりＴｉ膜３４をシリサイド化する。この際、ＳｉＯＮ
膜３８、サイドウォール２８または素子分離膜１２上の
Ｔｉ膜３４は、これら下地の酸化膜とは反応しないの
で、ソース／ドレイン拡散層３０上に堆積されたＴｉ膜
３４のみを自己整合的にシリサイド化することができる
（図２（ｄ））。
【００３３】次いで、未反応のＴｉ膜３４を除去するこ
とによりサリサイド形成工程が完了する（図２
（ｅ））。素子分離膜１２上のゲート電極２４による配
線上には、図３（ａ）に示すように、後の工程でＴｉＮ
膜等の配線層４０を形成する場合があるが、このときに
もゲート電極２４のＷＳｉx膜１８はＳｉＯＮ膜３８に
より完全に覆われているので、ゲート電極２４と配線層
４０が短絡することを防止することができる。
とによりサリサイド形成工程が完了する（図２
（ｅ））。素子分離膜１２上のゲート電極２４による配
線上には、図３（ａ）に示すように、後の工程でＴｉＮ
膜等の配線層４０を形成する場合があるが、このときに
もゲート電極２４のＷＳｉx膜１８はＳｉＯＮ膜３８に
より完全に覆われているので、ゲート電極２４と配線層
４０が短絡することを防止することができる。
【００３４】また、素子分離膜１２上では、図３（ｂ）
に示すように、故意にゲート電極２４上のＳｉＯＮ膜３
８を除去することにより、ゲート電極２４と配線層４０
を直に配線してもよい。この場合には、例えば、ゲート
電極を加工する前に、ゲート電極２４と配線層４０を接
続する領域においてＳｉＯＮ膜３８を除去すればよい。
この場合、後のサリサイド工程において金属膜とゲート
電極２４が反応して反応層４２が形成されるが、素子分
離領域に形成されたゲート電極２４は、ソース／ドレイ
ン拡散層３０に対して十分に距離があるので、反応にと
もなって反応層４２が横方向に拡散しても、ゲート電極
２４とソース／ドレイン拡散層３０とがブリッジにより
短絡することはない。
に示すように、故意にゲート電極２４上のＳｉＯＮ膜３
８を除去することにより、ゲート電極２４と配線層４０
を直に配線してもよい。この場合には、例えば、ゲート
電極を加工する前に、ゲート電極２４と配線層４０を接
続する領域においてＳｉＯＮ膜３８を除去すればよい。
この場合、後のサリサイド工程において金属膜とゲート
電極２４が反応して反応層４２が形成されるが、素子分
離領域に形成されたゲート電極２４は、ソース／ドレイ
ン拡散層３０に対して十分に距離があるので、反応にと
もなって反応層４２が横方向に拡散しても、ゲート電極
２４とソース／ドレイン拡散層３０とがブリッジにより
短絡することはない。
【００３５】このように、本実施例によれば、ゲート電
極２４上に、従来のＨＴＯ膜の代わりに所定の光学定数
を有するＳｉＯＮ膜３８を形成することにより、後のサ
リサイド化工程における反応の抑止膜としてだけでなく
反射防止膜としても用いることができるので、反射防止
膜を形成する工程を別途必要とせず、半導体製造工程を
短縮することができる。
極２４上に、従来のＨＴＯ膜の代わりに所定の光学定数
を有するＳｉＯＮ膜３８を形成することにより、後のサ
リサイド化工程における反応の抑止膜としてだけでなく
反射防止膜としても用いることができるので、反射防止
膜を形成する工程を別途必要とせず、半導体製造工程を
短縮することができる。
【００３６】また、ＳｉＯＮ膜３８は、ＨＴＯ膜や熱酸
化により形成した酸化膜と比較してＨＦ系水溶液による
エッチングレートが遅いため、Ｔｉ膜３４を堆積する前
の酸化膜除去工程において、ゲート電極上のＳｉＯＮ膜
３８が全て除去されてゲート電極２４が露出することが
ないので、サリサイド化工程でＴｉ膜３４とゲート電極
２４のＷＳｉx膜１８とが反応することはなく、ゲート
電極２４とソース／ドレイン拡散層３０とが短絡するこ
とを防止することができる。
化により形成した酸化膜と比較してＨＦ系水溶液による
エッチングレートが遅いため、Ｔｉ膜３４を堆積する前
の酸化膜除去工程において、ゲート電極上のＳｉＯＮ膜
３８が全て除去されてゲート電極２４が露出することが
ないので、サリサイド化工程でＴｉ膜３４とゲート電極
２４のＷＳｉx膜１８とが反応することはなく、ゲート
電極２４とソース／ドレイン拡散層３０とが短絡するこ
とを防止することができる。
【００３７】また、ＳｉＯＮ膜３８は、シリコンデバイ
スの製造プロセスとの整合性に優れ、且つ、成膜にあた
っても製造装置を大幅に変更する必要がないので、製造
プロセス中に容易に組み込むことができる。また、素子
分離膜１２上のゲート電極２４による配線上に、ＴｉＮ
膜等の配線層４０を形成する場合にも、ゲート電極２４
のＷＳｉx膜１８はＳｉＯＮ膜３８により完全に覆われ
ているので、ゲート電極２４と配線層４０が短絡するこ
とを防止することができる。
スの製造プロセスとの整合性に優れ、且つ、成膜にあた
っても製造装置を大幅に変更する必要がないので、製造
プロセス中に容易に組み込むことができる。また、素子
分離膜１２上のゲート電極２４による配線上に、ＴｉＮ
膜等の配線層４０を形成する場合にも、ゲート電極２４
のＷＳｉx膜１８はＳｉＯＮ膜３８により完全に覆われ
ているので、ゲート電極２４と配線層４０が短絡するこ
とを防止することができる。
【００３８】本発明の上記実施例に限らず種々の変形が
可能である。例えば、上記実施例では、サリサイド形成
時の反応抑止及び反射防止膜としてゲート電極上にＳｉ
ＯＮ膜を形成したが、所定の光学定数を有し、ＨＦ系水
溶液に対するエッチングレートが熱酸化膜よりも遅い膜
であれば、ＳｉＯＮ膜に限定されるものではない。例え
ば、シリコン窒化（ＳｉＮ）膜を用いても同様の効果を
得ることができる。
可能である。例えば、上記実施例では、サリサイド形成
時の反応抑止及び反射防止膜としてゲート電極上にＳｉ
ＯＮ膜を形成したが、所定の光学定数を有し、ＨＦ系水
溶液に対するエッチングレートが熱酸化膜よりも遅い膜
であれば、ＳｉＯＮ膜に限定されるものではない。例え
ば、シリコン窒化（ＳｉＮ）膜を用いても同様の効果を
得ることができる。
【００３９】また、上記実施例ではゲート電極材料にＷ
Ｓｉx／ポリシリコンからなるタングステンポリサイド
ゲートを用いたが、ゲート電極材料に限定されるもので
はない。例えば、ポリシリコン単層からなるゲート電
極、他のポリサイド電極等を用いてもよい。また、上記
実施例ではサリサイドを形成する金属にＴｉ膜を用いた
が、他の金属膜によりサリサイドを形成してもよい。例
えば、コバルト（Ｃｏ）膜を堆積してコバルトシリサイ
ドを形成してもよいし、ニッケル（Ｎｉ）膜を堆積して
ニッケルシリサイドを形成してもよい。
Ｓｉx／ポリシリコンからなるタングステンポリサイド
ゲートを用いたが、ゲート電極材料に限定されるもので
はない。例えば、ポリシリコン単層からなるゲート電
極、他のポリサイド電極等を用いてもよい。また、上記
実施例ではサリサイドを形成する金属にＴｉ膜を用いた
が、他の金属膜によりサリサイドを形成してもよい。例
えば、コバルト（Ｃｏ）膜を堆積してコバルトシリサイ
ドを形成してもよいし、ニッケル（Ｎｉ）膜を堆積して
ニッケルシリサイドを形成してもよい。
【００４０】
【発明の効果】以上の通り、本発明によれば、ＨＴＯ膜
や熱酸化により形成した酸化膜と比較して、ＨＦ系水溶
液によるエッチングレートが遅い絶縁膜をゲート電極上
に堆積したので、サリサイドを形成するための金属膜を
堆積する際の酸化膜除去工程においてゲート電極上の絶
縁膜が全て除去されることがないので、サリサイド化工
程で金属膜とゲート電極とが反応することはなく、ゲー
ト電極とソース／ドレイン拡散層とが短絡することを防
止することができる。
や熱酸化により形成した酸化膜と比較して、ＨＦ系水溶
液によるエッチングレートが遅い絶縁膜をゲート電極上
に堆積したので、サリサイドを形成するための金属膜を
堆積する際の酸化膜除去工程においてゲート電極上の絶
縁膜が全て除去されることがないので、サリサイド化工
程で金属膜とゲート電極とが反応することはなく、ゲー
ト電極とソース／ドレイン拡散層とが短絡することを防
止することができる。
【００４１】また、素子分離膜上のゲート配線上には、
後の工程でＴｉＮ膜等の配線層を形成する場合がある
が、このときにもゲート配線は絶縁膜で完全に覆われて
いるので、ゲート配線と配線層が短絡することを防止す
ることができる。また、ゲート電極上に、従来のＨＴＯ
膜の代わりに、所定の光学定数を有する絶縁膜を形成す
ることにより、後のサリサイド化工程における反応の抑
止膜としてだけでなく反射防止膜としても用いることが
できるので、反射防止膜を形成ための工程を別途必要と
せず、半導体装置の製造工程を短縮することができる。
後の工程でＴｉＮ膜等の配線層を形成する場合がある
が、このときにもゲート配線は絶縁膜で完全に覆われて
いるので、ゲート配線と配線層が短絡することを防止す
ることができる。また、ゲート電極上に、従来のＨＴＯ
膜の代わりに、所定の光学定数を有する絶縁膜を形成す
ることにより、後のサリサイド化工程における反応の抑
止膜としてだけでなく反射防止膜としても用いることが
できるので、反射防止膜を形成ための工程を別途必要と
せず、半導体装置の製造工程を短縮することができる。
【図１】本発明の実施例による半導体装置の構造を示す
概略断面図である。
概略断面図である。
【図２】本発明の実施例による半導体装置の製造方法を
示す工程断面図である。
示す工程断面図である。
【図３】本発明の他の実施例による半導体装置の構造を
示す概略断面図である。
示す概略断面図である。
【図４】従来の半導体装置の製造方法を示す工程断面図
である。
である。
【図５】従来の半導体装置の製造方法における問題点を
説明する図である。
説明する図である。
１０…シリコン基板 １２…素子分離膜 １４…ゲート酸化膜 １６…ポリシリコン膜 １８…ＷＳｉx膜 ２０…ＨＴＯ膜 ２２…反射防止膜 ２４…ゲート電極 ２８…サイドウォール ３０…ソース／ドレイン拡散層 ３２…酸化膜 ３４…Ｔｉ膜 ３６…シリサイド層 ３８…ＳｉＯＮ膜 ４０…配線層 ４２…反応層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 29/78 Ｈ０１Ｌ 21/88 Ｑ 29/78 ３０１ Ｇ ３０１ Ｓ
Claims (9)
- 【請求項１】 下地基板上に堆積された金属膜を、熱処
理により前記下地基板と局所的に反応させて形成したシ
リサイド電極を有する半導体装置において、 前記シリサイド電極を形成しない前記下地基板上の領域
に、前記金属膜と反応しないシリコンオキシナイトライ
ド膜が形成されていることを特徴とする半導体装置。 - 【請求項２】 下地基板上に堆積された金属膜を、熱処
理により前記下地基板と局所的に反応させて形成したシ
リサイド電極を有する半導体装置において、 ゲート電極の上面に、前記金属膜と反応しない絶縁膜が
形成されていることを特徴とする半導体装置。 - 【請求項３】 請求項２記載の半導体装置において、 前記絶縁膜はシリコンオキシナイトライド膜、又はシリ
コン窒化膜であることを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置において、 前記シリコンオキシナイトライド膜、又は前記シリコン
窒化膜の弗酸水溶液に対するエッチングレートは、熱酸
化により形成したシリコン酸化膜の弗酸水溶液対するエ
ッチングレートよりも遅いことを特徴とする半導体装
置。 - 【請求項５】 請求項３又は４記載の半導体装置におい
て、 前記シリコンオキシナイトライド膜、又は前記シリコン
窒化膜における屈折率が、１．７より大きく、且つ２．
７よりも小さく、 前記シリコンオキシナイトライド膜、又は前記シリコン
窒化膜における光吸収係数が、前記ゲート電極をパター
ニングする際に用いる露光装置の光源波長に対して、
０．３より大きいことを特徴とする半導体装置。 - 【請求項６】 請求項２乃至５のいずれかに記載の半導
体装置において、 前記ゲート電極は、多結晶シリコン又は、多結晶シリコ
ン上にタングステンシリサイドを堆積したタングステン
ポリサイドにより形成されていることを特徴とする半導
体装置。 - 【請求項７】 請求項２乃至６のいずれかに記載の半導
体装置において、 前記シリサイド電極は、チタンシリサイド、コバルトシ
リサイド、又はニッケルシリサイドであることを特徴と
する半導体装置。 - 【請求項８】 下地基板上に、ゲート電極となる導電性
の薄膜を堆積する導電膜堆積工程と、 前記導電性の薄膜上に、熱酸化膜よりも弗酸系水溶液に
対するエッチングレートが遅い絶縁膜を堆積する絶縁膜
堆積工程と、 前記絶縁膜及び前記導電性の薄膜を加工し、前記ゲート
電極を形成するゲート電極形成工程と、 前記下地基板上のシリサイド電極を形成すべき領域の酸
化膜を、前記弗酸系水溶液により除去する酸化膜除去工
程と、 前記酸化膜を除去した前記下地基板上に金属膜を堆積
し、熱処理により前記酸化膜を除去した領域の前記下地
基板と前記金属膜とを反応させ、局所的に前記シリサイ
ド電極を形成する電極形成工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項９】 請求項８記載の半導体装置の製造方法に
おいて、 前記絶縁膜はシリコンオキシナイトライド膜、又はシリ
コン窒化膜であることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18100194A JP3361893B2 (ja) | 1994-08-02 | 1994-08-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18100194A JP3361893B2 (ja) | 1994-08-02 | 1994-08-02 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845872A true JPH0845872A (ja) | 1996-02-16 |
| JP3361893B2 JP3361893B2 (ja) | 2003-01-07 |
Family
ID=16093003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18100194A Expired - Fee Related JP3361893B2 (ja) | 1994-08-02 | 1994-08-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3361893B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5069109B2 (ja) * | 2005-06-29 | 2012-11-07 | スパンション エルエルシー | 半導体装置およびその製造方法 |
-
1994
- 1994-08-02 JP JP18100194A patent/JP3361893B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5069109B2 (ja) * | 2005-06-29 | 2012-11-07 | スパンション エルエルシー | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3361893B2 (ja) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744395A (en) | Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure | |
| EP0213197B1 (en) | A method in the manufacture of integrated circuits | |
| US5447875A (en) | Self-aligned silicided gate process | |
| US5838051A (en) | Tungsten policide contacts for semiconductor devices | |
| EP0517368A2 (en) | Local interconnect for integrated circuits | |
| US6074922A (en) | Enhanced structure for salicide MOSFET | |
| US6589836B1 (en) | One step dual salicide formation for ultra shallow junction applications | |
| US5911114A (en) | Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure | |
| JP2002319670A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| US6015741A (en) | Method for forming self-aligned contact window | |
| US6627527B1 (en) | Method to reduce metal silicide void formation | |
| JP3361893B2 (ja) | 半導体装置及びその製造方法 | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| JP3259535B2 (ja) | Ｎｍｏｓトランジスタとｐｍｏｓトランジスタとを有する半導体装置の製造方法 | |
| US20040121166A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3477976B2 (ja) | 半導体装置の製法 | |
| KR100353525B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US20010046727A1 (en) | Method for fabricating a gate conductive structure | |
| JPH09148568A (ja) | 半導体装置の製造方法 | |
| JPS61150216A (ja) | 半導体装置の製造方法 | |
| JPH11204784A (ja) | 半導体装置の製造方法 | |
| US6268241B1 (en) | Method of forming a self-aligned silicide structure in integrated circuit fabrication | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |