JPH0613477A - 露出したダイ面を有する半導体パッケージ - Google Patents
露出したダイ面を有する半導体パッケージInfo
- Publication number
- JPH0613477A JPH0613477A JP5069113A JP6911393A JPH0613477A JP H0613477 A JPH0613477 A JP H0613477A JP 5069113 A JP5069113 A JP 5069113A JP 6911393 A JP6911393 A JP 6911393A JP H0613477 A JPH0613477 A JP H0613477A
- Authority
- JP
- Japan
- Prior art keywords
- die
- semiconductor
- semiconductor package
- exposed
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000002775 capsule Substances 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 239000008393 encapsulating agent Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229920000728 polyester Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 比較的薄く、熱の発散特性に優れ、半導体ダ
イを湿気や汚染物質から十分に守り、製造が比較的安価
な半導体パッケージを提供する。 【構成】 複数のボンド・パッドがその上に置かれる第
１面および第２面を有するダイを含む半導体パッケージ
である。ＴＡＢリードフレームの内部リード部はボンド
・パッドと結合し、内部リード部と電気的に結合してい
る外部リード部はそこから延びている。ＴＡＢリードフ
レームの内部リード部と結合したボンド・パッドを含
む、ダイの第１面がカプセルで覆われる。ダイの側面の
周囲もカプセルで覆われる。ダイの第２面は露出したま
まとする。これにより、優れた熱発散特性もつ比較的薄
いパッケージを得ることができる。
イを湿気や汚染物質から十分に守り、製造が比較的安価
な半導体パッケージを提供する。 【構成】 複数のボンド・パッドがその上に置かれる第
１面および第２面を有するダイを含む半導体パッケージ
である。ＴＡＢリードフレームの内部リード部はボンド
・パッドと結合し、内部リード部と電気的に結合してい
る外部リード部はそこから延びている。ＴＡＢリードフ
レームの内部リード部と結合したボンド・パッドを含
む、ダイの第１面がカプセルで覆われる。ダイの側面の
周囲もカプセルで覆われる。ダイの第２面は露出したま
まとする。これにより、優れた熱発散特性もつ比較的薄
いパッケージを得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に半導体技術に
関し、更に特定すれば、露出したダイ面を有する半導体
パッケージに関するものである。
関し、更に特定すれば、露出したダイ面を有する半導体
パッケージに関するものである。
【０００２】
【従来の技術】ＴＡＢボンティングは半導体技術では良
く知られた技術である。ＴＡＢボンディングのための半
導体ダイには金属ボンド・パッドがその面上に置かれて
いる。ＴＡＢリード・テープはポリイミドといったよう
な曲げやすい絶縁フィルムを含み、この絶縁材の上に金
属の伝導パターンが形成されているものである。この金
属の伝導パターンにはリード部があり、それらは半導体
ダイの面に配置された金属ボンド・パッドに直接結合さ
れている。ＴＡＢボンディングを使用する場合には、ワ
イヤ・ボンディングは必要ではない。
く知られた技術である。ＴＡＢボンディングのための半
導体ダイには金属ボンド・パッドがその面上に置かれて
いる。ＴＡＢリード・テープはポリイミドといったよう
な曲げやすい絶縁フィルムを含み、この絶縁材の上に金
属の伝導パターンが形成されているものである。この金
属の伝導パターンにはリード部があり、それらは半導体
ダイの面に配置された金属ボンド・パッドに直接結合さ
れている。ＴＡＢボンディングを使用する場合には、ワ
イヤ・ボンディングは必要ではない。
【０００３】半導体技術においては、半導体デバイスを
カプセルで覆うことも良く知られている。カプセル化は
一般にポリマー、プラスチックまたは同様な材料を用い
て行われる。このカプセル化は、大抵の場合半導体ダイ
の全体を覆いつくすものである。このカプセル化によ
り、ダイは物理的に保護されると共に湿気や汚染物質か
らも保護される。
カプセルで覆うことも良く知られている。カプセル化は
一般にポリマー、プラスチックまたは同様な材料を用い
て行われる。このカプセル化は、大抵の場合半導体ダイ
の全体を覆いつくすものである。このカプセル化によ
り、ダイは物理的に保護されると共に湿気や汚染物質か
らも保護される。
【０００４】半導体デバイスをプラスチックや同様な材
料でカプセル化することには種々の不利な点がある。カ
プセル材料が半導体デバイスを完全に覆い包むので、プ
ラスチックのカプセルで覆われたパッケージは大抵は比
較的厚くなる。これらのパッケージの厚みは、半導体ダ
イの厚みと、半導体ダイの上面に置かれたカプセル材の
厚み、および半導体ダイの下方に置かれたカプセル材の
厚みとの合計である。ワイヤ・ボンディングのパッケー
ジでは、この厚さにワイヤ・ボンドの高さが加算され
る。ＴＡＢボンディングのパッケージではボンド・パッ
ドの高さはワイヤ・ボンドよりもかなり低いので、これ
は重要な問題ではない。
料でカプセル化することには種々の不利な点がある。カ
プセル材料が半導体デバイスを完全に覆い包むので、プ
ラスチックのカプセルで覆われたパッケージは大抵は比
較的厚くなる。これらのパッケージの厚みは、半導体ダ
イの厚みと、半導体ダイの上面に置かれたカプセル材の
厚み、および半導体ダイの下方に置かれたカプセル材の
厚みとの合計である。ワイヤ・ボンディングのパッケー
ジでは、この厚さにワイヤ・ボンドの高さが加算され
る。ＴＡＢボンディングのパッケージではボンド・パッ
ドの高さはワイヤ・ボンドよりもかなり低いので、これ
は重要な問題ではない。
【０００５】
【発明が解決しようとする課題】カプセルで覆われた半
導体デバイスは一般に熱を発散する能力が劣っている。
半導体ダイによって熱が発生すると、その熱は通常カプ
セルを通って発散しなければならない。良く知られたカ
プセル材は熱を十分に発散することができない。熱の発
散の問題はカプセルで覆われたパッケージにヒートシン
クを付け加えることによっていくらかは改善される。し
かしながら、当技術で良く知られているようにヒートシ
ンクがカプセルで覆われると、熱はやはりカプセルを通
って発散しなければならない。ヒートシンクを露出させ
たパッケージもまた当技術では良く知られている。露出
したヒートシンクは使い方によっては、最適とはいえな
いまでも熱を十分に発散する。半導体ダイは一般にガラ
ス入りダイ付着材を用いたヒートシンクに張り付けられ
る。半導体ダイがヒートシンクに張り付けられている
と、ダイとヒートシンクとの間の熱伝導性のある量が失
われ、熱の発散が不利になる。
導体デバイスは一般に熱を発散する能力が劣っている。
半導体ダイによって熱が発生すると、その熱は通常カプ
セルを通って発散しなければならない。良く知られたカ
プセル材は熱を十分に発散することができない。熱の発
散の問題はカプセルで覆われたパッケージにヒートシン
クを付け加えることによっていくらかは改善される。し
かしながら、当技術で良く知られているようにヒートシ
ンクがカプセルで覆われると、熱はやはりカプセルを通
って発散しなければならない。ヒートシンクを露出させ
たパッケージもまた当技術では良く知られている。露出
したヒートシンクは使い方によっては、最適とはいえな
いまでも熱を十分に発散する。半導体ダイは一般にガラ
ス入りダイ付着材を用いたヒートシンクに張り付けられ
る。半導体ダイがヒートシンクに張り付けられている
と、ダイとヒートシンクとの間の熱伝導性のある量が失
われ、熱の発散が不利になる。
【０００６】従って、比較的薄く、熱の発散特性に優
れ、半導体ダイを湿気や汚染物質から十分に守り、製造
が比較的安価なカプセル付きの半導体パッケージを得る
ことが切に望まれていたのである。
れ、半導体ダイを湿気や汚染物質から十分に守り、製造
が比較的安価なカプセル付きの半導体パッケージを得る
ことが切に望まれていたのである。
【０００７】
【課題を解決するための手段】複数のボンド・パッドが
その第１面に置かれた半導体ダイから成る半導体パッケ
ージである。ＴＡＢリードフレームの内部リード部はボ
ンド・パッドと結合し、複数の外部リード部はそこから
延びている内側のリード部と電気的に結合している。カ
プセルが、ボンド・パッドとリードフレームの内部のリ
ード部とを含むダイの面と、半導体ダイの側面の周囲と
に付けられる。半導体デバイスの底面は露出したままと
するものである。
その第１面に置かれた半導体ダイから成る半導体パッケ
ージである。ＴＡＢリードフレームの内部リード部はボ
ンド・パッドと結合し、複数の外部リード部はそこから
延びている内側のリード部と電気的に結合している。カ
プセルが、ボンド・パッドとリードフレームの内部のリ
ード部とを含むダイの面と、半導体ダイの側面の周囲と
に付けられる。半導体デバイスの底面は露出したままと
するものである。
【０００８】
【実施例】図１は、本発明による半導体パッケージ１０
を大きく拡大した断面図である。パッケージ１０にはシ
リコンから成る半導体ダイ１２があるが、本発明の利用
は他の良く知られた半導体材料から成るダイを使用して
も可能である。ダイ１２には第１面１４、第２面１６、
および側面１８がある。
を大きく拡大した断面図である。パッケージ１０にはシ
リコンから成る半導体ダイ１２があるが、本発明の利用
は他の良く知られた半導体材料から成るダイを使用して
も可能である。ダイ１２には第１面１４、第２面１６、
および側面１８がある。
【０００９】ダイ１２の第１面１４にはボンド・パッド
２０が配置されている。ボンド・パッド２０の構成とし
てよく用いられるのは、ダイ１２のシリコン上に直接形
成されたアルミニウムパッドと、そのアルミニウムパッ
ドに結合された金のバンプである。しかしながら、アル
ミニウムと金が直接接触すると、金属間生成が起こる可
能性がある。それゆえに、最も望ましい状況では、ポリ
イミドまたはガラスから成るパッドの不動態層がアルミ
ニウムパッドの上に形成される。このパッドの不動態層
の中にアルミニウム・パッドが露出するように開口部が
作られ、チタン・タングステンのバリヤー層がアルミニ
ウムの露出部に形成される。その後、金の層がそのバリ
ヤー層に形成され、金のバンプが金の層に形成される。
前記ボンド・パッドにより、金のバンプを金属間生成を
起こすことなくアルミニウム・パッドの上に作ることが
でき、その不動態層は湿気や汚染物質がアルミニウム・
パッドを侵すのを防ぐ役割を果たす。
２０が配置されている。ボンド・パッド２０の構成とし
てよく用いられるのは、ダイ１２のシリコン上に直接形
成されたアルミニウムパッドと、そのアルミニウムパッ
ドに結合された金のバンプである。しかしながら、アル
ミニウムと金が直接接触すると、金属間生成が起こる可
能性がある。それゆえに、最も望ましい状況では、ポリ
イミドまたはガラスから成るパッドの不動態層がアルミ
ニウムパッドの上に形成される。このパッドの不動態層
の中にアルミニウム・パッドが露出するように開口部が
作られ、チタン・タングステンのバリヤー層がアルミニ
ウムの露出部に形成される。その後、金の層がそのバリ
ヤー層に形成され、金のバンプが金の層に形成される。
前記ボンド・パッドにより、金のバンプを金属間生成を
起こすことなくアルミニウム・パッドの上に作ることが
でき、その不動態層は湿気や汚染物質がアルミニウム・
パッドを侵すのを防ぐ役割を果たす。
【００１０】ＴＡＢのリード・テープ２２は曲げやすい
絶縁材２４−好適実施例ではポリイミド−から成る。伝
導パターン２６はポリイミド２４上に置かれる。一般
に、伝導パターン２６は銅より成り、ボンド・パッド２
０と最終的に接触する部分はスズメッキされる。伝導パ
ターン２６には、内側のリード部２８があり、当技術で
は良く知られているように、ボンド・パッド２０と直接
結合している。一般に、メッキされた内側のリード部の
スズとボンド・パッド２０の金のバンプとは共晶合金を
作る。伝導パターン２６にはさらに外側のリード部３０
があり、内側のリード部２８に電気的に結合し、そこか
ら延びている。
絶縁材２４−好適実施例ではポリイミド−から成る。伝
導パターン２６はポリイミド２４上に置かれる。一般
に、伝導パターン２６は銅より成り、ボンド・パッド２
０と最終的に接触する部分はスズメッキされる。伝導パ
ターン２６には、内側のリード部２８があり、当技術で
は良く知られているように、ボンド・パッド２０と直接
結合している。一般に、メッキされた内側のリード部の
スズとボンド・パッド２０の金のバンプとは共晶合金を
作る。伝導パターン２６にはさらに外側のリード部３０
があり、内側のリード部２８に電気的に結合し、そこか
ら延びている。
【００１１】ＴＡＢリード・テープ２２がボンド・パッ
ド２０と結合すると、保護膜３２が、ボンド・パッド２
０を含む基板１２の第１面１４上に、またＴＡＢリード
・テープ２２の内側のリード部２８の上に形成される。
保護膜３２の材料はポリイミド、エポキシ、ポリエステ
ル、またはシリコーンである。保護膜３２はボンド・パ
ッド２０およびダイ１２の第１面１４を湿気や汚染物質
から守る役割を果たす。
ド２０と結合すると、保護膜３２が、ボンド・パッド２
０を含む基板１２の第１面１４上に、またＴＡＢリード
・テープ２２の内側のリード部２８の上に形成される。
保護膜３２の材料はポリイミド、エポキシ、ポリエステ
ル、またはシリコーンである。保護膜３２はボンド・パ
ッド２０およびダイ１２の第１面１４を湿気や汚染物質
から守る役割を果たす。
【００１２】カプセル３４はダイ１２の第１面１４およ
び側面１８の周囲に置かれる。ダイ１２の第２面１６は
露出したままである。カプセル３４はポリマー、プラス
チック、エポキシ、またはポリエステルで作られ、半導
体および成型の技術で良く知られた成型法によって形成
される。例えば、プラスチックのカプセル作りはポット
インジェクション・トランスファ成型により行われ、ポ
リエステルのカプセル作成はパーティングライン・イン
ジェクション・トランスファ成型により行われる。図に
示すように、半導体ダイ１２にはテーパ部３６があり、
ダイ１２の側面１８が第２面１６に隣接して内側に細く
なっている。テーパ部３６により、このカプセルはダイ
１２と機械的によりよく密着する、すなわちダイ１２を
「握る」ことができる。
び側面１８の周囲に置かれる。ダイ１２の第２面１６は
露出したままである。カプセル３４はポリマー、プラス
チック、エポキシ、またはポリエステルで作られ、半導
体および成型の技術で良く知られた成型法によって形成
される。例えば、プラスチックのカプセル作りはポット
インジェクション・トランスファ成型により行われ、ポ
リエステルのカプセル作成はパーティングライン・イン
ジェクション・トランスファ成型により行われる。図に
示すように、半導体ダイ１２にはテーパ部３６があり、
ダイ１２の側面１８が第２面１６に隣接して内側に細く
なっている。テーパ部３６により、このカプセルはダイ
１２と機械的によりよく密着する、すなわちダイ１２を
「握る」ことができる。
【００１３】パッケージ１０は、ダイ１２の第２面１６
をカプセル３４の中に覆わずに露出させていることによ
り多くの利点を得ている。パッケージ１０は優れた熱の
発散特性を持つ。熱はカプセル３４を通って発散する必
要がなく、ダイ１２の第２面１６を通ってパッケージ１
０から直接発散することができる。ダイ１２から発散す
る熱の９０パーセントは第２面１６を通して発散すると
考えられるので、この方法は大きな改善である。さら
に、望む場合には、第２面１６の露出したシリコンはヒ
ートシンクまたは冷却用の板に直接結合することもでき
るが、多くの適用については双方共不必要であろう。パ
ッケージ１０は熱発散特性が強化されているので、ダイ
１２は完全にカプセルで覆われているパッケージの中に
置かれたダイに比べて、より大きいワット数を持つ比較
的大きい電力のダイとすることが可能である。
をカプセル３４の中に覆わずに露出させていることによ
り多くの利点を得ている。パッケージ１０は優れた熱の
発散特性を持つ。熱はカプセル３４を通って発散する必
要がなく、ダイ１２の第２面１６を通ってパッケージ１
０から直接発散することができる。ダイ１２から発散す
る熱の９０パーセントは第２面１６を通して発散すると
考えられるので、この方法は大きな改善である。さら
に、望む場合には、第２面１６の露出したシリコンはヒ
ートシンクまたは冷却用の板に直接結合することもでき
るが、多くの適用については双方共不必要であろう。パ
ッケージ１０は熱発散特性が強化されているので、ダイ
１２は完全にカプセルで覆われているパッケージの中に
置かれたダイに比べて、より大きいワット数を持つ比較
的大きい電力のダイとすることが可能である。
【００１４】ダイ１２の全体がカプセルで覆われている
訳ではないので、パッケージ１０は完全にカプセルで覆
われているものに比べてはるかに薄く作ることができ
る。これはダイ１２の第２面１６の下にカプセルが置か
れていないのでパッケージ１０の厚みを増やさないとい
う事実による。さらに、ＴＡＢボンディングではワイヤ
ボンドに必要な高さが要求されないので、ＴＡＢボンデ
ィングおよび本発明を使用すればより薄いパッケージを
製作することができる。前述のＴＡＢボンディングは本
発明の使用により非常に有効なものとなる。湿気や汚染
物質がダイ１２の側面１８とカプセル３４との間の接触
面を通ってパッケージ１０に侵入する可能性はあるが、
前述の保護膜３２とパッドの不動態層がダイ１２の第１
面１４およびボンド・パッド２０を湿気と汚染物質から
守る。
訳ではないので、パッケージ１０は完全にカプセルで覆
われているものに比べてはるかに薄く作ることができ
る。これはダイ１２の第２面１６の下にカプセルが置か
れていないのでパッケージ１０の厚みを増やさないとい
う事実による。さらに、ＴＡＢボンディングではワイヤ
ボンドに必要な高さが要求されないので、ＴＡＢボンデ
ィングおよび本発明を使用すればより薄いパッケージを
製作することができる。前述のＴＡＢボンディングは本
発明の使用により非常に有効なものとなる。湿気や汚染
物質がダイ１２の側面１８とカプセル３４との間の接触
面を通ってパッケージ１０に侵入する可能性はあるが、
前述の保護膜３２とパッドの不動態層がダイ１２の第１
面１４およびボンド・パッド２０を湿気と汚染物質から
守る。
【００１５】半導体技術における現在の趨勢は、大きな
ウェーハを用いて半導体デバイスを製作することであ
る。本発明によるパッケージは大きいウェーハの上に製
作されるデバイスに対しては極めて望ましいものであ
る。大きいウェーハを使用するとき、それが容易に割れ
ないようにするために厚くしなければならない。例え
ば、８インチのウェーハは一般に３０ミルといった厚さ
がある。第２面１６の下にはカプセルが置かれないの
で、厚いウェーハを用いてもパッケージの薄さを保つこ
とができる。さらに、パッケージの組み立ての前にダイ
１２の第２面１６を背後から研ぐことをしないでパッケ
ージの厚さの仕様を満たすことができる。
ウェーハを用いて半導体デバイスを製作することであ
る。本発明によるパッケージは大きいウェーハの上に製
作されるデバイスに対しては極めて望ましいものであ
る。大きいウェーハを使用するとき、それが容易に割れ
ないようにするために厚くしなければならない。例え
ば、８インチのウェーハは一般に３０ミルといった厚さ
がある。第２面１６の下にはカプセルが置かれないの
で、厚いウェーハを用いてもパッケージの薄さを保つこ
とができる。さらに、パッケージの組み立ての前にダイ
１２の第２面１６を背後から研ぐことをしないでパッケ
ージの厚さの仕様を満たすことができる。
【００１６】パッケージ１０はまた、製造が比較的安価
である。パッケージ１０は、第２面１６の下にカプセル
材が置かれないのでカプセル３４のためのカプセル材が
少なくてすむ。また、ヒートシンクが不要なのでその費
用が節約される。
である。パッケージ１０は、第２面１６の下にカプセル
材が置かれないのでカプセル３４のためのカプセル材が
少なくてすむ。また、ヒートシンクが不要なのでその費
用が節約される。
【図１】本発明による半導体パッケージを非常に拡大し
た断面図
た断面図
１０ パッケージ １２ ダイ １４ 第１面 １６ 第２面 １８ 側面 ２０ ボンド・パッド ２２ ＴＡＢリード・テープ ２４ 曲げやすい絶縁材、ポリイミド ２６ ＴＡＢリードフレーム、伝導パターン ２８ 内部リード部 ３０ 外部リード部 ３２ 保護膜 ３４ カプセル ３６ テーパ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムズ・エイチ・ナップ アメリカ合衆国アリゾナ州チャンドラー、 ウェスト・ケント1511
Claims (3)
- 【請求項１】露出したダイ面（１６）を有する半導体パ
ッケージ（１０）であって：複数のボンド・パッド（２
０）がその上に配置された第１面（１４）と、第２面
（１６）、および前記第１面（１４）と第２面（１６）
との間にある側面とを有する半導体ダイ（１２）；前記
ボンド・パッド（２０）に結合した複数の内部リード部
（２８）、および前記内部リード部（２８）に電気的に
結合した複数の外部リード部（３０）を有するＴＡＢリ
ードフレーム（２６）；および前記ボンド・パッド（２
０）および前記リードフレーム（２６）の前記内部リー
ド部（２８）を含む前記第１面（１４）、および前記側
面（１８）に接して置かれたカプセル（３４）；とから
成り、 前記ダイ（１２）の前記第２面（１６）が露出している
ことを特徴とする半導体パッケージ。 - 【請求項２】露出したダイ面（１６）をもつ半導体パッ
ケージ（１０）であって：第１面（１４）、第２面（１
６）、およびその間にある側面（１８）を有する半導体
ダイ（１２）；前記ダイ（１２）と電気的に結合した複
数のリード（２６）を有するリードフレーム（２２）；
前記ダイ（１２）と結合した前記リード（２６）の一部
分（２８）を含む前記ダイ（１２）の前記第１面（１
４）の上に置かれた保護手段（３２）；および露出した
前記第２面（１６）を除いた前記ダイ（１２）の周囲に
配置されているカプセル（３４）；からなることを特徴
とする半導体パッケージ。 - 【請求項３】露出したダイ面（１６）を有する半導体パ
ッケージ（１０）を製作する方法であって：複数のボン
ド・パッド（２０）がその上に配置される第１面（１
４）、第２面（１６）、および前記第１面（１４）と第
２面（１６）との間にある側面（１８）を有する半導体
ダイ（１２）を供給する段階；複数の内部リード部（２
８）および複数の外部リード部（３０）を有するＴＡＢ
リードフレーム（２６）を供給する段階；前記リードフ
レーム（２６）の前記内部リード部（２８）と前記ダイ
（１２）の前記ボンド・パッド（２０）とを電気的に結
合する段階；および前記ダイ（１２）の露出している前
記第２面（１６）を除いて、前記ダイ（１２）および電
気的に結合した前記内部リード部（２８）をカプセルで
覆う段階；から成ることを特徴とする、半導体パッケー
ジの製作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/853,217 US5319242A (en) | 1992-03-18 | 1992-03-18 | Semiconductor package having an exposed die surface |
| US853217 | 2001-05-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613477A true JPH0613477A (ja) | 1994-01-21 |
Family
ID=25315403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5069113A Pending JPH0613477A (ja) | 1992-03-18 | 1993-03-05 | 露出したダイ面を有する半導体パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5319242A (ja) |
| JP (1) | JPH0613477A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376909A (en) * | 1992-05-29 | 1994-12-27 | Texas Instruments Incorporated | Device packaging |
| US5734201A (en) * | 1993-11-09 | 1998-03-31 | Motorola, Inc. | Low profile semiconductor device with like-sized chip and mounting substrate |
| JPH08306853A (ja) * | 1995-05-09 | 1996-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| KR0179802B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 반도체 패키지 |
| JP3532693B2 (ja) * | 1996-04-11 | 2004-05-31 | 株式会社東芝 | 半導体装置 |
| US5936304A (en) * | 1997-12-10 | 1999-08-10 | Intel Corporation | C4 package die backside coating |
| US6049124A (en) * | 1997-12-10 | 2000-04-11 | Intel Corporation | Semiconductor package |
| US6023094A (en) | 1998-01-14 | 2000-02-08 | National Semiconductor Corporation | Semiconductor wafer having a bottom surface protective coating |
| SG81927A1 (en) * | 1998-05-04 | 2001-07-24 | Motorola Inc | A semiconductor package and a method for forming same |
| US6720642B1 (en) | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
| US6376266B1 (en) * | 2000-11-06 | 2002-04-23 | Semiconductor Components Industries Llc | Semiconductor package and method for forming same |
| US6798044B2 (en) * | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
| US7084488B2 (en) * | 2001-08-01 | 2006-08-01 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
| US6891256B2 (en) * | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
| US6777800B2 (en) * | 2002-09-30 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor die package including drain clip |
| US8574961B2 (en) * | 2003-04-29 | 2013-11-05 | Semiconductor Components Industries, Llc | Method of marking a low profile packaged semiconductor device |
| US7030472B2 (en) * | 2004-04-01 | 2006-04-18 | Agere Systems Inc. | Integrated circuit device having flexible leadframe |
| TWI303865B (en) * | 2004-04-27 | 2008-12-01 | Phoenix Prec Technology Corp | Method for releasing stress of embedded chip and the embedded structure |
| US7256479B2 (en) * | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
| JP4731191B2 (ja) * | 2005-03-28 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7871899B2 (en) * | 2006-01-11 | 2011-01-18 | Amkor Technology, Inc. | Methods of forming back side layers for thinned wafers |
| US7973998B2 (en) * | 2007-05-18 | 2011-07-05 | Serious Materials, Inc. | Temperature activated optical films |
| US10764989B1 (en) | 2019-03-25 | 2020-09-01 | Dialog Semiconductor (Uk) Limited | Thermal enhancement of exposed die-down package |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522282A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Semiconductor device |
| JPS5674951A (en) * | 1979-11-22 | 1981-06-20 | Hitachi Ltd | Semiconductor device |
| US5036379A (en) * | 1986-10-11 | 1991-07-30 | Microelectronics And Computer Technology Corporation | Electrical interconnect tape |
| JPS63310141A (ja) * | 1987-06-11 | 1988-12-19 | Nec Corp | 半導体装置 |
| US5001545A (en) * | 1988-09-09 | 1991-03-19 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
| JPH038352A (ja) * | 1989-06-06 | 1991-01-16 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JPH0311636A (ja) * | 1989-06-08 | 1991-01-18 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US5173764A (en) * | 1991-04-08 | 1992-12-22 | Motorola, Inc. | Semiconductor device having a particular lid means and encapsulant to reduce die stress |
| US5177669A (en) * | 1992-03-02 | 1993-01-05 | Motorola, Inc. | Molded ring integrated circuit package |
-
1992
- 1992-03-18 US US07/853,217 patent/US5319242A/en not_active Expired - Lifetime
-
1993
- 1993-03-05 JP JP5069113A patent/JPH0613477A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5319242A (en) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613477A (ja) | 露出したダイ面を有する半導体パッケージ | |
| US7863098B2 (en) | Flip chip package with advanced electrical and thermal properties for high current designs | |
| US7126218B1 (en) | Embedded heat spreader ball grid array | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| JP2671922B2 (ja) | 半導体パッケージ | |
| EP1913633B1 (en) | Packaged integrated circuit with enhanced thermal dissipation | |
| JP5442368B2 (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| KR101493866B1 (ko) | 전력 소자 패키지 및 그 제조 방법 | |
| US6700187B2 (en) | Semiconductor package and method for manufacturing the same | |
| JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
| TW201802956A (zh) | 形成具有導電的互連框的半導體封裝之方法及結構 | |
| US5138433A (en) | Multi-chip package type semiconductor device | |
| JP3632960B2 (ja) | 半導体装置 | |
| US7091623B2 (en) | Multi-chip semiconductor package and fabrication method thereof | |
| US5317194A (en) | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink | |
| US5102831A (en) | Method of manufacturing multi-chip package | |
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH077110A (ja) | 半導体装置 | |
| US20040000703A1 (en) | Semiconductor package body having a lead frame with enhanced heat dissipation | |
| JPH08115941A (ja) | 半導体装置 | |
| JP3313009B2 (ja) | 放熱部材、リードフレーム及び半導体装置 | |
| JPH077112A (ja) | 樹脂封止型半導体装置 | |
| JPH1012651A (ja) | 半導体装置 | |
| JPH07130932A (ja) | 半導体装置とその製造方法 |